KR20070113127A - 적층 콘덴서 - Google Patents

적층 콘덴서 Download PDF

Info

Publication number
KR20070113127A
KR20070113127A KR1020070049203A KR20070049203A KR20070113127A KR 20070113127 A KR20070113127 A KR 20070113127A KR 1020070049203 A KR1020070049203 A KR 1020070049203A KR 20070049203 A KR20070049203 A KR 20070049203A KR 20070113127 A KR20070113127 A KR 20070113127A
Authority
KR
South Korea
Prior art keywords
electrode
main
long side
internal electrode
main surfaces
Prior art date
Application number
KR1020070049203A
Other languages
English (en)
Other versions
KR100899299B1 (ko
Inventor
마사아키 토가시
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20070113127A publication Critical patent/KR20070113127A/ko
Application granted granted Critical
Publication of KR100899299B1 publication Critical patent/KR100899299B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/35Feed-through capacitors or anti-noise capacitors

Abstract

제 1 내부 전극이, 제 1 및 제 2 주면의 장변방향을 장변방향으로 하는 주전극 부분과, 상기 주전극 부분의 제 1 단면측의 단부로부터 제 1 측면을 향하여 신장하는 동시에 제 1 단자 전극에 접속되는 인출 부분을 포함하고 있다. 제 2 내부 전극이, 제 1 및 제 2 주면의 장변방향을 장변방향으로 하는 주전극 부분과, 상기 주전극 부분의 제 1 단면측의 단부로부터 제 2 측면을 향하여 신장하는 동시에 제 2 단자 전극에 접속되는 인출 부분을 포함하고 있다. 제 3 내부 전극이, 제 1 및 제 2 주면의 장변방향을 장변방향으로 하는 주전극 부분과, 상기 주전극 부분의 제 2 단면측의 단부로부터 제 1 측면을 향하여 신장하는 동시에 제 1 단자 전극에 접속되는 인출 부분을 포함하고 있다. 제 4 내부 전극이, 제 1 및 제 2 주면의 장변방향을 장변방향으로 하는 주전극 부분과, 상기 주전극 부분의 제 2 단면측의 단부로부터 제 2 측면을 향하여 신장하는 동시에 제 2 단자 전극에 접속되는 인출 부분을 포함하고 있다.
적층 콘덴서, 내부 전극, 주전극 부분, 인출 부분, 절연체층, ESR, ESL

Description

적층 콘덴서{Multilayer capacitor}
도 1은 본 실시형태에 관계되는 적층 콘덴서의 사시도.
도 2는 본 실시형태에 관계되는 적층 콘덴서에 포함되는 콘덴서 소체의 분해 사시도.
도 3은 본 실시형태에 관계되는 적층 콘덴서의 단면 구성을 설명하기 위한 모식도.
도 4는 내부 전극에 있어서의 전류의 방향을 설명하기 위한 모식도.
도 5는 본 실시형태의 변형예에 관계되는 적층 콘덴서에 포함되는 콘덴서 소체의 분해 사시도.
도 6은 본 실시형태의 변형예에 관계되는 적층 콘덴서의 단면 구성을 설명하기 위한 모식도.
도 7은 내부 전극에 있어서의 전류의 방향을 설명하기 위한 모식도.
본 발명은 적층 콘덴서에 관한 것이다.
이 종류의 적층 콘덴서로서, 서로 대향하는 대략 장방형상의 한 쌍의 주면 (主面)과, 한 쌍의 주면간을 연결하도록 한 쌍의 주면의 장변방향으로 신장하고 또한 서로 대향하는 한 쌍의 측면과, 한 쌍의 주면간을 연결하도록 한 쌍의 주면의 단변방향으로 신장하고 또한 서로 대향하는 한 쌍의 단면을 갖는 대략 직방체형의 콘덴서 소체와, 한 쌍의 측면에 각각 배치되는 복수의 단자 전극을 구비하고, 콘덴서 소체가, 한 쌍의 주면의 대향방향에 적층된 복수의 절연체층과, 복수의 절연체층 중 적어도 하나의 절연체층을 사이에 두고 대향하도록 교대로 배치되는 동시에 대응하는 단자 전극에 접속되는 복수의 내부 전극을 갖는 것이 알려져 있다(예를 들면, 일본 공개특허공보 제(평)9-148174호 참조). 일본 공개특허공보 제(평)9-148174호에 기재된 적층 콘덴서에서는 한 쌍의 측면에 각각 배치되는 단자 전극의 간격이 짧기 때문에, 상기 적층 콘덴서에 있어서의 전류 경로가 비교적 짧아진다. 이것에 의해, 등가직렬 인덕턴스(ESL)를 작게 하는 것이 가능해진다.
그런데, 적층 콘덴서에 있어서는 그 용도에 의해, 등가직렬 저항(ESR)을 크게 하고자 하는 요구가 또한 있다. 예를 들면, 적층 콘덴서를 디커플링 콘덴서로서 사용하는 경우에는 이하와 같은 요구가 있다. 디지털 전자기기에 탑재되어 있는 중앙처리장치(CPU)에 대한 전력공급용 전원에 있어서는 저전압화가 진행되는 한편 부하전류는 증대하고 있다. 따라서, 부하전류의 급격한 변화에 대하여 전원전압의 변동을 허용치 내로 억제하는 것이 대단히 곤란하게 되었기 때문에, 디커플링 콘덴서라고 불리는 적층 콘덴서가 전원에 접속되게 되었다. 그리고, 부하전류의 과도적인 변동시에, 이 적층 콘덴서로부터 CPU에 전류를 공급하여, 전원전압의 변 동을 억제하도록 하고 있다. 최근, CPU의 동작 주파수의 고주파수화에 따라, 부하전류는 고속이며 커지고 있고, 디커플링 콘덴서에 사용되는 적층 콘덴서에는 대용량화와 함께 ESR을 크게 하고자 하는 요구가 있다.
그렇지만, 일본 공개특허공보 제(평)9-148174호에 기재된 적층 콘덴서에서는 장방형상을 나타내고 있는 내부 전극의 장변이 단자 전극과 접속되어 있기 때문에, ESR이 작다. 이 때문에, 일본 공개특허공보 제(평)9-148174호에 기재된 적층 콘덴서에서는 ESR을 크게 하고자 하는 상기 요구를 만족시킬 수 없다.
본 발명은 ESL의 증가를 억제하면서, ESR을 크게 하는 것이 가능한 적층 콘덴서를 제공하는 것을 과제로 한다.
본 발명에 관계되는 적층 콘덴서는 서로 대향하는 대략 장방형상의 제 1 및 제 2 주면과, 제 1 및 제 2 주면간을 연결하도록 제 1 및 제 2 주면의 장변방향으로 신장하고 또한 서로 대향하는 제 1 및 제 2 측면과, 제 1 및 제 2 주면간을 연결하도록 제 1 및 제 2 주면의 단변방향으로 신장하고 또한 서로 대향하는 제 1 및 제 2 단면을 갖는 대략 직방체형의 콘덴서 소체와, 제 1 측면에 배치되는 제 1 단자 전극과, 제 2 측면에 배치되는 제 2 단자 전극을 구비하고, 콘덴서 소체가, 제 1 및 제 2 주면의 대향방향에 적층된 복수의 절연체층과, 복수의 절연체층 중 적어도 하나의 절연체층을 사이에 두고 대향하도록 배치되는 제 1 및 제 2 내부 전극을 포함하는 제 1 내부 전극쌍과, 복수의 절연체층 중 적어도 하나의 절연체층을 사이에 두고 대향하도록 배치되는 제 3 및 제 4 내부 전극을 포함하는 제 2 내부 전극 쌍을 갖고, 제 1 내부 전극이, 제 1 및 제 2 주면의 장변방향을 장변방향으로 하는 주전극 부분과, 상기 주전극 부분의 제 1 단면측의 단부로부터 제 1 측면을 향하여 신장하는 동시에 제 1 단자 전극에 접속되는 인출 부분을 포함하고, 제 2 내부 전극이, 제 1 및 제 2 주면의 장변방향을 장변방향으로 하는 주전극 부분과, 상기 주전극 부분의 제 1 단면측의 단부로부터 제 2 측면을 향하여 신장하는 동시에 제 2 단자 전극에 접속되는 인출 부분을 포함하고, 제 3 내부 전극이, 제 1 및 제 2 주면의 장변방향을 장변방향으로 하는 주전극 부분과, 상기 주전극 부분의 제 2 단면측의 단부로부터 제 1 측면을 향하여 신장하는 동시에 제 1 단자 전극에 접속되는 인출 부분을 포함하고, 제 4 내부 전극이, 제 1 및 제 2 주면의 장변방향을 장변방향으로 하는 주전극 부분과, 상기 주전극 부분의 제 2 단면측의 단부로부터 제 2 측면을 향하여 신장하는 동시에 제 2 단자 전극에 접속되는 인출 부분을 포함하고 있다.
본 발명에 관계되는 적층 콘덴서에서는 제 1 내지 제 4 내부 전극이, 주전극 부분의 단부로부터 각각 신장하는 인출 부분을 포함하고 있기 때문에, 각 내부 전극의 전류 경로상에 있어서 상기 경로의 폭이 좁아지는 개소가 형성되어, ESR이 증가한다.
본 발명에 관계되는 적층 콘덴서에서는 각 내부 전극에 있어서, 인출 부분을 통해서 주전극 부분에 전류가 흐른다. 이 때문에, ESL이 증가하지만, 이하의 사상(事象)에 의해, 그 증가를 억제할 수 있다.
제 1 내부 전극의 인출 부분이 주전극 부분의 제 1 단면측의 단부로부터 신 장하고, 제 2 내부 전극의 인출 부분이 주전극 부분의 제 1 단면측의 단부로부터 신장하고 있기 때문에, 제 1 내부 전극의 주전극 부분과 제 2 내부 전극의 주전극 부분을 전류가 서로 역방향으로 흐른다. 이 결과, 제 1 내부 전극과 제 2 내부 전극에 있어서, 전류에 기인하여 발생하는 자계가 상쇄되어, 적층 콘덴서의 ESL을 낮게 할 수 있다.
또한, 제 3 내부 전극의 인출 부분이 주전극 부분의 제 2 단면측의 단부로부터 신장하고, 제 4 내부 전극의 인출 부분이 주전극 부분의 제 2 단면측의 단부로부터 신장하고 있기 때문에, 제 3 내부 전극의 주전극 부분과 제 4 내부 전극의 주전극 부분을 전류가 서로 역방향으로 흐른다. 이 결과, 제 3 내부 전극과 제 4 내부 전극에 있어서, 전류에 기인하여 발생하는 자계가 상쇄되어, 적층 콘덴서의 ESL을 낮게 할 수 있다.
또, 적층 콘덴서 전체에서는 외관상, 제 1 단면측에 위치하는 인출 부분과 각 단자 전극과의 접속 개소간에 삽입되는 인덕터 성분과, 제 2 단면측에 위치하는 인출 부분과 각 단자 전극의 접속 개소간에 삽입되는 인덕터 성분이 병렬 접속된다. 이것에 의해서도, 적층 콘덴서의 ESL을 낮게 할 수 있다.
바람직하게는 콘덴서 소체가, 복수의 절연체층 중 적어도 하나의 절연체층을 사이에 두고 대향하도록 배치되는 제 5 및 제 6 내부 전극을 포함하는 제 3 내부 전극쌍을 또한 갖고, 제 5 내부 전극이, 제 1 및 제 2 주면의 장변방향을 장변방향으로 하는 주전극 부분과, 상기 주전극 부분의 장변방향의 중앙부로부터 제 1 측면을 향하여 신장하는 동시에 제 1 단자 전극에 접속되는 인출 부분을 포함하고, 제 6 내부 전극이, 제 1 및 제 2 주면의 장변방향을 장변방향으로 하는 주전극 부분과, 상기 주전극 부분의 장변방향의 중앙부로부터 제 2 측면을 향하여 신장하는 동시에 제 2 단자 전극에 접속되는 인출 부분을 포함한다. 이 경우, 주전극 부분의 장변방향의 중앙부에 위치하는 인출 부분과 각 단자 전극의 접속 개소간에 삽입되는 인덕터 성분이 또한 병렬 접속된다. 이 결과, 적층 콘덴서의 ESL을 더 한층 낮게 할 수 있다.
본 발명에 의하면, ESL의 증가를 억제하면서, ESR을 크게 하는 것이 가능한 적층 콘덴서를 제공할 수 있다.
본 발명은 하기에 주어진 상세한 설명과 단지 예시를 위하여 주어지고 따라서, 본 발명을 한정하는 것으로 생각되지 않는 첨부 도면들을 통해 보다 완전히 이해될 수 있다.
본 발명의 추가적인 적용 범위는 하기에 주어진 상세한 설명으로부터 명확해질 것이다. 그러나, 본 상세한 설명들로부터 본 발명의 사상과 범위 내의 다양한 변화와 변형들이 본 발명의 당업자들에게 명백할 것이기 때문에 상세한 설명과 본 발명의 양호한 실시예를 나타내는 특정 예들이 단지 예시를 위하여 주어진 것이라는 것을 이해해야 한다.
이하, 첨부 도면을 참조하여, 본 발명의 적합한 실시형태에 관해서 상세하게 설명한다. 또, 설명에 있어서, 동일 요소 또는 동일 기능을 갖는 요소에는 동일 부호를 사용하는 것으로 하고, 중복되는 설명은 생략한다.
우선, 도 1 내지 도 3에 기초하여, 본 실시형태에 관계되는 적층 콘덴서(C) 의 구성에 관해서 설명한다. 도 1은 본 실시형태에 관계되는 적층 콘덴서의 사시도이다. 도 2는 본 실시형태에 관계되는 적층 콘덴서에 포함되는 콘덴서 소체의 분해 사시도이다. 도 3은 본 실시형태에 관계되는 적층 콘덴서의 단면 구성을 설명하기 위한 모식도이다.
적층 콘덴서(C)는 도 1에 도시하는 바와 같이, 직방체형을 한 콘덴서 소체(1)와, 콘덴서 소체(1)의 외표면에 배치된 제 1 단자 전극(11) 및 제 2 단자 전극(13)을 구비한다. 콘덴서 소체(1)는 서로 대향하는 장방형상의 제 1 주면(2) 및 제 2 주면(3)과, 서로 대향하는 제 1 단면(4) 및 제 2 단면(5)과, 서로 대향하는 제 1 측면(6) 및 제 2 측면(7)을 포함하고 있다. 제 1 및 제 2 단면(4, 5)은 제 1 및 제 2 주면(2, 3)간을 연결하도록 제 1 및 제 2 주면(2, 3)의 단변방향으로 신장하고 있다. 제 1 및 제 2 측면(6, 7)은 제 1 및 제 2 주면(2, 3)간을 연결하도록 제 1 및 제 2 주면(2, 3)의 장변방향으로 신장하고 있다.
콘덴서 소체(1)의 제 1 측면(6)에는 제 1 단자 전극(11)이 배치되어 있다. 제 1 단자 전극(11)은 제 1 측면(6)을 덮도록, 제 1 및 제 2 주면(2, 3) 및 제 1 및 제 2 단면(4, 5)에 걸쳐 형성되어 있다. 콘덴서 소체(1)의 제 2 측면(7)에는 제 2 단자 전극(13)이 배치되어 있다. 제 2 단자 전극(13)은 제 2 측면(7)을 덮도록, 제 1 및 제 2 주면(2, 3) 및 제 1 및 제 2 단면(4, 5)에 걸쳐 형성되어 있다. 제 1 및 제 2 단자 전극(11, 13)은 예를 들면, 도전성 금속분말 및 유리 프리트를 포함하는 도전성 페이스트를 콘덴서 소체(1)의 대응하는 외표면에 부여하여, 소결함으로써 형성된다. 필요에 따라서, 소결된 전극의 위에 도금층이 형성되는 경우 도 있다.
콘덴서 소체(1)는 도 2 및 도 3에 도시하는 바와 같이, 복수의 절연체층(21)과, 복수의 제 1 내부 전극쌍(31)과, 복수의 제 2 내부 전극쌍(41)을 갖고 있다. 각 절연체층(21)은 제 1 및 제 2 주면(2, 3)에 평행한 방향으로 신장하고 있고, 제 1 및 제 2 주면(2, 3)의 대향방향에 적층되어 있다. 각 절연체층(21)은 예를 들면 유전체 세라믹을 포함하는 세라믹 그린 시트의 소결체로 구성된다. 실제의 적층 콘덴서(C)에서는 각 절연체층(21)은 절연체층(21)의 사이의 경계를 시인할 수 없을 정도로 일체화되어 있다. 제 1 내부 전극쌍(31)과 제 2 내부 전극쌍(41)은, 콘덴서 소체(1)에 있어서, 절연체층(21)의 적층방향, 즉 제 1 및 제 2 주면(2, 3)의 대향방향에 교대로 배치되어 있다.
제 1 내부 전극쌍(31)은 적어도 하나의 절연체층(21)을 사이에 두고 대향하도록 배치되는 제 1 내부 전극(33)과 제 2 내부 전극(35)을 포함하고 있다.
제 1 내부 전극(33)은 주전극 부분(33a)과, 인출 부분(33b)을 포함하고 있다. 주전극 부분(33a)은 장방형상을 나타내고 있고, 제 1 및 제 2 주면(2, 3)의 장변방향을 장변방향으로 하고 있다. 인출 부분(33b)은 주전극 부분(33a)의 제 1 단면(4)측의 단부로부터 제 1 측면(6)을 향하여 신장하고 있고, 제 1 측면(6)까지 인출되어 있다. 인출 부분(33b)은 제 1 단자 전극(11)에 전기적으로 또한 물리적으로 접속되어 있다. 이것에 의해, 제 1 내부 전극(33)은 제 1 단자 전극(11)에 전기적으로 접속된다. 인출 부분(33b)의 폭(주전극 부분(33a)의 장변방향에서의 길이, 즉 제 1 및 제 2 단면(4, 5)의 대향방향에서의 길이)은 주전극 부분(33a)의 장변의 길이보다도 작다. 제 1 내부 전극(33)은 도전성 페이스트의 소결체로 구성된다.
제 2 내부 전극(35)은 주전극 부분(35a)과, 인출 부분(35b)을 포함하고 있다. 주전극 부분(35a)은 장방형상을 나타내고 있고, 제 1 및 제 2 주면(2, 3)의 장변방향을 장변방향으로 하고 있다. 인출 부분(35b)은 주전극 부분(35a)의 제 1 단면(4)측의 단부로부터 제 2 측면(7)을 향하여 신장하고 있고, 제 2 측면(7)까지 인출되어 있다. 인출 부분(35b)은 제 2 단자 전극(13)에 전기적으로 또한 물리적으로 접속되어 있다. 이것에 의해, 제 2 내부 전극(35)은 제 2 단자 전극(13)에 전기적으로 접속된다. 인출 부분(35b)의 폭(주전극 부분(35a)의 장변방향에서의 길이, 즉 제 1 및 제 2 단면(4, 5)의 대향방향에서의 길이)은 주전극 부분(35a)의 장변의 길이보다도 작다. 제 2 내부 전극(35)은 도전성 페이스트의 소결체로 구성된다.
제 1 내부 전극(33)의 주전극 부분(33a)과 제 2 내부 전극(35)의 주전극 부분(35a)은, 절연체층(21)을 사이에 두고 대향하고 있다. 이것에 의해, 소정의 용량 성분이 생긴다.
제 2 내부 전극쌍(41)은 적어도 하나의 절연체층(21)을 사이에 두고 대향하도록 배치되는 제 3 내부 전극(43)과 제 4 내부 전극(45)을 포함하고 있다.
제 3 내부 전극(43)은 주전극 부분(43a)과, 인출 부분(43b)을 포함하고 있다. 주전극 부분(43a)은 장방형상을 나타내고 있고, 제 1 및 제 2 주면(2, 3)의 장변방향을 장변방향으로 하고 있다. 인출 부분(43b)은 주전극 부분(43a)의 제 2 단면(5)측의 단부로부터 제 1 측면(6)을 향하여 신장하고 있고, 제 1 측면(6)까지 인출되어 있다. 인출 부분(43b)은 제 1 단자 전극(11)에 전기적으로 또한 물리적으로 접속되어 있다. 이것에 의해, 제 3 내부 전극(43)은 제 1 단자 전극(11)에 전기적으로 접속된다. 인출 부분(43b)의 폭(주전극 부분(43a)의 장변방향에서의 길이, 즉 제 1 및 제 2 단면(4, 5)의 대향방향에서의 길이)은 주전극 부분(43a)의 장변의 길이보다도 작다. 제 3 내부 전극(43)은 도전성 페이스트의 소결체로 구성된다.
제 4 내부 전극(45)은 주전극 부분(45a)과, 인출 부분(45b)을 포함하고 있다. 주전극 부분(45a)은 장방형상을 나타내고 있고, 제 1 및 제 2 주면(2, 3)의 장변방향을 장변방향으로 하고 있다. 인출 부분(45b)은 주전극 부분(45a)의 제 2 단면(5)측의 단부로부터 제 2 측면(7)을 향하여 신장하고 있고, 제 2 측면(7)까지 인출되어 있다. 인출 부분(45b)은 제 2 단자 전극(13)에 전기적으로 또한 물리적으로 접속되어 있다. 이것에 의해, 제 4 내부 전극(45)은 제 2 단자 전극(13)에 전기적으로 접속된다. 인출 부분(45b)의 폭(주전극 부분(45a)의 장변방향에서의 길이, 즉 제 1 및 제 2 단면(4, 5)의 대향방향에서의 길이)은 주전극 부분(45a)의 장변의 길이보다도 작다. 제 3 내부 전극(43)의 주전극 부분(43a)과 제 4 내부 전극(45)의 주전극 부분(45a)은, 절연체층(21)을 사이에 두고 대향하고 있다. 제 4 내부 전극(45)은 도전성 페이스트의 소결체로 구성된다.
제 3 내부 전극(43)의 주전극 부분(43a)과 제 4 내부 전극(45)의 주전극 부분(45a)은, 절연체층(21)을 사이에 두고 대향하고 있다. 이것에 의해, 소정의 용 량 성분이 생긴다. 본 실시형태에서는 제 1 내부 전극(33)의 주전극 부분(33a)과 제 4 내부 전극(45)의 주전극 부분(45a)도 절연체층(21)을 사이에 두고 대향하는 동시에, 제 2 내부 전극(35)의 주전극 부분(35a)과 제 3 내부 전극(43)의 주전극 부분(43a)도 절연체층(21)을 사이에 두고 대향하고 있다. 이들에 의해서도, 소정의 용량 성분이 생긴다.
이상과 같이, 본 실시형태에 의하면, 제 1 내지 제 4 내부 전극(33, 35, 43, 45)의 각각이, 주전극 부분(33a, 35a, 43a, 45a)의 단부로부터 각각 신장하는 인출 부분(33b, 35b, 43b, 45b)을 포함하고 있다. 이것에 의해, 각 내부 전극(33, 35, 43, 45)의 전류 경로상에 있어서 상기 경로의 폭이 좁아지는 개소가 형성되어, 적층 콘덴서(C)의 ESR이 증가한다.
그런데, 적층 콘덴서(C)에서는 각 내부 전극(33, 35, 43, 45)에 있어서, 인출 부분(33b, 35b, 43b, 45b)을 통해서 주전극 부분(33a, 35a, 43a, 45a)에 전류가 흐른다. 이 때문에, ESL이 증가하지만, 이하의 사상에 의해, 그 증가를 억제할 수 있다.
제 1 내부 전극(33)의 인출 부분(33b)이 주전극 부분(33a)의 제 1 단면(4)측의 단부로부터 신장하고, 제 2 내부 전극(35)의 인출 부분(35b)이 주전극 부분(35a)의 제 1 단면(4)측의 단부로부터 신장하고 있기 때문에, 도 4a에 도시하는 바와 같이, 제 1 내부 전극(33)의 주전극 부분(33a)과 제 2 내부 전극(35)의 주전극 부분(35a)을 전류가 서로 역방향으로 흐른다. 이 결과, 제 1 내부 전극(33)과 제 2 내부 전극(35)에 있어서, 전류에 기인하여 발생하는 자계가 상쇄되어, 적층 콘덴서(C)의 ESL을 낮게 할 수 있다. 도 4 중의 화살표시는 제 1 단자 전극(11)을 양극으로 하는 동시에 제 2 단자 전극(13)을 음극으로 한 경우에 있어서의 전류의 방향을 나타낸다.
또한, 제 3 내부 전극(43)의 인출 부분(43b)이 주전극 부분(43a)의 제 2 단면(5)측의 단부로부터 신장하고, 제 4 내부 전극(45)의 인출 부분(45b)이 주전극 부분(45a)의 제 2 단면(5)측의 단부로부터 신장하고 있기 때문에, 도 4b에 도시하는 바와 같이, 제 3 내부 전극(43)의 주전극 부분(43a)과 제 4 내부 전극(45)의 주전극 부분(45a)을 전류가 서로 역방향으로 흐른다. 이 결과, 제 3 내부 전극(43)과 제 4 내부 전극(45)에 있어서, 전류에 기인하여 발생하는 자계가 상쇄되어, 적층 콘덴서(C)의 ESL을 낮게 할 수 있다.
또, 적층 콘덴서(C) 전체에서는 외관상, 제 1 단면(4)측에 위치하는 인출 부분(33b)과 제 1 단자 전극(11)의 접속 개소와 제 1 단면(4)측에 위치하는 인출 부분(35b)과 제 2 단자 전극(13)의 접속 개소의 사이에 삽입되는 인덕터 성분과, 제 2 단면(5)측에 위치하는 인출 부분(43b)과 제 1 단자 전극(11)의 접속 개소와 제 2 단면(5)측에 위치하는 인출 부분(45b)과 제 2 단자 전극(13)의 접속 개소의 사이에 삽입되는 인덕터 성분이 병렬 접속된다. 이것에 의해서도, 적층 콘덴서(C)의 ESL을 낮게 할 수 있다.
계속해서, 도 5 및 도 6에 기초하여, 본 실시형태의 변형예에 관해서 설명한다. 도 5는 본 실시형태의 변형예에 관계되는 적층 콘덴서에 포함되는 콘덴서 소체의 분해 사시도이다. 도 6은 본 실시형태의 변형예에 관계되는 적층 콘덴서의 단면 구성을 설명하기 위한 모식도이다.
본 실시형태의 변형예에 관계되는 적층 콘덴서는 그 도시를 생략하지만, 상술한 적층 콘덴서(C)와 같이, 콘덴서 소체(1)와, 제 1 단자 전극(11)과, 제 2 단자 전극(13)을 구비한다. 콘덴서 소체(1)는 도 5 및 도 6에 도시하는 바와 같이, 복수의 절연체층(21)과, 복수의 제 1 내부 전극쌍(31)과, 복수의 제 2 내부 전극쌍(41)과, 복수의 제 3 내부 전극쌍(51)을 갖고 있다. 제 3 내부 전극쌍(51)은 콘덴서 소체(1)에 있어서, 제 1 내부 전극쌍(31)과 제 2 내부 전극쌍(41)의 사이에 배치되어 있다.
제 3 내부 전극쌍(51)은 적어도 하나의 절연체층(21)을 사이에 두고 대향하도록 배치되는 제 5 내부 전극(53)과 제 6 내부 전극(55)을 포함하고 있다.
제 5 내부 전극(53)은 주전극 부분(53a)과, 인출 부분(53b)을 포함하고 있다. 주전극 부분(53a)은 장방형상을 나타내고 있고, 제 1 및 제 2 주면(2, 3)의 장변방향을 장변방향으로 하고 있다. 인출 부분(53b)은 주전극 부분(53a)의 장변방향의 중앙부로부터 제 1 측면(6)을 향하여 신장하고 있고, 제 1 측면(6)까지 인출되어 있다. 인출 부분(53b)은 제 1 단자 전극(11)에 전기적으로 또한 물리적으로 접속되어 있다. 이것에 의해, 제 5 내부 전극(53)은 제 1 단자 전극(11)에 전기적으로 접속된다. 인출 부분(53b)의 폭(주전극 부분(53a)의 장변방향에서의 길이, 즉 제 1 및 제 2 단면(4, 5)의 대향방향에서의 길이)은 주전극 부분(53a)의 장변의 길이보다도 작다. 제 5 내부 전극(53)은 도전성 페이스트의 소결체로 구성된다.
제 6 내부 전극(55)은 주전극 부분(55a)과, 인출 부분(55b)을 포함하고 있다. 주전극 부분(55a)은 장방형상을 나타내고 있고, 제 1 및 제 2 주면(2, 3)의 장변방향을 장변방향으로 하고 있다. 인출 부분(55b)은 주전극 부분(55a)의 장변방향의 중앙부로부터 제 2 측면(7)을 향하여 신장하고 있고, 제 2 측면(7)까지 인출되어 있다. 인출 부분(55b)은 제 2 단자 전극(13)에 전기적으로 또한 물리적으로 접속되어 있다. 이것에 의해, 제 2 내부 전극(55)은 제 2 단자 전극(13)에 전기적으로 접속된다. 인출 부분(55b)의 폭(주전극 부분(55a)의 장변방향에서의 길이, 즉 제 1 및 제 2 단면(4, 5)의 대향방향에서의 길이)은 주전극 부분(55a)의 장변의 길이보다도 작다. 제 6 내부 전극(55)은 도전성 페이스트의 소결체로 구성된다.
제 5 내부 전극(53)의 주전극 부분(53a)과 제 6 내부 전극(55)의 주전극 부분(55a)은, 절연체층(21)을 사이에 두고 대향하고 있다. 이것에 의해, 소정의 용량 성분이 생긴다. 또한, 제 2 내부 전극(35)의 주전극 부분(35a)과 제 5 내부 전극(53)의 주전극 부분(53a)도 절연체층(21)을 사이에 두고 대향하는 동시에, 제 6 내부 전극(55)의 주전극 부분(55a)과 제 3 내부 전극(43)의 주전극 부분(43a)도 절연체층(21)을 사이에 두고 대향하고 있다. 이들에 의해서도, 소정의 용량 성분이 생긴다.
이상과 같이, 본 실시형태의 변형예에 있어서도, 제 1 내지 제 6 내부 전극(33, 35, 43, 45, 53, 55)의 각각이, 주전극 부분(33a, 35a, 43a, 45a, 53a, 55a)의 단부로부터 각각 신장하는 인출 부분(33b, 35b, 43b, 45b, 53b, 55b)을 포 함하고 있다. 이것에 의해, 각 내부 전극(33, 35, 43, 45, 53, 55)의 전류 경로상에 있어서 상기 경로의 폭이 좁아지는 개소가 형성되어, 적층 콘덴서의 ESR이 증가한다.
또한, 변형예에 있어서는 상술한 실시형태에 덧붙여, 이하의 사상에 의해, 적층 콘덴서의 ESL의 증가를 더 한층 억제할 수 있다.
제 5 내부 전극(53)의 인출 부분(53b)이 주전극 부분(53a)의 장변방향의 중앙부로부터 신장하고, 제 6 내부 전극(55)의 인출 부분(55b)이 주전극 부분(55a)의 장변방향의 중앙부로부터 신장하고 있기 때문에, 도 7에 도시하는 바와 같이, 제 5 내부 전극(53)의 주전극 부분(53a)과 제 6 내부 전극(55)의 주전극 부분(55a)을 전류가 서로 역방향으로 흐른다. 이 결과, 제 5 내부 전극(53)과 제 6 내부 전극(55)에 있어서, 전류에 기인하여 발생하는 자계가 상쇄되어, 적층 콘덴서의 ESL을 낮게 할 수 있다. 도 7 중의 화살표시는 제 1 단자 전극(11)을 양극으로 하는 동시에 제 2 단자 전극(13)을 음극으로 한 경우에 있어서의 전류의 방향을 나타낸다.
또, 적층 콘덴서 전체에서는 외관상, 제 1 단면(4)측에 위치하는 인출 부분(33b)과 제 1 단자 전극(11)의 접속 개소와 제 1 단면(4)측에 위치하는 인출 부분(35b)과 제 2 단자 전극(13)의 접속 개소의 사이에 삽입되는 인덕터 성분과, 제 2 단면(5)측에 위치하는 인출 부분(43b)과 제 1 단자 전극(11)의 접속 개소와 제 2 단면(5)측에 위치하는 인출 부분(45b)과 제 2 단자 전극(13)의 접속 개소와의 사이에 삽입되는 인덕터 성분과, 주전극 부분(53a, 55a)의 장변방향의 중앙부에 위치하 는 인출 부분(53b)과 제 1 단자 전극(11)의 접속 개소와 주전극 부분(53a, 55a)의 장변방향의 중앙부에 위치하는 인출 부분(55b)과 제 2 단자 전극(13)의 접속 개소의 사이에 삽입되는 인덕터 성분이 병렬 접속된다. 이 결과, 적층 콘덴서의 ESL을 더 한층 낮게 할 수 있다.
이상, 본 발명의 적합한 실시형태에 관해서 설명하였지만, 본 발명은 반드시 상술한 실시형태에 한정되는 것이 아니라, 그 요지를 일탈하지 않는 범위에서 여러 가지의 변경이 가능하다.
예를 들면, 절연체층(21) 및 각 내부 전극(33, 35, 43, 45, 53, 55)의 적층수는 도시된 것에 한정되지 않는다.
본 실시형태에 있어서, 제 1 내부 전극쌍(31)과 제 2 내부 전극쌍(41)은 절연체층(21)의 적층방향에 교대로 배치되어 있지만, 제 1 내부 전극쌍(31)과 제 2 내부 전극쌍(41)의 위치는 이것에 한정되지 않는다. 예를 들면, 복수의 제 1 내부 전극쌍(31)을 절연체층(21)의 적층방향으로 연속하여 배치시키는 동시에, 제 2 내부 전극쌍(41)을 절연체층(21)의 적층방향으로 연속하여 배치시켜도 좋다. 상술한 변형예에 있어서도, 제 1 내부 전극쌍(31)과 제 2 내부 전극쌍(41)과 제 3 내부 전극쌍(51)의 위치는 도시된 것에 한정되지 않는다. 예를 들면, 복수의 제 1 내부 전극쌍(31), 제 2 내부 전극쌍(41) 및 복수의 제 3 내부 전극쌍(51)을 각각 절연체층(21)의 적층방향으로 연속하여 배치시켜도 좋다.
따라서, 설명된 본 발명으로부터 본 발명이 다양한 방법으로 변형될 수 있다는 것이 명백해진다. 이러한 변형들은 본 발명의 사상 및 범위를 벗어나는 것으로 생각되지 않고, 당업자들에게 명백한 이러한 모든 변형들이 다음의 청구항들의 범위에 포함되는 것으로 생각된다.
본 발명은 ESL의 증가를 억제하면서, ESR을 크게 하는 것이 가능한 적층 콘덴서를 제공한다.

Claims (2)

  1. 적층 콘덴서에 있어서,
    서로 대향하는 대략 장방형상의 제 1 및 제 2 주면과, 상기 제 1 및 제 2 주면간을 연결하도록 상기 제 1 및 제 2 주면의 장변방향으로 신장하고 또한 서로 대향하는 제 1 및 제 2 측면과, 상기 제 1 및 제 2 주면간을 연결하도록 상기 제 1 및 제 2 주면의 단변방향으로 신장하고 또한 서로 대향하는 제 1 및 제 2 단면을 갖는 대략 직방체형의 콘덴서 소체와,
    상기 제 1 측면에 배치되는 제 1 단자 전극과,
    상기 제 2 측면에 배치되는 제 2 단자 전극을 구비하고,
    상기 콘덴서 소체가, 상기 제 1 및 제 2 주면의 대향방향에 적층된 복수의 절연체층과, 복수의 상기 절연체층 중 적어도 하나의 절연체층을 사이에 두고 대향하도록 배치되는 제 1 및 제 2 내부 전극을 포함하는 제 1 내부 전극쌍과, 복수의 상기 절연체층 중 적어도 하나의 절연체층을 사이에 두고 대향하도록 배치되는 제 3 및 제 4 내부 전극을 포함하는 제 2 내부 전극쌍을 갖고,
    상기 제 1 내부 전극이, 상기 제 1 및 제 2 주면의 장변방향을 장변방향으로 하는 주전극 부분과, 상기 주전극 부분의 상기 제 1 단면측의 단부로부터 상기 제 1 측면을 향하여 신장하는 동시에 상기 제 1 단자 전극에 접속되는 인출 부분을 포함하고,
    상기 제 2 내부 전극이, 상기 제 1 및 제 2 주면의 장변방향을 장변방향으로 하는 주전극 부분과, 상기 주전극 부분의 상기 제 1 단면측의 단부로부터 상기 제 2 측면을 향하여 신장하는 동시에 상기 제 2 단자 전극에 접속되는 인출 부분을 포함하고,
    상기 제 3 내부 전극이, 상기 제 1 및 제 2 주면의 장변방향을 장변방향으로 하는 주전극 부분과, 상기 주전극 부분의 상기 제 2 단면측의 단부로부터 상기 제 1 측면에 향하여 신장하는 동시에 상기 제 1 단자 전극에 접속되는 인출 부분을 포함하고,
    상기 제 4 내부 전극이, 상기 제 1 및 제 2 주면의 장변방향을 장변방향으로 하는 주전극 부분과, 상기 주전극 부분의 상기 제 2 단면측의 단부로부터 상기 제 2 측면을 향하여 신장하는 동시에 상기 제 2 단자 전극에 접속되는 인출 부분을 포함하고 있는, 적층 콘덴서.
  2. 제 1 항에 있어서,
    상기 콘덴서 소체가, 복수의 상기 절연체층 중 적어도 하나의 절연체층을 사이에 두고 대향하도록 배치되는 제 5 및 제 6 내부 전극을 포함하는 제 3 내부 전극쌍을 또한 갖고,
    상기 제 5 내부 전극이, 상기 제 1 및 제 2 주면의 장변방향을 장변방향으로 하는 주전극 부분과, 상기 주전극 부분의 장변방향의 중앙부로부터 상기 제 1 측면을 향하여 신장하는 동시에 상기 제 1 단자 전극에 접속되는 인출 부분을 포함하고,
    상기 제 6 내부 전극이, 상기 제 1 및 제 2 주면의 장변방향을 장변방향으로 하는 주전극 부분과, 상기 주전극 부분의 장변방향의 중앙부로부터 상기 제 2 측면을 향하여 신장하는 동시에 상기 제 2 단자 전극에 접속되는 인출 부분을 포함하고 있는, 적층 콘덴서.
KR1020070049203A 2006-05-24 2007-05-21 적층 콘덴서 KR100899299B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006144330A JP2007317786A (ja) 2006-05-24 2006-05-24 積層コンデンサ
JPJP-P-2006-00144330 2006-05-24

Publications (2)

Publication Number Publication Date
KR20070113127A true KR20070113127A (ko) 2007-11-28
KR100899299B1 KR100899299B1 (ko) 2009-05-27

Family

ID=38749271

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070049203A KR100899299B1 (ko) 2006-05-24 2007-05-21 적층 콘덴서

Country Status (5)

Country Link
US (1) US7663862B2 (ko)
JP (1) JP2007317786A (ko)
KR (1) KR100899299B1 (ko)
CN (1) CN101079347B (ko)
TW (1) TW200814109A (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5315796B2 (ja) * 2007-06-18 2013-10-16 株式会社村田製作所 積層セラミックコンデンサ
DE102007044604A1 (de) * 2007-09-19 2009-04-09 Epcos Ag Elektrisches Vielschichtbauelement
JP5029564B2 (ja) * 2007-12-17 2012-09-19 株式会社村田製作所 積層コンデンサ
US8120891B2 (en) * 2007-12-17 2012-02-21 Murata Manufacturing Co., Ltd. Multilayer capacitor having low equivalent series inductance and controlled equivalent series resistance
JP4475338B2 (ja) * 2008-02-14 2010-06-09 Tdk株式会社 積層コンデンサ
KR100925624B1 (ko) * 2008-02-21 2009-11-06 삼성전기주식회사 적층형 칩 커패시터
KR100925628B1 (ko) * 2008-03-07 2009-11-06 삼성전기주식회사 적층형 칩 커패시터
JP4957709B2 (ja) * 2008-11-26 2012-06-20 株式会社村田製作所 積層コンデンサ
CN103460315B (zh) * 2011-03-28 2016-12-14 株式会社村田制作所 电子部件
JP5845890B2 (ja) * 2011-12-27 2016-01-20 Tdk株式会社 積層コンデンサ
JP6107080B2 (ja) * 2012-11-21 2017-04-05 Tdk株式会社 積層コンデンサ
KR101994717B1 (ko) * 2013-07-15 2019-07-01 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP7156914B2 (ja) * 2018-11-13 2022-10-19 株式会社村田製作所 積層セラミックコンデンサ、及び、積層セラミックコンデンサの製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2589925Y2 (ja) * 1993-02-08 1999-02-03 株式会社村田製作所 コンデンサ内蔵多層基板
JPH09148174A (ja) 1995-11-24 1997-06-06 Rohm Co Ltd 積層セラミックコンデンサの構造
JP2991175B2 (ja) * 1997-11-10 1999-12-20 株式会社村田製作所 積層コンデンサ
JP2000150292A (ja) 1998-11-17 2000-05-30 Tokin Ceramics Corp 積層セラミックコンデンサ
US6212060B1 (en) * 1999-03-31 2001-04-03 Krypton Isolation, Inc. Multi-capacitor device
US6292351B1 (en) * 1999-11-17 2001-09-18 Tdk Corporation Multilayer ceramic capacitor for three-dimensional mounting
US6515842B1 (en) * 2000-03-30 2003-02-04 Avx Corporation Multiple array and method of making a multiple array
US6934145B2 (en) * 2000-07-06 2005-08-23 Phycomp Holding B.V. Ceramic multilayer capacitor array
WO2004025673A1 (ja) * 2002-09-10 2004-03-25 Tdk Corporation 積層コンデンサ
JP3988651B2 (ja) 2003-01-31 2007-10-10 株式会社村田製作所 積層コンデンサ、配線基板、デカップリング回路および高周波回路
JP4097268B2 (ja) 2004-02-26 2008-06-11 Tdk株式会社 積層コンデンサ
KR100714608B1 (ko) * 2004-12-03 2007-05-07 삼성전기주식회사 적층형 칩 커패시터

Also Published As

Publication number Publication date
CN101079347A (zh) 2007-11-28
US20070274022A1 (en) 2007-11-29
KR100899299B1 (ko) 2009-05-27
CN101079347B (zh) 2010-06-09
JP2007317786A (ja) 2007-12-06
US7663862B2 (en) 2010-02-16
TW200814109A (en) 2008-03-16
TWI328238B (ko) 2010-08-01

Similar Documents

Publication Publication Date Title
KR100899299B1 (ko) 적층 콘덴서
US7019957B2 (en) Multilayer capacitor
KR101401636B1 (ko) 적층 콘덴서
KR101010875B1 (ko) 적층 콘덴서
KR101983128B1 (ko) 적층 세라믹 전자 부품
KR101386540B1 (ko) 적층 콘덴서
US8659873B2 (en) Multilayer capacitor
US7995325B2 (en) Multilayer capacitor
US8031460B2 (en) Multilayer capacitor
JP2009016749A (ja) 積層コンデンサ
KR20080008979A (ko) 관통형 적층 콘덴서
US8310806B2 (en) Multilayer capacitor having high ESR
US7388738B1 (en) Multilayer capacitor
JP5093044B2 (ja) 積層コンデンサ
JP6459717B2 (ja) 積層セラミックコンデンサ
JP4255084B2 (ja) 電子部品の実装構造
JP5929524B2 (ja) 積層コンデンサ
JP5077180B2 (ja) 積層コンデンサ
JP2020061430A (ja) 積層コンデンサ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140418

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170421

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 11