KR20070112011A

KR20070112011A - 필터 및 분파기

Info

Publication number: KR20070112011A
Application number: KR1020070047701A
Authority: KR
Inventors: 야스히데 이와모또; 쇼고 이노우에; 마사노리 우에다; 세이이찌 미또베
Original assignee: 후지쓰 메디아 데바이스 가부시키가이샤; 후지쯔 가부시끼가이샤
Priority date: 2006-05-18
Filing date: 2007-05-16
Publication date: 2007-11-22
Also published as: KR100954643B1; CN101079611A; US20070268091A1; US7629863B2; CN100557970C; JP2007312145A; JP4177389B2

Abstract

본 발명은 신호선끼리의 상호 인덕턴스를 저감하여, 소형화한 경우도 저지 대역에서의 고억압화가 가능한 필터 및 분파기를 제공하는 것을 목적으로 한다. 본 발명은, 공통 단자(Ant)와 제1 단자(Tx)에 접속되며, 제1 직렬 공진기(S11)를 갖는 제1 필터(10)와, 공통 단자와 제2 단자에 접속된 제2 필터(20)와, 제1 직렬 공진기에 병렬로 접속된 제1 인덕터(30)와, 제1 필터 및 제2 필터를 실장하는 실장부와, 실장부에 설치되고 제1 인덕터와 제1 직렬 공진기를 접속하는 제1 인덕터 선로(L12)와, 실장부에 설치되고 제1 필터와 제1 단자를 접속하는 제1 단자 선로(L13)를 구비하며, 제1 인덕터 선로와 제1 단자 선로의 전류의 방향이 서로 교차하고 있는 것을 특징으로 하는 필터 및 분파기이다.

필터 칩, 인덕터 칩, 적층 패키지, 적층 기판, 공통 선로, 인덕터 선로, 직렬 공진기, 다이어태치층

Description

필터 및 분파기{FILTER AND DUPLEXER}

도 1은 실시예 1에 따른 분파기의 회로도.

도 2는 실시예 1에 따른 분파기의 상시도(캡은 도시 생략).

도 3은 도 2의 A-A 단면도.

도 4는 인덕터에 IPD를 이용하여 형성한 예를 도시하는 도면.

도 5의 (a) 내지 도 5의 (e)는 적층 패키지의 각 층을 도시하는 도면．

도 6은 실시예 1에 따른 분파기의 회로도에 적층 패키지의 선로 패턴을 도시한 도면．

도 7의 (a) 및 도 7의 (b)는 각각 비교예 1 및 실시예 1의 다이어태치층을 도시하는 도면．

도 8은 비교예 1 및 실시예 1에 따른 분파기의 통과 특성을 도시하는 도면.

도 9는 선로 패턴의 전류의 방향이 이루는 각도와 선로 패턴간의 상호 인덕턴스의 결합 계수를 도시하는 도면．

도 10의 (a) 및 도 10의 (b)는 각각 비교예 1 및 실시예 2의 다이어태치층을 도시하는 도면.

도 11은 비교예 1, 실시예 1 및 실시예 2에 따른 분파기의 통과 특성을 도시하는 도면.

도 12는 실시예 3에 따른 분파기의 회로도.

도 13의 (a) 내지 도 13의 (c)는 실시예 3에 따른 적층 패키지의 각 층을 도시하는 도면．

도 14의 (a) 및 도 14의 (b)는 각각 비교예 2 및 실시예 3의 다이어태치층을 도시하는 도면．

도 15는 실시예 4에 따른 분파기의 회로도.

도 16은 도 15의 (a) 및 도 15의 (b)는 실시예 4에 따른 적층 패키지의 각 층을 도시하는 도면．

도 17의 (a) 및 도 17의 (b)는 각각 비교예 3 및 실시예 4의 다이어태치층을 도시하는 도면．

도 18은 실시예 5에 따른 필터의 상시도(캡은 도시 생략).

도 19는 도 18의 A-A 단면도.

도 20은 실시예 5에 따른 필터의 회로도.

도 21의 (a) 내지 도 21의 (e)는 적층 패키지의 각 층을 도시하는 도면．

도 22는 실시예 6에 따른 분파기의 상시도．

도 23은 도 22의 A-A 단면도.

도 24는 실시예 7에 따른 분파기의 상시도(캡은 도시 생략).

도 25는 도 24의 A-A 단면도.

도 26은 실시예 7의 다이어태치층을 도시하는 도면．

도 27은 실시예 8에 따른 분파기의 회로도.

도 28은 실시예 9에 따른 분파기의 회로도.

도 29는 밸룬에 IPD를 이용하여 형성한 예를 도시하는 도면.

<도면의 주요 부분에 대한 부호의 설명>

10 : 제1 필터

11 : 제1 필터 칩

12 : 제1 필터 패키지

13, 15 : 필터 칩

14 : 필터

20 : 제2 필터

21 : 제2 필터 칩

22 : 제2 필터 패키지

30 : 제1 인덕터

31 : 인덕터 칩

32 : 제2 인덕터

40 : 적층 패키지

60 : 적층 기판

70 : 밸룬

Ant : 공통 단자

T1 : 제1 단자

T2 : 제2 단자

L11 : 공통 선로

L12 : 제1 인덕터 선로

L13 : 제1 단자 선로

L22 : 제2 인덕터 선로

L23 : 제2 단자 선로

TR1 : 제1 입출력 단자

TR2 : 제2 입출력 단자

L01 : 제1 선로

L02 : 인덕터 선로

L03 : 제2 선로

S11, S12, S13, S21, S22, S23, S1, S2, S3 : 직렬 공진기

P11, P12, P21, P22, P1, P2 : 병렬 공진기

[특허 문헌 1] 일본 특개평 8-18393호 공보

[특허 문헌 2] 일본 특개 2004-135322호 공보

[특허 문헌 3] 일본 특개 2003-332885호 공보

본 발명은, 필터 및 분파기에 관한 것으로, 특히 실장부에 실장된 필터 및 분파기에 관한 것이다.

최근, 이동체 통신 시스템의 발전에 수반하여 휴대 전화, 휴대 정보 단말기 등이 급속히 보급되고 있으며, 이들 단말기의 소형·고성능화의 개발이 행하여지고 있다. 또한, 휴대 전화의 시스템으로서, 아날로그와 디지털의 양방이 이용되며, 사용 주파수는 800㎒~1㎓대와 1.5㎓~2.0㎓대가 주로 이용되고 있다. 이들 이동 통신용에 이용되는 기기에 제공하는 탄성 표면파 필터 또는 압전 박막 공진기 필터를 이용한 안테나 분파기가 제안되어 있다.

최근의 휴대 전화기의 개발에서는, 시스템의 다양화에 의해 듀얼 모드(아날로그와 디지털의 병용, 디지털의 TDMA:시간 분할 변조 방식과, CDMA:코드 분할 변조 방식의 병용) 혹은 듀얼 밴드(800㎒대와 1.9㎓대, 900㎒대와 1.8㎓대 또는 1.5㎓대의 병용)화를 행함으로써 단말기를 고기능화하는 것이 행하여지고 있다. 이들에 이용되는 부품(필터)도 고기능화가 요구되고 있다.

한편, 기능 이외에 소형 또한 저코스트화도 요구되고 있다. 고기능 단말기에서의 안테나 분파기는, 유전체 혹은 적어도 한쪽에 유전체를 이용한 탄성 표면파와의 복합 분파기 혹은 탄성 표면파 디바이스만으로 구성된 것이 많다.

유전체 분파기는, 사이즈가 크기 때문에, 휴대 단말 기기의 소형화나 박형화가 매우 어렵다. 또한, 한쪽에 탄성 표면파 디바이스를 이용하는 경우라도 유전체 디바이스의 사이즈가 소형·박형화를 어렵게 하고 있다. 종래의 탄성 표면파 필터를 이용한 분파기 디바이스는, 프린트판 상에 송신용 필터, 수신용 필터, 정합 회로를 개별로 탑재한 모듈형의 것이나 다층 세라믹 패키지에 송신 및 수신용 필터 칩을 탑재하고 정합 회로를 패키지 내에 설치한 일체형의 것이 있다. 이들은, 유전체 분파기에 비하여 체적은, 1/3 내지 1/15 정도이고, 높이 방향에서만 보면 1/2 내지 1/3 정도의 소형 박형화가 가능하게 된다. 특허 문헌 1에는, 필터 칩을, 세라믹 기판 등이 적층된 적층 패키지나 적층 기판 등인 실장부에 실장한 필터 및 분파기가 개시되어 있다.

한편, 래더형 필터 및 이것을 이용한 분파기의 직렬 공진기에 병렬로 인덕터를 접속하는 기술이 특허 문헌 2 및 3에 개시되어 있다. 인덕터를 직렬 공진기에 병렬로 접속함으로써, 감쇠극을 필터의 통과 대역에 인접하여 설치하여, 억압 특성을 향상시킬 수 있다.

직렬 공진기에 병렬로 인덕터를 접속한 필터 칩을 실장부에 실장하여 소형화한 경우, 고억압한 특성을 얻기 위해서는, 신호선끼리의 상호 인덕턴스를 저감하는 것이 요구된다.

본 발명은, 이러한 과제를 감안하여 이루어진 것으로, 신호선끼리의 상호 인덕턴스를 저감하여, 소형화한 경우도 저지 대역에서의 고억압화가 가능한 필터 및 분파기를 제공하는 것을 목적으로 한다.

본 발명은, 공통 단자와 제1 단자에 접속되며, 제1 직렬 공진기를 갖는 제1 필터와, 상기 공통 단자와 제2 단자에 접속된 제2 필터와, 상기 제1 직렬 공진기에 병렬로 접속된 제1 인덕터와, 상기 제1 필터 및 상기 제2 필터를 실장하는 실장부 와, 상기 실장부에 설치되고 상기 제1 인덕터와 상기 제1 직렬 공진기를 접속하는 제1 인덕터 선로와, 상기 실장부에 설치되고 상기 제1 필터와 상기 제1 단자를 접속하는 제1 단자 선로를 구비하며, 상기 제1 인덕터 선로와 상기 제1 단자 선로의 전류의 방향이 서로 교차하고 있는 것을 특징으로 하는 분파기이다. 본 발명에 따르면, 제1 인덕터 선로와 제1 단자 선로의 상호 인덕턴스를 저감하여, 소형화한 경우도 제1 필터의 저지 대역에서의 고억압화가 가능한 분파기를 제공할 수 있다.

상기 구성에서, 상기 실장부에 설치되고 상기 공통 단자와 상기 제1 필터를 접속하는 제1 공통 선로를 구비하며, 상기 제1 공통 선로와 상기 제1 단자 선로의 전류의 방향은 서로 교차하고 있는 구성으로 할 수 있다. 이 구성에 따르면, 제1 공통 선로와 제1 단자 선로의 상호 인덕턴스를 저감하여, 소형화한 경우도 제1 필터의 저지 대역에서의 고억압화가 가능한 분파기를 제공할 수 있다.

상기 구성에서, 상기 제2 필터는, 제2 직렬 공진기와, 그 제2 직렬 공진기에 병렬로 접속된 제2 인덕터를 갖고, 상기 실장부에 설치되고 상기 제2 인덕터와 상기 제2 직렬 공진기를 접속하는 제2 인덕터 선로와, 상기 실장부에 설치되고 상기 제2 필터와 상기 제2 단자를 접속하는 제2 단자 선로를 구비하고, 상기 제2 인덕터 선로와 상기 제2 단자 선로의 전류의 방향은 서로 교차하고 있는 구성으로 할 수 있다. 이 구성에 따르면, 제2 인덕터 선로와 제2 단자 선로의 상호 인덕턴스를 저감하여, 소형화한 경우도 제2 필터의 저지 대역에서의 고억압화가 가능한 분파기를 제공할 수 있다.

상기 구성에서, 상기 실장부에 설치되고 상기 공통 단자와 상기 제2 필터를 접속하는 제2 공통 선로를 구비하며, 상기 제2 공통 선로와 상기 제2 단자 선로의 전류의 방향은 서로 교차하고 있는 구성으로 할 수 있다. 이 구성에 따르면, 제2 공통 선로와 제2 단자 선로의 상호 인덕턴스를 저감하고, 소형화한 경우도 제2 필터의 저지 대역에서의 고억압화가 가능한 분파기를 제공할 수 있다.

상기 구성에서, 상기 제1 필터는, 상기 제1 직렬 공진기를 포함하는 복수의 직렬 공진기를 갖고, 상기 제1 직렬 공진기는 상기 제1 직렬 공진기를 포함하는 상기 복수의 직렬 공진기 중 가장 상기 공통 단자 측에 설치되어 있는 구성으로 할 수 있다. 이 구성에 따르면, 정합 회로를 불필요하게 할 수 있다.

상기 구성에서, 상기 제2 필터는, 상기 제2 직렬 공진기를 포함하는 복수의 직렬 공진기를 갖고, 상기 제2 직렬 공진기는 상기 제2 직렬 공진기를 포함하는 상기 복수의 직렬 공진기 중 가장 상기 공통 단자 측에 설치되어 있는 구성으로 할 수도 있다. 이 구성에 따르면, 정합 회로를 불필요하게 할 수 있다.

상기 구성에서, 상기 제1 인덕터 선로와 상기 제1 단자 선로의 전류의 방향이 이루는 각도는 77.5° 이상 102.5° 이하인 구성으로 할 수 있다. 이 구성에 따르면, 제1 필터의 저지 대역에서의 한층 더한 고억압화가 가능한 분파기를 제공할 수 있다.

상기 구성에서, 상기 제1 공통 선로와 상기 제1 단자 선로의 전류의 방향이 이루는 각도는 77.5° 이상 102.5° 이하인 구성으로 할 수 있다. 이 구성에 따르면, 제1 필터의 저지 대역에서의 한층 더한 고억압화가 가능한 분파기를 제공할 수 있다.

상기 구성에서, 상기 제2 인덕터 선로와 상기 제2 단자 선로의 전류의 방향이 이루는 각도는 77.5° 이상 102.5° 이하인 구성으로 할 수 있다. 이 구성에 따르면, 제2 필터의 저지 대역에서의 한층 더한 고억압화가 가능한 분파기를 제공할 수 있다.

상기 구성에서, 상기 제2 공통 선로와 상기 제2 단자 선로의 전류의 방향이 이루는 각도는 77.5° 이상 102.5° 이하인 구성으로 할 수 있다. 이 구성에 따르면, 제2 필터의 저지 대역에서의 한층 더한 고억압화가 가능한 분파기를 제공할 수 있다.

상기 구성에서, 상기 제1 단자는 2개 설치되고, 상기 제1 단자 선로에 접속되며, 상기 2개의 제1 단자에 서로 위상이 다른 신호를 입력 또는 출력시키는 밸룬을 구비하는 구성으로 할 수 있다. 이 구성에 따르면, 불평형-평형 변환을 행하는 밸룬을 내장한 분파기를 실현할 수 있다.

상기 구성에서, 상기 밸룬은, 칩 인덕터 및 칩 캐패시터 또는 집중 상수 수동 소자로 이루어지는 구성으로 할 수 있다. 상기 구성에서, 상기 제1 인덕터는 칩 인덕터 또는 집중 상수 수동 소자로 이루어지는 구성으로 할 수 있다. 상기 구성에서, 상기 제2 인덕터는 칩 인덕터 또는 집중 상수 수동 소자로 이루어지는 구성으로 할 수 있다.

상기 구성에서, 상기 제1 직렬 공진기는 탄성 표면파 공진기 또는 압전 박막 공진기인 구성으로 할 수 있다. 상기 구성에서, 상기 제2 직렬 공진기는 탄성 표면파 공진기 또는 압전 박막 공진기인 구성으로 할 수 있다.

본 발명은, 제1 입출력 단자와 제2 입출력 단자 사이에 접속된 직렬 공진기와, 상기 직렬 공진기에 병렬로 접속된 인덕터와, 상기 직렬 공진기를 실장하는 실장부와, 상기 실장부에 설치되고 상기 인덕터와 상기 직렬 공진기를 접속하는 인덕터 선로와, 상기 실장부에 설치되고 상기 직렬 공진기와 상기 제2 입출력 단자를 접속하는 제2 선로를 구비하며, 상기 인덕터 선로와 상기 제2 선로의 전류의 방향은 서로 교차하고 있는 것을 특징으로 하는 필터이다. 본 발명에 따르면, 인덕터 선로와 제2 선로의 상호 인덕턴스를 저감하여, 소형화한 경우도 필터의 저지 대역에서의 고억압화가 가능하게 된다.

상기 구성에서, 상기 실장부에 설치되고 상기 직렬 공진기와 상기 제1 입출력 단자를 접속하는 제1 선로를 구비하며, 상기 제1 선로와 상기 제2 선로의 전류의 방향은 서로 교차하고 있는 구성으로 할 수 있다. 이 구성에 따르면, 제1 선로와 제2 선로의 상호 인덕턴스를 저감하여, 소형화한 경우도 필터의 저지 대역에서의 고억압화가 가능하게 된다.

상기 구성에서, 상기 인덕터 선로와 상기 제2 선로의 전류의 방향이 이루는 각도는 77.5° 이상 102.5° 이하인 구성으로 할 수 있다. 이 구성에 따르면, 필터의 저지 대역에서의 한층 더한 고억압화가 가능하게 된다.

상기 구성에서, 상기 제1 선로와 상기 제2 선로의 전류의 방향이 이루는 각도는 77.5° 이상 102.5° 이하인 구성으로 할 수 있다. 이 구성에 따르면, 필터의 저지 대역에서의 한층 더한 고억압화가 가능하게 된다.

상기 구성에서, 상기 제2 입출력 단자는 2개 설치되고, 상기 제2 선로에 접 속되며, 상기 2개의 제2 입출력 단자에 서로 위상이 다른 신호를 입력 또는 출력시키는 밸룬을 구비하는 구성으로 할 수 있다. 이 구성에 따르면, 불평형-평형 변환을 행하는 밸룬을 내장한 필터를 실현할 수 있다.

이하, 도면을 참조하여 본 발명에 따른 실시예에 대하여 설명한다.

[실시예 1]

실시예 1은, 래더형 필터를 갖는 2㎓대 W-CDMA 시스템용의 분파기를 적층 패키지에 실장하여 형성한 예로서, 직렬 공진기에 병렬로 제1 인덕터(30)를 접속한 제1 필터(10)를 수신용 필터, 제2 필터(20)를 송신용 필터로 한 예이다. 도 1은, 실시예 1에 따른 분파기의 회로도이다. 도 1을 참조하면, 공통 단자 Ant(안테나 단자)와 제1 단자 T1(수신 단자) 사이에 제1 필터(10)(수신용 필터)가 접속되어 있다. 공통 단자 Ant와 제2 단자 T2(송신 단자) 사이에 제2 필터(20)(송신용 필터)가 접속되어 있다. 제1 필터(10)는 래더형 필터이며, 제1 필터(10)는, 직렬 공진기 S11 내지 S13 및 병렬 공진기 P11 및 P12를 갖는다. 또한, 제2 필터(20)는 래더형 필터이며, 직렬 공진기 S21 내지 S23 및 병렬 공진기 P21 및 P22를 갖는다. 직렬 공진기 S11 내지 S23 및 병렬 공진기 P11 내지 P22는, 표면 탄성파 공진기로서, 예를 들면 42°Y 컷트로 X방향으로 탄성파가 전파되는 LiTaO₃ 등의 압전성 기판 표면에, 인터 디지털 트랜스듀서 IDT가 설치되며, IDT의 양측에 반사기 RO가 설치되어 있다.

제1 필터(10)의 가장 공통 단자 측의 직렬 공진기 S11(제1 직렬 공진기)에 병렬로 제1 인덕터(30)가 접속되어 있다. 제1 인덕터(30)는 감쇠극을 송신 대역에 형성하여, 제1 필터(10)의 송신 대역에서의 억압 특성을 향상시킨다. 또한, 제1 인덕터(30)는 정합 회로로서의 기능을 갖는다. 즉, 제1 필터(10)의 송신 대역에서의 공통 단자 Ant로부터 본 임피던스를 크게 한다. 이에 의해, 송신 신호의 전력이 제1 필터(10)에 침입하는 것을 억제할 수 있다.

실시예 1에서는, 후술하는 바와 같이, 공통 단자 Ant와 제1 필터(10)의 접속은 공통 선로 L11을 이용하고, 제1 인덕터(30)와 직렬 공진기 S11의 접속은 제1 인덕터 선로 L12를 이용하며, 제1 필터(10)와 제1 단자 T1의 접속은 제1 단자 선로 T13을 이용하고 있다.

도 2는 실시예 1에 따른 분파기의 적층 패키지(40)의 캡(56)을 떼어낸 상시도이고, 도 3은 도 2의 A-A 단면 모식도이다. 도 2를 참조하면, 적층 패키지(40)의 다이어태치층(44)에는, 제1 필터 칩(11), 제2 필터 칩(21) 및 인덕터 칩(31)이 페이스 다운 실장되어 있다. 제1 필터 칩(11)에는, 제1 필터(10)의 직렬 공진기 S11 내지 S13 및 병렬 공진기 P11 및 P12가 형성되어 있다. 제2 필터 칩(21)에는, 제2 필터(20)의 직렬 공진기 S21 내지 S23 및 병렬 공진기 P21 및 P22가 형성되어 있다. 인덕터 칩(31)에는, 제1 인덕터(30)가 형성되어 있다. 적층 패키지(40)의 외형 치수는, 약 3×2.5×0.9㎜로서, 종래 주류인 약 3.8×3.8×1.5㎜에 비하여 대폭 소형화되어 있다.

인덕터 칩(31)은 도 4와 같이, 집적형 수동 소자(IPD)로서, 절연 기판 또는 반도체 기판(38) 상에 형성된 도전성의 스파이럴 패턴(33)과 스파이럴 패턴(33)에 접속된 패드(34)로부터 형성된다. 패드(34)에는 범프(36)가 형성된다. 또한, 인덕터 칩(31)은 칩 인덕터이어도 된다.

도 3을 참조하면, 적층 패키지(40)는 적층이 겹쳐 쌓여 구성되어 있다. 적층으로서는, 캡 탑재층(48), 캐비티층(46), 다이어태치층(44), 및 선로 패턴/풋 패드층(42)이 있다. 캡 탑재층(48) 및 캐비티층(46)은, 칩(11, 21, 31)을 저장하는 캐비티(57)를 형성한다. 캡 탑재층(48) 상에는 캡(56)이 형성되어, 칩(11, 21 및 31)을 캐비티(57)에 밀봉한다. 칩(11, 21 및 31)은 범프(54)(예를 들면 땜납 등)를 이용하여 다이어태치층(44)의 표면에 실장되어 있다. 선로 패턴/풋 패드층(42)의 하면에는 풋 패드(52)가 형성되어 있다. 각 적층은 세라믹 등의 절연체로 형성되며, 후술하는 선로 패턴이나 비아 등의 도전성 패턴이 형성되어 있다. 도전성 패턴은, 예를 들면 Al을 주성분으로 하는 합금(예를 들면 Al-Cu, Al-Mg 등) 및 이들 다층막(예를 들면 Al-Cu/Cu/Al-Cu, Al/Cu/Al, Al/Mg/Al, Al-Mg/Mg/Al-Mg)을 이용할 수 있다. 각 적층의 절연체로서는, 예를 들면 알루미나 세라믹 또는 글래스 세라믹, 유기 기판 등을 이용할 수 있다.

도 5의 (a) 내지 도 5의 (e)를 이용하여 적층 패키지(40)의 각 적층의 구성에 대하여 설명한다. 도면 중, 검게 도시한 패턴은 도전성의 패턴이다. 도 5의 (a)를 참조하면, 캡 탑재층(48)에는 캐비티(57)를 형성하는 공동이 형성되고, 공동 상에 도전성의 캡(56)(도시 생략)이 탑재된다. 도 5의 (b)를 참조하면, 캐비티층(46)에는 캐비티(57)를 형성하는 공동이 형성된다. 도 5의 (a) 내지 도 5의 (d)에 도시된 비아 VG는, 도 5의 (e)에 도시된 선로 패턴/풋 패드층(42)의 하면의 그 라운드 단자인 그라운드 풋 패드 FG와 캡(56)을 접속한다.

도 5의 (c)를 참조하면, 다이어태치층(44)의 표면에는 금속 등의 도전성 재료로 형성된 선로 패턴, 도체를 매립한 비아 등의 도전성 패턴이 형성되어 있다. 그리고, 각 칩의 패드와 다이어태치층(44)의 표면의 선로 패턴이 범프(54)로 전기적으로 결합된다. 비아는 각 적층을 관통하고 비아 내는 금속 등의 도체로 매립되어 있다. 선로 패턴은 범프 또는 비아끼리를 접속하기 위한 도전성 패턴이다. 다이어태치층(44)의 표면에 실장되는 제1 필터 칩(11), 제2 필터 칩(21) 및 인덕터 칩(31)은 점선으로 나타내었다. 도 5의 (d)를 참조하면, 선로 패턴/풋 패드층(42)의 상면에는, 다이어태치층(44)의 표면과 마찬가지로, 선로 패턴 및 비아가 형성되어 있다. 도 5의 (e)를 참조하면, 선로 패턴/풋 패드층(42)의 하면에는 도전 재료로 이루어지는 풋 패드가 형성되어 있다.

도 6은 도 1의 회로도와 도 5의 (c) 내지 도 5의 (e)의 대응을 설명하기 위한 도면이다. 도 5의 (c) 내지 도 5의 (e) 및 도 6을 참조하면, 공통 단자 Ant인 공통 단자 풋 패드 FA는 선로 패턴/풋 패드층(42)에 형성된 비아 VA2 및 선로 패턴 LA, 다이어태치층(44)에 형성된 비아 VA1을 통하여 인덕터 칩(31)에 형성된 제1 인덕터(30)의 일단에 접속된다. 또한, 비아 VA1은 공통 선로 L11을 통하여 제1 필터 칩(11)에 형성된 제1 필터(10)의 직렬 공진기 S11에 접속된다. 제1 인덕터(30)의 타단은 제1 인덕터 선로 L12를 통하여 제1 필터 칩(11)에 형성된 제1 필터(10)의 직렬 공진기 S11과 S12 사이에 접속된다. 이에 의해, 제1 인덕터(30)가 직렬 공진기 S11에 병렬로 접속된다.

제1 단자 T1인 수신 풋 패드 FR은, 선로 패턴/풋 패드층(42) 및 다이어태치층(44)에 형성된 비아 VR, 제1 단자 선로 L13을 통하여 제1 필터(10)의 직렬 공진기 S13에 접속된다. 제1 필터(10)의 병렬 공진기 P11 및 P12의 그라운드 측은 제1 필터 칩(11) 내에서 단락되고, 다이어태치층(44)에 형성된 비아 VRG1, 선로 패턴/풋 패드층(42)에 형성된 선로 패턴 LRG 및 비아 VRG2를 통하여, 그라운드 풋 패드 FG에 접속된다.

제1 필터(10)와 제2 필터(20)의 공통 단자 Ant 측은 다이어태치층(44)의 표면에 형성된 선로 패턴 LRT를 통하여 접속된다. 제2 단자 T2인 송신 풋 패드 FT는, 선로 패턴/풋 패드층(42)에 형성된 비아 VT2 및 선로 패턴 LT, 다이어태치층(44)에 형성된 비아 VT1을 통하여 제2 필터(20)의 직렬 공진기 S23에 접속된다. 제2 필터(20)의 병렬 공진기 P21 및 P22의 그라운드 측은 제2 필터 칩(21) 내에서 단락되고, 다이어태치층(44)에 형성된 비아 VTG1, 선로 패턴/풋 패드층(42)에 형성된 선로 패턴 LTG 및 비아 VTG2를 통하여, 그라운드 풋 패드 FG에 접속된다.

이와 같이 하여, 제1 필터 칩(11)에 형성된 제1 필터(10), 제2 필터 칩(21)에 형성된 제2 필터(20) 및 인덕터 칩(31)에 형성된 제1 인덕터(30)가 접속된다.

비교예에 따른 분파기를 제작하고, 실시예 1에 따른 분파기와의 특성을 비교하였다. 도 7의 (a) 및 도 7의 (b)는 각각 비교예 및 실시예 1의 다이어태치층(44)을 비교한 도면이다. 도 7의 (b)는 도 5의 (c)로부터 칩(11, 21, 31)을 나타내는 점선을 제거하고, 전류의 방향을 도시한 도면이다. 도 7의 (a)를 참조하면, 비교예의 다이어태치층(44)에서는, 제1 인덕터 선로 L12와 제1 단자 선로 L13 이 평행하게 배치되어, 제1 인덕터 선로 L12와 제1 단자 선로 L13을 흐르는 전류는 동일한 방향으로 흐르고 있다. 한편, 도 7의 (b)를 참조하면, 실시예 1의 다이어태치층(44)에서는, 제1 인덕터 선로 L12와 제1 단자 선로 L13은 거의 90°로 배치되어, 제1 인덕터 선로 L12와 제1 단자 선로 L13을 흐르는 전류의 방향이 이루는 각은 거의 90°이다.

도 8은 비교예 및 실시예 1에서의 제1 필터(10)(수신용 필터)의 통과 특성을 도시한 도면이다. 수신 대역에서는, 비교예와 실시예 1은 거의 동일하여, 양자에 통과 대역에서의 삽입 손실에 차는 없다. 한편, 송신 대역에서는, 실시예 1은 비교예에 비하여 감쇠량이 크게 되어 있다. 이와 같이, 실시예 1은 저지 대역(송신 대역)에서 고억압화할 수 있다. 실시예 1에서는, 제1 인덕터 선로 L12와 제1 단자 선로 L13을 흐르는 전류의 방향을 거의 직각으로 함으로써, 저지 대역에서의 감쇠량을 개선할 수 있었다. 이것은, 제1 인덕터 선로 L12와 제1 단자 선로 L13의 상호 인덕턴스를 저감할 수 있었기 때문이다. 실시예 1에서는, 제1 인덕터 선로 L12와 제1 단자 선로 L13을 흐르는 전류의 방향이 거의 90°이었지만, 이들 전류의 방향은, 제1 인덕터 선로 L12와 제1 단자 선로 L13의 상호 인덕턴스를 저감하도록 배치하면 되고, 제1 인덕터 선로 L12와 제1 단자 선로 L13을 흐르는 전류의 방향이 서로 교차하도록(즉, 전류의 방향의 연장선 상에서 교차하도록) 배치하면 그 효과를 얻을 수 있다.

도 9는 2개의 선로 패턴을 흐르는 전류의 방향이 이루는 각도와, 2개의 선로 패턴간의 상호 인덕턴스를 계산한 결과이다. 2개의 선로 패턴의 전류의 방향의 각 도를 90°로 하면 가장 상호 인덕턴스를 작게 할 수 있다. 상호 인덕턴스를 1% 이하로 하기 위해서는, 선로 패턴의 전류의 방향을 77.5° 이상 102.5° 이하로 하는 것이 바람직하다. 또한, 상호 인덕턴스를 0.5% 이하로 하기 위해서는, 선로 패턴의 전류의 방향을 85° 이상 95° 이하로 하는 것이 한층 더 바람직하다. 즉, 제1 인덕터 선로 L12와 제1 단자 선로 L13을 흐르는 전류의 방향이 이루는 각도는 77.5° 이상 102.5°이하가 바람직하며, 85° 이상 95°이하가 보다 바람직하다.

[실시예 2]

실시예 2는 제1 인덕터 선로 L12와 제1 단자 선로 L13 외에, 공통 선로 L11과 제1 단자 선로 L13을 흐르는 전류의 방향이 이루는 각도를 거의 90°로 한 예이다. 도 10의 (a)는 비교예 1의 다이어태치층(44) 표면의 평면도로서, 도 7의 (a)와 동일한 도면이다. 도 10의 (b)는 실시예 2에 따른 분파기의 다이어태치층(44) 표면의 평면도이다. 그 밖의 적층은 실시예 1과 동일하여, 설명을 생략한다. 도 7의 (b)의 실시예 1의 다이어태치층(44)에 비하여, 제1 인덕터 선로 L12와 제1 단자 선로 L13 외에, 공통 선로 L11과 제1 단자 선로 L13을 흐르는 전류의 방향이 이루는 각도가 거의 90°로 되어 있다. 그 밖의 구성은 실시예 1과 동일하여 설명을 생략한다.

도 11은, 비교예 1, 실시예 1 및 실시예 2에 따른 분파기의 제1 필터(10)의 통과 특성을 도시한 도면이다. 수신 대역에서는, 비교예 1과 실시예 2는 거의 동일하여, 양자에 통과 대역에서의 삽입 손실에 차는 없다. 한편, 송신 대역에서는, 실시예 2는 실시예 1보다 더욱 감쇠량이 크게 되어 있다. 이와 같이, 실시예 2는 송신 대역에서의 한층 더한 고억압화가 가능하게 된다.

공통 선로 L11(제1 공통 선로)과 제1 단자 선로 L13을 흐르는 전류의 방향이 교차하도록 배치함으로써, 상호 인덕턴스를 저감할 수 있다. 또한, 공통 선로 L11과 제1 단자 선로 L13을 흐르는 전류의 방향이 이루는 각도는, 77.5° 이상 102.5°이하가 바람직하며, 85° 이상 95° 이하가 보다 바람직하다.

[실시예 3]

도 12를 참조하면, 실시예 3은, 직렬 공진기에 병렬로 제1 인덕터(30a)를 접속한 제1 필터(10a)를 송신용 필터, 제2 필터(20a)를 수신용 필터로 한 예이다. 제1 단자 T1이 송신 단자, 제2 단자 T2가 수신 단자로 된다. 제1 필터 칩(11a)에는 제1 필터(10a)(송신용 필터)의 직렬 공진기 S11 내지 S13 및 병렬 공진기 P11 및 P12가 형성되어 있다. 제2 필터 칩(21a)에는 제2 필터(20a)(수신용 필터)의 직렬 공진기 S21 내지 S23 및 병렬 공진기 P21 및 P22가 형성되어 있다. 인덕터 칩(31a)에는 제1 인덕터(30a)가 형성되어 있다. 공통 단자 Ant와 제1 필터(10a)를 접속하는 선로가 공통 선로 L11, 제1 인덕터(30a)와 직렬 공진기 S11을 접속하는 선로가 제1 인덕터 선로 L12, 제1 필터(10a)와 송신 단자 T1을 접속하는 선로가 제1 단자 선로 T13이다.

도 13의 (a) 내지 도 13의 (c)는 각각 실시예 3의 다이어태치층(44), 선로 패턴/풋 패드층(42)의 상면, 선로 패턴/풋 패드층(42)의 하면을 투시한 도면이다. 그 밖의 적층은 실시예 1과 동일하여 설명을 생략한다. 제1 필터(10a)가 송신용 필터, 제2 필터(20a)가 수신용 필터이기 때문에, 도 13의 (a)의 다이어태치층(44) 에서는, 도 5의 (c)에 대하여, 비아 VR, VRG1, VT1, VTG1이 각각 비아 VT, VTG1, VR1, VRG1로 치환되어 있다. 도 13의 (b)의 선로 패턴/풋 패드층(42) 상면에서는, 도 5의 (d)에 대하여 비아 VR, VRG2, VT2, VTG2, 선로 패턴 LRG, LT, LTG가 각각 비아 VT, VTG2, VR2, VRG2, 선로 패턴 LTG, LR, LRG로 치환되어 있다. 도 13의 (c)의 선로 패턴/풋 패드층(42) 하면에서는, 도 5의 (e)에 대하여, 풋 패드 FT와 FR이 치환되어 있다. 그 밖의 구성은 실시예 2와 동일하다.

도 14의 (a) 및 도 14의 (b)는 비교예 2와 실시예 3의 다이어태치층(44)의 표면을 비교한 평면도이다. 도 14의 (a)를 참조하면, 비교예 2는 제1 인덕터 선로 L12와 제1 단자 선로 L13의 전류의 방향이 거의 평행하다. 한편, 도 14의 (b)를 참조하면, 실시예 3은, 제1 인덕터 선로 L12와 제1 단자 선로 L13의 전류의 방향이 거의 90°이며, 공통 선로 L11과 제1 단자 선로 L13의 전류의 방향이 거의 90°이다. 실시예 3과 같이, 제1 필터(10a)를 송신용 필터, 제2 필터(20a)를 수신용 필터로 할 수도 있다. 이에 의해, 송신용 필터의 수신 대역에서의 감쇠량을 크게 할 수 있다.

[실시예 4]

실시예 4는 제1 필터(10)가 수신용 필터, 제2 필터(20)가 송신용 필터이며, 제1 필터(10) 및 제2 필터(20)에 각각 직렬 공진기에 병렬로 제1 인덕터(30) 및 제2 인덕터(32)가 접속된 예이다. 도 15는 실시예 4에 따른 분파기의 회로도이다. 제1 필터(10)(수신용 필터)의 직렬 공진기 S11(제1 직렬 공진기)에 병렬로 제1 인덕터(30)가 접속되고, 제2 필터(20)(송신용 필터)의 직렬 공진기 S21(제2 직렬 공 진기)에 병렬로 제2 인덕터(32)가 접속되어 있다. 제1 필터 칩(11)에는 제1 필터(10)의 직렬 공진기 S11 내지 S13 및 병렬 공진기 P21 및 P22가 형성되어 있다. 제2 필터 칩(21)에는 제2 필터(20)의 직렬 공진기 S21 내지 S23 및 병렬 공진기 P21 및 P22가 형성되어 있다. 인덕터 칩(31b)에는 제1 인덕터(30) 및 제2 인덕터(32)가 형성되어 있다. 도 6에 부가하여, 제2 인덕터(32)와 직렬 공진기 S21을 접속하는 선로가 제2 인덕터 선로 L22이고, 제2 필터(20)와 제2 단자 T2를 접속하는 선로가 제2 단자 선로 L23이다. 또한, 공통 선로 L11은 제1 필터 칩(11)을 개재하여 공통 단자 Ant와 제2 필터(20)를 접속하는 공통 선로(제2 공통 선로)이기도 하다.

도 16의 (a) 및 도 16의 (b)는 실시예 4의 다이어태치층(44) 및 선로 패턴/풋 패드층(42)의 상면의 평면도이다. 그 밖의 적층은 실시예 1과 동일하여 설명을 생략한다. 도 16의 (a)를 참조하면, 공통 단자 Ant에 접속하는 비아 VA1이 인덕터 칩(31b)의 제2 인덕터(32)의 일단에 접속되어 있다. 제2 인덕터(32)의 타단은 제2 인덕터 선로 L22를 통하여, 제2 필터 칩(21)의 직렬 공진기 S21과 S22 사이에 접속한다. 이에 의해, 제2 인덕터(32)가 직렬 공진기 S21에 병렬로 접속된다. 제2 필터 칩(21)의 직렬 공진기 S23과 제2 단자 T2에 접속되는 비아 VT가 제2 단자 선로 L23에 의해 접속된다. 그 밖의 구성은 실시예 1과 동일하여 설명을 생략한다.

도 17의 (a) 및 도 17의 (b)는 비교예 3 및 실시예 4의 다이어태치층(44)의 표면을 도시하는 도면이다. 도 17의 (b)는 도 16의 (a)와 동일한 도면이다. 도 17의 (a)를 참조하면, 비교예 3에서는, 제1 인덕터 선로 L12와 제1 단자 선로 L13 을 흐르는 전류의 방향이 거의 평행이다. 또한, 제2 인덕터 선로 L22와 제2 단자 선로 L23을 흐르는 전류의 방향이 거의 평행이다. 한편, 도 17의 (b)를 참조하면, 실시예 4에서는, 제1 인덕터 선로 L12와 제1 단자 선로 L13을 흐르는 전류의 방향이 이루는 각도는 거의 90°이다. 또한, 제2 인덕터 선로 L22와 제2 단자 선로 L23을 흐르는 전류의 방향이 이루는 각도는 거의 90°이다. 또한, 공통 선로 L11과 제2 단자 선로 L23을 흐르는 전류의 방향이 이루는 각도도 거의 90°이다.

실시예 4와 같이, 제1 필터(10) 및 제2 필터(20) 모두 각각 제1 인덕터 선로 L12와 제1 단자 선로 L13의 전류의 방향 및 제2 인덕터 선로 L22와 제2 단자 선로 L23의 전류의 방향을 교차시킴으로써, 제1 필터(10) 및 제2 필터(20) 양방의 상대 대역의 감쇠량을 크게 할 수 있다. 이들 전류의 방향이 이루는 각도는, 77.5° 이상 102.5° 이하가 바람직하며, 85° 이상 95° 이하가 보다 바람직하다.

또한, 제1 필터(10) 및 제2 필터(20) 모두 공통 선로 L11(제1 공통 선로)과 제1 단자 선로 L13의 전류의 방향을 교차시키고, 공통 선로 L11(제2 공통 선로)과 제2 단자 선로 L23의 전류의 방향을 교차시킴으로써, 제1 필터(10) 및 제2 필터(20) 양방의 상대 대역의 감쇠량을 한층 더 크게 할 수 있다. 이들 전류의 방향이 이루는 각도는, 77.5° 이상 102.5° 이하가 바람직하며, 85° 이상 95° 이하가 보다 바람직하다. 또한, 실시예 4에서는, 공통 단자 Ant와 제1 필터(10)를 접속하는 공통 선로 L11과, 공통 단자 Ant와 제2 필터(20)를 접속하는 공통 선로 L11이 공통이었지만 별도로 설치해도 된다.

실시예 1 내지 실시예 4에서, 제1 인덕터(30) 및 제2 인덕터(32)가 병렬로 접속되는 직렬 공진기 S11 내지 S13 및 S21 내지 S23은 임의로 설정해도, 상대 대역에 감쇠극을 형성할 수 있다. 그러나, 예를 들면 제1 필터(10)에서는 복수의 직렬 공진기 S11 내지 S13 중 가장 공통 단자 Ant 측의 직렬 공진기 S11에 제1 인덕터(30)를 접속하는 것이 바람직하다. 제1 인덕터(30)을 부가함으로써, 제2 필터(20)의 통과 대역에서의 공통 단자 Ant로부터 보았을 때의 제1 필터(10)의 임피던스를 크게 할 수 있다. 따라서, 정합 회로가 불필요하게 되기 때문이다. 마찬가지로 제2 필터(20)에서도, 복수의 직렬 공진기 S21 내지 S23 중 가장 공통 단자 Ant 측의 직렬 공진기 S21에 제2 인덕터(32)를 접속하는 것이 바람직하다.

[실시예 5]

실시예 5는 필터의 예이다. 도 18은 실시예 5에 따른 필터의 적층 패키지(40)의 캡(56)을 떼어낸 상시도이며, 도 19는 도 18의 A-A 단면 모식도이다. 도 18을 참조하면, 적층 패키지(40)의 다이어태치층(44)에는, 필터 칩(15), 인덕터 칩(31)가 페이스 다운 실장되어 있다. 필터 칩(15)에는, 필터(14)의 직렬 공진기 S1 내지 S3 및 병렬 공진기 P1 및 P2가 형성되어 있다. 인덕터 칩(31)에는, 제1 인덕터(30)가 형성되어 있다. 그 밖의 구성은, 실시예 1의 도 2 및 도 3과 동일하여 설명을 생략한다.

도 20은 실시예 5에 따른 필터(14)의 회로도이다. 제1 입출력 단자 TR1과 제2 입출력 단자 TR2 사이에 직렬 공진기 S1 내지 S3이 접속되고, 병렬로 병렬 공진기 P1 및 P2가 접속되어 있다. 이들 공진기는 필터 칩(15)에 형성되어 있다. 직렬 공진기 S1에 병렬로 인덕터(30)가 접속되어 있으며, 인덕터(30)는 IPD 칩(31) 에 형성되어 있다. 제1 입출력 단자 TR1과 필터(14)의 직렬 공진기 S1을 접속하는 선로가 제1 선로 L01이다. 인덕터(30)와 직렬 공진기 S1의 타단을 접속하는 선로가 인덕터 선로 L02, 제2 입출력 단자 TR2와 직렬 공진기 S3을 접속하는 선로가 제2 선로 L03이다.

도 21의 (a) 내지 도 21의 (e)를 이용하여 적층 패키지(40)의 각 적층의 구성에 대하여 설명한다. 도 21의 (a) 및 도 21의 (b)는 각각 캡 탑재층(48) 및 캐비티층(46)이며, 실시예 1과 마찬가지로 설명을 생략한다. 도 21의 (c) 내지 도 21의 (e)는 각각 다이어태치층(44), 선로 패턴/풋 패드층(42)의 상면, 선로 패턴/풋 패드층(42)의 하면을 위로부터 투시한 도면이다. 제1 입출력 단자 TR1인 풋 패드 F1은, 선로 패턴/풋 패드층(42)에 형성된 비아 VS2 및 선로 패턴 LS, 다이어태치층(44)에 형성된 비아 VS1을 통하여 인덕터 칩(31)에 형성된 인덕터(30)의 일단에 접속된다. 제1 입출력 단자 TR1은 제1 선로 L01을 통하여 필터 칩(15)의 직렬 공진기 S1의 일단에 접속된다. 인덕터(30)의 타단은, 인덕터 선로 L02를 통하여 필터 칩(15)의 직렬 공진기 S1의 타단에 접속된다. 이에 의해, 인덕터(30)가 직렬 공진기 S1에 병렬로 접속된다. 필터 칩(15)의 직렬 공진기 S3은 제2 선로 L03, 비아 VS3을 통하여 제2 입출력 단자 TR2인 풋 패드 F2에 접속된다. 필터 칩(15)의 병렬 공진기 P1 및 P2의 그라운드 측은 필터 칩(15) 상에서 단락하고, 비아 VG1, 선로 패턴 LG 및 비아 VG2를 통하여, 그라운드 단자인 풋 패드 FG에 접속된다.

실시예 5와 같이, 필터에서도, 인덕터 선로 L02와 제2 선로 L03을 흐르는 전류의 방향은 서로 교차하고 있다. 이에 의해, 저지 대역의 감쇠량을 크게 할 수 있다. 상호 인덕턴스를 보다 작게 하기 위해서는, 이들 전류의 방향이 이루는 각도는, 77.5° 이상 102.5° 이하가 바람직하며, 85° 이상 95° 이하가 보다 바람직하다. 또한, 제1 선로 L01과 제2 선로 L03을 흐르는 전류의 방향은 서로 교차하고 있다. 이에 의해, 저지 대역의 감쇠량을 한층 더 크게 할 수 있다. 상호 인덕턴스를 보다 작게 하기 위해서는, 이들 전류의 방향이 이루는 각도는, 77.5° 이상 102.5° 이하가 바람직하며, 85° 이상 95° 이하가 보다 바람직하다.

[실시예 6]

실시예 6은 실장부로서 적층 기판(60)을 이용한 예이다. 도 22는 실시예 6의 상시도이다. 인덕터 칩(31), 제1 필터(10)를 기밀 밀봉한 제1 필터 패키지(12), 제2 필터(20)를 기밀 밀봉한 제2 필터 패키지(22)가 적층 기판(60)에 실장되어 있다. 도 23은 도 22의 A-A 단면도이다. 적층 기판(60)은, 유기 기판으로, 다이어태치층(64) 및 선로 패턴/풋 패드층(62)으로 이루어진다. 제1 필터 패키지(12) 및 제2 필터 패키지(22)가 범프(54)를 이용하여 다이어태치층(64)에 실장되어 있다. 다이어태치층(64), 선로 패턴/풋 패드층(62)의 구성은 실시예 1과 동일하여 설명을 생략한다.

실장부는 필터 칩을 실장하는 기능을 갖고 있으면 된다. 실시예 1 내지 실시예 6과 같이, 실장부는 적층 패키지(40)이어도 적층 기판(60)이어도 된다. 실장되는 필터는 실시예 1 내지 실시예 5와 같이 직접 실장부에 실장되어도 되고, 실시예 6과 같이 패키지에 실장된 상태에서 실장부에 실장되어도 된다. 적층 패키지(40)나 적층 기판(60)으로서, 실시예 1 내지 실시예 5와 같이, 예를 들면 알루미 나 세라믹 또는 글래스 세라믹을 이용할 수도 있고, 실시예 6과 같이 유기 기판을 이용할 수도 있다.

[실시예 7]

실시예 7은 제1 필터(10)와 제2 필터(20)를 1개의 필터 칩(13)에 형성한 예이다. 도 24는 실시예 7의 상시도이다. 도 2와 비교하여, 제1 필터 칩(11)과 제2 필터 칩(21)이 1개의 필터 칩(13)으로 치환되어 있다. 도 25는 도 24의 A-A 단면도이다. 도 3과 비교하여, 제1 필터 칩(11)과 제2 필터 칩(21)이 1개의 필터 칩(13)으로 치환되어 있다. 도 26은 다이어태치층(44)을 도시하는 도면이다. 실시예 2의 도 10의 (b)와 비교하여 제1 필터 칩(11) 및 제2 필터 칩(21)이 필터 칩(13)으로 치환되어, 제1 필터 칩(11)과 제2 필터 칩(21)을 접속하는 선로 패턴 LRT는 필터 칩(13) 내에 형성되기 때문에, 다이어태치층(44)에는 형성되어 있지 않다. 그 밖의 구성은 실시예 2와 동일하여 설명을 생략한다. 실시예 7과 같이, 제1 필터(10)와 제2 필터(20)를 1개의 필터 칩(13)에 형성할 수도 있다.

[실시예 8]

실시예 8은, 실시예 1의 분파기의 제1 단자 선로 L13에 집중 상수형 밸룬을 접속한 밸런스 출력형의 분파기의 예이다. 도 27을 참조하면, 제1 필터(10)(수신용 필터)의 직렬 공진기 S13이 제1 단자 선로 L13을 통하여 집중 상수형 밸룬(70)에 접속하고 있다. 집중 상수형 밸룬(70)은, 제1 단자 선로 L13과 제1 단자1 T11 사이에 직렬로 캐패시터(72) 및 병렬로 인덕터(71)가 접속된다. 또한, 제1 단자 선로 L13과 제1 단자2 T12 사이에 직렬로 인덕터(74) 및 병렬로 캐패시터(73)가 접 속된다. 그 밖의 구성은, 실시예 1과 동일하여 설명을 생략한다. 이와 같이, 밸룬(70)은 2개의 제1 단자1 T11 및 제1 단자2 T12를 갖고 있다. 제1 단자 선로 L13으로부터 입출력된 신호를, 제1 단자1 T11 및 제1 단자2 T12에 서로 위상이 다른(일반적으로는 180° 위상이 상이한) 신호로서 입출력시킨다. 이와 같이, 밸룬(70)에 의해 불평형-평형 변환을 행할 수 있다. 밸룬(70)을 필터 또는 분파기에 내장함으로써, 개별의 밸룬이 불필요하게 된다.

실시예 8은 수신용 필터에 밸룬(70)을 설치한 예이었지만, 송신용 필터에 설치해도 된다. 이 경우에는, 밸룬(70)은 위상이 서로 다른 신호를 입력한다. 또한, 수신용 필터 및 송신용 필터의 양방에 각각 밸룬(70)을 설치해도 된다. 휴대 전화 단말기에서는, 고주파 회로에서의 커먼 모드 노이즈를 억제하기 위하여 수신 측의 신호는 차동형으로 하는 경우가 있다. 이 경우, 수신용 필터에 밸룬(70)을 설치하는 것이 특히 유효하다.

[실시예 9]

실시예 9는, 실시예 5의 필터에 집중 상수형 밸룬(70)을 접속한 예이다. 도 28을 참조하면, 제2 선로 L03에 밸룬(70)이 접속되고, 밸룬(70)은 제2 입출력 단자1 TR21과 제2 입출력 단자2 TR22에 위상이 서로 다른 신호를 입력 또는 출력시킨다. 이와 같이, 필터(10)에 밸룬(70)을 설치해도 된다.

도 29는 밸룬(70)에 IPD를 이용한 예이다. 도 29를 참조하면, 예를 들면 석영 기판(80) 상에 캐패시터(72, 73), 인덕터(71, 74)가 형성되어 있다. 패드(75)가 제1 선로 L01, 패드(76, 78)가 각각 제2 입출력 단자 TR21, TR22, 패드(77, 79) 가 그라운드에 접속된다. 밸룬(70)에 IPD를 이용함으로써 고성능이며 소형화가 가능하게 된다.

밸룬(70)을 구성하는 캐패시터 및 인덕터는 칩 캐패시터 및 칩 인덕터를 이용할 수도 있다. 밸룬(70)에 칩 소자를 이용함으로써, 고성능이며 저코스트화가 가능하게 된다.

실시예 1 내지 실시예 9에서, 제1 직렬 공진기 S11, 제2 직렬 공진기 S21을 포함하는 직렬 공진기 및 병렬 공진기로서 표면 탄성파 공진기 또는 압전 박막 공진기를 이용할 수 있다. 또한, 제1 인덕터(30), 제2 인덕터(32)를 IPD를 이용하여 형성함으로써, 고성능이며 소형화가 가능하게 된다. 제1 인덕터(30), 제2 인덕터(32)에 칩 인덕터를 이용함으로써 고성능이며 저코스트화가 가능하게 된다.

이상, 본 발명의 실시예에 대하여 상술하였지만, 본 발명은 이러한 특정한 실시예에 한정되는 것이 아니라, 특허 청구의 범위에 기재된 본 발명의 요지의 범위 내에서, 여러 가지의 변형·변경이 가능하다.

본 발명에 따르면, 신호선끼리의 상호 인덕턴스를 저감하여, 소형화한 경우도 저지 대역에서의 고억압화가 가능한 필터 및 분파기를 제공할 수 있다.

Claims

공통 단자와 제1 단자에 접속되며, 제1 직렬 공진기를 갖는 제1 필터와,

상기 공통 단자와 제2 단자에 접속된 제2 필터와,

상기 제1 직렬 공진기에 병렬로 접속된 제1 인덕터와,

상기 제1 필터 및 상기 제2 필터를 실장하는 실장부와,

상기 실장부에 설치되고 상기 제1 인덕터와 상기 제1 직렬 공진기를 접속하는 제1 인덕터 선로와,

상기 실장부에 설치되고 상기 제1 필터와 상기 제1 단자를 접속하는 제1 단자 선로

를 구비하며,

상기 제1 인덕터 선로와 상기 제1 단자 선로의 전류의 방향이 서로 교차하고 있는 것을 특징으로 하는 분파기.
제1항에 있어서,

상기 실장부에 설치되고 상기 공통 단자와 상기 제1 필터를 접속하는 제1 공통 선로를 구비하며,

상기 제1 공통 선로와 상기 제1 단자 선로의 전류의 방향은 서로 교차하고 있는 것을 특징으로 하는 분파기.
제1항에 있어서,

상기 제2 필터는, 제2 직렬 공진기와, 그 제2 직렬 공진기에 병렬로 접속된 제2 인덕터를 갖고,

상기 실장부에 설치되고 상기 제2 인덕터와 상기 제2 직렬 공진기를 접속하는 제2 인덕터 선로와,

상기 실장부에 설치되고 상기 제2 필터와 상기 제2 단자를 접속하는 제2 단자 선로를 구비하며,

상기 제2 인덕터 선로와 상기 제2 단자 선로의 전류의 방향은 서로 교차하고 있는 것을 특징으로 하는 분파기.
제3항에 있어서,

상기 실장부에 설치되고 상기 공통 단자와 상기 제2 필터를 접속하는 제2 공통 선로를 구비하며,

상기 제2 공통 선로와 상기 제2 단자 선로의 전류의 방향은 서로 교차하고 있는 것을 특징으로 하는 분파기.
제1항 내지 제4항 중 어느 한 항에 있어서,

상기 제1 필터는, 상기 제1 직렬 공진기를 포함하는 복수의 직렬 공진기를 갖고,

상기 제1 직렬 공진기는 상기 제1 직렬 공진기를 포함하는 상기 복수의 직렬 공진기 중 가장 상기 공통 단자 측에 설치되어 있는 것을 특징으로 하는 분파기.
제3항 또는 제4항에 있어서,

상기 제2 필터는, 상기 제2 직렬 공진기를 포함하는 복수의 직렬 공진기를 갖고,

상기 제2 직렬 공진기는 상기 제2 직렬 공진기를 포함하는 상기 복수의 직렬 공진기 중 가장 상기 공통 단자 측에 설치되어 있는 것을 특징으로 하는 분파기.
제1항에 있어서,

상기 제1 인덕터 선로와 상기 제1 단자 선로의 전류의 방향이 이루는 각도는 77.5° 이상 102.5° 이하인 것을 특징으로 하는 분파기.
제2항에 있어서,

상기 제1 공통 선로와 상기 제1 단자 선로의 전류의 방향이 이루는 각도는 77.5° 이상 102.5° 이하인 것을 특징으로 하는 분파기.
제3항에 있어서,

상기 제2 인덕터 선로와 상기 제2 단자 선로의 전류의 방향이 이루는 각도는 77.5° 이상 102.5° 이하인 것을 특징으로 하는 분파기.
제4항에 있어서,

상기 제2 공통 선로와 상기 제2 단자 선로의 전류의 방향이 이루는 각도는 77.5° 이상 102.5° 이하인 것을 특징으로 하는 분파기.
제1항 내지 제4항 또는 제7항 내지 제10항 중 어느 한 항에 있어서,

상기 제1 단자는 2개 설치되고,

상기 제1 단자 선로에 접속되며, 상기 2개의 제1 단자에 서로 위상이 다른 신호를 입력 또는 출력시키는 밸룬을 구비하는 것을 특징으로 하는 분파기.
제11항에 있어서,

상기 밸룬은, 칩 인덕터 및 칩 캐패시터 또는 집중 상수 수동 소자로 이루어지는 것을 특징으로 하는 분파기.
제1항 내지 제4항 또는 제7항 내지 제10항 중 어느 한 항에 있어서,

상기 제1 인덕터는 칩 인덕터 또는 집중 상수 수동 소자로 이루어지는 것을 특징으로 하는 분파기.
제3항 또는 제4항에 있어서,

상기 제2 인덕터는 칩 인덕터 또는 집중 상수 수동 소자로 이루어지는 것을 특징으로 하는 분파기.
제1항 내지 제4항 또는 제7항 내지 제10항 중 어느 한 항에 있어서,

상기 제1 직렬 공진기는 탄성 표면파 공진기 또는 압전 박막 공진기인 것을 특징으로 하는 분파기.
제3항 또는 제4항에 있어서,

상기 제2 직렬 공진기는 탄성 표면파 공진기 또는 압전 박막 공진기인 것을 특징으로 하는 분파기.
제1 입출력 단자와 제2 입출력 단자 사이에 접속된 직렬 공진기와,

상기 직렬 공진기에 병렬로 접속된 인덕터와,

상기 직렬 공진기를 실장하는 실장부와,

상기 실장부에 설치되고 상기 인덕터와 상기 직렬 공진기를 접속하는 인덕터 선로와,

상기 실장부에 설치되고 상기 직렬 공진기와 상기 제2 입출력 단자를 접속하는 제2 선로

를 구비하며,

상기 인덕터 선로와 상기 제2 선로의 전류의 방향은 서로 교차하고 있는 것을 특징으로 하는 필터.
제17항에 있어서,

상기 실장부에 설치되고 상기 직렬 공진기와 상기 제1 입출력 단자를 접속하는 제1 선로를 구비하며,

상기 제1 선로와 상기 제2 선로의 전류의 방향은 서로 교차하고 있는 것을 특징으로 하는 필터.
제17항에 있어서,

상기 인덕터 선로와 상기 제2 선로의 전류의 방향이 이루는 각도는 77.5° 이상 102.5° 이하인 것을 특징으로 하는 필터.
제18항에 있어서,

상기 제1 선로와 상기 제2 선로의 전류의 방향이 이루는 각도는 77.5° 이상 102.5° 이하인 것을 특징으로 하는 필터.
제17항 내지 제20항 중 어느 한 항에 있어서,

상기 제2 입출력 단자는 2개 설치되고,

상기 제2 선로에 접속되며, 상기 2개의 제2 입출력 단자에 서로 위상이 다른 신호를 입력 또는 출력시키는 밸룬을 구비하는 것을 특징으로 하는 필터.