KR20070110687A - 어레이 기판의 제조방법 및 이를 이용한 표시패널의제조방법 - Google Patents
어레이 기판의 제조방법 및 이를 이용한 표시패널의제조방법 Download PDFInfo
- Publication number
- KR20070110687A KR20070110687A KR1020060043474A KR20060043474A KR20070110687A KR 20070110687 A KR20070110687 A KR 20070110687A KR 1020060043474 A KR1020060043474 A KR 1020060043474A KR 20060043474 A KR20060043474 A KR 20060043474A KR 20070110687 A KR20070110687 A KR 20070110687A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- data
- electrode
- metal
- layer
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 89
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 229910052751 metal Inorganic materials 0.000 claims abstract description 54
- 239000002184 metal Substances 0.000 claims abstract description 54
- 238000000034 method Methods 0.000 claims abstract description 22
- 238000000059 patterning Methods 0.000 claims abstract description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims description 29
- 239000004973 liquid crystal related substance Substances 0.000 claims description 23
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 claims description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 8
- 239000011651 chromium Substances 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 238000000926 separation method Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 3
- 229910052710 silicon Inorganic materials 0.000 claims 3
- 239000010703 silicon Substances 0.000 claims 3
- 150000002739 metals Chemical class 0.000 claims 1
- 239000010408 film Substances 0.000 description 11
- 239000010409 thin film Substances 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Liquid Crystal (AREA)
Abstract
어레이 기판의 제조방법 및 이를 이용한 표시패널의 제조방법에서, 게이트 메탈이 베이스 기판 상에 형성되면, 게이트 메탈을 패터닝하여 게이트 전극, 게이트 라인 및 게이트 패드로 이루어진 게이트부를 형성한다. 베이스 기판 상에 게이트부를 커버하는 게이트 절연막, 액티브층 및 데이터 메탈을 순차적으로 형성한 후 데이터 메탈을 패터닝하여 데이터 전극, 데이터 라인, 데이터 패드 및 화소전극으로 이루어진 데이터부를 형성한다. 노출된 액티브층과 게이트 절연막을 제거한 후, 데이터 전극을 소오스 전극과 드레인 전극으로 분할하여 스위칭 소자를 완성한다. 따라서, 어레이 기판을 제조하는 공정을 단순화시킴으로써 생산성을 향상시킬 수 있다.
Description
도 1은 본 발명의 일 실시예에 따른 아이피에스모드 어레이 기판의 평면도이다.
도 2a 내지 도2l은 도 1에 도시된 어레이 기판의 제조 과정을 나타낸 단면도들이다.
도 3은 본 발명의 다른 실시예에 따른 아이피에스모드 액정표시패널의 단면도이다.
*도면의 주요 부분에 대한 부호의 설명*
100 -- 어레이 기판 110 -- 제1 베이스 기판
120 -- 박막 트랜지스터 121a -- 게이트 전극
121c -- 게이트 패드 121b -- 공통전극
126c -- 화소전극 129a -- 소오스 전극
129b -- 드레인 전극 131 -- 유기 절연막
132 -- 배향막 200 -- 대향기판
210 -- 제2 베이스 기판 220 -- 컬러필터층
300 -- 액정층 400 -- 액정표시패널
본 발명은 어레이 기판의 제조방법 및 이를 이용한 표시패널의 제조방법에 관한 것으로, 더욱 상세하게는 생산성을 향상시킬 수 있는 어레이 기판의 제조방법 및 이를 이용한 표시패널의 제조방법에 관한 것이다.
일반적으로, 수평전계모드 액정표시장치는 어레이 기판, 어레이 기판과 마주하는 컬러필터기판 및 어레이 기판과 컬러필터기판과의 사이에 개재된 액정층으로 이루어진다.
수평전계모드 액정표시장치에서 공통 전압이 인가되는 공통전극 및 공통 전압에 대해서 정극성 또는 부극성을 갖는 데이터 전압이 인가되는 화소전극은 상기한 어레이 기판 상에 함께 구비된다. 따라서, 공통전압과 데이터 전압의 전압차에 의해서 공통전극과 화소전극과의 사이에는 수평 방향으로 전계가 형성되고, 그 결과 액정층에 포함된 액정분자들이 수평 배향된다. 이처럼, 수평전계모드 액정표시장치는 수평 배향된 액정분자들에 의해서 어레이 기판의 후면으로부터 공급되는 광의 투과율을 제어함으로써 원하는 영상을 표시할 수 있다.
종래의 수평전계모드 액정표시장치에 구비되는 어레이 기판은 5개의 마스크를 이용하여 제조된다. 구체적으로, 종래의 어레이 기판의 제조 공정 상에서는 게이트 전극과 공통전극을 패터닝하는 첫번째 마스크, 액티브층을 패터닝하는 두번째 마스크, 소오스 및 드레인 전극과 화소전극을 패터닝하는 세번째 마스크, 보호막을 패터닝하는 네번째 마스크 및 유기 절연막을 패터닝하는 다섯번째 마스크가 이용된다.
그러나 최근에는 어레이 기판의 제조 공정을 단순화시키면서 제조 원가를 절감하기 위하여 어레이 기판을 제조하는데 이용되는 마스크의 개수를 감소시키는 방안이 연구되고 있다.
따라서, 본 발명의 목적은 마스크의 개수를 감소시켜 제조 공정을 단순화시키기 위한 어레이 기판의 제조방법을 제공하는 것이다.
본 발명의 다른 목적은 상기한 어레이 기판의 제조방법을 이용한 표시패널의 제조방법을 제공하는 것이다.
본 발명에 따른 어레이 기판의 제조방법에 따르면, 게이트 메탈을 베이스 기판 상에 형성한 후, 상기 게이트 메탈을 패터닝하여 게이트 전극, 게이트 라인 및 게이트 패드로 이루어진 게이트부를 형성한다. 상기 베이스 기판 상에 상기 게이트부를 커버하는 게이트 절연막, 액티브층 및 데이터 메탈을 순차적으로 형성한다. 상기 데이터 메탈을 패터닝하여 데이터 전극, 데이터 라인, 데이터 패드 및 화소전극으로 이루어진 데이터부를 형성한다. 이후, 노출된 상기 액티브층을 제거하고, 노출된 상기 게이트 절연막을 제거한다. 상기 데이터 전극을 소오스 전극과 드레인 전극으로 분할하여 스위칭 소자를 완성한다.
본 발명에 따른 표시패널의 제조방법에 따르면, 어레이 기판을 제조하고, 상 기 어레이 기판과 마주하는 대향기판을 제조한다. 이후, 상기 어레이 기판과 상기 대향기판을 어셈블리하여 표시패널을 완성한다.
상기 어레이 기판을 제조하는 단계에 따르면, 게이트 메탈을 베이스 기판 상에 형성한 후, 상기 게이트 메탈을 패터닝하여 게이트 전극, 게이트 라인 및 게이트 패드로 이루어진 게이트부를 형성한다. 상기 베이스 기판 상에 상기 게이트부를 커버하는 게이트 절연막, 액티브층 및 데이터 메탈을 순차적으로 형성한다. 상기 데이터 메탈을 패터닝하여 데이터 전극, 데이터 라인, 데이터 패드 및 화소전극으로 이루어진 데이터부를 형성한다. 이후, 노출된 상기 액티브층을 제거하고, 노출된 상기 게이트 절연막을 제거한다. 상기 데이터 전극을 소오스 전극과 드레인 전극으로 분할하여 스위칭 소자를 완성한다.
이러한 어레이 기판의 제조방법 및 이를 이용한 표시패널의 제조방법에 따르면, 총 두 개의 마스크를 이용하여 어레이 기판을 형성함으로써, 상기 어레이 기판의 제조 공정을 단순화시킬 수 있고, 상기 어레이 기판의 생산성을 향상시킬 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 아이피에스모드 어레이 기판의 평면도이다.
도 1를 참조하면, 아이피에스(In-Plan Switching: IPS)모드 어레이 기판(100)은 다수의 화소가 매트릭스 형태로 형성되는 화소영역(PA) 및 상기 화소영 역(PA)에 인접한 패드영역으로 이루어진 제1 베이스 기판(110)을 포함한다. 상기 패드영역은 게이트 패드(121c)가 배치되는 게이트 패드영역(GPA) 및 데이터 패드(126b)가 배치되는 데이터 패드영역(DPA)으로 이루어진다.
상기 화소영역(PA)에 대응하여 상기 제1 베이스 기판(110) 상에는 게이트 라인(GL), 데이터 라인(DL), 박막 트랜지스터(120), 화소전극(126c) 및 공통전극(121b)을 포함한다.
상기 게이트 라인(GL)은 제1 방향(D1)으로 연장되고, 상기 데이터 라인(DL)은 상기 제1 방향(D1)과 직교하는 제2 방향(D2)으로 연장되어 상기 게이트 라인(GL)과 절연되게 교차한다. 상기 박막 트랜지스터(120)는 게이트 전극(121a), 소오스 전극(129a) 및 드레인 전극(129b)을 포함한다. 구체적으로, 상기 게이트 전극(121a)은 상기 게이트 라인(GL)으로부터 분기되고, 상기 소오스 전극(129a)은 상기 데이터 라인(DL)으로부터 분기되며, 상기 드레인 전극(129b)은 상기 소오스 전극(129a)과 소정의 간격으로 이격되어 상기 화소전극(126c)과 전기적으로 연결된다.
상기 화소전극(126c)과 상기 공통전극(121b)은 투명한 도전성 물질로 이루어진다. 구체적으로, 상기 화소전극(126c)은 상기 데이터 라인(DL)과 평행하게 연장된 메인 화소전극(126c-m) 및 상기 메인 화소전극(126c-m)으로부터 분기된 다수의 서브 화소전극(126c-s)을 포함한다. 상기 다수의 서브 화소전극(126c-m)은 서로 소정의 간격으로 이격되고, 상기 게이트 라인(GL)에 대해서 소정의 각도로 기울어져 서로 평행하게 연장된다. 상기 화소전극(126c)은 상기 소오스 및 드레인 전 극(129a, 129b)과 동일한 물질로 이루어져 상기 드레인 전극(129b)으로부터 연장된다.
상기 공통전극(121b)은 상기 데이터 라인(DL)과 평행하게 연장된 메인 공통전극(121b-m) 및 상기 메인 공통전극(121b-m)으로부터 분기된 다수의 서브 공통전극(121b-s)을 포함한다. 상기 메인 공통전극(121b-m)은 상기 게이트 라인(GL)과 평행하게 연장된 스토리지 라인(SL)으로부터 분기된다. 상기 다수의 서브 공통전극(121b-s)은 서로 소정의 간격으로 이격되고, 상기 게이트 라인(GL)에 대해서 소정의 각도로 기울어져 서로 평행하게 연장된다. 상기 다수의 서브 공통전극(121b-s)과 상기 다수의 서브 화소전극(126c-s)은 서로 교번적으로 배치되고, 서로 소정의 간격으로 이격되고, 서로 평행하게 연장된다. 상기 공통전극(121b)은 상기 게이트 전극(121a)과 동일한 물질로 이루어져 상기 게이트 전극(121a)과 동시에 패터닝된다.
여기서, 상기 다수의 서브 공통전극(121b-s) 각각의 전극폭은 서로 인접하는 서브 공통전극과 서브 화소전극 사이의 이격거리보다 작고, 상기 다수의 서브 화소전극(126c-s) 각각의 전극폭은 서로 인접하는 서브 공통전극과 서브 화소전극 사이의 이격거리보다 작다.
상기 공통전극(121b)에는 상기 스토리지 라인(SL)을 통해 공통전압이 인가되고, 상기 화소전극(126c)에는 상기 박막 트랜지스터(120)로부터 출력된 데이터 전압이 인가된다. 따라서, 상기 화소영역(PA)에는 상기 공통전압과 상기 데이터 전압의 전압차로 인해서 상기 공통전극(121b)과 상기 화소전극(126c)과의 사이에 수평 전계가 형성된다.
도 2a 내지 도 2l은 도 1에 도시된 어레이 기판의 제조 과정을 나타낸 단면도들이다.
도 2a를 참조하면, 제1 베이스 기판(110) 상에는 게이트 메탈(121)이 전체적으로 형성된다. 본 발명의 일 예로, 상기 게이트 메탈(121)은 알루미늄 네오디뮴(Alnd) 또는 구리(Cu)으로 이루어질 수 있다. 상기 게이트 메탈(121) 상에는 제1 감광막(122)이 전체적으로 형성된다.
도 2b에 도시된 바와 같이, 상기 제1 감광막(122) 상에는 제1 마스크(123)가 배치된다. 화소영역(PA)에 대응하여 상기 제1 마스크(123)에는 제1 및 제2 개구부(123a, 123b)가 형성되고, 상기 게이트 패드영역(GPA)에 대응하여 상기 제1 마스크(123)에는 제3 개구부(123c)가 형성된다.
상기 제1 마스크(123)가 배치된 상태에서 상기 제1 감광막(122)을 노광한 후 노광된 상기 제1 감광막(122)을 현상하면, 상기 제1 마스크(123)의 제1 내지 제3 개구부(123a ~ 123c)에 대응하는 영역을 제외하고, 나머지 영역에서 상기 제1 감광막(122)이 제거된다. 따라서, 상기 제1 감광막(122)이 제거된 영역에서 상기 게이트 메탈(121)이 노출된다.
이후 도 2c를 참조하면, 노출된 상기 게이트 메탈(121)을 식각하면, 상기 제1 감광막(122)이 형성된 영역(즉, 상기 제1 내지 제3 개구부(123a ~ 123c)에 대응하는 영역)을 제외하고, 상기 게이트 메탈(121)이 제거된다.
다음, 상기 제1 감광막(122)을 스트립하면, 도 2d에 도시된 바와 같이 상기 제1 베이스 기판(110) 상에는 게이트 전극(121a), 공통전극(121b) 및 게이트 패드(121c)가 형성된다. 구체적으로, 상기 화소영역(PA)에 대응하여 상기 제1 베이스 기판(110) 상에는 상기 게이트 전극(121a) 및 상기 게이트 전극(121a)과 소정의 간격으로 이격된 공통전극(121b)이 구비되고, 상기 게이트 패드영역(GPA)에 대응하여 상기 제1 베이스 기판(110) 상에는 상기 게이트 패드(121c)가 형성된다.
도 2e를 참조하면, 상기 게이트 전극(121a), 공통전극(121b) 및 게이트 패드(121c)가 형성된 상기 제1 베이스 기판(110) 상에는 게이트 절연막(124)이 전체적으로 형성된다. 본 발명의 일 예로, 상기 게이트 절연막(124)은 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiOx)으로 이루어질 수 있다.
다음, 상기 게이트 절연막(124) 상에는 아몰퍼스 실리콘층(125a) 및 상기 아몰퍼스 실리콘층(125a) 상에 형성된 n+ 아몰퍼스 실리콘층(125b)으로 이루어진 액티브층(125)이 형성된다. 이후, 상기 액티브층(125) 상에는 데이터 메탈(126)이 증착되고, 상기 데이터 메탈(126) 상에는 제2 감광막(127)이 형성된다.
또한, 상기 데이터 메탈(126)은 상기 게이트 메탈(121)과 서로 다른 메탈로 이루어지는 것이 바람직하다. 따라서, 상기 데이터 메탈(126)을 식각하는 과정에서 상기 게이트 메탈(121)이 식각되는 것을 방지할 수 있다.
본 발명의 일 예로, 상기 데이터 메탈(126)은 크롬(Cr), 알루미늄 네오디뮴(AlNd) 또는 몰디브덴(Mo)로 이루어질 수 있다. 구체적으로, 상기 데이터 메탈(126)이 크롬(Cr)로 이루어진 경우 상기 게이트 메탈(121)은 알루미늄 네오디뮴(AlNd)으로 이루어지고, 상기 데이터 메탈(126)이 알루미늄 네오디뮴(AlNd) 또는 몰디브덴(Mo)으로 이루어진 경우 상기 게이트 메탈(121)은 구리(Cu)로 이루어진다.
도 2f에 도시된 바와 같이, 상기 제2 감광막(127) 상에는 제2 마스크(128)가 배치된다. 화소영역(PA)에 대응하여 상기 제2 마스크(128)에는 제4 개구부(128a), 제5 개구부(128c) 및 슬릿부(128b)가 형성되고, 상기 데이터 패드영역(DPA)에 대응하여 상기 제2 마스크(128)에는 제6 개구부(123d)가 형성된다.
상기 제2 마스크(128)가 배치된 상태에서 상기 제2 감광막(127)을 노광한 후 노광된 상기 제2 감광막(127)을 현상하면, 상기 제2 마스크(128)의 제4 내지 제6 개구부(128a, 128c, 128d)에 대응하는 영역을 제외하고, 나머지 영역에서 상기 제2 감광막(127)이 제거된다. 따라서, 상기 제2 감광막(127)이 제거된 영역에서 상기 데이터 메탈(126)이 노출된다. 또한, 상기 슬릿부(128b)에 대응하여 상기 제2 감광막(127)은 부분적으로 제거된다.
이후 도 2g를 참조하면, 노출된 상기 데이터 메탈(126), 액티브층(125) 및 게이트 절연막(124)을 순차적으로 식각하면, 상기 제2 감광막(127)이 형성된 영역(즉, 상기 제4 내지 제6 개구부(128a, 128c, 128d)에 대응하는 영역)을 제외하고, 상기 데이터 메탈(126), 액티브층(125) 및 게이트 절연막(124)이 제거된다. 따라서, 상기 화소영역(PA)에 대응하여 상기 제1 베이스 기판(110) 상에는 데이터 전극(126a) 및 화소전극(126c)이 형성되고, 상기 데이터 패드영역(DPA)에 대응하여 상기 제1 베이스 기판(110) 상에는 데이터 패드(126b)가 형성된다.
다음, 상기 제2 감광막(122)을 에치백(etch back)하면, 도 2h에 도시된 바와 같이 상기 슬릿부(128b)에서 상기 제2 감광막(127)이 완전하게 제거되면서 상기 데 이터 전극(126a)이 노출된다. 또한, 상기 제4 내지 제6 개구부(128a, 128c, 128d)에 대응하는 영역에서 상기 제2 감광막(127)의 두께가 전체적으로 감소된다.
이후 도 2i를 참조하면, 슬릿부(128b)에 대응하여 노출된 상기 데이터 전극(126) 및 n+ 아몰퍼스 실리콘층(125b)을 순차적으로 식각하면, 상기 화소영역(PA)에 대응하여 상기 제1 베이스 기판(110) 상에는 소오스 전극(129a) 및 드레인 전극(129b)이 형성된다. 이로써, 상기 제1 베이스 기판(110) 상에는 스위칭 소자(120)가 완성된다. 다음, 도 2j에 도시된 바와 같이 상기 소오스 전극(129a), 드레인 전극(129b), 화소전극(126c) 및 데이터 패드(126b) 상에 잔류하는 상기 제2 감광막(127)이 스트립된다.
도 2k를 참조하면, 화소영역(PA)에 대응하여 제1 베이스 기판(110) 상에는 유기 절연막(131)이 형성된다. 상기 유기 절연막(131)은 아크릴계 수지로 이루어져 상기 제1 베이스 기판(110) 상에 형성된 스위칭 소자(120), 화소전극(126c) 및 공통전극(121b)을 커버한다.
상기 게이트 및 데이터 패드영역(GPA, DPA)에서 상기 게이트 패드(121bc)와 상기 데이터 패드(126b)를 외부로 노출시켜야하므로, 상기 유기 절연막(131)은 프린팅 방식으로 상기 화소영역(PA)에만 형성된다.
도 2l에 도시된 바와 같이, 상기 유기 절연막(131) 상에는 폴리 이미드계 물질로 이루어진 배향막(132)이 형성된다. 상기 게이트 및 데이터 패드영역(GPA, DPA)에서 상기 게이트 패드(121bc)와 상기 데이터 패드(126b)를 외부로 노출시켜야하므로, 상기 배향막(132)은 프린팅 방식으로 상기 화소영역(PA)에만 형성된다.
도면에 도시하지는 않았지만, 본 발명의 다른 실시예로 상기 배향막(132)의 하부에는 유기 절연막(131)이 형성되지 않을 수 있다. 이 경우, 상기 화소영역(PA)에 대응하여 상기 제1 베이스 기판(110) 상에 형성된 스위칭 소자(120), 화소전극(126c) 및 공통전극(121b)은 상기 배향막(132)에 의해서 직접적으로 커버된다.
이와 같이, 공통전극(121b)과 게이트 전극(121a)을 동시에 패터닝하고, 상기 소오스 및 드레인 전극(129a, 129b)과 화소전극(126c)을 동시에 패터닝함으로써, 총 2개의 마스크를 이용하여 어레이 기판(100)을 형성할 수 있다. 이로써, 상기 어레이 기판(100)을 제조하는데 이용되는 마스크의 개수를 감소킬 수 있고, 그 결과 제조 공정의 단순화를 실현하여 상기 어레이 기판(100)의 생산성을 향상시킬 수 있다.
도면에 도시하지는 않았지만, 상기 공통전극(121b)은 상기 데이터 메탈(126)로부터 형성될 수 있다. 즉, 상기 공통전극(121b)은 상기 소오스 전극(129a), 드레인 전극(129b) 및 화소전극(126c)과 동시에 패터닝되어 상기 화소전극(126c)과 동일한 층 상에 구비될 수도 있다.
도 3은 본 발명의 다른 실시예에 따른 아이피에스모드 액정표시패널의 단면도이다. 단, 도 3에 도시된 구성요소 중 도 2l에 도시된 구성요소와 동일한 구성요소에 대해서는 동일한 참조부호를 병기하고, 그에 대한 구체적인 설명은 생략한다.
도 3을 참조하면, 본 발명의 다른 실시예에 따른 아이피에스모드 액정표시패널(400)은 어레이 기판(100), 대향기판(200) 및 액정층(300)으로 이루어진다.
상기 대향기판(200)은 상기 어레이 기판(100)과 마주하고, 제2 베이스 기 판(210) 및 상기 제2 베이스 기판(210) 상에 형성된 컬러필터층(220)을 포함한다.
상기 어레이 기판(100)과 상기 대향기판(200)이 각각 제조되면, 상기 어레이 기판(100)과 상기 대향기판(200)은 서로 마주하도록 어셈블리된다.
상기 액정층(300)은 상기 어레이 기판(100)과 상기 대향기판(200)과의 사이에 개재된다. 이로써, 상기 액정표시패널(400)이 완성된다.
상기 액정층(300)은 다수의 액정분자를 포함하고, 상기 액정분자들은 공통전극(121b)과 화소전극(126c)과의 사이에 형성된 수평 전계에 의해서 수평배향된다. 따라서, 상기 액정층(300)은 상기 액정표시패널(400)의 후면에 배치되는 백라이트 어셈블리(미도시)로부터 제공된 광의 투과율을 제어한다. 이로써, 상기 액정표시패널(300)을 영상을 표시할 수 있다.
이와 같은 어레이 기판의 제조방법 및 이를 이용한 표시패널의 제조방법에 따르면, 공통전극과 게이트 전극을 동시에 패터닝하고, 소오스 및 드레인 전극과 화소전극을 동시에 패터닝함으로써, 총 2개의 마스크를 이용하여 어레이 기판을 형성할 수 있다.
따라서, 상기 어레이 기판을 제조하는데 이용되는 마스크의 개수를 감소킬 수 있고, 그 결과 제조 공정의 단순화를 실현하여 상기 어레이 기판의 생산성을 향상시킬 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (19)
- 베이스 기판 상에 게이트 메탈을 형성하는 단계;상기 게이트 메탈을 패터닝하여 게이트 전극, 게이트 라인 및 게이트 패드로 이루어진 게이트부를 형성하는 단계;상기 베이스 기판 상에 상기 게이트부를 커버하는 게이트 절연막, 액티브층 및 데이터 메탈을 순차적으로 형성하는 단계;상기 데이터 메탈을 패터닝하여 데이터 전극, 데이터 라인, 데이터 패드 및 화소전극으로 이루어진 데이터부를 형성하는 단계;노출된 상기 액티브층을 제거하는 단계;노출된 상기 게이트 절연막을 제거하는 단계; 및상기 데이터 전극을 소오스 전극과 드레인 전극으로 분할하여 스위칭 소자를 완성하는 단계를 포함하는 것을 특징으로 하는 어레이 기판의 제조방법.
- 제1항에 있어서, 상기 데이터부를 형성하는 단계는,상기 데이터 메탈 상에 제1 감광막을 형성하는 단계;상기 제1 감광막을 패터닝하여 상기 데이터부가 형성되는 제1 영역을 제외한 나머지 영역에서 상기 제1 감광막을 제거하고, 상기 제1 영역 중 상기 소오스 전극과 상기 드레인 전극이 서로 이격되는 제2 영역에서 상기 제1 감광막을 부분적으로 제거하는 단계; 및노출된 상기 데이터 메탈을 제거하여 상기 데이터부를 형성하는 단계를 포함하는 것을 특징으로 하는 어레이 기판의 제조방법.
- 제2항에 있어서, 상기 스위칭 소자를 완성하는 단계는,상기 제2 영역에서 상기 제1 감광막이 제거되도록 상기 제1 감광막을 식각하는 단계;상기 제2 영역에서 노출된 상기 데이터 전극을 제거하여 상기 제1 영역에 상기 소오스 전극 및 드레인 전극을 형성하는 단계;상기 제2 영역에서 노출된 상기 액티브층을 부분적으로 제거하는 단계; 및상기 제1 감광막을 스트립하는 단계를 포함하는 것을 특징으로 하는 어레이 기판의 제조방법.
- 제3항에 있어서, 상기 액티브층은 아몰퍼스 실리콘층 및 상기 아몰퍼스 실리콘층 상에 형성된 n+ 아몰퍼스 실리콘층으로 이루어지고,상기 n+ 아몰퍼스 실리콘층은 상기 제2 영역에서 제거된 것을 특징으로 하는 어레이 기판의 제조방법.
- 제2항에 있어서, 상기 제2 영역에서 상기 제1 감광막을 부분적으로 제거하는 단계는 상기 제1 감광막을 슬릿 노광하는 단계를 포함하는 것을 특징으로 하는 어레이 기판의 제조방법.
- 제2항에 있어서, 상기 게이트부를 형성하는 단계는,상기 게이트 메탈 상에 제2 감광막을 형성하는 단계;상기 제2 감광막을 패터닝하여 상기 게이트부가 형성되는 영역을 제외한 나머지 영역에서 상기 제2 감광막을 제거하는 단계;노출된 상기 게이트 메탈을 제거하여 상기 게이트부를 형성하는 단계; 및상기 게이트부 상에 잔류하는 상기 제2 감광막을 스트립하는 단계를 포함하는 것을 특징으로 하는 어레이 기판의 제조방법.
- 제1항에 있어서, 상기 게이트 메탈과 상기 데이터 메탈은 서로 다른 메탈로 이루어진 것을 특징으로 하는 어레이 기판의 제조방법.
- 제7항에 있어서, 상기 게이트 메탈은 알루미늄 네오디뮴으로 이루어지고, 상기 데이터 메탈은 크롬으로 이루어진 것을 특징으로 하는 어레이 기판의 제조방법.
- 제7항에 있어서, 상기 게이트 메탈은 구리로 이루어지고, 상기 데이터 메탈은 알루미늄 네오디뮴 또는 몰디브덴으로 이루어진 것을 특징으로 하는 어레이 기판의 제조방법.
- 제1항에 있어서, 상기 스위칭 소자를 완성하는 단계 이후에 배향막을 형성하 는 단계를 더 포함하는 것을 특징으로 하는 어레이 기판의 제조방법.
- 제10항에 있어서, 상기 배향막을 형성하는 단계 이전에 상기 유기 절연막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 어레이 기판의 제조방법.
- 제11항에 있어서, 상기 베이스 기판은 상기 게이트 라인, 데이터 라인, 스위칭 소자 및 화소전극이 형성되는 화소영역 및 상기 화소영역에 인접하고 상기 게이트 패드와 상기 데이터 패드가 형성되는 패드영역으로 구분되고,상기 배향막과 상기 유기 절연막은 상기 화소영역에만 형성되는 것을 특징으로 하는 어레이 기판의 제조방법.
- 제12항에 있어서, 상기 배향막과 상기 유기 절연막은 프린팅 방식으로 상기 화소영역에 형성되는 것을 특징으로 하는 어레이 기판의 제조방법.
- 제1항에 있어서, 상기 게이트부는 상기 게이트 메탈로부터 형성된 공통전극을 더 포함하는 것을 특징으로 하는 어레이 기판의 제조방법.
- 제14항에 있어서, 상기 공통전극은 서로 소정의 간격으로 이격되게 배치된 다수의 서브 공통전극 및 상기 다수의 서브 공통전극을 전기적으로 연결시키는 메인 공통전극을 포함하는 것을 특징으로 하는 어레이 기판의 제조방법.
- 제15항에 있어서, 상기 화소전극은 서로 소정의 간격으로 이격되고, 상기 서브 공통전극들과 교번적으로 배치되는 다수의 서브 화소전극 및 상기 다수의 서브 화소전극을 전기적으로 연결하는 메인 화소전극을 포함하는 것을 특징으로 하는 어레이 기판의 제조방법.
- 제16항에 있어서, 상기 서브 공통전극들 각각의 전극폭은 서로 인접하는 서브 공통전극과 서브 화소전극 사이의 이격거리보다 작은 것을 특징으로 하는 어레이 기판의 제조방법.
- 어레이 기판을 제조하는 단계;상기 어레이 기판과 마주하는 대향기판을 제조하는 단계; 및상기 어레이 기판과 상기 대향기판을 어셈블리하는 단계를 포함하고,상기 어레이 기판을 제조하는 단계는,베이스 기판 상에 게이트 메탈을 형성하는 단계;상기 게이트 메탈을 패터닝하여 게이트 전극, 게이트 라인 및 게이트 패드로 이루어진 게이트부를 형성하는 단계;상기 베이스 기판 상에 상기 게이트부를 커버하는 게이트 절연막을 형성하는 단계;상기 게이트 절연막 상에 실리콘층을 형성하는 단계;상기 실리콘층 상에 데이터 메탈을 형성하는 단계;상기 데이터 메탈을 패터닝하여 데이터 전극, 데이터 라인, 데이터 패드 및 화소전극으로 이루어진 데이터부를 형성하는 단계;노출된 상기 실리콘층을 제거하여 액티브층을 형성하는 단계;노출된 상기 게이트 절연막을 제거하는 단계; 및상기 데이터 전극을 소오스 전극과 드레인 전극으로 분할하여 스위칭 소자를 완성하는 단계를 포함하는 것을 특징으로 하는 표시패널의 제조방법.
- 제18항에 있어서, 상기 어레이 기판과 상기 대향기판과의 사이에 액정층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시패널의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060043474A KR101226594B1 (ko) | 2006-05-15 | 2006-05-15 | 어레이 기판의 제조방법 및 이를 이용한 표시패널의제조방법 |
| US11/737,626 US7781268B2 (en) | 2006-05-15 | 2007-04-19 | Array substrate and display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060043474A KR101226594B1 (ko) | 2006-05-15 | 2006-05-15 | 어레이 기판의 제조방법 및 이를 이용한 표시패널의제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070110687A true KR20070110687A (ko) | 2007-11-20 |
| KR101226594B1 KR101226594B1 (ko) | 2013-01-28 |
Family
ID=38685624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060043474A KR101226594B1 (ko) | 2006-05-15 | 2006-05-15 | 어레이 기판의 제조방법 및 이를 이용한 표시패널의제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7781268B2 (ko) |
| KR (1) | KR101226594B1 (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070075808A (ko) * | 2006-01-16 | 2007-07-24 | 삼성전자주식회사 | 표시 기판의 제조 방법 및 이를 이용하여 제조한 표시 기판 |
| KR101287478B1 (ko) | 2009-06-02 | 2013-07-19 | 엘지디스플레이 주식회사 | 산화물 박막트랜지스터를 구비한 표시소자 및 그 제조방법 |
| US10824031B2 (en) * | 2017-06-05 | 2020-11-03 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Manufacturing method of an array substrate comprising a source electrode, a drain electrode, and a pixel electrode that are configured to be directly exposed within a liquid crystal layer |
| CN107179641A (zh) * | 2017-06-05 | 2017-09-19 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制作方法、液晶显示面板 |
| US10615194B2 (en) * | 2017-06-05 | 2020-04-07 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd | Array substrates, manufacturing methods thereof, and liquid crystal display (LCD) panels |
| CN107240589A (zh) * | 2017-06-05 | 2017-10-10 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制作方法、液晶显示面板 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100190023B1 (ko) * | 1996-02-29 | 1999-06-01 | 윤종용 | 박막트랜지스터-액정표시장치 및 그 제조방법 |
| TW413949B (en) * | 1998-12-12 | 2000-12-01 | Samsung Electronics Co Ltd | Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same |
| KR100333978B1 (ko) | 1998-12-28 | 2003-06-02 | 삼성전자 주식회사 | 액정표시장치용박막트랜지스터기판의제조방법 |
| US6777254B1 (en) * | 1999-07-06 | 2004-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| JP3617800B2 (ja) | 1999-12-28 | 2005-02-09 | 松下電器産業株式会社 | Ｔｆｔアレイ基板とその製造方法それを用いた液晶表示装置 |
| KR100759963B1 (ko) | 2000-04-24 | 2007-09-18 | 삼성전자주식회사 | 액정 표시 장치 및 그의 박막 트랜지스터 기판의 제조 방법 |
| KR100583979B1 (ko) * | 2000-02-11 | 2006-05-26 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 |
| JP4920140B2 (ja) * | 2001-05-18 | 2012-04-18 | ゲットナー・ファンデーション・エルエルシー | 液晶表示装置及びその製造方法 |
| KR100886241B1 (ko) * | 2002-09-10 | 2009-02-27 | 엘지디스플레이 주식회사 | 액정표시소자의 제조방법 |
| KR100789090B1 (ko) * | 2002-12-30 | 2007-12-26 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 제조방법 |
| US7760317B2 (en) * | 2003-10-14 | 2010-07-20 | Lg Display Co., Ltd. | Thin film transistor array substrate and fabricating method thereof, liquid crystal display using the same and fabricating method thereof, and method of inspecting liquid crystal display |
| KR100575233B1 (ko) * | 2003-11-04 | 2006-05-02 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 제조 방법 |
| KR100697603B1 (ko) | 2004-06-10 | 2007-03-22 | 엘지.필립스 엘시디 주식회사 | 횡전계 방식 액정표시장치와 그 제조방법 |
| TWI240111B (en) * | 2004-11-11 | 2005-09-21 | Quanta Display Inc | Array substrate for use in TFT-LCD and fabrication method thereof |
| KR20060105188A (ko) * | 2005-04-01 | 2006-10-11 | 삼성전자주식회사 | 표시 패널 및 이를 구비한 표시 장치 |
| KR20060110167A (ko) * | 2005-04-19 | 2006-10-24 | 삼성전자주식회사 | 어레이 기판 및 이의 제조 방법과, 이를 구비한 액정 표시패널 |
-
2006
- 2006-05-15 KR KR1020060043474A patent/KR101226594B1/ko active IP Right Grant
-
2007
- 2007-04-19 US US11/737,626 patent/US7781268B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| KR101226594B1 (ko) | 2013-01-28 |
| US7781268B2 (en) | 2010-08-24 |
| US20070264735A1 (en) | 2007-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3483926B1 (en) | Method for manufacturing an array substrate of an ffs type tft-lcd | |
| EP2565917B1 (en) | Manufacturing method for array substrate with fringe field switching type thin film transistor liquid crystal display | |
| KR101319977B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
| KR101192073B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치 및 그 제조방법 | |
| KR101243824B1 (ko) | 액정표시장치 및 그 제조방법 | |
| EP3091568B1 (en) | Array substrate, manufacturing method therefor, display device and electronic product | |
| JP2012150435A (ja) | 薄膜トランジスタ液晶ディスプレーのアレイ基板およびその製造方法 | |
| KR101226594B1 (ko) | 어레이 기판의 제조방법 및 이를 이용한 표시패널의제조방법 | |
| KR20090080738A (ko) | 표시기판, 이의 제조방법 및 이를 갖는 표시장치 | |
| CN113467145B (zh) | 阵列基板及制作方法、显示面板 | |
| KR101835525B1 (ko) | 표시 장치 및 그 제조 방법 | |
| CN113948533A (zh) | 阵列基板及其制作方法 | |
| KR101350600B1 (ko) | 표시장치 및 이의 제조 방법 | |
| KR101258082B1 (ko) | 액정표시소자 및 제조방법 | |
| JP2005275054A (ja) | 液晶表示装置および液晶表示装置の製造方法 | |
| US20090068801A1 (en) | Method of manufacturing array substrate of liquid crystal display device | |
| JP2013160965A (ja) | アクティブマトリクス基板及びそれを備えた表示パネル | |
| KR20020011574A (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| KR20150023160A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20140129506A (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
| KR20070072204A (ko) | 액정표시소자 및 제조방법 | |
| CN113589612B (zh) | 阵列基板及制作方法、显示面板 | |
| KR20120060048A (ko) | 횡전계 방식 액정표시장치용 어레이기판 제조방법 | |
| JP5236370B2 (ja) | Ｔｆｔ基板の製造方法及びｔｆｔ基板 | |
| KR101006474B1 (ko) | 액정표시장치용 어레이 기판 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20151230 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20180102 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20190102 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20191223 Year of fee payment: 8 |