KR20070110280A

KR20070110280A - 고 동적 범위의 폐루프 전력 제어

Info

Publication number: KR20070110280A
Application number: KR1020077017601A
Authority: KR
Inventors: 마히버 라만; 조지 이본네트; 프라빈쿠마르 프레마칸탄
Original assignee: 프리스케일 세미컨덕터, 인크.
Priority date: 2005-01-31
Filing date: 2005-12-14
Publication date: 2007-11-16
Also published as: CN101116242B; US7148749B2; JP2008529408A; TWI390868B; WO2006083403A2; JP4842973B2; KR20130037222A; KR101298375B1; CN101116242A; EP1851851A2; EP1851851A4; TW200642324A; WO2006083403A3; US20060170499A1

Abstract

송신기에서의 일 송신 전력 레벨로부터 다른 송신 전력 레벨로의 전이에서 그리고 전이 동안 전력 제어 루프에서의 폐루프 송신 전력 제어를 용이하게 하는 방법(500) 및 장치(300, 400, 601)가 제공된다. 장치는 기준 신호(325) 및 이득 보상 신호 (417)를 제공하도록 구성된 기준 경로(326), 이득 보상 신호에 따라, 전력 레벨에 대응되는 검출 신호를 프로세싱하여 이득 보상된 검출 신호를 제공하도록 구성된 검출 경로(327); 및 기준 신호, 이득 보상된 검출 신호, 및 이득 보상 신호와 연관된 루프 보상 팩터에 따라, 송신을 위한 전력 레벨을 설정하기에 적합한 전력 제어 값을 발생시키도록 구성된 전력 제어 경로(328)를 포함한다.

폐루프 송신 전력 제어, 기준 신호, 이득 보상 신호, 기준 경로, 검출 신호, 이득 보상된 검출 신호, 검출 경로, 루프 보상 팩터, 전력 제어 경로

Description

고 동적 범위의 폐루프 전력 제어 {CLOSED LOOP POWER CONTROL WITH HIGH DYNAMIC RANGE}

본 발명은 일반적으로 무선 통신 시스템들에 관한 것으로서, 좀더 구체적으로는, 무선 송신기에서 전력 제어를 수행하기 위한 방법 및 장치에 관한 것이다.

송신 신호의 전력 제어는 GSM(G1obal System Mobile), EDGE(Enhanced Data rate for GSM Evolution), WCDMA(Wideband Code Division Multiple Access), HSDPA(High Speed Downlink Packet Access) 시스템들 등과 같은 무선 통신 시스템들 및 연관된 네트워크들에서의 중대한 성능 및 효율 양상이다. 특히, 여러 가지 온도 범위들, 파워 서플라이 전압 범위들 등에 걸친 송신 전력 대 시간 마스크(mask)들, 주파수 도메인 송신 전력 방사 마스크들 등을 포함하는, 그러한 환경들에서의 송신을 위한 엄격한 설계 명세들을 충족시키기 위해서는, 대체로 폐루프 전력 제어에 의한 정확한 송신 전력 제어가 실현되어야 한다.

송신 RF/IF 경로 이득 변동들이 주어지면, 폐루프 제어를 사용해, 송신과 연관된 목표 전력 레벨이 실현될 수 있다. 폐루프 제어는 대체로, 관련된 설계 명세들에 따른 전력 대 시간 마스크들 및 과도 ACP(Adjacent Channel Power) 레벨들을 실현할 뿐만 아니라 PA(power amplifier) 부하 스위칭을 수행하여 PA 효율을 향상 시키는데도 사용된다. 기저대역 이득 제어, IF(Intermediate Frequency) 이득 제어, RF(Radio Frequency) 이득 제어 등 중 하나 이상을 포함하는 현대의 폐루프 전력 제어 시스템의 기본적인 구성 요소들을 사용해, RF VCA(Voltage Controlled Amplifier) 및 RF PA와 같은 RF 스테이지들의 송신 전력 이득은 요구들을 충족시키도록 조정될 수 있다. RF 전력 검출기 및 A/D 컨버터는, 검출된 디지털 신호 전력 레벨이 미리 프로그램된 기준 신호와 비교되어 오차 신호를 발생시키는 디지털 폐루프 전력 제어를 용이하게 한다. 루프 필터는 오차 신호를 필터링하고, 예를 들어, VCA 및 PA 전력 제어 스테이지들을 통해, 변환되어 송신 전력 레벨을 제어하는데 사용되는 제어 출력을 제공하는 것에 의해, 제어 시스템의 루프 다이내믹스를 제어한다.

예를 들어, 송신된 전력이 A/D 컨버터보다 높은 고 동적 범위(HDR;high dynamic range)를 갖는, 전통적인 송신 전력 제어 시스템들에서의 제한들이 발생한다. 결과적으로, 전력 정확도의 손실, 전력 대 시간 마스크들의 충족 실패, 수용 불가능한 과도 ACP 등과 같은 성능 열화를 초래하면서, 폐루프 전력 제어 범위는 제한된다. 더 나아가, PA 효율은, 손실된 컨버터 범위에 걸친 PA에서의 부하 스위칭 능력의 손실로부터 발생하는 전류 드레인으로 인해 감소될 수 있다. 예를 들어, 제1 슬롯과 연관된 전력 레벨로부터 제2 슬롯과 연관된 전력 레벨로의 스위칭과 연관된 송신 전력 전이들 동안 추가적인 제한들이 발생한다. 전이들은 후속 전력 레벨에 따라 램프 업(ramp up) 또는 램프 다운(ramp down)을 요하고, 그러한 구간들 동안의 불량한 전력 제어는, 궁극적으로 새로운 이득 레벨들을 위한 수렴 또 는 정착 시간(settling time)을 증가시키는 루프 대역폭에서의 교란들을 초래할 수 있다. 램프 또는 전이 구간들 동안의 과도 송신 전력들 등은 부가적으로, 송신기가 전력 마스크들을 초과하게 하여 적어도 후행 전이 이득 레벨이 정착될 때까지의 시간 동안 불안정한 상태를 초래할 수도 있다.

유사한 참조 번호들이 동일한 또는 기능적으로 유사한 소자들을 참조하고 다음의 상세한 설명과 함께 통합되어 명세서의 일부를 형성하는 첨부 도면들은, 여러 가지 예시적 실시예들을 부가적으로 예시하며 본 발명에 따른 여러 가지 원리들과 이점들을 설명하는 역할을 한다.

도 1은 전통적인 폐루프 송신 전력 제어 구성을 예시하는 도면이다.

도 2는 도 1의 전통적인 폐루프 전력 제어 구성을 부가적으로 예시하는 도면이다.

도 3은, 여러 가지 예시적 실시예들에 따른, HDR의 폐루프 전력 제어를 나타내는 전력 제어 시스템을 갖춘 예시적 송신기 시스템을 예시하는 도면이다.

도 4는, 여러 가지 예시적 실시예들에 따른, 도 3의 송신기 및 전력 제어 시스템의 좀더 상세한 도면이다.

도 5는 여러 가지 예시적 실시예들에 따른 예시적 절차를 예시하는 흐름도이다.

도 6은 여러 가지 다른 예시적 실시예들에 따른 예시적 장치를 예시하는 블록도이다.

도 7은 여러 가지 예시적 실시예들에 따라 획득되는 일련의 예시적 시뮬레이션 결과들을 예시하는 도면이다.

도 8은, 여러 가지 다른 예시적 실시예들에 따른, 예시적 전이 동안의 여러 가지 전력 레벨들을 예시하는 그래프이다.

개략적으로, 본 발명은, 흔히 통신 유닛들이라고 하는, 셀룰러 전화기들 또는 양방향 라디오 핸드셋들 등과 같은, 디바이스들 또는 유닛들 사이의 통신을 용이하게 하기 위한 무선 통신 시스템들에서의 송신 전력 제어에 관한 것이다. 본 발명은, 전통적인 다수 시스템들에 존재하는 단점들을 해결하기 위해, 예를 들어, 피드백 A/D 컨버터의 그것보다 훨씬 큰 검출 경로 동적 범위를 제공하는 혼합 신호(mixed signal) 전력 제어 시스템으로 구현될 수 있다. 검출 경로 A/D 범위에서의 증가는, 공장의 특수한 단계적 실행 단계들(special factory phasing steps) 또는 외부의 호스트 프로세서에 의한 특수한 소프트웨어 설정 등을 요구하지 않는 상태에서, 혼합 신호 아키텍처에 의해 자동적으로 실현됨으로써, 생산 비용이 감소되게 된다. 여러 가지 예시적 실시예들에 따른 전력 제어와 연관된 추가적 이점들은, 예를 들어, 현재의 3G 전력 제어 시스템들에서의 공지의 문제점인 각각의 전력 전이 이전에 발생하는 소프트웨어 설정 타이밍 쟁점들의 제거, 및 슬롯-대-슬롯 전력 전이들과 같은 전이들을 위해 현재의 전력 레벨로부터 새로운 전력 레벨로의 전력 전이를 수행할 수 있는 능력을 포함한다.

좀더 구체적으로, 여러 가지 발명 개념들 및 원리들이 셀룰러 통신 시스템들, 인프라스트럭처 컴포넌트들, 또는 통신 유닛들이나 디바이스들로 구현되고, 좀더 구체적으로는, 폐루프 송신 전력 제어를 수행하기 위한 송신기 시스템들, 집적 회로들, 및 거기에서의 방법들로 구현된다. 정적인 인프라스트럭처 컴포넌트들과 이동국들의 통상적인 세트를 포함하는 이외에, 무선 통신 시스템이라는 용어는 때때로, 특히, 개개 시스템 컴포넌트들이 송수신기 등과 같은 사양들의 그룹을 포함하는 경우, 그러한 개개 시스템 컴포넌트들을 언급하는데 사용될 수도 있다는 것에 주의해야 한다. 이러한 용어들 각각이 보통은 서비스 제공자 및/또는 사용자와 연관된 디바이스 또는 시스템을 지시하고, 공중 네트워크에서 또는 기업 네트워크와 같은 사설 네트워크내에서 사용될 수 있는 인프라스트럭처 컴포넌트들 및/또는 무선 모바일 디바이스를 포함할 수도 있다. 무선 통신 유닛들의 추가적 일례들은 PDA들(personal digital assistants), PAP들(personal assignment pads), 및 무선 동작을 위해 장비된 다른 휴대용 퍼스널 컴퓨터들을 포함하고, 그러한 유닛들이 제공되는 셀룰러 핸드셋이나 디바이스, 또는 그것에 관한 등가물들은 여기에서 논의되는 원리들 및 개념들에 따라 정렬되고 구성된다. 부가적으로, 본 발명은, 여기에서 논의되고 설명되는 여러 가지 다른 예시적 실시예들에 따른, 하드웨어, 소프트웨어, 하드웨어와 소프트웨어의 조합, 및/또는 혼합 신호 IC와 같은 집적 회로들로 구현되는 송신기들, 송수신기들, 송신 전력 제어 유닛들 등에 관한 것이라는 것에도 주의해야 한다.

본 명세서는 본 발명의 하나 이상의 실시예들을 수행하는 예시적 모드들을, 가능하게 하는 방식으로, 부연하기 위해 제공된다. 더 나아가, 본 명세서는, 어떤 방식으로든 발명을 제한하려는 것이 아니라, 발명 원리들 및 그것에 관한 이점들에 대한 이해와 올바른 인식을 향상시키기 위해 제공된다. 발명은 이 출원의 계류 동안 이루어지는 모든 정정들 및 발행된 청구항들의 모든 등가물들을 포함하는 첨부된 청구항들에 의해서만 정의된다.

제1 및 제2 등과 같은 관계 용어들의 사용은, 만약 존재한다면, 그러한 엔티티들, 항목들, 또는 액션들 사이에서 임의의 실질적인 그러한 관계 또는 순서를 반드시 요구하거나 함축하는 것이 아니라, 단지 일 엔티티, 항목, 또는 액션을 다른 엔티티, 항목, 또는 액션과 구별하는데 사용된다는 것을 이해할 수 있어야 한다.

상술된 바와 같이, 발명 기능성 중 대부분 및 발명 원리들 중 다수는, 구현될 때, 혼합 신호 IC 또는, 디지털 신호 프로세서 및 대응되는 소프트웨어 또는 프로그램 가능한 사양들의 애플리케이션 특정 IC들과 같은, 소프트웨어와 IC의 조합으로써 또는 그것으로 최상 지원된다. 당업자라면, 예를 들어, 이용 가능한 시간, 현재의 기술, 및 경제적 고려 사항들에 의해 동기 부여되는 상당할 수 있는 노력 및 다수의 설계 선택들에도 불구하고, 여기에서 개시되는 개념들 및 원리들에 의해 안내되는 경우, 최소의 실험으로써 용이하게 그러한 소프트웨어 명령어들 또는 IC들을 발생시킬 수 있을 것이 기대된다. 따라서, 명료화 및 본 발명에 따른 원리들 및 개념들을 불명료하게 하는 모든 리스크의 최소화를 위해, 그러한 소프트웨어 및 IC들의 추가적인 논의는, 만약 존재한다면, 바람직한 실시예들에 의해 사용되는 원리들 및 개념들에 관한 본질적인 것들로 제한될 것이다.

일반적인 특징의 송신 전력 제어 디바이스들 이외에, 특별히 관심있는 통신 디바이스들은, 예를 들어, 전통적인 양방향 시스템들 및 디바이스들, 아날로그 및 디지털 셀룰러를 포함하는 여러 가지 셀룰러 전화 시스템들, CDMA(code division multiple access) 및 그것에 관한 변형들, GSM, GPRS(General Packet Radio Service), UMTS(Universal Mobile Telecommunication Service) 시스템들과 같은 3G 시스템들, EDGE(Enhanced Data Rate for GSM) 시스템들, 802.16, 802.20 또는 Flarion 같은 IP(Internet Protocol) 무선 WAN들(Wide Area Networks), iDEN들(integrated Digital Enhanced Networks) 및 그것에 관한 변형들이나 진보들과 같은, 셀룰러 WAN들을 통해 음성/데이터 통신 서비스들과 연관된 송신 전력 제어를 제공하거나 용이하게 하는 통신 디바이스들이다. 더 나아가, 관심있는 무선 통신 유닛들 또는 디바이스들은 통상적으로 WLAN 능력들이라고 하는, CDMA, 주파수 호핑, OFDM, 또는 TDMA 액세스 기술들을 사용하는 것이 바람직스러운 IEEE 802.11, 블루투스(Bluetooth), 또는 Hiper-Lan 등과 같은, 단거리 무선 통신 능력을 가질 수 있다.

이와 같이, 다음에서 부연될 여러 가지 예시적 실시예들에 따르면, 혼합 신호 집적 회로 등과 같은, 집적 회로(IC)는, 기준 경로, 검출 경로, 및 전력 제어 경로를 필요로 하는 폐루프 전력 제어와 같은, 송신 전력 제어를 용이하게 하도록 구성될 수 있다. 전력 제어는 당업자라면 알 수 있을 복합 송신 신호의 송신과 같은 송신과 연관된 상이한 전력 레벨들, 예를 들어, 제로 대 비-제로 레벨(zero to non-zero level), 비-제로 대 제로 레벨, 또는 제1 대 제2 비-제로 레벨 사이의 제어를 포함할 수 있다. 상이한 전력 레벨들이, 예를 들어, 타임슬롯 대 타임슬롯 전이, 채널 대 채널 전이, 주파수 대 주파수 전이, 송신기 턴온(turn-on)/웜업(warm-up) 또는 턴오프 등과 연관된 송신 전력 레벨 전이와 연관될 수 있다는 것도 알 수 있을 것이다. 따라서, 상이한 전력 레벨들은, 예를 들어, 상술된 바와 같이, 송신 전력 전이와 연관된 선행 전이 전력 레벨 및 후행 전이 전력 레벨을 포함한다.

상술된 바와 같이, 예시적 IC는 기준 신호 및 지연 이후에 발생되는 이득 보상 신호를 제공하도록 구성된 기준 경로 및, 아날로그 이득 값을 적용하는 것에 의해 아날로그 이득 값을 포함하는 검출 신호로부터 변환된 디지털 피드백 신호와 같은 이득 보상된 검출 신호를 제공하는 것과 같이, 이득 보상 신호에 따라, 전력 레벨에 대응되는 검출 신호를 프로세싱하도록 구성된 검출 경로를 포함할 수 있다. 예시적 IC는 기준 신호, 이득 보상된 검출 신호, 및 이득 보상 신호와 연관된 루프 보상 팩터에 따라 전력 제어 값을 발생시키도록 구성된 전력 제어 경로를 더 포함할 수 있다. 전력 제어 값은 상이한 전력 레벨들을 위한 전력 레벨을 송신을 위해 설정하는데 사용될 수 있다.

발명의 원리들에 대한 좀더 양호한 이해를 위해, 도 1에 도시된 전통적인 폐루프 전력 제어 구성(100)을 참조한다. 송신을 위한 정보 신호(101)는 I 및 Q 채널 변조 데이터를 포함할 수 있다. 정보 신호(101)는 펄스 정형 필터(102)로 그리고 아날로그 변환을 위한 DAC(digital to analog converter;103)로 입력된다. DAC(103)의 출력은, 당업자라면 알 수 있을 추가적인 프로세싱을 수행하기 위해 송 신 DAC 재구성 필터(104)로 입력된다. 송신 DAC 재구성 필터(104)의 출력은, LO(Local Oscillator) 신호가 그것과 함께 곱셈되어 송신 대역 신호를 형성하는 믹서(105)로 입력되고, 송신 대역 신호는, 예를 들어, 복합 슬롯 또는 다른 복합 송신 신호의 송신과 연관된 또는 송신 구간 동안의 송신 또는 송/수신 안테나(108)를 통한 송신 신호와 연관된 송신 전력 레벨들의 궁극적인 제어를 위해 VCA(Voltage Controlled Amplifier;106) 및/또는 PA(Power Amplifier;107)로 입력된다. 여기에서 논의되고 설명되는 원리들이, 2 이상의 송신 안테나들이 복합 송신 신호의 송신 및 제어를 제공하는데 사용되는 시스템들과 같은, 송신 다이버시티 환경들에서도 적용 가능할 수 있다는 것을 알 수 있을 것이다. 전통적인 폐루프 전력 제어 블록(110)은, 예를 들어, 전력 검출기를 통해 샘플링된 송신 대역 신호의 일부분으로부터 획득되는 전력 레벨에 기초해 폐루프 전력 제어를 수행할 수 있다.

전통적인 폐루프 전력 제어 블록(110)은 도 2에서 좀더 상세하게 도시된다. 송신 대역 신호는 아날로그-디지털 변환기(ADC;Analog to Digital Converter)(203)로의 입력 이전에 조절(conditioning)을 위해 전력 검출기(201) 및 안티에일리어싱 필터(202)로 입력될 수 있다. ADC(203)는 송신 대역 신호로부터 샘플링된 디지털 피드백 신호를 발생시키고, 디지털 피드백 신호는 덧셈기 또는 뺄셈기(204)로 입력된다. 디지털 피드백 신호를 기준 신호와 조합한 후에, 오차 신호(205)가 발생되어 루프 필터(206)로 입력된다. 루프 필터(206)의 출력은 AOC(Automatic Output Controller) DAC(207)로 그리고 실제 전력 제어 신호를 발생시키는 AOC DAC 재구성 필터(208)로 입력되고, 그 다음, 실제 전력 제어 신호는 VCA(106) 및/또는 PA(107) 로 출력되어 안테나(108)에서의 전력 레벨을 제어하는데 사용된다. 여러 가지 전력 레벨들이 송신기에 의해 발생되고 그에 따라 증폭되어야 한다는 것을 알 수 있을 것이다.

그러나, 전통적인 폐루프 전력 제어 블록(110)에 의해 제공되는 부적합한 제어로 인해 제한들이 발생한다. 예를 들어, 루프 필터(206)의 대역폭은 전력 제어 레벨이 변화하는 동안 교란될 수 있다. 그러한 교란들은, 예를 들어, 제어 루프와 연관된 하나 이상의 경로들에서의 변환 지연 등으로 인한, 새로운 기준 값의 인가와 대응되는 피드백 값의 발생 사이의 지연에 의해 초래될 수 있다. 더 나아가, 전통적인 전력 제어 시스템들은, 예를 들어, GPRS 송신 시스템들, EDGE 송신 시스템들, WCDMA 송신 시스템들, HSDPA 송신 시스템들 등과 같은 시스템들에서 특정될 수도 있는 다중-슬롯 송신을 위해 요구되는 선행 전력 레벨로부터 새로운 전력 레벨로의 전이와 같은, 슬롯-대-슬롯 전력 전이들 동안 문제점들을 경험한다. 일부 문헌은 검출 경로 이득을 출력 전력 레벨의 함수로서 변경하는 것을 설명할 수도 있지만, 그러한 설명들은, 송신 시스템의 기능 및 성능 목표들을 충족시키는 동시에 일정한 루프 이득 대역폭을 유지하면서 폐루프 전력 제어 시스템내에서 검출 경로 이득 변화가 실현될 수 있는 방법을 논의할 수 없다. 특히, 종래 기술은, 일정한 루프 대역폭을 유지하면서 소정의 목표 전력 레벨을 실현하기 위해, 기준 신호 경로 및 제어 신호 경로에서 요구되는 기능성을 논의할 수 없다.

따라서, 여러 가지 예시적 실시예들에 따른, 송신기 증폭기(340)에 커플링된 전력 제어 시스템(310)을 갖춘 송신기 시스템(300)은, 예를 들어, 도 3에 도시된 바와 같이 구성/정렬될 수 있다. 전력 제어 시스템 또는 폐루프 전력 제어 시스템(310)을 포함하는, 시스템(300)의 대부분은, 혼합 신호 집적 회로들을 포함하는, 하나 이상의 집적 회로들로 구현될 수 있다. 전력 제어 시스템은, 다음에서 부연되는 바와 같이, 일정한 루프 이득 및 다른 이점들을 유지하는데 사용될 수 있다. 예를 들어, 혼합 신호 집적 회로, 프로세서 실행 소프트웨어 및 아날로그 회로 등으로 또는 혼합 신호 집적 회로, 프로세서 실행 소프트웨어 및 아날로그 회로 등으로서 구현될 수 있는 폐루프 전력 제어 유닛(320)은, 예를 들어, ADC(203)에서의 변환 이전에 검출 경로에서의 아날로그 이득 값을 변경할 수 있을 뿐만 아니라 오차 신호(205)를 발생시키기 위한 뺄셈기(204;차이를 제공하도록 정렬된 덧셈기)에서의 사용을 위해 기준 경로에서의 기준 신호 또는 기준 값(325)을 발생시킬 수 있다. 폐루프 전력 제어 블록(320)은 일 전력 레벨로부터 다른 전력 레벨로의 전이들 동안 일정한 루프 이득 대역폭을 초래하는 루프 이득 안정화를 위한 루프 보상을 더 포함할 수 있다.

일반적으로, 도 3의 송신기 시스템(300) 또는 전력 제어 시스템(310)은, 송신기 증폭기(340:transmitter amplifier)로부터의 송신과 연관된, 슬롯 1에서의 전력 레벨 1, 슬롯 2에서의 전력 레벨 2 등과 같은, 상이한 전력 레벨들 사이의 그리고 상이한 전력 레벨들에서의 송신 전력 제어를 용이하게 하도록 구성된다. 송신기 증폭기(340)는 신호 입력(341), 신호 출력(343), 및 이득 제어 입력(345)을 포함한다. 신호 출력은 VCA(106) 또는 전력 증폭기(PA;107)로부터의 출력으로 간주될 수도 있다는 것에 주의해야 하는데, 이 경우, 입력(341)에서의 소정 입력을 위 한 출력 레벨 또는 전력 레벨은 제어 입력(345)에서의 신호 또는 값에 따라 달라진다. 전력 제어 시스템(310)이 송신기 증폭기에 커플링되어, 이득 제어 입력에 직접적으로 또는 간접적으로 커플링되는 이득 제어 값을 제공하도록 구성된다.

다음에서 부연될 전력 제어 시스템은 기준 신호 및, 일부 실시예들에서는, 이득 보상 신호를 제공하도록 구성된 기준 신호 발생기(326) 또는 경로를 포함한다. 일부 경우들에서, 기준 발생기는 2개 전력 레벨들 사이의 전이에 대응되는 램프 프로파일(ramp profile)을 이용한다. 하나 이상의 실시예들에서는, 기준 경로 또는 기준 발생기 역시 이득 보상 신호를 제공한다. 또한, 시스템(310)은, 송신기 증폭기 및 기준 신호 발생기의 신호 출력(343)에 커플링되며 신호 출력(343)에서의 신호 또는 전력 레벨에 대응되는 피드백 신호를 제공하도록 구성되는 검출기 경로 또는 검출기(327)도 포함한다. 일부 실시예들에서, 검출 경로는, 예를 들어, 송신기 증폭기로부터의 출력 신호 또는 전력 레벨에 대응되는 검출 신호를 이득 보상 신호에 따라 프로세싱하여 뺄셈기(차이를 취하도록 구성된 덧셈기;204)에서 이득 보상된 검출 신호를 제공하도록 구성된다. 기준 신호 발생기 및 (뺄셈기(204)에 의한) 피드백 신호 또는 이득 보상된 검출 신호에 커플링되어 기준 신호 및 (일부 실시예들에서는 보상된) 피드백 신호에 대응되는 이득 제어 값을 제공하도록 구성되는 전력 제어 경로, 제어 회로, 또는 제어기(328)가 더 포함된다. 예를 들어, 전력 제어 경로는 기준 신호, 이득 보상된 신호, 및 이득 보상 신호와 연관된 루프 보상 팩터에 따라 전력 제어 값을 발생시키도록 구성될 수도 있는데, 여기에서, 전력 제어 값은 송신을 위한 전력 레벨을 설정하기에 적합하다.

도 3의 폐루프 전력 제어 시스템(310) 및 폐루프 전력 제어 유닛(320)을 갖춘 송신기 시스템(300)을 좀더 잘 이해하기 위해, 폐루프 전력 제어 유닛(420;유닛(320)의 실시예)을 포함하는 송신기 시스템(400)의 일 실시예의 상세한 도면이 도 4에 도시되는데, 송신기 시스템(400)은, 예시적 목적들을 위해, 여러 가지 실시예들에 따른 혼합 신호 IC의 일부분들을 표현할 수 있다. 일반적으로, 기준 신호(325)를 제공하는 기능 블록들은 기준 발생기 또는 경로(326)로서 간주될 수도 있고, 검출기 경로(327)는 안티에일리어싱 필터(202)로부터 ADC(203)까지의 제어 유닛(420)의 적어도 일부분, 예를 들어, 아날로그 이득 유닛 또는 제어 가능/가변 이득 증폭기(423)를 포함할 뿐만 아니라, 전력 검출기(201), 필터(202), ADC(203) 등 중 하나 이상을 포함하는 것으로 생각될 수도 있다.

좀더 상세하게, 기준 경로 또는 기준 발생기는, 전이를 지시하며, 예를 들어, LATCH 1(402)으로의 새로운 목표 전력 레벨의 로딩을 재촉하고 선행 전력 설정으로부터의 값(PWR_PREV)을 LATCH 2(403)에 저장하는데 사용될 수도 있는 Start Ramp 트리거(401)에 의해 트리거된다. LATCH 1(402) 및 LATCH 2(403)의 내용들은 PWR_NEW(405) 및 PWR_PREV(404)로서 언급될 수 있는데, 이 값들은 크기 및 부호 비트(407)를 포함하는 차이 값을 발생시키기 위해 덧셈 노드(406)로 입력될 수도 있다. 408에서는 차이의 절대값이 판정된다. 부호 비트(407)는 전이를 위해 필요한 전력 제어의 방향에 대한 지시를 제공할 수 있으므로, 부호 비트(407)가 기준 램프 룩업 테이블(LUT;409)로 입력될 수 있고, 트리거(401)에 의해 개시되는 바와 같이, 부호 비트(407)에 기초해, LUT로부터 램프 업 및 램프 다운 프로파일이 선택되어 제공될 수 있다는 것을 알 수 있을 것이다. 다음에서 부연되는 바와 같이, LUT로부터의 기준 램프 프로파일은 스케일링되어(scaled), 예를 들어, 곱셈기(410)에서 전력 차이의 크기만큼 곱셈되어, 중간 램프 신호(intermediate ramp signal)를 형성하거나 제공할 수 있다. 부호 비트(407)는 선택기 또는 멀티플렉서(412)로 입력되어, 덧셈기(411)에서, PWR_NEW(예를 들어, 부호 비트가 1;413)를 아니면 PWR_PREV(예를 들어, 부호 비트가 0;414)를 선택된 램프 업 또는 램프 다운 프로파일과 연관된 값, 예를 들어, 중간 램프 신호에 덧셈하는 것에 의해, 기준 신호에 대응되는 램프 신호(415)를 발생시키거나 제공할 것인지의 여부를 판정하는데 사용될 수도 있다.

예를 들어, 일 전력 레벨로부터 다른 전력 레벨로의 전이 동안의 전력 제어는 디지털 회로의 연속적인 수개 사이클들에 걸쳐 발생할 수도 있고, 그에 따라, 기준 램프 값들은, 예를 들어, 램프 다운 프로파일을 위한 전력 제어 루프에 연속적으로 인가될 수 있는 일련의 하향 경향 기준 값들(a series of downward trending reference values) 또는, 반대로, 램프 업 프로파일을 위한 전력 제어 루프에 연속적으로 인가될 수 있는 일련의 상향 경향 기준 값들을 포함할 것이라는 것을 알 수 있을 것이다. (LUT로부터의) 램프 업 프로파일은 0에서 1의 값들을 포함할 수도 있고 램프 다운 프로파일은 1에서 0의 값들을 포함할 수도 있다는 것을 알 수 있을 것이다. 수학적인 설명은 다음과 같을 수 있다. 램프 업 기준 값 발생의 경우: ref_ramp(램프 신호;415) = LUT_output * abs[(pwr_new;413) - (pwr_prev;414)] + pwr_prev(414)인데, 여기에서, LUT_output은 sign[(pwr_new;413) - (pwr_prev;414)] = 0(음의 부호)일 경우 0에서 1의 값이다. 반대로, 램프 다운 기준 값 발생의 경우: ref_ramp(415) = LUT_output * abs[(pwr_new;413) - (pwr_prev;414)] + pwr_new(413)인데, 여기에서, LUT_output은 sign[(pwr_new;413) - (pwr_prev;414)] = 1(양의 부호)일 경우 1에서 0의 값이다.

기준 램프 LUT(409)로부터의 기준 값들은 곱셈기(410)에서 차이(408)와 연관된 절대값, 크기 등으로 곱셈되어, 예를 들어, 덧셈 노드(411)에서, 기준 램프 값, 예를 들어, (N+M)개 비트 값일 수 있는, 예를 들어, 램프 신호(415)를 발생시키기 위해, 멀티플렉서(412)로부터의 pwr_new(413) 및 pwr_prev(414) 중 선택된 하나와 덧셈될 수 있는 중간 기준 값을 생성할 수 있다. 예를 들어, 차이(408)는 N개 비트 값일 수 있지만, 기준 램프 LUT(409)로부터의 기준 값과 곱셈된 후, 중간 값은, 예를 들어, 제어 루프의 일부분들내에서의 덧셈들 및 곱셈들과 같은, 계산에 좀더 큰 수학적 정확도를 제공하기 위한 (N+M)개 비트 값일 수 있다.

여러 가지 실시예들의 기준 경로 또는 기준 신호 발생기(326)는, 램프 신호(415)에 커플링되어 램프 신호의 진폭 또는 값에 대응되는 이득 보상 신호(417)를 제공하도록 구성되는 비교 유닛(416)을 더 포함한다. 비교 유닛은 사실상 램프 프로파일 및 그것에 관한 스케일링 버전에 커플링되고, 램프 프로파일의 범위에 따라, 이득 보상 신호를 제공하도록 정렬된다. 램프 신호(415)는, 램프 신호의 값, 예를 들어, 램프 신호의 진폭이 TH1, ...., THN과 같은 다수의 미리 프로그램된 임계치 레벨들과 연속적으로 비교될 수 있는 임계치 비교 유닛(416)으로 입력될 수 있다. 특정한 임계치 레벨(THi)이 통과될 때, 예를 들어, i번째 이득 값과 연관된 제어 신호 또는 이득 보상 신호(417)가 발생된다. 이득 보상 신호는 전력 제어 시스템을 보상하거나 이득 보상하기 위한 일 형태 또는 다른 형태로 사용될 수도 있다는 것을 알 수 있을 것이다. 묘사된 바와 같이, 검출 경로 또는 검출기(327)는, 아날로그 이득 값을, ADC 컨버터(203)를 구동하도록 정렬되는 검출 신호에 적용하도록 구성되는 아날로그 이득 스테이지 또는 유닛(423)을 포함한다. ADC는 아날로그 이득 스테이지로부터의 출력 신호를 송신기 증폭기의 신호 출력에서의 신호 레벨에 대응되는 피드백 신호인 이득 보상된 검출 신호로 변환하도록 구성된다. 아날로그 이득 유닛은, 예를 들어, 기준 신호 발생기에 의해 제공되는 이득 보상 신호에 의해 피드백 신호의 진폭 범위를 제한하도록 제어되거나 제어 가능한 이득 보상 신호에 대응되는 이득 또는 아날로그 이득을 가진다.

예를 들어, 임계치 레벨의 통과는, 아날로그 이득 스테이지(423)에서의 이득과 같은, 피드백 이득이 램프 신호(415)의 현재 값에 기초해 변경되어야 한다는 것을 지시할 수도 있다. 예를 들어, ADC(203)와 같은, 피드백 A/D 스테이지를 오버 드라이빙(over driving)하거나 언더 드라이빙(under driving)하지 않으면서, 송신기의 신호 출력, 예를 들어, 송신 대역 신호의 전력 레벨을 정확하게 검출하기 위해, 이득 변화가 필요할 수 있다. 상술된 바와 같이, 예를 들어, i번째 이득 값과 연관된 제어 신호 또는 이득 보상 신호(417)가, G1, ..., GN의 선형 이득들과 같은, 가능한 검출 이득들 중에서 Gi의 검출 경로 아날로그 이득 값을 선택하는데 사용될 수 있는데, 여기에서, G1은 최저 이득 설정을 반영하고 GN은 최고 이득 설정 을 지시한다.

더 나아가, 이득 보상 신호(417) 또는 제어 신호는, 지연된 보상 신호(419)를 제공하도록 구성되는 지연 유닛(418)에 인가되거나 커플링될 수 있다. 지연 유닛은, 예를 들어, ADC(203)의 변환 지연과 같은, 검출 경로 또는 검출기에서의 지연에 대응되는 소정 또는 고정 지연을 가질 수 있다. 이와 같이, 지연된 보상 신호가 검출 경로 지연, 예를 들어, ADC(203)의 지연에 사용될 수 있거나 사실상 그것에 대해 보상된다. 기준 경로 또는 기준 발생기는, 예를 들어, 곱셈기(421) 및 멀티플렉서(431)를 더 포함하는 이득 보상기(430)를 더 포함하는데, 이득 보상기(430)는 지연된 보상 신호(419)에 커플링되어, 이득 보상 신호, 예를 들어, 지연된 보상 신호에 대응되는 이득 보상을 램프 신호(415), 예를 들어, 램프 프로파일에 적용하여 기준 신호(325)를 제공하도록 구성된다. 램프 신호(415)는, 검출 경로 아날로그 이득이 Gi의 이득 값으로 변경될 때마다, 선택기 또는 멀티플렉서(430)로부터 선택된 이득 보상 값(Gi/G1)만큼 곱셈기(421)에서 곱셈된다. G1/G1 값(431;1.0), G2/G1 값(432), G3/G1 값(433), GN/G1 값(434)과 같은, 지연된 보상 신호(419)에 의해 선택되는 결과적 이득 보상 값들은, 기준 신호를 제공하기 위해, 곱셈기(421)로 출력되어 램프 신호를 스케일링하는데 사용될 수 있다. 이와 같이, 지연된 이득 보상 신호 또는 지연된 보상 신호가 이득 보상기를 제어하여 검출 경로를 통한 지연, 예를 들어, ADC(203)를 통한 지연을 보상한다.

요약하면, 예를 들어, 집적 회로로 구현될 수 있으며 기준 신호 및, 일부 실시예들에서는, 이득 보상 신호를 제공할 수도 있는 기준 경로 또는 기준 발생 기(326)를 설명하였다. 기준 경로 또는 발생기는, 다른 것들 중에서도, 새로운 송신 전력 레벨을 저장하도록 구성된 제1 레지스터(402); 선행 송신 전력 레벨을 저장하도록 구성된 제2 레지스터(403); 새로운 송신 전력 레벨과 선행 송신 전력 레벨 사이의 차이로서, 크기 및 부호를 포함하는 차이를 발생시키도록 구성된 차이 노드(406); 복수개 기준 램프 프로파일들을 포함하는 LUT(Look Up Table;409); 및 기준 신호에 대응되는 램프 신호를 발생시키도록 구성된 램프 발생기(410-412)로서, 차이의 크기를 LUT(409)로부터 획득되는 복수개 기준 램프 프로파일 값들 중 하나와 곱셈하여 중간 램프 신호를 제공하기 위한 곱셈기(410) 및 멀티플렉서(412)에 의해 제공되는 부호에 기초해 새로운 송신 전력 레벨 및 선행 송신 전력 레벨 중 하나에 중간 램프 신호를 덧셈하기 위한 덧셈기(411)를 포함하는 램프 발생기(410-412)를 포함한다.

동일한 이득 변화량이 기준 및 검출 경로들 양자에 인가된다는 것을 보장하기 위해, 지연 유닛(418)에 의해서, 시간 정렬된 방식으로 이득 보상이 인가된다는 것에 주의해야 한다. 기준 경로내에서의 검출 경로 이득 변화를 위한 보상이 수행되지 않았다면, 폐루프 전력 제어 시스템은 잘못된 목표 전력 레벨로 트래버싱(traversing)할 것이다. 이와 같이, 지연 유닛(418)에서의 지연 보상은, 피드백 신호 또는 이득 보상된 검출 신호의 뺄셈기(204)에서의 도달을 정렬하기 위한 시점에서, 기준 경로의 멀티플렉서(431)에서의 지연된 보상 신호(419)를 통해 인가된다는 것에 주의해야 한다. 이와 같이, 검출 경로 및 기준 경로에서의 모든 이득 변화들은 시간 정렬되고 이것은 임의의 바람직스럽지 못한 루프 과도 전류들(loop transients) 등을 방지하는데 도움이 된다. 다음에서 논의되는 바와 같이, 제어기, 제어 회로, 또는 제어 경로에서의 루프 보상 유닛(440) 및 곱셈기(424)는 그 경로에서의 변화들을 시간 정렬하여 일정한 루프 이득 및 루프 대역폭을 유지하는데 사용된다.

기준 발생기는 기준 신호(325)를 제공할 것인데, 예를 들어, 곱셈기(421)는, ADC(203)로부터의 N개 비트 디지털 피드백 신호 또는 이득 보상된 검출 신호와 함께, 덧셈 노드, 예를 들어, 뺄셈기(204)로 입력될 수 있는 N개 비트 기준 값을 발생시킬 것이다. 검출 경로에서의 기준 값과 피드백 신호 사이의 차이에 대한 크기와 같은, 차이를 계산한 후에, 오차 신호(422)가 발생되어 제어 회로 또는 전력 제어 경로(328)에 제공된다. 제어 회로 또는 경로는 곱셈기(424) 및, 예를 들어, 검출 경로, 예를 들어, ADC(203)를 통한 지연에 따라 이득 보상 신호에 대응되는 이득 보상을 인가하도록 구성된 루프 보상 유닛(440), 예를 들어, 멀티플렉서를 포함한다. 곱셈기(424)는 오차 신호와 루프 보상 팩터를 곱셈하는 것에 의해 전력 제어 값 또는 이득 제어 값에 대응되는 값을 발생시키도록 구성되는데, 이 경우, 상술된 바와 같이, 오차 신호는 기준 신호와 이득 보상된 검출 신호 사이의 차이로부터 유도된다. 루프 보상 유닛은 (이득 보상 신호에 대응되는) 지연된 보상 신호(419)에 커플링되어 루프 보상 팩터를 제공하도록 구성되는데, 이 경우, 하나 이상의 실시예들에서, 루프 보상 팩터는 이득 보상 신호와 연관된 이득 보상 팩터의 역수를 포함한다.

예를 들어, 오차 신호(422)는 곱셈기(424)에서 루프 보상 팩터 또는 G1/Gi의 값만큼 추가적으로 곱셈된다. 루프 보상 팩터는 상술된 검출 경로 이득 보상 값 또는 아날로그 이득 값의 역수라는 것을 알 수 있을 것이다. 루프 보상 값은 값 G1/G1(441;1), 값 G1/G2(442), 값 G1/G3(443), 및 값 G1/GN(444)을 포함한다. 루프 보상은, 기준 및 검출 경로 이득이, 예를 들어, Gi와 연관된 값으로 변경될 때마다, 일정한 루프 대역폭을 보장한다. 전통적인 폐루프 전력 제어 시스템들에서와 같이, 루프 이득 보상이 인가되지 않으면, 루프 다이내믹스는, 루프 불안정성 및 여러 가지 목표 전력 레벨들에 대해 PA(107)의 출력에서 소망되는 소정의 전력 대 시간 마스크를 충족시킬 수 없는 것을 포함하여, 부정적인 영향을 받을 것이다. 루프 보상 유닛 또는 멀티플렉서가 지연된 보상 신호로부터 구동되므로, 제어 경로에서의 이득 변화들은 기준 경로에서의 이득 변화들과 시간 정렬된다.

이와 같이, 시간 정렬된 방식의 기준 경로내에서의 검출 이득 보상 및, 오차 신호 경로와 같은 전력 제어 경로내에서의 루프 이득 보상의 인가는, 검출 경로 이득 변화들이 수행될 때, 루프 필터(206)에 대한 N개 비트 전력 제어 신호(425)가 변함없이 유지될 수 있게 한다. 상술된 바와 같이, 루프 필터(206) 출력에서의 평균 전력 제어 신호는, AOC DAC(207) 및 그것의 재구성 필터인 AOC DAC 재구성 필터(208)를 사용하는, 디지털 제어 신호의 아날로그 포맷으로의 변환 이후에, 기저대역, IF, 또는 RF 이득 제어 스테이지에 인가된다.

이와 같이, 적어도 부분적으로는 집적 회로로서의 구현에 적합한 전력 제어 시스템이 설명되고 논의되었다. 하나 이상의 실시예들에서의 시스템은 ADC(203)를 구동하는 가변 이득 증폭기(423)를 포함하며 이득 보상 신호(417)에 대응되는 이득 을 가진 검출 경로(327)를 포함한다. 기준 신호(325)에 대해, 이득 보상 신호에 대응되는 이득 보상 및 검출 경로와 연관된 시간 지연에 대응되는 지연 보상을 제공하도록 집합적으로 구성된 이득 보상기(430)에 커플링된 지연 유닛(418)을 포함하는 기준 경로(326)가 더 포함된다. 또한, 전력 제어 값, 기준 신호 및 검출 경로로부터의 이득 보상된 검출 신호에 대응되는 오차 신호, 및 시간 지연을 설명하며 기준 신호를 위한 이득 보상에 반비례하는 루프 보상 팩터를 제공하기 위해 곱셈기(424)를 통해 오차 신호(422)에 루프 보상 팩터를 인가하도록 구성된 루프 보상 유닛(440)을 포함하는 전력 제어 경로(328)도 포함된다. 다수 실시예들에서, 집적 회로는, 전력 제어 값에 따라 제어되는 이득을 가지며 검출 신호에 대응되는 출력 신호를 제공하도록 구성되는 송신기 증폭기(106, 107)의 일부분 또는 전부를 더 포함할 수 있다. 전력 제어 시스템 또는 IC는 특별히, 채널-대-채널 전이, 타임슬롯-대-타임슬롯 전이, 및 주파수-대-주파수 전이 중 하나를 포함하는, 상이한 전력 레벨들 사이의 송신 전력 전이 동안의 전력 제어를 용이하게 하도록 구성된다.

여러 가지 예시적 실시예들에 따라 여기에서 논의되고 설명되는 원리들 및 개념들이, 도 5에 예시된 바와 같이, 예시적 방법 또는 절차(500)로 구현될 수 있다는 것을 알 수 있을 것이다. 이 방법은 상술된 장치 또는 적당히 구성된 다른 정렬들을 사용해 수행하기에 적당하다. 하드웨어의 초기화, 소프트웨어 리셋, 또는 새로운 전력 레벨 등일 수 있는 501에서의 시작 이후에, 502에서는, 램프 트리거가 검출될 수 있다. 503에서는, 차이의 부호 및 크기를 포함하면서, 새로운 전 력 레벨로부터 선행 전력 레벨이 뺄셈될 수 있다. 차이의 부호에 기초해, 504에서는, 상술된 바와 같이, RAMP_DOWN 또는 RAMP_UP 프로파일이 RAMP_UP을 위한 0과 1 사이의 그리고 RAMP_DOWN을 위한 1과 0 사이의 기준 램프 값들에 대해 사용될 수 있다. 505에서는, 차이와 연관된 부호 값이 음이면, RAMP_DOWN 프로파일 값이 차이의 크기와 곱셈되어 중간 기준 값을 생성할 수 있고, 부호 값이 양이면, RAMP_UP 프로파일 값이 차이의 크기와 곱셈되어 중간 기준 값을 생성할 수 있다. 506에서는, 부호 값이 양이면, 중간 기준 값은 선행 목표 전력 레벨에 덧셈되어, ref_ramp(415)와 같은, 기준 램프 값을 생성하고, 부호 값이 음이면, 중간 기준 값은 새로운 목표 전력 레벨에 덧셈되어 기준 램프 값을 생성한다. 507에서는, 여기에서 상술된 바와 같이, 아날로그 이득 값이 검출 경로에서 인가될 것인지를 판정하기 위해, 기준 램프 값이 일련의 임계치 값들과 비교될 수 있다. 508에서 이득 변화가 지시되면, 509에서는, 아날로그 이득이 검출 경로에서 조정될 수 있다. 508에서 이득 변화가 지시되지 않으면, 예시적 절차는 단순히, 예를 들어, 502에서 후속의 램프 트리거 이벤트를 대기하기 위해 복귀할 수 있다.

509에서 아날로그 이득을 조정한 후, 510에서는, 여기에서 상술된 바와 같이, 검출 경로에서의 변환 지연을 보상하기 위한 기준 경로 프로세싱에서 고정 지연이 덧셈될 수 있다. 지연 이후에, 511에서는, 검출 경로 이득 보상 값이 발생되고 ref_ramp 값과 곱셈되어 최종적인 기준 신호를 형성한다. 512에서는, 검출 피드백 신호의 음 버전(negative version)에 최종적인 기준 신호를 덧셈하는 것에 의해(즉, 2개 신호들을 뺄셈하는 것에 의해), 오차 신호가 발생될 수 있다. 513에서 는, 검출 경로 이득 보상 값의 역수와 같은 루프 이득 보상 값이 발생되고 오차 신호와 곱셈되어 안정된 전력 제어 신호를 형성한다. 514에서는, 전력 제어 신호가, 예를 들어, I 및 Q 변조 데이터에 대한 송신 전력 제어를 수행하는데 사용될 수 있다. 515에서, 예시적 절차는 종료할 수 있지만, 당업자라면, 절차가 시작 501로 복귀하여, 예를 들어, 새로운 램프 트리거 등을 대기할 수도 있다는 것을 알 수 있을 것이다.

이와 같이, 방법(500)은 송신과 연관된 상이한 전력 레벨들 사이의 송신 전력 제어를 용이하게 하기 위한 것이다. 이 방법은 전력 제어 루프가 검출 경로 및 전력 제어 경로를 더 포함하는 전력 제어 루프의 기준 경로에서의 기준 신호(507)에 대응되는 이득 보상 값을 발생시키는 단계; 이득 보상된 검출 신호를 제공하기 위해, 이득 보상 값에 기초해, 검출 경로에서의 검출 신호(509)에 인가되는 이득을 변경하는 단계; 및 기준 신호, 이득 보상된 검출 신호, 및 이득 보상 값에 대응되는 루프 보상 팩터에 따라, 송신을 위한 전력 레벨을 설정하기에 적당한 전력 제어 값 또는 이득(513)을 제공하는 단계를 포함한다. 이득 보상 값을 발생시키는 단계(507)는 램프 신호를 하나 이상의 임계치들과 비교하는 단계 및 비교하는 단계에 기초해 이득 보상 값을 선택하는 단계를 더 포함한다. 기준 신호는 복수개의 기준 램프 프로파일 값들을 포함하는 LUT(Look Up Table)로부터 획득되는 램프 업 프로파일 및 램프 다운 프로파일 중 하나로부터 발생된다. 기준 신호를 발생시키는 단계는 검출 경로에서의 지연에 대해(510) 그리고 이득 보상 값에 따라(511) 램프 신호를 보상하는 단계를 더 포함한다.

여러 가지 다른 예시적 실시예들에 따르면, 예를 들어, 여기에서 상술된 바와 같이, 본 발명은 도 6에 도시된 예시적 장치(601)를 사용해 구현될 수 있다. 예를 들어, 송신기, 송수신기, 송신 전력 제어 유닛 등에 배치된 장치일 수 있는 예시적 장치(601)는 버스(602)에 커플링될 수 있는 디지털 섹션(610) 및 이 또한 버스(602)에 커플링될 수 있는 아날로그 섹션(620)을 포함한다. 버스(602)는 일반적인 디지털 버스를 예시할 수도 있고, 아날로그 제어가, 예를 들어, 아날로그 섹션(620)으로의 디지털 인터페이스를 통해 실현될 수 있거나, 여기에서 상술된 바와 같이, 아날로그 이득 스테이지에 인가될 아날로그 이득 값을 선택하는 디지털 제어 라인과 같이, 아날로그 섹션(620)으로의 아날로그 또는 유사 아날로그 제어 신호들을 통해 직접적으로 실현될 수 있도록 하기 위해, 아날로그 제어 신호들 등을 포함할 수도 있다는 것을 알 수 있을 것이다. 더 나아가, 디지털 섹션(610)이, 간략화를 위해 도시되지는 않았지만, 서로에게 그리고, 주지된 바와 같이, 아날로그 또는 유사 아날로그 제어 신호 라인들을 포함하는 버스(602)에 접속될 수 있는 프로세서(611) 및 메모리(612)를 더 포함할 수 있다는 것도 알 수 있을 것이다. 프로세서(611)는 여기에서 설명된 폐루프 전력 제어 관련 절차들을 수행하는데 전용되는 범용 프로세서일 수 있거나 특별히 폐루프 전력 제어 관련 태스크들을 수행하도록 구성된 전용 프로세서일 수 있다. 더 나아가, 아날로그 섹션(620)은, 송신 다이버시티 송신기 및 송수신기들을 위한 다중 안테나들(601)과 같은, 하나 이상의 안테나 또는 안테나들(601)에 커플링되는 송신기 또는 송수신기/RF 인터페이스를 갖도록 구성될 수 있고, 예를 들어, 도 3 및 도 4 등에 도시된 아날로그 컴포넌트(들) 을 포함할 수 있다.

여러 가지 예시적 실시예들에 따른 전력 제어의 바람직스러운 결과 및 예상치 못한 결과들을 완전하게 이해하기 위해, 도 7에는 일련의 시뮬레이션 결과들이 기준 경로에서의 검출 이득 보상 그래프(710), 검출 경로에서의 검출 이득 변화 그래프(720), 이득 보상 이전의 오차 신호 그래프(730), OdB 내지 9dB의 이득 변화 그래프(740), 이득 보상 이후의 오차 신호 그래프(750), 전압 제어 그래프(760), 및 안테나 전력 그래프(770)의 형태로 예시된다. 검출 이득 보상 그래프(710)에서는, 제1 전이점(711) 및 제2 전이점(712)이 기준 경로에 도시된다. 검출 이득 변화 그래프(720)에서는, 제1 이득 변화 검출점(721) 및 제2 이득 변화 검출점(722)이 검출 경로에 도시된다. 제1 전이점들(711 및 721)에서의 램프 업 프로세스 동안과 같은, 검출 이득 보상 그래프(710) 및 검출 이득 변화 그래프(720)에서는, 프로그램된 임계치 레벨이 통과될 때, 기준 및 검출 경로 이득들이 시간 정렬된 방식으로 9 dB만큼 동적으로 감소된다. 마찬가지로, 기준 및 검출 경로 이득들이 램프 다운 프로세스 동안에는 제2 전이점들(712 및 722)에서 9 dB만큼 동적으로 증가된다.

오차 신호 그래프(730)에서는, 제1 오차 신호 전이점(731) 및 제2 오차 신호 전이점(732)이 이득 보상 이전에 도시되고, 여기에서 상술된 바와 같이, 루프 대역폭 불안정성을 초래할 수 있는 상당한 불연속성들을 포함한다. OdB 내지 9dB 이득 변화 그래프(740)는, 각각, 피드백 A/D 스테이지를 오버 드라이빙하고 언더 드라이빙하는 것을 방지하기 위한 램프 업 동안의 검출 경로 이득에서의 9 dB 감소 및 램 프 다운 동안의 9 dB 증가를 표현하는 예시적인 제1 전력 레벨 전이(741) 및 예시적인 제2 전력 레벨 전이(742)를 나타낸다. 오차 신호 그래프(750)는 이득 보상 이후의 제1 오차 신호 전이점(751) 및 제2 오차 신호 전이점(752)을 나타내고, 일정한 루프 이득 대역폭을 유지하기 위해 좀더 점진적인 램핑(more gradual ramping)을 포함한다. 이와 같이, 루프 대역폭을 변경하는 것을 방지하기 위해, 오차 신호는 램프 업 프로세스 동안 +9 dB만큼 스케일링되고 램프 다운 프로세스 동안 -9 dB만큼 스케일링된다.

안정된 결과적 전력 제어는 전압 제어 그래프(760) 및, 송신 설계 명세들을 용이하게 충족시킬 레벨들을 나타내는 안테나 전력 그래프(770)에 반영된다. 예를 들어, 안테나 전력 그래프(770)에 도시되어 있는, 앞서 언급된, 결과적인 램프 업 및 램프 다운 전력 제어 응답으로 인해, 여러 가지 예시적 실시예들에 따라 동작하는 전력 제어 시스템 또는 유닛이 장비된 송신기, 송수신기 등은, 바람직하지 않은 과도 성능 쟁점들 없이, 소망하는 전력 대 시간 요구 사항들을 충족시킬 수 있다.

더 나아가, 도 8에 예시된 바와 같이, 그래프(800)는 온-채널 신호(810)와 제1 전이점(811) 및 제2 전이점(812)을 위한 송신 전력 레벨 대 시간을 나타낸다. 또한, 그래프(800)는, 예를 들어, 도 7의 램프 업 및 램프 다운 동안의 인접 채널(820) 및 교대 채널(830)을 위한 송신 전력 대 시간도 나타낸다. 그래프(800)는, 과도 ACLR(Adjacent Channel Leakage Ratio)이, 예를 들어, WCDMA 요구 사항들과 통상적으로 연관된, 인접 채널을 위한 33dB ACLR 및 교대 채널을 위한 43dB ACLR의 성능 요구 사항들을 충족시킨다는 것을 나타낸다.

본 명세서는, 본 발명에 관한 진정한, 의도된, 그리고 공정한 범위 및 정신을 제한하려는 것이 아니라, 본 발명에 따른 여러 가지 실시예들을 고안하고 사용하는 방법을 설명하기 위한 것이다. 본 발명은, 이 출원의 특허를 위한 계류 동안 정정될 수도 있는 첨부된 청구항들 및 그것에 관한 모든 등가물들에 의해서만 정의된다. 상기 설명이, 개시된 정확한 형태로 발명을 총망라하거나 발명을 제한하려는 것은 아니다. 상기 교수들의 관점에서 변경들 및 변형들이 가능하다. 발명의 원리들 및 그것의 실질적인 적용에 대한 최선의 예시를 제공하기 위해 그리고 당업자가 발명을 여러 가지 실시예들로 그리고 예상되는 특정 사용에 적합한 여러 가지 변경들로써 이용하는 것을 가능하게 하기 위해, 실시예(들)이 선택되고 설명되었다. 그러한 다수 변경들 및 변형들은, 이 출원의 특허를 위한 계류 동안 정정될 수도 있는 첨부된 청구항들 및, 정당하게, 공정하게, 그리고 공평하게 부여되는 범위에 따라 해석될 때, 그것에 관한 모든 등가물들에 의해 판정되는 발명의 범위내에 해당된다.

Claims

송신과 연관된 상이한 전력 레벨들 동안의 그리고 그들 사이의 송신 전력 제어를 용이하게 하도록 구성된 집적 회로(IC)로서,

기준 신호 및 이득 보상 신호를 제공하도록 구성된 기준 경로;

상기 이득 보상 신호에 따라 전력 레벨에 대응되는 검출 신호를 프로세싱하여 이득 보상된 검출 신호를 제공하도록 구성된 검출 경로; 및

상기 기준 신호, 상기 이득 보상된 검출 신호, 및 상기 이득 보상 신호와 연관된 루프 보상 팩터에 따라, 상기 송신을 위한 상기 전력 레벨을 설정하기에 적합한 전력 제어 값을 발생시키도록 구성된 전력 제어 경로

를 포함하는 집적 회로.
제1항에 있어서,

상기 기준 경로는,

상기 이득 보상 신호에 커플링되어, 지연된 보상 신호를 제공하도록 구성된 지연 유닛; 및

상기 지연된 보상 신호에 커플링되어, 램프 신호에 이득 보상을 인가하여 상기 기준 신호를 제공하도록 구성된 이득 보상기

를 더 포함하는 집적 회로.
제2항에 있어서,

상기 기준 경로는, 상기 램프 신호에 커플링되어 상기 램프 신호의 진폭에 대응되는 상기 이득 보상 신호를 제공하도록 구성된 비교 유닛을 더 포함하는 집적 회로.
제1항에 있어서,

상기 기준 경로는,

새로운 송신 전력 레벨을 저장하도록 구성된 제1 레지스터;

선행 송신 전력 레벨을 저장하도록 구성된 제2 레지스터;

상기 새로운 송신 전력 레벨과 상기 선행 송신 전력 레벨 사이의 차이를 발생시키도록 구성된 차이 노드 - 상기 차이는 크기 및 부호를 포함함 -;

복수개의 기준 램프 프로파일(ramp profile)들을 포함하는 룩업 테이블(LUT;Look Up Table); 및

상기 기준 신호에 대응되는 램프 신호를 발생시키도록 구성된 램프 발생기 - 상기 램프 발생기는, 중간 램프 신호를 제공하기 위해 상기 차이의 상기 크기를 상기 LUT로부터 획득되는 상기 복수개의 기준 램프 프로파일 값들 중 하나와 곱셈하기 위한 곱셈기, 및 상기 중간 램프 신호를, 상기 부호에 기초해서 상기 새로운 송신 전력 레벨 및 상기 선행 송신 전력 레벨 중 하나에 덧셈하기 위한 덧셈기를 포함함 -

를 더 포함하는 집적 회로.
제1항에 있어서,

상기 검출 경로는, 상기 이득 보상 신호에 대응되는 아날로그 이득 값을 상기 검출 신호에 인가하도록 구성된 아날로그 이득 스테이지를 더 포함하는 집적 회로.
제5항에 있어서,

상기 검출 경로는, 상기 아날로그 이득 스테이지로부터의 출력 신호를 상기 이득 보상된 검출 신호로 변환하도록 구성된 아날로그-디지털 변환기(ADC;Analog to Digital Converter)를 더 포함하는 집적 회로.
제1항에 있어서,

상기 전력 제어 경로는, 상기 기준 신호와 상기 이득 보상된 검출 신호 사이의 차이로부터 유도되는 오차 신호와 상기 루프 보상 팩터를 곱셈하는 것에 의해 상기 전력 제어 값을 발생시키도록 구성된 곱셈기를 더 포함하는 집적 회로.
제7항에 있어서,

상기 전력 제어 경로는, 상기 이득 보상 신호에 대응되는 지연된 보상 신호에 커플링되어 상기 이득 보상 신호와 연관된 이득 보상 팩터의 역수를 포함하는 상기 루프 보상 팩터를 제공하도록 구성된 루프 보상 유닛을 더 포함하는 집적 회 로.
제1항에 있어서,

상기 검출 경로는 ADC를 구동하며 상기 이득 보상 신호에 대응되는 이득을 갖는 가변 이득 증폭기를 포함하고;

상기 기준 경로는, 상기 기준 신호에 대해, 상기 이득 보상 신호에 대응되는 이득 보상 및 상기 검출 경로와 연관된 시간 지연에 대응되는 지연 보상을 제공하도록 집합적으로 구성된 이득 보상기에 커플링된 지연 유닛을 포함하고;

상기 전력 제어 경로는, 상기 시간 지연을 설명하며 상기 기준 신호를 위한 상기 이득 보상에 반비례하는 상기 루프 보상 팩터를, 상기 기준 신호 및 상기 이득 보상된 검출 신호에 대응되는 오차 신호에 인가하여 상기 전력 제어 값을 제공하도록 구성된 루프 보상 유닛을 포함하는 집적 회로.
제1항에 있어서,

상기 전력 제어 값에 따라 이득이 제어되며, 상기 검출 신호에 대응되는 출력 신호를 제공하도록 구성된 송신 증폭기를 더 포함하는 집적 회로.
제1항에 있어서,

채널-대-채널 전이, 타임슬롯-대-타임슬롯 전이, 및 주파수-대-주파수 전이 중 하나를 포함하는, 상기 상이한 전력 레벨들 사이의 송신 전력 전이 동안의 전력 제어를 용이하게 하도록 구성된 집적 회로.
송신과 연관된 상이한 전력 레벨들 사이의 송신 전력 제어를 용이하게 하기 위한 방법으로서,

전력 제어 루프의 기준 경로에서의 기준 신호에 대응되는 이득 보상 값을 발생시키는 단계 - 상기 전력 제어 루프는 검출 경로 및 전력 제어 경로를 더 포함함 -;

상기 이득 보상 값에 기초해 상기 검출 경로에서의 검출 신호에 인가되는 이득을 변경하여 이득 보상된 검출 신호를 제공하는 단계; 및

상기 기준 신호, 상기 이득 보상된 검출 신호, 및 상기 이득 보상 값에 대응되는 루프 보상 팩터에 따라, 상기 송신을 위한 상기 전력 레벨을 설정하기에 적합한 전력 제어 값을 제공하는 단계

를 포함하는 방법.
제12항에 있어서,

상기 이득 보상 값을 발생시키는 단계는, 램프 신호를 하나 이상의 임계치들과 비교하는 단계 및 상기 비교하는 단계에 기초해 이득 보상 값을 선택하는 단계를 더 포함하는 방법.
제12항에 있어서,

복수개의 기준 램프 프로파일 값들을 포함하는 LUT로부터 획득되는 램프 업(ramp up) 프로파일 및 램프 다운(ramp down) 프로파일 중 하나로부터 상기 기준 신호를 발생시키는 단계를 더 포함하는 방법.
제14항에 있어서,

상기 기준 신호를 발생시키는 단계는, 상기 검출 경로에서의 지연에 대해 상기 이득 보상 값에 따라 신호를 보상하는 단계를 더 포함하는 방법.
제1 전력 레벨로부터 제2 전력 레벨로의 전이 동안의 전력 제어를 용이하게 하기 위한 송신기 시스템으로서, 상기 송신기 시스템은,

신호 입력, 신호 출력, 및 이득 제어 입력을 갖는 송신기 증폭기; 및

상기 송신기 증폭기에 커플링되어, 상기 이득 제어 입력에 커플링되는 이득 제어 값을 제공하도록 구성된 전력 제어 시스템

을 포함하고,

상기 전력 제어 시스템은,

상기 제1 전력 레벨로부터 상기 제2 전력 레벨로의 상기 전이에 대응되는 램프 프로파일을 사용해 기준 신호를 제공하도록 구성된 기준 신호 발생기;

상기 송신기 증폭기의 상기 신호 출력 및 상기 기준 신호 발생기에 커플링되어, 상기 신호 출력에서의 신호 레벨에 대응되는 피드백 신호를 제공하도록 구성된 검출기; 및

상기 기준 신호 발생기 및 상기 검출기로부터의 상기 피드백 신호에 커플링되어, 상기 기준 신호 및 상기 피드백 신호에 대응되는 상기 이득 제어 값을 제공하도록 구성된 제어 회로

를 포함하는 송신기 시스템.
제16항에 있어서,

상기 검출기는, ADC를 구동하여 상기 피드백 신호를 제공하도록 정렬된 아날로그 이득 유닛을 더 포함하고, 상기 아날로그 이득 유닛은, 상기 기준 신호 발생기에 의해 제공되는 이득 보상 신호에 의해 상기 피드백 신호의 진폭 범위를 제한하도록 제어되는 이득을 갖는 송신기 시스템.
제17항에 있어서,

상기 기준 신호 발생기는, 상기 램프 프로파일의 범위에 따라 상기 이득 보상 신호를 제공하기 위해 상기 램프 프로파일에 커플링된 비교 유닛 및 상기 램프 프로파일에 이득 보상을 인가하여 상기 기준 신호를 제공하기 위한 이득 보상기를 더 포함하는 송신기 시스템.
제18항에 있어서,

상기 기준 신호 발생기는, 상기 이득 보상 신호에 커플링되어 상기 ADC를 통한 지연을 보상하도록 상기 이득 보상기를 제어하는 지연 유닛을 더 포함하는 송신 기 시스템.
제17항에 있어서,

상기 제어 회로는, 상기 ADC를 통한 지연에 따라 상기 이득 보상 신호에 대응되는 이득 보상을 인가하도록 구성된 루프 보상 유닛을 더 포함하는 송신기 시스템.