KR20070108296A - 직접 변환 수신기의 베이스 밴드용 아날로그 집적회로 및ｄｃ 오프셋 제거 방법 - Google Patents

직접 변환 수신기의 베이스 밴드용 아날로그 집적회로 및ｄｃ 오프셋 제거 방법 Download PDF

Info

Publication number
KR20070108296A
KR20070108296A KR1020060040784A KR20060040784A KR20070108296A KR 20070108296 A KR20070108296 A KR 20070108296A KR 1020060040784 A KR1020060040784 A KR 1020060040784A KR 20060040784 A KR20060040784 A KR 20060040784A KR 20070108296 A KR20070108296 A KR 20070108296A
Authority
KR
South Korea
Prior art keywords
gain
offset
mode
signal
remover
Prior art date
Application number
KR1020060040784A
Other languages
English (en)
Other versions
KR100782326B1 (ko
Inventor
김재완
김영진
이재헌
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060040784A priority Critical patent/KR100782326B1/ko
Priority to US11/788,411 priority patent/US7760824B2/en
Publication of KR20070108296A publication Critical patent/KR20070108296A/ko
Application granted granted Critical
Publication of KR100782326B1 publication Critical patent/KR100782326B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/04—Modifications of control circuit to reduce distortion caused by control

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Circuits Of Receivers In General (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

본 발명은 트랜션트를 억제하면서 컷 오프 주파수를 순간적으로 증가시키는 빈도 수를 감소시켜 신호 품질의 열화를 방지할 수 있는 직접 변환 수신기의 베이스 밴드용 아날로그 장치 및 DC 오프셋 제거 방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 피드백 루프를 포함하고 노말 모드와 패스트 모드의 두 가지의 동작 모드로 동작하며, 아날로그 베이스 밴드 신호를 입력받아 모드 제어 및 이득 제어에 따라 DC 오프셋이 제거된 신호를 출력하기 위한 제1 DC 오프셋 제거부; 및 피드백 루프를 포함하고 노말 모드와 패스트 모드의 두 가지의 동작 모드로 동작하며, 상기 제1 DC 오프셋 제거부의 출력 신호를 입력받아 모드 제어 및 이득 제어에 따라 DC 오프셋이 제거된 신호를 출력하기 위한 제2 DC 오프셋 제거부를 포함하며, 상기 제1 DC 오프셋 제거부는, 상기 제2 DC 오프셋 제거부에 비해 큰 이득 스텝을 가지고, 상기 큰 이득 스텝은 이득 밴드이고, 상기 이득 밴드의 변환 시에 일시적으로 상기 패스트 모드로 전환되며, 상기 이득 밴드가 전환되는 이득 코드 지점에 이득 오버랩 구간이 설정된 것을 특징으로 하는 직접 변환 수신기용 아날로그 베이스 밴드 집적회로를 제공한다. 또한, 본 발명은 직접 변환 수신기용 아날로그 베이스 밴드 집적회로의 DC 오프셋 제거 방법을 제공한다.
베이스 밴드(Baseband), DCOC(DC Offset Control), DCOC 모드 제어, DC feedback loop, 이득 밴드, 이득 오버랩

Description

직접 변환 수신기의 베이스 밴드용 아날로그 집적회로 및 ＤＣ 오프셋 제거 방법{ANALOG INTEGRATED CIRCUIT FOR BASEBAND IN DIRECT CONVERSION RECEIVER AND DC OFFSET ELIMINATING METHOD OF THE SAME}
도 1은 트랜션트 발생을 테스트하기 위한 AC 커플링 회로.
도 2는 도 1을 이용한 트랜션트의 시뮬레이션 결과를 도시한 그래프.
도 3은 본 발명의 일 실시예에 따른 직접 변환 수신기용 아날로그 베이스 밴드 회로를 개략적으로 도시한 블록 구성도.
도 4는 본 발명의 다른 실시예에 따른 직접 변환 수신기용 아날로그 베이스 밴드 회로를 개략적으로 도시한 블록 구성도.
도 5는 DCOC 제어부를 하드웨어적으로 구현한 일 예를 도시한 회로도.
도 6은 이득 제어 코드에 따른 아날로그 베이스 밴드 이득의 변화를 도시하는 이득 커브의 일례를 도시한 그래프.
* 도면의 주요부분에 대한 부호의 설명 *
30 : 이득 제어부 31 : DCOC 제어부
32a, 32b : DCOC
본 발명은 아날로그 집적회로에 관한 것으로, 특히 베이스 밴드용 아날로그 집적회로, 더욱 상세하게는 DC 오프셋을 효과적으로 제거할 수 있는 직접 변환 수신기의 베이스 밴드용 아날로그 집적회로 및 오프셋 제거 방법에 관한 것이다.
일반적으로, WCDMA (Wide-band Code Division Multiple Access)와 같이 통신하는 동안 연속적으로 신호를 수신하는 직접 변환 수신기(Direct conversion receiver)에서는 AC 커플링(Coupling) 또는 DC 피드백 루프(Feedback loop)와 같은 하이 패스 필터링(High pass filtering) 방식을 이용하여 DC 오프셋(Offset)을 제거한다.
하지만, 대부분의 변조(Modulation)는 DC 근처에서 의미가 있는 정보를 포함하며, 신호 품질을 떨어뜨리지 않기 위해서는 하이 패스 필터의 -3dB 주파수를 가능한 한 낮게 설정해야 한다. 낮은 컷 오프(Cut-off) 주파수는 급격하고 빠르게 변화하는 DC 오프셋을 제거하는 데 오랜 시간이 걸리도록 하므로, 이러한 하이 패스 필터링 방식들은 급격하고 빠르게 변화하는 DC 오프셋을 제거하기에는 적합하지 않다.
이렇듯 급격하고 빠르게 변화하는 DC 오프셋은 아날로그 베이스 밴드의 이득이 디지털 방식으로 제어되는 PGA(Programmable Gain Amplifier)에 의해 단계적으로 변할 때 발생할 수 있으며, 발생된 DC 오프셋을 제거하는 데 시간이 오래 걸리면 수신기 출력 신호에서 천천히 감쇠하는 큰 스텝(Step)의 트랜션트(Transient)가 생성된다. 트랜션트의 생성은 신호 품질을 떨어뜨리거나 수신기의 후 단(Back-end, Modem 등)을 포화시킬 수 있다.
[P.M Stroet et al., "A Zero-IF Single-Chip Transceiver for up to 22Mb/s QPSK 802.11b Wireless LAN" , IEEE International Solid-State Circuit Conference Digest of Technical Papers, Feb. 2001, pp.204-205] [W. Schelembauer et al., "Analog BaseBand Chain for a UMTS Zero-IF Receiver in a 75GHz SiGe BiCMOS Technology" , IEEE Radio Frequency Integrated Circuits Symposium Digest of Papers, May. 2002, pp.267-270] 등에서는 트랜션트를 억제하기 위해 이득이 변하는 순간 컷 오프 주파수를 순간적으로 증가시켜 트랜션트를 빨리 감쇠시키는 방식 등이 개시된다.
그러나, 상기의 방법들은 이득이 변할 때마다 순간적으로 컷 오프 주파수가 높아지므로, 그 짧은 시간 동안 신호 품질을 떨어뜨릴 수 있는 문제점이 있다. 특히, 이득이 급격하고 빠르게 변화하는 멀티 패스 패이딩(Multi-path fading) 환경에서는 이로 인하여 수신기의 BER(Bit Error Rate)을 나쁘게 할 수 있다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위해 제안된 것으로서, 트랜션트를 억제하면서 컷 오프 주파수를 순간적으로 증가시키는 빈도 수를 감소시켜 신호 품질의 열화를 방지할 수 있는 직접 변환 수신기의 베이스 밴드용 아날로그 집적회로를 제공하는 데 그 목적이 있다.
또한, 본 발명은 직접 변환 수신기의 베이스 밴드용 아날로그 집적회로의 DC 오프셋 제거 방법을 제공하는 데 다른 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 피드백 루프를 포함하고 노말 모드와 패스트 모드의 두 가지의 동작 모드로 동작하며, 아날로그 베이스 밴드 신호를 입력받아 모드 제어 및 이득 제어에 따라 DC 오프셋이 제거된 신호를 출력하기 위한 제1 DC 오프셋 제거부; 및 피드백 루프를 포함하고 노말 모드와 패스트 모드의 두 가지의 동작 모드로 동작하며, 상기 제1 DC 오프셋 제거부의 출력 신호를 입력받아 모드 제어 및 이득 제어에 따라 DC 오프셋이 제거된 신호를 출력하기 위한 제2 DC 오프셋 제거부를 포함하며, 상기 제1 DC 오프셋 제거부는, 상기 제2 DC 오프셋 제거부에 비해 큰 이득 스텝을 가지고, 상기 큰 이득 스텝은 이득 밴드이고, 상기 이득 밴드의 변환 시에 일시적으로 상기 패스트 모드로 전환되며, 상기 이득 밴드가 전환되는 이득 코드 지점에 이득 오버랩 구간이 설정된 것을 특징으로 하는 직접 변환 수신기용 아날로그 베이스 밴드 집적회로를 제공한다.
또한, 상기 목적을 달성하기 위하여 본 발명은, 피드백 루프를 포함하고 노말 모드와 패스트 모드의 두 가지의 동작 모드로 동작하는 제1 DC 오프셋 제거부에 의해, 아날로그 베이스 밴드 신호를 입력받아 모드 제어 및 이득 제어에 따라 DC 오프셋이 제거된 신호를 출력하는 단계; 및 피드백 루프를 포함하고 노말 모드와 패스트 모드의 두 가지의 동작 모드로 동작하는 제2 DC 오프셋 제거부에 의해, 상기 제1 DC 오프셋 제거부의 출력 신호를 입력받아 모드 제어 및 이득 제어에 따라 DC 오프셋이 제거된 신호를 출력하는 단계를 구비하며, 상기 제1 DC 오프셋 제거부가 상기 제2 DC 오프셋 제거부에 비해 큰 이득 스텝을 갖도록 하고, 상기 큰 이득 스텝은 이득 밴드이고, 상기 이득 밴드의 변환 시에 일시적으로 상기 패스트 모드로 전환되도록 하며, 상기 이득 밴드가 전환되는 이득 코드 지점에 이득 오버랩 구간을 갖도록 하는 것을 특징으로 하는 직접 변환 수신기용 아날로그 베이스 밴드 집적회로의 DC 오프셋 제거 방법을 제공한다.
아날로그 베이스 밴드 이득을 디지털로 제어할 때 출력에 발생하는 트랜션트는 신호의 품질을 열화 시킬 수 있다. 이 트랜션트를 억제하기 위해서 이득이 변하는 순간 DCOC(DC Offset Cancellation) 루프의 컷 오프 주파수를 순간적으로 증가시켜 트랜션트를 빨리 감쇠시키는 방법이 있다. 그러나, 이 방법은 이득이 변할 때마다 순간적으로 컷 오프 주파수가 높아지므로 그 짧은 시간 동안 신호의 품질을 떨어뜨릴 수 있다. 특히, 이득이 급격하고 빠르게 변화하는 멀티 패스 패이딩 환경에서는 이 문제가 더욱 심각해 질 수 있다.
따라서, 본 발명에서는 이득 밴드(Gain band)와 이득 오버랩(Gain overlap)을 생성하는 이득 제어 방법을 고안하고 직접 변환 수신기의 아날로그 베이스 밴드에 적용하여 트랜션트를 억제하면서도 컷 오프 주파수의 전환 발생 빈도 수를 감소시켜 신호 품질의 열화를 방지하고자 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다.
도 1은 트랜션트 발생을 테스트하기 위한 AC 커플링 회로이며, 도 2는 도 1을 이용한 트랜션트의 시뮬레이션 결과를 도시한 그래프이다.
도 1을 참조하면, AC 커플링 회로는 직렬 연결된 두 개의 PGA(A1, A2)와, AC 커플링을 위해 하이 패스 필터(High Pass Filter)를 이루는 캐패시터(C) 및 저항(R)으로 이루어진다.
AC 커플링 출력(Vout)에서의 트랜션트는 하기의 수학식1과 같이 나타낼 수 있다.
VTR(t) = (10( G1 + G2 )/20)(10Δ G1 /20 -1)Vos ,in + 10G2 /20ΔVOS ,out)e-t/( RC )
여기서, G1과 ΔG1은 각각 증폭기 A1의 원래 전압 이득과 전압 이득의 변화 량을 나타내며, G2는 A2의 전압 이득을 나타낸다. VOS ,out은 A1 출력에서의 DC 오프셋 전압의 변화를 나타내며, RC는 AC 커플링의 시상수를 나타낸다. AC 커플링의 하이 패스 필터링을 위한 -3dB 주파수 fc는 'fc = 1/(2πRC)' 이다.
수학식1에서 트랜션트의 피크(Peak)는 이득이 변하는 순간인 't=0초'에 발생한다.
예컨대, 도 2에 도시된 바와 같이, ΔG1이 3dB, G1+G2가 40dB, 입력 DC 오프셋 Vos ,out이 2mV일 때 발생하는 트랜션트는 약 80mV의 피크 값을 갖는다.
G1, G2의 이득이 커질수록 VTR의 피크 값이 커진다. 이 트랜션트의 크기(Magnitude)를 최소화하기 위해서는 앞 단에 위치한 PGA인 A1의 이득은 최대값을 갖도록 하고, 뒤 단에 위치한 PGA인 A2의 이득은 최소값을 갖도록 해야 한다.
도 3은 본 발명의 일 실시예에 따른 직접 변환 수신기용 아날로그 베이스 밴드 회로를 개략적으로 도시한 블록 구성도이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 아날로그 베이스 밴드 회로는, 아날로그 베이스 밴드 신호(BB in)를 입력받으며 피드백 루프를 통해 DC 오프셋을 제거하기 위한 제1 DC 오프셋 제거부(32a, 이하 DCOC_1이라 함)와, DCOC_1(32a)의 출력을 입력받으며 피드백 루프를 통해 DC 오프셋을 제거하기 위한 제2 DC 오프셋 제거부(32b, 이하 DCOC_2라 함)를 포함한다. DCOC_1(32a)과 DCOC_2(32b)는 각각 비교적 낮은 컷 오프 주파수를 갖는 노말 모드(Normal mode)와, 노말 모드에 비해 높은 컷 오프 주파수를 갖는 패스트 모드(Fast mode)로 동작한다. 아울러, 전 단에 위치한 DCOC_1(32a)의 경우에는 이득의 스텝이 크며, 후 단에 위치한 DCOC_2(32b)는 DCOC_1(32a)에 비해 이득의 스텝이 작다.
DCOC 제어부(31)는 DCOC_1(32a)와 DCOC_2(32b)의 모드를 제어한다. 이득 제어부(30)는 모뎀(구체적으로, 모뎀의 AGC(Automatic Gain Controller))으로부터 제공되는 n비트의 이득 제어 코드(Gain control code)에 응답하여 DCOC_1(32a)과 DCOC_2(32b) 및 DCOC 제어부(31)를 제어한다.
한편, 로 패스 필터(Low Pass Filter; 이하 LPF라 함)는 A, B, C의 각각의 위치 또는 이들의 중복된 위치에 배치가 가능하다. DCOC_1(32a)에 입력되는 베이스 밴드 신호는 주로 믹서(Mixer)의 출력이다.
이하에서는, 상기한 도 3의 구조를 보다 구체화한 형태의 실시예로 살펴본다.
도 4는 본 발명의 다른 실시예에 따른 직접 변환 수신기용 아날로그 베이스 밴드 회로를 개략적으로 도시한 블록 구성도이다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 아날로그 베이스 밴드 회로는, 믹서(미도시)로부터 제공되는 아날로그 베이스 밴드 신호(BB in)를 입력받으며 피드백 루프를 통해 DC 오프셋을 제거하기 위한 제1 DC 오프셋 제거부(42a, 이하 DCOC_1이라 함)와, DCOC_1(42a)의 출력을 입력받으며 피드백 루프를 통해 DC 오프셋을 제거하기 위한 제2 DC 오프셋 제거부(42b, 이하 DCOC_2라 함)를 포함한다.
DCOC_1(42a)과 DCOC_2(42b)는 각각 베이스 밴드 입력 신호와 피드백 신호를 감산하기 위한 감산기(420a, 420b)와, 감산기(420a, 420b)를 통해 출력되는 신호를 이득 제어부(40)로부터 제공되는 이득의 비율로 증폭하기 위한 PGA(421a, 421b)와, PGA(421a, 421b)의 출력을 피드백 루프를 통해 로 패스 필터링하며, DCOC 제어부(41)로부터 제공되는 모드 제어 신호에 따라 모드 변환이 이루어지며, 모드 변환을 통해 컷 오프 주파수가 변환되는 로 패스 필터(423a, 423b)와, 로 패스 필터(423a, 423b)의 출력을 증폭하여 감산기(420a, 420b)에 제공하기 위한 증폭기(422a, 422b)를 구비한다.
DCOC_1(42a)과 DCOC_2(42b)는 DCOC 제어부(41)의 제어에 따라 각각 비교적 낮은 컷 오프 주파수를 갖는 노말 모드와, 노말 모드에 비해 높은 컷 오프 주파수를 갖는 패스트 모드로 동작한다.
DCOC_1(42a)과 DCOC_2(42b) 사이에는 로 패스 필터(43, 이하 LPF라 함)가 위치한다. 한편, LPF(43)는 DCOC_1(42a)과 DCOC_2(42b)의 사이나 DCOC_1(42a)의 전 단이나 DCOC_2(42b)의 후 단에 위치할 수 있으며, 각 위치에 중복해서 위치할 수도 있다.
DCOC_2(42b)의 후 단에는 PGA(44)가 위치하며, PGA(44)는 DCOC_2(42b)의 출력을 입력받아 이득 제어부(40)로부터 제공되는 이득의 비율로 증폭한 신호를 베이스 밴드 출력(BB out)으로 출력한다.
여기서, 전 단에 위치한 PGA(421a)의 경우에는 이득의 스텝이 크며, 후 단에 위치한 PGA(421b)는 PGA(421a)에 비해 이득의 스텝이 작으며, 마지막 단에 위치한 PGA(44)는 PGA(421b)에 비해 이득이 스텝이 더 작다.
DCOC 제어부(41)는 DCOC_1(42a)와 DCOC_2(42b)의 모드를 제어하며, 이득 제어부(40)는 모뎀으로부터 제공되는 n비트의 이득 제어 코드에 응답하여 각 PGA들(421a, 421b, 44)과 DCOC 제어부(41)를 제어한다.
상기한 구성을 갖는 베이스 밴드 회로의 동작을 살펴본다.
이득 제어부(40)는 n비트의 이득 제어 코드를 받아서 이득 밴드와 이득 오버랩을 생성하는바, 이득 제어를 위해서는 이득 제어부(40)를 통해 각각의 PGA(421a, 421b, 44)의 이득을 설정함으로써 가능하다.
DC 오프셋을 제거하기 위해서는 DC 근처 주파수에 네거티브 피드백(Negative feedback)을 형성하여 하이 패스 필터링하는 두 개의 DCOC(42a, 42b)가 사용된다. DCOC(42a, 42b)는 매우 낮은 컷 오프 주파수를 가지는 노말 모드와 높은 컷 오프 주파수를 가지는 패스트 모드 등의 두 가지 모드를 가지며, 모드 제어는 DCOC 제어부(41)에 의해 이루어진다.
각 PGA(421a, 421b, 44)의 이득을 설정하는 이득 제어 방법은 다음과 같다. 전술한 바와 같이, PGA(421a, 421b, 44)의 이득이 변할 때 전 단 PGA의 이득은 최대값으로, 후 단 PGA의 이득은 최소값으로 설정되어야 베이스 밴드 출력 신호의 트랜션트를 줄일 수 있다. 따라서, 가장 전단에 위치한 PGA(421a)로부터 가장 후 단에 위치한 PGA(44)에 이르기까지 이득 스텝의 변화 량이 작아지도록 한다. 이럴 경우, PGA(421b)와 PGA(44)의 이득 스텝 변화 량은 작으므로 베이스 밴드 출력(BB out)에 매우 작은 크기의 트랜션트를 발생시킨다.
이는 수신기의 성능에 영향을 미치지 않으므로 PGA(421b)와 PGA(44)의 이득 변화 시 DCOC_2(42b)를 패스트 모드로 순간적으로 전환할 필요가 없다. 그러나, PGA(421a)의 이득 스텝 변화 량은 크므로 출력에 매우 큰 크기의 트랜션트를 발생시킨다. 이 큰 트랜션트를 빠르게 제거하기 위해서는 PGA(421a)의 이득 변화 시 DCOC_1(42a) 모드를 순간적으로 패스트 모드로 전환해야 한다.
즉, PGA(421a)의 이득이 변화할 때를 검출하여 DCOC_1(42a)의 컷 오프 주파수를 순간적으로 증가시키는 패스트 모드로 전환하는 제어 신호가 필요하다. 이 제어 신호는 DCOC 제어부를 이용하여 발생시킨다.
도 5는 DCOC 제어부를 하드웨어적으로 구현한 일 예를 도시한 회로도이다.
도 5를 참조하면, N(N은 자연수)개의 PGA 이득 코드 비트를 각각 입력받아 트리거링하는 N개의 트리거(50_1 ~ 50_n)와, N개의 트리거(50_1 ~ 50_n)의 출력을 오어링하는 오어 게이트(OR)와, 오어 게이트(OR)의 출력을 입력 받아 패스트 모드 시의 시간을 결정하기 위해 'td'를 변화시키기 위한 모노 스테이블 트리거(51, Mono-stable trigger)가 배치되어 있다.
N개의 트리거(50_1 ~50_n)는 각각 딜레이 라인(D1 ~ Dn)과 익스클루시브 오어 게이트(XOR1 ~ XORn)로 이루어지며, 이들의 출력은 오어 게이트(OR)에서 오어링된다.
모노 스테이블 트리거(51)는 노아 게이트(NOR)와 캐패시터(C)와 저항(R)과 인버터(INV)로 이루어진다.
따라서, 임의의 PGA 이득 코드 비트에 변화가 일어나면 일정한 펄스가 발생하고, 모노 스테이블 트리거(51)를 이루는 캐패시터(C)의 용량에 따라 패스트 모드의 시간 결정이 이루어진다.
즉, 익스클루시브 오어 게이트(XOR1 ~ XORn)는 각 PGA의 이득 변화를 검출하며, 모노 스테이블 트리거(51)는 RC로 조절되는 펄스 기간(Duration) 'td'를 갖는 원 샷(One shot)을 발생시켜 DCOC가 펄스 기간 동안 패스트 모드로 동작하도록 한다.
도 6은 이득 제어 코드에 따른 아날로그 베이스 밴드 이득의 변화를 도시하는 이득 커브의 일례를 도시한 그래프이다.
그래프에서 가로축은 이득 제어 코드를 나타내고, 세로축은 베이스 밴드 이득을 나타낸다. PGA1의 큰 이득 스텝을 이득 밴드(GB: Gain Band)라고 정의하면, 도 6에서 알 수 있듯이 DCOC 모드를 전환하는 PGA1의 이득 밴드(GB)의 변화는 두 지점의 이득 코드에만 발생한다. 그러므로, DCOC 모드 전환의 발생 빈도 수를 크게 감소시킬 수 있어, DCOC 모드 전환 시 발생하는 순간적인 신호 품질의 열화를 경감할 수 있다.
그러나, PGA1의 이득 밴드가 바뀌는 이득 코드 두 지점의 이득 코드 근처에서 AGC(Automatic Gain Control) 루프가 락(Lock)이 될 때에는 설정(Settling)에 의한 작은 이득 스텝의 +,- 변화에 의해 이득 밴드(GB)의 전환이 자주 발생할 수 있다. 이러한 이득 밴드(GB)의 잦은 전환은 DCOC 모드 전환의 발생 빈도를 증가시켜 신호 품질을 악화시킬 수 있다.
따라서, 본 발명에서는 이득 밴드(GB)가 전환되는 이득 코드 지점에 이득 오버랩(GO: Gain Overlap) 구간을 설정하여 이를 해결한다.
이득 오버랩(GO) 구간이 설정되면 AGC 루프의 락 동작 시 작은 이득의 +,- 변화가 있어도 히스테리시스(Hysteresis)로 인하여 두 이득 밴드(GO) 중 하나에서만 락이 되므로 잦은 DCOC 모드 전환을 막을 수 있다. 아울러, 멀티 패스 패이딩 환경에서의 급격하고 빠른 이득 변화에도 DCOC 모드 전환 발생 빈도 수를 감소시킬 수 있다.
한편, 이득 오버랩(GO) 구간을 늘려서 DCOC 모드 전환 발생 빈도 수를 거의 없도록 할 수 있으나, 넓은 이득 오버랩(GO) 구간은 수신기의 성능을 떨어뜨리므로 적절한 오버랩 구간 설정이 필요하다.
전술한 바와 같이 이루어지는 본 발명은, 이득 밴드와 이득 오버랩을 생성하여 이득을 제어함으로써 이득 변화 시 DCOC의 모드 전환 발생 빈도 수를 크게 줄일 수 있어 신호 품질의 열화를 막을 수 있음을 실시예를 통해 알아보았다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은, 이득 변화 시 DCOC의 모든 전환 발생 빈도 수를 줄임으로써, 수신 신호의 품질 열화를 방지할 수 있는 효과가 있다.

Claims (9)

  1. 피드백 루프를 포함하고 노말 모드와 패스트 모드의 두 가지의 동작 모드로 동작하며, 아날로그 베이스 밴드 신호를 입력받아 모드 제어 및 이득 제어에 따라 DC 오프셋이 제거된 신호를 출력하기 위한 제1 DC 오프셋 제거부; 및
    피드백 루프를 포함하고 노말 모드와 패스트 모드의 두 가지의 동작 모드로 동작하며, 상기 제1 DC 오프셋 제거부의 출력 신호를 입력받아 모드 제어 및 이득 제어에 따라 DC 오프셋이 제거된 신호를 출력하기 위한 제2 DC 오프셋 제거부를 포함하며,
    상기 제1 DC 오프셋 제거부는, 상기 제2 DC 오프셋 제거부에 비해 큰 이득 스텝을 가지고, 상기 큰 이득 스텝은 이득 밴드이고, 상기 이득 밴드의 변환 시에 일시적으로 상기 패스트 모드로 전환되며, 상기 이득 밴드가 전환되는 이득 코드 지점에 이득 오버랩 구간이 설정된 것을 특징으로 하는 직접 변환 수신기용 아날로그 베이스 밴드 집적회로.
  2. 제 1 항에 있어서,
    상기 제1 DC 오프셋 제거부 및 상기 제2 DC 오프셋 제거부의 모드 전환을 제어하기 위한 DC 오프셋 제거 제어부를 더 포함하는 것을 특징으로 하는 직접 변환 수신기용 아날로그 베이스 밴드 집적회로.
  3. 제 2 항에 있어서,
    상기 DC 오프셋 제거 제어부를 제어하여 패스트 모드 동작 시의 기간을 결정하고, 상기 제1 DC 오프셋 제거부 및 상기 제2 DC 오프셋 제거부의 이득을 하기 위한 이득 제어부를 더 포함하는 것을 특징으로 하는 직접 변환 수신기용 아날로그 베이스 밴드 집적회로.
  4. 제 3 항에 있어서,
    상기 이득 제어부는, 모뎀으로부터 제공되는 N비트의(N은 자연수) 이득 제어 코드에 응답하여 동작하는 것을 특징으로 하는 직접 변환 수신기용 아날로그 베이스 밴드 집적회로.
  5. 제 4 항에 있어서,
    상기 이득 제어부는,
    상기 N비트의 이득 제어 코드에 대응하도록 병렬 접속된 N개의 제1 트리거와,
    상기 N개의 제1 트리거의 출력을 오어링하기 위한 오어 게이트와,
    상기 오어 게이트의 출력을 입력받아 패스트 모드의 기간을 펄스 폭으로 결정하기 위한 제2 트리거를 포함하는 것을 특징으로 하는 직접 변환 수신기용 아날로그 베이스 밴드 집적회로.
  6. 제 5 항에 있어서,
    상기 제2 트리거는 상기 펄스의 폭을 RC로 조절하기 위한 모노 스테이블 트리거를 포함하는 것을 특징으로 하는 직접 변환 수신기용 아날로그 베이스 밴드 집적회로.
  7. 제 1 항 또는 제 6 항 중 어느 한 항에 있어서,
    상기 제1 DC 오프셋 제거부 및 상기 제2 DC 오프셋 제거부는, 각각
    상기 이득 제어부로부터 제공되는 이득의 비율에 따라 입력되는 신호를 증폭하기 위한 프로그래머블 이득 증폭기와,
    피드백 루프를 통해 프로그래머블 이득 증폭기의 출력을 입력받아 로 패스 필터링하기 위한 로 패스 필터와,
    상기 로 패스 필터의 출력을 증폭하기 위한 증폭기와,
    입력되는 베이스 밴드 신호와 상기 증폭기의 출력을 감산하고 그 결과를 상기 프로그래머블 증폭기에 제공하기 위한 감산기를 포함하는 것을 특징으로 하는 직접 변환 수신기용 아날로그 베이스 밴드 집적회로.
  8. 제 1 항 또는 제 6 항 중 어느 한 항에 있어서,
    상기 제1 DC 오프셋 제거부의 전 단, 상기 제1 DC 오프셋 제거부와 상기 제2 DC 오프셋 제거부의 사이 및 상기 제2 DC 오프셋 제거부의 후 단으로 이루어진 그룹으로부터 선택된 적어도 하나의 위치에 배치된 로 패스 필터를 더 포함하는 것을 특징으로 하는 직접 변환 수신기용 아날로그 베이스 밴드 집적회로.
  9. 피드백 루프를 포함하고 노말 모드와 패스트 모드의 두 가지의 동작 모드로 동작하는 제1 DC 오프셋 제거부에 의해, 아날로그 베이스 밴드 신호를 입력받아 모드 제어 및 이득 제어에 따라 DC 오프셋이 제거된 신호를 출력하는 단계; 및
    피드백 루프를 포함하고 노말 모드와 패스트 모드의 두 가지의 동작 모드로 동작하는 제2 DC 오프셋 제거부에 의해, 상기 제1 DC 오프셋 제거부의 출력 신호를 입력받아 모드 제어 및 이득 제어에 따라 DC 오프셋이 제거된 신호를 출력하는 단계를 구비하며,
    상기 제1 DC 오프셋 제거부가 상기 제2 DC 오프셋 제거부에 비해 큰 이득 스텝을 갖도록 하고, 상기 큰 이득 스텝은 이득 밴드이고, 상기 이득 밴드의 변환 시에 일시적으로 상기 패스트 모드로 전환되도록 하며, 상기 이득 밴드가 전환되는 이득 코드 지점에 이득 오버랩 구간을 갖도록 하는 것을 특징으로 하는 직접 변환 수신기용 아날로그 베이스 밴드 집적회로의 DC 오프셋 제거 방법.
KR1020060040784A 2006-05-06 2006-05-06 직접 변환 수신기의 베이스 밴드용 아날로그 집적회로 및ｄｃ 오프셋 제거 방법 KR100782326B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060040784A KR100782326B1 (ko) 2006-05-06 2006-05-06 직접 변환 수신기의 베이스 밴드용 아날로그 집적회로 및ｄｃ 오프셋 제거 방법
US11/788,411 US7760824B2 (en) 2006-05-06 2007-04-20 Elimination of DC offset in analog baseband circuit with minimized transients

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060040784A KR100782326B1 (ko) 2006-05-06 2006-05-06 직접 변환 수신기의 베이스 밴드용 아날로그 집적회로 및ｄｃ 오프셋 제거 방법

Publications (2)

Publication Number Publication Date
KR20070108296A true KR20070108296A (ko) 2007-11-09
KR100782326B1 KR100782326B1 (ko) 2007-12-06

Family

ID=38661773

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060040784A KR100782326B1 (ko) 2006-05-06 2006-05-06 직접 변환 수신기의 베이스 밴드용 아날로그 집적회로 및ｄｃ 오프셋 제거 방법

Country Status (2)

Country Link
US (1) US7760824B2 (ko)
KR (1) KR100782326B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI330026B (en) * 2007-04-02 2010-09-01 Realtek Semiconductor Corp Receiving system and related method for calibrating dc offset
US9479131B2 (en) * 2014-05-23 2016-10-25 Qualcomm Incorporated Carrier aggregation amplifier with dual gain control
KR101783459B1 (ko) * 2016-04-15 2017-10-24 (주)에프씨아이 Dc 오프셋 제거회로
CN118214374B (zh) * 2024-05-16 2024-08-06 核芯互联科技(青岛)有限公司 一种全校正的模拟前端电路

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5345250B2 (ko) * 1974-10-02 1978-12-05
DE69228816T2 (de) * 1992-10-28 1999-08-19 Alcatel Offsetgleichspannungskorrektur für Direktmisch-TDMA-Empfänger
US5724653A (en) * 1994-12-20 1998-03-03 Lucent Technologies Inc. Radio receiver with DC offset correction circuit
US6006079A (en) 1997-06-13 1999-12-21 Motorola, Inc. Radio having a fast adapting direct conversion receiver
US6240100B1 (en) 1997-07-31 2001-05-29 Motorola, Inc. Cellular TDMA base station receiver with dynamic DC offset correction
FI981515A (fi) * 1998-07-01 2000-01-02 Nokia Multimedia Network Terminals Oy Menetelmä ja laite digitaalivastaanottimen signaalitason säätämiseksi
US6335656B1 (en) 1999-09-30 2002-01-01 Analog Devices, Inc. Direct conversion receivers and filters adapted for use therein
US6697611B1 (en) * 2000-11-14 2004-02-24 Intel Corporation Method and apparatus for performing DC offset cancellation in a receiver
KR100474085B1 (ko) * 2003-02-07 2005-03-10 인티그런트 테크놀로지즈(주) 디씨 오프셋 보상 회로 및 방법과 이를 이용한 신호 처리장치
US7136431B2 (en) * 2002-10-24 2006-11-14 Broadcom Corporation DC offset correcting in a direct conversion or very low IF receiver
KR20040049563A (ko) * 2002-12-06 2004-06-12 한국전자통신연구원 무선 이동통신 시스템의 직접변환 수신 장치 및 그 방법
JP4230762B2 (ja) * 2002-12-20 2009-02-25 株式会社ルネサステクノロジ ダイレクトコンバージョン受信機
US7277688B2 (en) * 2003-06-17 2007-10-02 Broadcom Corporation DC offset correction for very low intermediate frequency receiver
US7433431B2 (en) * 2003-09-12 2008-10-07 Zarbana Digital Fund, Llc Staggered AGC with digitally controlled VGA
JP4289667B2 (ja) * 2003-09-16 2009-07-01 ソニー・エリクソン・モバイルコミュニケーションズ株式会社 可変利得制御回路および受信装置
JP2005167519A (ja) * 2003-12-01 2005-06-23 Sony Ericsson Mobilecommunications Japan Inc 携帯通信端末装置及び利得可変回路
JP4234026B2 (ja) * 2004-01-26 2009-03-04 パナソニック株式会社 受信回路

Also Published As

Publication number Publication date
US20070259638A1 (en) 2007-11-08
US7760824B2 (en) 2010-07-20
KR100782326B1 (ko) 2007-12-06

Similar Documents

Publication Publication Date Title
US7912437B2 (en) Radio frequency receiver having dynamic bandwidth control and method of operation
US8948322B2 (en) Circuits, systems, and methods for managing automatic gain control in quadrature signal paths of a receiver
CN1068471C (zh) 正交接收机中自动增益控制和直流偏移消除的方法和装置
JP4138243B2 (ja) プログラマブル線形受信機
US6625433B1 (en) Constant compression automatic gain control circuit
KR101003318B1 (ko) 수신기에서 제어 루프의 동작을 제어하는 기술
US20050147192A1 (en) High frequency signal receiver and semiconductor integrated circuit
JP3852919B2 (ja) 無線受信機
US7324616B2 (en) Low cost and high performance narrowband interference cancellation system
KR20010072302A (ko) 수신 신호 전력을 추정하는 동안 다중 가변 이득 증폭기를제어하는 자동 이득 제어 회로
KR20010041252A (ko) 제어형 수신 장치와 그 제어 방법
EP1710920A1 (en) Receiving modulated radio signals
TW200415846A (en) Automatic gain control using signal and interference power to obtain extended blocking performance
US7203476B2 (en) Method and apparatus for minimizing baseband offset error in a receiver
WO1999049585A1 (fr) Emetteur/recepteur radio, recepteur radio haute frequence et unite de commande
US7149487B2 (en) Mobile communication terminal device and variable gain circuit
KR100782326B1 (ko) 직접 변환 수신기의 베이스 밴드용 아날로그 집적회로 및ｄｃ 오프셋 제거 방법
JP2004048581A (ja) 受信装置及び利得制御システム
US20040162043A1 (en) System and method for compensating receiver gain using a mixed signal technique by implementing both automatic gain control (AGC) and bit-normalization
RU2211532C2 (ru) Способ и устройство для повышения помехоустойчивости
JP2009544207A (ja) 無線受信機
US7583943B2 (en) Automatic gain control device
Holenstein et al. Adaptive dual-loop algorithm for cancellation of time-varying offsets in direct conversion mixers
JP3896962B2 (ja) チューナ回路
EP2151062A1 (en) Increasing sensitivity of radio receiver

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee