KR20070107370A - 횡전계 방식 액정표시장치 및 그 제조방법 - Google Patents
횡전계 방식 액정표시장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR20070107370A KR20070107370A KR1020060039770A KR20060039770A KR20070107370A KR 20070107370 A KR20070107370 A KR 20070107370A KR 1020060039770 A KR1020060039770 A KR 1020060039770A KR 20060039770 A KR20060039770 A KR 20060039770A KR 20070107370 A KR20070107370 A KR 20070107370A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- common
- pixel
- wiring
- gate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 63
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 229910052751 metal Inorganic materials 0.000 claims description 34
- 239000002184 metal Substances 0.000 claims description 34
- 230000005684 electric field Effects 0.000 claims description 23
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 21
- 239000003990 capacitor Substances 0.000 claims description 20
- 238000003860 storage Methods 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 9
- 239000010409 thin film Substances 0.000 claims description 8
- 239000010408 film Substances 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 5
- 230000009191 jumping Effects 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 230000008878 coupling Effects 0.000 abstract description 8
- 238000010168 coupling process Methods 0.000 abstract description 8
- 238000005859 coupling reaction Methods 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 107
- 239000011651 chromium Substances 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 230000000903 blocking effect Effects 0.000 description 7
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 5
- 229910052804 chromium Inorganic materials 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 239000011733 molybdenum Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 240000006829 Ficus sundaica Species 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- -1 aluminum (Al) Chemical class 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13625—Patterning using multi-mask exposure
Landscapes
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 횡전계 방식 액정표시장치 및 그 제조방법에 관한 것이며, 특히 데이터배선에 근접하여 위치한 공통전극(쉴드 공통전극)과, 화소 영역의 내부에 구성한 공통전극 특히, 보조 용량부의 제 1 전극으로 사용된 공통배선과 연결된 공통전극(픽셀 구동용 공통전극)을 분리 구동함으로써, 상기 액티브 층과 쉴드 전극 사이에 발생한 커플링 캡의 변동이 발생하더라도, 상기 보조 용량부에 영향이 미치지 않도록 하여 웨이비 노이즈(wavy noise) 발생을 최소화하는 횡전계 방식 액정표시장치 및 그 제조방법에 관한 것이다.
Description
도 1은 종래의 횡전계 방식 액정표시장치의 단위 화소의 확대 평면도.
도 2a는 도 1의 Ⅰ-Ⅰ'선을 따라 절단한 단면도.
도 2b는 도 1의 Ⅱ-Ⅱ'선을 따라 절단한 단면도.
도 3a는 본 발명에 따른 제 1 실시예를 나타내기 위한 도면.
도 3b는 도 3a의 한 화소를 나타내기 위한 확대 평면도.
도 4는 본 발명의 제 2 실시예를 나타내기 위한 확대 평면도.
도 5a 내지 도 5h는 도 4의 Ⅲ-Ⅲ'선을 따라 절단한 공정 단면도.
도 6a 내지 도 6h는 도 4의 Ⅳ-Ⅳ'선을 따라 절단한 공정 단면도.
도 7은 본 발명의 제 3 실시예를 나타내기 위한 확대 평면도.
도 8은 도 7의 Ⅴ-Ⅴ'선을 따라 절단한 단면도.
도 9는 도 7의 Ⅵ-Ⅵ'선을 따라 절단한 단면도.
* 도면의 주요부분에 대한 부호의 설명*
30 : 유리 기판 32 : 소스전극
34 : 드레인전극 35, 36 : 제 1 및 제 2 공통배선
40 : 게이트배선 44 : 액티브층
45 : 쉴드 공통전극 49 : 더미 공통배선
50 : 데이터배선 55 : 픽셀 구동용 공통전극
65 : 화소전극
본 발명은 횡전계 방식 액정표시장치 및 그 제조방법에 관한 것이며, 데이터배선과 이격된 쉴드 공통전극과 픽셀을 구동시키기 위한 공통전극(픽셀 구동용 공통전극)의 전원을 분리시켜 독립적으로 구동시킴으로써, 액티브층과 쉴드 공통전극 사이에 발생한 커플링 캡의 변동이 발생하더라도, 상기 픽셀 구동용 공통전극과 연결된 공통배선을 제 1 전극으로 하는 보조 용량부에 영향이 미치지 않도록 하여 웨이비 노이즈(wavy noise)가 발생하지 않는 횡전계 방식 액정표시장치 및 그 제조방법에 관한 것이다.
일반적으로, 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 지니고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
또한, 액정표시장치는 공통전극이 형성된 컬러필터 기판과 화소전극이 형성된 어레이 기판과, 두 기판 사이에 충진된 액정으로 이루어지며, 이러한 액정표시장치는 공통전극과 화소전극 간의 상하로 걸리는 수직전기장에 의해 구동시키는 방식이며 투과율과 개구율 등의 특성이 우수하다.
그러나, 전술한 수직전기장에 의한 액정구동은 시야각 특성이 우수하지 못함으로써, 이를 개선하기 위해 수평전기장에 의해 액정을 구동시켜 광시야각 특성을 갖는 횡전계 방식 액정표시장치가 제안되고 있다.
이하, 도면을 참조하여 종래에 따른 횡전계 방식 어레이기판의 구성을 설명한다.
도 1은 일반적인 횡전계 방식 액정표시장치용 어레이 기판의 한 화소만을 나타낸 평면도이다.
도시된 바와 같이, 유리 기판(10)상에 일 방향으로 연장된 게이트배선(2)과, 상기 게이트배선(2)과 수직하게 교차하여 화소 영역(P)을 정의하는 데이터배선(4)이 구성되며, 상기 게이트배선(2)과 평행하게 이격하여 공통배선(6)이 구성된다.
상기 게이트배선(2)과 데이터배선(4)의 교차지점에는 상기 게이트배선(2)에서 돌출 연결된 게이트전극(12)과, 상기 게이트전극(12) 상부의 액티브층(26) 및 오믹 콘택층(도 2a의 28)과, 상기 오믹콘택층 상부에 데이터배선(4)에서 돌출 연결 된 소스전극(14)과, 상기 소스전극(14)과 이격하여 형성되는 드레인전극(16)을 포함하여 박막트랜지스터(T)가 구성된다.
상기 화소 영역(P)에는 공통배선(6)에서 돌출된 다수의 공통전극(15)들이 데이터배선(4)과 평행하게 구성되며, 상기 공통전극(15)과 평행하게 이격하여 다수의 화소전극(17)들이 구성된다. 상기 화소전극(17)은 드레인 콘택홀을 통해 드레인전극(16)과 연결되어 구성된다.
이하, 첨부한 도면을 참조하여 전술한 횡전계 방식 어레이기판의 단면구성 및 이를 참조한 제조방법을 개략적으로 설명한다.
도 2a와 도 2b는 도 1의 Ⅰ-Ⅰ' 선과 Ⅱ-Ⅱ' 선을 따라 절단한 각각의 단면도이다.
도 2a와 도 2b에 도시된 바와 같이, 유리 기판(10) 상에 게이트전극(12)과 공통전극(15)이 증착 및 패턴 과정을 통해 형성된다. 이후, 상기 게이트전극(12)과, 공통전극(15) 상에 게이트 절연막(24)이 형성되고,
이어 순수 비정질 실리콘층(26 이하, 액티브층(active layer : AL)이라 칭함.)과 불순물 비정질 실리콘층(28 이하, 오믹콘택층(ohmic contact layer : OCL)이라 칭함.)과 소스/드레인 전극(23,25)을 향후 형성하기 위한 금속층과 감광층을 연속적으로 적층한다.
이어, 상기 감광층과 이격하여 하프-톤(half tone) 마스크를 위치시키고 사진식각 공정을 통해, 상기 순수 비정질 실리콘층과 불순물 비정질 실리콘층과 소스 및 드레인 금속층을 동시에 식각하여 소스 및 드레인전극(14,16), 데이터배선(4), 액티브층 및 오믹콘택층(26,28)이 형성된다. 이때, 4 마스크 공정은 금속층과 실리콘층이 동시에 패턴 되기 때문에 데이터배선(4) 하부 주변으로 액티브층(26)이 노출되어 형성되는 구조를 갖는다.
이어, 상기 소스 및 드레인전극(14,16)과 데이터배선(4)이 형성된 기판(10) 상에 드레인전극(16)의 일부를 노출하는 보호막(22)을 형성한다. 상기 화소 영역(P)에는 상기 드레인전극(16)과 접촉하는 화소전극(17)이 형성된다.
전술한 바와 같이, 종래의 범용적인 4 마스크 공정은, 데이터배선(4)의 하부에 반도체층(27)이 존재하게 되고 특히, 상기 액티브층(26)이 데이터배선(4)의 주변으로 연장된 형태로 패턴 되는 특징이 있다.
그런데, 액티브층(26)은 앞서 언급한 바와 같이, 비정질 실리콘으로 형성하기 때문에 빛에 매우 민감한 반응을 보이게 되며, 일반적으로 빛에 노출되었을 경우 활성화되어 광전류가 발생하는 특징을 갖는다.
특히, 백라이트가 미세하게 온/오프 특성을 가질 경우, 백라이트로부터 조사된 빛 또한 미세하게 떨리게 되고, 이러한 빛이 상기 액티브층(26)에 조사되면 액티브층(26)은 활성화 및 비활성화를 반복하게 된다.
이러한 결과로, 상기 액티브층(26)과 이에 근접한 공통전극(15) 간에 커플링 캡의 변동이 발생하게 되고, 이는 도시하지는 않았지만 상기 공통전극(15)과 연결되어 신호를 전송함과 동시에 보조용량부(미도시)의 전극 역할을 하는 공통배선(미도시)에도 영향을 미치게 된다.
따라서, 상기 보조 용량부(미도시)의 변화가 발생하게 되고, 따라서 차 징(charging)특성의 변화에 따른 비정상적인 동작에 의해 액정패널의 화면은 물결무늬의 웨이비 노이즈(wavy noise)가 발생하여 화질이 저하되는 문제가 있다.
본 발명은 전술한 문제를 해결하기 위해 제안된 것으로, 데이터배선에 근접하여 위치한 공통전극(쉴드 공통전극)과, 화소 영역의 내부에 구성한 공통전극 특히, 보조 용량부의 제 1 전극으로 사용된 공통배선과 연결된 공통전극(픽셀 구동용 공통전극)을 분리 구동함으로써, 상기 액티브층과 이에 근접한 공통전극 사이에 발생한 커플링 캡의 변동이 발생하더라도, 상기 보조 용량부에 영향이 미치지 않도록 하여 웨이비 노이즈 발생을 최소화하는 횡전계 방식 액정표시장치 및 그 제조방법을 제공하는 것을 목적으로 한다.
전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 제 1 특징은, 상기 기판 상에 교차 구성되어 화소 영역을 정의하는 다수의 게이트배선과 데이터배선과; 상기 게이트배선과 평행하게 이격되고, 화소 영역으로 수직하게 연장된 픽셀 구동용 공통전극을 포함하는 공통배선과; 상기 공통배선과는 독립적으로 구성하여 동일한 신호를 별도로 인가받고, 상기 데이터배선과 근접한 화소 영역의 일 측과 타 측에 구성된 쉴드 공통전극과; 상기 쉴드 공통전극과 상기 픽셀 구동용 공통전극 사이에 이들과 이격하여 구성된 화소전극을 포함한다.
이때, 상기 쉴드 공통전극의 전원은 데이터 구동부 방향에서, 상기 제 1 및 제 2 공통배선은 게이트 구동부 방향에서 공통신호를 인가 받는 구조가 패턴 설계상 바람직하다.
본 발명의 제 2 특징은, 상기 기판 상에 교차 구성되어 화소 영역을 정의하는 다수의 게이트 배선과 데이터 배선과; 상기 게이트배선과 데이터배선의 교차지점에 구성된 박막트랜지스터와; 상기 게이트배선과 평행하게 이격되고, 화소 영역으로 수직하게 연장된 픽셀 구동용 공통전극을 포함하는 공통배선과; 상기 화소 영역 마다 상기 데이터배선과 평행하게 이격하여 구성되는 아일랜드 형상의 쉴드 공통전극과; 상기 화소 영역 간 아일랜드 형상의 쉴드 공통전극을 게이트배선 및 공통배선의 상부로 점핑하여 연결시켜주는 더미 공통배선과, 상기 쉴드 공통전극과 평행하게 이격하여 구성되는 다수의 화소전극을 포함한다.
본 발명의 제 3 특징은, 기판 상에 일 방향으로 연장된 게이트배선과 상기 게이트배선과 수직하게 교차하여 화소 영역을 정의하는 데이터배선과, 상기 데이터배선과 근접한 위치에서 평행하게 이격하여 구성되는 쉴드 공통전극과; 상기 쉴드 공통전극과 겹치게 구성되며 제 1 및 제 2 공통배선의 일부를 노출시키는 콘택홀 공정 후 상기 제 1 및 제 2 공통배선과 연결 구성되는 더미 공통전극과; 상기 더미 공통전극과 평행하게 이격하여 구성되는 화소전극과, 상기 화소전극은 드레인전극과 연결하여 구성된다.
본 발명의 제 1 제조방법은, 기판 상에 화소 영역과 스위칭 영역을 정의하는 단계와; 상기 스위칭 영역에 게이트전극과, 이에 연결되고 상기 화소 영역의 일 측 으로 연장된 게이트배선과, 상기 게이트배선과 평행하게 구성되고, 화소 영역에서 수직하게 연장된 다수의 픽셀 구동용 공통전극을 포함하는 공통배선과, 상기 픽셀 구동용 공통전극과 평행하게 구성되고 화소 영역의 일 측과 타 측에 수직 바 형태로 구성된 쉴드 공통전극을 형성하는 제 1 마스크 공정단계와; 상기 게이트전극 및 게이트배선과, 공통전극 및 이에 연장된 공통배선이 형성된 기판의 전면에 게이트 절연막과 순수 비정질 실리콘층과 불순물 비정질 실리콘층과 도전성 금속층을 적층하는 단계와; 상기 도전성 금속층과 상기 불순물 비정질 실리콘층과 상기 순수 비정질 실리콘층을 동시에 패턴하여, 상기 스위칭 영역에 위치한 제 1 반도체층과, 상기 제 1 반도체층의 상부에 이격된 소스 및 드레인전극을 형성하고, 상기 데이터 영역에 적층된 제 2 반도체층과 데이터배선을 형성하는 제 2 마스크 공정단계와; 상기 소스 및 드레인전극과 데이터배선이 형성된 기판 전면에 보호막을 형성하고, 상기 드레인전극의 일부를 노출시키는 제 1 콘택홀과, 상기 쉴드 공통전극의 일부를 노출시키는 제 2 및 제 3 콘택홀을 형성하는 제 3 마스크 공정단계와; 상기 드레인전극과 연결되며 상기 쉴드 공통전극 및 픽셀 구동용 공통전극과 평행하게 이격하여 구성되는 화소전극과, 상기 화소 영역 간 아일랜드 형상의 쉴드 공통전극을 게이트배선 및 공통배선의 상부로 점핑하여 연결시켜주는 더미 공통배선을 형성하는 제 4 마스크 공정단계를 포함한다.
상기 게이트배선은 알루미늄(Al), 알루미늄합금(AlNd), 몰리브덴(Mo), 텅스텐(W), 크롬(Cr) 등과 같은 도전성 금속물질 중 어느 하나를 선택하여 구성된다. 또한 상기 게이트전극 및 게이트배선은 저저항 금속인 알루미늄 계열의 금속과, 상 기 알루미늄 계열의 금속을 보호하기 위한 버퍼금속으로 몰리브덴(Mo)이나 크롬(Cr)을 적층한 이중 금속층으로 형성할 수 있다.
상기 반도체층은 순수 비정질 실리콘(a-Si:H)인 액티브층과, 불순물 비정질 실리콘(n+ a-Si:H)인 오믹콘택층이 적층되어 구성되며, 상기 투명한 금속층은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나로 형성한다.
본 발명의 제 2 제조방법은, 기판 상에 일 방향으로 연장된 게이트배선과, 상기 게이트배선과 수직하게 교차하여 화소 영역을 정의하는 데이터배선과, 상기 데이터배선과 근접한 위치에서 평행하게 이격하여 형성하는 쉴드 공통전극과, 상기 쉴드 공통전극과 더미 공통전극을 겹치게 형성하는 공정과, 상기 제 1 및 제 2 공통배선과 콘택홀 공정 후 상기 더미 공통전극에 의해 전기적으로 연결되게 형성하는 공정을 포함한다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
-- 제 1 실시예 --
도 3a는 본 발명에 따른 액정표시장치의 구동 방식을 설명하기 위한 도면이고, 도 3b는 도 3a의 패널에 구성되는 한 화소에 대한 개략적인 평면도이다.
도 3a와 도 3b에 도시된 바와 같이, 일 방향으로 게이트 구동부에 연결되어 구성되는 게이트배선(GL)과 이와는 수직하게 데이터 구동부에 연결되는 데이터배선(DL)을 화소 영역(P)마다 일 측과 이에 수직한 타 측으로 교차하여 구성하며, 상 기 게이트배선(GL)과 평행하게 이격하여 상기 게이트배선(GL) 사이에 제 1 및 제 2 공통배선(CL1, CL2)을 구성하며, 상기 제 1 및 제 2 공통배선(CL1, CL2)과 수직하게 연장한 픽셀 구동용 공통전극(P-Vcom)을 상기 화소 영역에 구성하고, 상기 데이터배선(DL)과 근접한 상기 화소 영역의 일 측과 타 측에 쉴드 공통전극(S-Vcom)을 구성한다.
이때, 상기 쉴드 공통전극(S-Vcom)과, 픽셀 구동용 공통전극(P-Vcom)이 연결된 제 1 및 제 2 공통배선(CL1, CL2)을 서로 독립적으로 구성하며, 공통전압 발생부(미도시)로부터 공통신호를 별도로 인가받도록 하는 것을 특징으로 한다.
이때, 상기 쉴드 공통전극(S-Vcom)의 전원은 데이터 구동부 방향에 위치한 제 1 공통전압 발생부(미도시)로부터, 그리고 상기 제 1 및 제 2 공통배선(CL1, CL2)과 픽셀 구동용 공통전극(P-Vcom)은 게이트 구동부 방향에 위치한 제 2 공통전압 발생부(미도시)로부터 공통신호를 인가 받는 구조가 패턴 설계상 바람직하다.
이상 살펴본 바와 같이, 상기 쉴드 공통전극(S-Vcom)과 픽셀 구동용 공통전극(P-Vcom)의 전원을 분리하게 되면, 이를 통해 데이터배선(DL)의 하부 주변으로 돌출된 액티브층(미도시)과 상기 쉴드 공통전극(S-Vcom)간 커플링 캡의 변동이 발생하더라도, 상기 쉴드 공통전극(S-Vcom)은 보조 용량부(미도시)의 제 1 전극으로 사용된 제 1 및 제 2 공통배선(CL1, CL2)과 전원이 분리되어 형성되기 때문에 보조 용량부에 영향이 미치지 않게 되며 이를 통해 웨이비 노이즈(wavy noise) 발생을 최소화할 수 있게 된다.
이하, 제 2 실시예를 통해, 상기 쉴드 공통전극과 픽셀 구동용 공통전극이 연결된 공통배선을 전기적으로 분리한 제 1 구조를 설명한다.
-- 제 2 실시예 --
본 발명의 제 2 실시예에 따른 액정표시장치는 동일층에 구성되어 서로 교차 패턴되는 쉴드 공통전극과, 화소 영역에 구성한 공통전극과 연결되는 제 1 및 제 2 공통배선이 별도로 신호를 받도록 하기위해서, 상기 쉴드 공통전극을 화소마다 독립적으로 구성하고, 상기 독립적으로 구성된 쉴드 공통전극을 화소영역(P)간 점핑(jumping)구조로 연결하는 것을 특징으로 한다.
이하, 도 4는 본 발명의 제 2 실시예에 따른 횡전계 방식 액정표시장치용 어레이기판의 한 화소를 확대한 평면도이다.
도시된 바와 같이, 기판(30) 상에 일 방향으로 연장된 다수의 게이트배선(40)과 상기 게이트배선(40)과 수직하게 교차하여 화소 영역(P)을 정의하는 데이터배선(50)이 구성되며, 상기 게이트배선(40)과 데이터배선(50)의 교차지점에는 게이트배선(40)에 연결된 게이트전극(미도시)과,
상기 게이트전극 상부에 구성되는 액티브층(44) 및 오믹콘택층(미도시)과, 상기 오믹콘택층 상부에 상기 데이터배선(50)에서 돌출된 소스전극(32)과, 상기 소스전극(32)과 이격하여 구성되는 드레인전극(34)을 포함한 박막트랜지스터(T)를 구성한다.
이때, 상기 액티브층(44) 및 오믹콘택층과 소스 및 드레인 금속층(미도시)은 하프톤 마스크(미도시)를 이용한 사진식각 공정으로 패턴하게 되며 이때, 전술한 바와 같이 상기 액티브층(44)이 데이터배선(50) 하부 주변으로 노출되어 구성된다.
또한 상기 데이터배선(50)과 근접하게 이격하여 구성되는 쉴드 공통전극(45)과, 상기 게이트배선(50)과 평행하게 이격하여 구성되는 제 1 및 제 2 공통배선(35,36)과, 상기 제 1 및 제 2 공통배선(35,36)에 수직하게 연장되어 픽셀 구동용 공통전극(55)을 형성하며, 상기 드레인전극(34)과 접촉하면서 쉴드 공통전극(45)과 픽셀 구동용 공통전극(55) 사이에 일정간격 이격하여 구성되는 핑거 형상의 화소전극(65)을 형성한다.
이때, 상기 제 1 공통배선(35)의 일부를 제 1 전극으로 하고, 상기 제 1 공통배선(35) 상의 드레인전극(34)의 일부를 제 2 전극으로 하여 형성된 제 1 보조 용량부(Cst)와, 상기 제 2 공통배선(36)의 일부를 제 1 전극으로 하고 이와 겹쳐진 화소전극(65)의 연장부를 제 2 전극으로 하여 형성된 제 2 보조 용량부(pixel-Cst)를 형성할 수 있다.
그런데, 전술한 구성에서 화소 영역(P) 상부에 위치한 게이트배선(40), 게이트전극(미도시), 쉴드 공통전극(45), 제 1 및 제 2 공통배선(35,36)은 동일층에서 형성되기 때문에, 상기 쉴드 공통전극(45)과 상기 제 1 및 제 2 공통배선(35,36)에 연결된 픽셀 구동용 공통전극(55)을 분리시키기 위해서는 별도의 공정을 필요로 한다.
이하, 상기 공정에 관해 설명하면, 상기 쉴드 공통전극(45)을 제 1 및 제 2 공통배선(35,36), 화소 영역(P) 상부에 위치한 게이트배선(40)과 단절시키기 위해 상기 화소 영역(P) 마다 쉴드 공통전극(45)을 상기 제 1 및 제 2 공통배선(35,36)과 이격된 아일랜드(island) 패턴으로 형성한다.
이때, 상, 하로 인접해 있는 화소 영역(P)에 위치한 쉴드 공통전극(45)을 연결하기 위해 콘택홀 공정 후, 상기 화소전극(65)을 형성할 때 더미 공통배선(49)을 추가로 구성하여, 화소 영역(P)간 쉴드 공통전극(45)을 점핑(jumping)구조로 연결하는 것을 특징으로 한다.
따라서, 상기 쉴드 공통전극(45)과 제 1 및 제 2 공통배선(35,36)에 연결되어 구성되는 픽셀 구동용 공통전극(55)은 전원이 분리되어 형성될 수 있다.
이하, 본 발명에 따른 공정단면도를 통해 제조방법을 상세히 설명하기로 한다.
도 5a 내지 도 5h는 도 4의 Ⅲ-Ⅲ' 선을 따라 절단한 단면도이며, 도 6a 내지 도 6h는 도 4의 Ⅳ-Ⅳ' 선을 따라 절단한 단면도이다.
도 5a 와 도 6a는 제 1 마스크 공정을 나타내기 위한 도면으로 이를 참조하여 설명하기로 한다.
도시된 바와 같이, 기판(30) 상에 스위칭 영역(S), 화소 영역(P) 및 데이터영역(D)을 정의한다.
상기 다수의 영역(S, P, D)이 정의된 기판(30) 상에 알루미늄(Al), 알루미늄합금(AlNd), 몰리부덴(Mo), 텅스텐(W), 크롬(Cr) 등의 금속물질 중 어느 하나를 선택하여 증착한다.
이후, 제 1 마스크 공정을 통해, 상기 스위칭 영역(S)에 대응하여 게이트전극(33)을 형성하고, 상기 게이트전극(33)은 게이트배선(도 4의 40)과 연결하여 형성하고, 상기 화소 영역(P)의 상, 하에 상기 다수의 게이트배선(도 4의 40) 사이에 서 평행한 방향으로 제 1 공통배선(35)과 제 2 공통배선(36)을 형성한다.
동시에, 상기 제 1 및 제 2 공통배선(35,36)에서 상기 화소 영역(P)으로 수직하게 연장된 픽셀 구동용 공통전극(55)을 형성하고, 또한 상기 픽셀 구동용 공통전극(55)과 데이터 영역(D)을 사이에 두고 평행하게 이격하여 쉴드 공통전극(45)을 형성한다.
이때, 상기 쉴드 공통전극(45)은 화소 영역(P)의 양측에 구성하며, 상기 제 1 및 제 2 공통배선(35,36)의 사이에 이와 접촉하지 않는 수직바 형태로 구성하는 것을 특징으로 한다.
전술한 구성에서, 상기 제 1 및 제 2 공통배선(35,36)의 일부는, 이후 형성되는 보조 용량부의 제 1 전극으로 사용된다.
전술한 구성에서, 상기 데이터 영역(D)과 쉴드 공통전극(45) 간의 간격을 밀착시켜 개구율이 향상되게 형성하는 것이 바람직하다.
또한 상기 게이트전극(33)은 저저항 금속인 알루미늄 계열의 금속과, 상기 알루미늄 계열의 금속을 보호하기 위한 버퍼금속으로 몰리브덴(Mo) 또는 크롬(Cr)을 적층한 이중 금속층으로 형성할 수 있다.
이하, 도 5b 내지 도 5f와 도 6b 내지 도 6f는 하프톤 마스크를 사용한 제 2 마스크 공정을 순서대로 나타낸 공정 단면도이다. 도 5b 내지 도 5f와 도 6b 내지 도 6f는 도 4의 Ⅲ-Ⅲ' 선과 Ⅳ-Ⅳ' 선을 절단하여 공정순서대로 나타낸 각각의 공정 단면도이다.
도 5b와 도 6b에 도시된 바와 같이, 게이트전극(33), 쉴드 공통전극(45), 화 소 영역(P) 상부에 위치한 게이트배선(40), 제 1 공통배선(35) 및 제 2 공통배선(36)과 픽셀 구동용 공통전극(55)이 형성된 기판(30) 전면에 질화실리콘(SiNx)과 산화실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 하나를 선택하거나 또는 그 이상의 물질을 증착하여 게이트 절연막(42)을 형성한다.
연속적으로, 상기 게이트 절연막(42) 상부에 액티브층(44, 순수 비정질 실리콘층)과 오믹콘택층(46, 불순물 비정질 실리콘층)을 적층한다.
이어, 상기 액티브층(44)과 오믹콘택층(46) 상부에 알루미늄(Al), 알루미늄합금(AlNd), 몰리브덴(Mo), 텅스텐(W), 크롬(Cr) 등과 같은 도전성 금속 그룹 중 선택된 하나 또는 그 이상의 물질을 증착하여 금속층(70)을 형성한다.
다음으로, 상기 금속층(70)의 상부에 포토레지스트(photoresist)를 도포하여 감광층(72)을 형성한 후, 상기 감광층(72)이 형성된 기판(30)과 이격하여 제 2 마스크(M)를 위치시킨다.
이때, 상기 마스크(M)는 투과부(A), 반투과부(B)및 차단부(C)로 구성되며, 상기 스위칭 영역(S)에는 반투과부(B)와 차단부(C)가 위치하며, 이때 상기 반투과부(B)의 양측에 차단부(C)가 위치하도록 하고, 상기 데이터영역(D)에는 차단부(C)가 위치하도록 한다.
이후, 상기 마스크(M)의 상부에서 빛을 조사하여 하부의 감광층(72)을 노광하고, 상기 노광된 감광층(72)을 현상하는 공정을 진행한다. 이때, 상기 감광층(72)이 포지티브(positive)특성이라 가정할 경우, 상기 차단부(C)에 대응하는 감 광층은 빛으로부터 차단되었기 때문에 노광되지 않은 상태를 유지하고, 상기 투과부(A)에 대응하는 부분은 상기 빛으로부터 전부 노광되며, 상기 반투과부(B)에 대응하는 부분은 빛의 세기가 약하므로 소정의 세기만큼 노광되는 특성이 있다.
상기 현상 공정을 진행하게 되면, 노광 공정 중 마스크의 패턴에 따라 노광 된 부분이 제거된다.
도 5c와 도 6c에 도시된 바와 같이, 앞선 현상공정을 진행하게 되면 스위칭 영역(S)에 대응하여 낮은 부분이 존재하는 단차진 제 1 감광패턴(75)이 남게 되고, 상기 데이터 영역(D)은 상기 빛을 차단한 차단부(C)로 데이터 영역(D)에 대응하여 원래의 높이로 패턴 된 제 2 감광패턴(76)이 남게 된다. 이때, 상기 제 1 및 제 2 감광패턴(75,76)의 주변으로 상기 금속층(70)이 노출된 형태이다.
이어, 상기 제 1 및 제 2 감광패턴(75,76) 주변으로 노출된 금속층(70)과 그 하부의 액티브층(44)과 오믹콘택층(46)을 제거하는 공정을 진행하게 된다.
도 5d와 도 6d에 도시된 바와 같이, 상기 공정을 통해 데이터 영역(D)에 데이터배선(50)이 형성되고, 상기 스위칭 영역(S)에는 데이터 배선(50)과 연결된 소스/드레인 금속층(70)이 형성된다. 또한 상기 소스/드레인 금속층(70) 하부에는 이와 평면적으로 동일하게 패턴 된 제 1 반도체 패턴(47)이 남게 되고, 상기 데이터 영역(D)에서는 데이터배선(50) 하부에 제 2 반도체 패턴(48)이 남게 된다.
도 5e와 도 6e에 도시된 바와 같이, 상기 남겨 진 제 1 및 제 2 감광패턴(75,76)을 애슁(ashing)하는 공정을 진행하게 되며, 상기 스위칭 영역(S)에서 상기 게이트전극(33)에 대응하는 높이가 낮은 감광패턴 부분을 전부 제거하는 애슁 공정을 진행한다.
상기 공정을 통해, 게이트전극(33)에 대응하는 부분의 소스/드레인 금속층(70)이 노출된다. 이때, 상기 소스/드레인 금속층(70)과 데이터배선(50)의 주변부(N)로 제 1 및 제 2 반도체층(47,48)과 소스/드레인 금속층(70)이 약간 노출되는 현상이 발생한다.
도 5f와 도 6f에 도시된 바와 같이, 상기 게이트전극(33)에 대응하여 노출된 소스/드레인 금속층(70)을 제거하는 공정을 진행한다.
이때, 상기 소스 및 드레인 금속층(70)과 데이터배선(50) 하부에 위치한 액티브층(44)이 소스 및 드레인 금속층(70)과 데이터배선(50) 외부로 노출되어 형성된다.
상기 공정의 결과로, 게이트전극(33)에 대응하여 소스전극(32)과 드레인전극(34)이 형성된다.
이어, 상기 소스 및 드레인전극(32,34)의 이격된 사이로 노출된 오믹콘택층(46)을 제거하는 공정을 진행한다.
전술한 공정을 통해, 비로소 스위칭 영역(S)에는 게이트전극(33), 액티브층(44), 오믹콘택층(46), 소스전극(32)과 드레인전극(34)으로 구성되는 박막트랜지스터(T)가 형성되며, 화소 영역(P)에는 데이터배선(50)이 형성된다.
마지막으로, 남겨 진 감광패턴을 제거하는 공정을 진행한다.
이하, 도 5g 와 도 6g는 제 3 마스크 공정을 나타낸 단면도이다.
도 5g와 도 6g에 도시된 바와 같이, 상기 스위칭 영역(S)에 형성된 박막트랜 지스터(T)와 데이터 영역(D)에 형성된 데이터배선(50) 상에 질화실리콘(SiNx)과 산화실리콘(SiO2)을 포함하는 무기절연물질 그룹 또는 벤조사이클로부텐(benzocyclobutene:BCB)과 아크릴(acryl)계 수지(resin)를 포함하는 유기절연물질 그룹 중 선택된 하나 또는 그 이상의 물질을 도포하여 보호막(80)을 형성한다.
상기 보호막(80)을 제 3 마스크 공정으로 패턴하여, 상기 드레인전극(34)의 일부를 노출시키는 콘택홀(CH1)과 상기 쉴드 공통전극(45)의 상, 하 말단부를 노출시키는 콘택홀(CH2, CH3)을 각각 형성한다.
이하, 도 5h와 도 6h는 본 발명의 제 4 마스크 공정을 나타낸 단면도이다.
도 5h와 도 6h에 도시된 바와 같이, 상기 보호막(80)이 형성된 기판 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나를 증착한 후, 제 4 마스크 공정으로 패턴하여, 상기 드레인전극(34)과 접촉하면서 쉴드 공통전극(45)과 픽셀 구동용 공통전극(55) 사이에 일정간격 이격하여 구성되는 핑거 형상의 화소전극(65)을 형성한다.
동시에, 상기 화소전극(65) 형성 시 상기 아일랜드 형상의 쉴드 공통전극(45)을 화소 영역(P) 간 점핑 구조로 연결하는 더미 공통배선(49)을 형성한다.
이때, 상기 제 1 공통배선(35)을 제 1 전극으로 하고, 상기 화소전극(65)과 연결되며 상기 제 1 공통배선(35)의 상부로 연장된 드레인 전극(34)을 제 2 전극으로 하는 제 1 보조 용량부(Cst)를 형성할 수 있다.
또한, 상기 제 2 공통배선(36)을 제 1 전극으로 하고, 상기 제 2 공통배 선(36)의 상부로 연장된 화소전극(65)의 일부를 제 2 전극으로 하는 제 2 보조 용량부(pixel-Cst)를 형성할 수 있다.
따라서, 상기 공정에서와 같이 더미 공통배선(49)에 의해 화소 영역(P) 간 독립적으로 구성된 아일랜드 형상의 쉴드 공통전극(45)이 하나로 연결될 수 있게 되며, 이로 인해, 상기 쉴드 공통전극(45)과 픽셀 구동용 공통전극(55)은 별도로 공통 신호를 받을 수 있게 된다.
전술한 바와 같이, 본 발명에 따른 횡전계 방식 액정표시장치는 쉴드 공통전극과 픽셀 구동용 공통전극을 분리시켜 독립적으로 구동시킴으로써, 상기 액티브층과 쉴드 공통전극 사이에 발생한 커플링 캡의 변동이 발생하더라도, 상기 제 1 및 제 2 보조 용량부(Cst, pixel-Cst)에 영향이 미치지 않게 되며, 따라서 웨이비 노이즈(wavy noise) 발생이 최소화되어 화질을 개선시킬 수 있게 된다.
-- 제 3 실시예 --
본 발명에 따른 제 3 실시예는 전술한 제 2 실시예에서, 액티브층과 화소전극 사이를 차폐하는 역할을 하는 쉴드 공통전극은, 상기 액티브층과 액티브층 상에 위치한 데이터배선에 의해 신호간섭을 받게 되어, 상기 쉴드 공통전극과 이와 인접한 화소전극 사이의 횡전계에도 영향이 미치게 되어 액정을 구동하는데 제약을 받게 된다.
따라서 상기 액정의 구동이 제어되지 않는 부분이 발생하며, 이를 블랙매트릭스(미도시)로 가리게 됨으로 인해 개구율을 감소시키는 문제가 발생하는 바 이를 개선하기 위해, 상기 쉴드 공통전극과 근접하여 별도층에 더미 공통전극을 구성함으로써, 상기 더미 공통전극과 이와 인접한 화소전극 간의 횡전계에 의해 상기 액정의 구동에 제약을 받았던 액정의 구동을 제어할 수 있게 되며, 상기 더미 공통전극과 쉴드 공통전극을 겹치게 구성하여 개구영역을 확보할 수 있도록 하는 것을 특징으로 한다.
이하, 도 7은 본 발명의 제 3 실시예에 따른 횡전계 방식 액정표시장치용 어레이기판의 한 화소를 확대한 평면도이다.
도시된 바와 같이, 기판(100) 상에 일 방향으로 연장된 게이트배선(81)과 상기 게이트배선(81)과 수직하게 교차하여 화소 영역(P)을 정의하는 데이터배선(83)이 구성되며, 상기 게이트배선(81)과 데이터배선(83)의 교차지점에는 상기 게이트배선(81)과 연결된 게이트전극(미도시)과, 상기 게이트전극 상부의 액티브층(110) 및 오믹콘택층(미도시)과, 상기 오믹콘택층 상부의 소스 및 드레인전극(102, 104)을 포함하여 박막트랜지스터(T)가 구성되며, 상기 화소 영역(P)에는 상기 제 1 및 제 2 공통배선(93,94)으로부터 수직하게 연장된 픽셀 구동용 공통전극(87)이 구성된다.
이때 상기 픽셀 구동용 공통전극(87)과 평행하게 이격한 사이로 핑거 형상의 화소전극(97)이 구성되며, 상기 화소전극(97)은 드레인전극(104)과 연결되어 구성된다.
이때, 상기 제 1 공통배선(93)의 일부를 제 1 전극으로 하고, 상기 제 1 공통배선(93) 상의 드레인전극(104)의 일부를 제 2 전극으로 하는 제 1 보조 용량 부(Cst)와, 상기 제 2 공통배선(94)의 일부를 제 1 전극으로 하고 이와 겹쳐진 화소전극(97)의 연장부를 제 2 전극으로 하는 제 2 보조 용량부(pixel-Cst)를 형성할 수 있다.
또한, 상기 데이터배선(83)과 근접 평행하게 이격하여 더미 공통배선(95)을 통해 화소 영역(P) 간 점핑구조로 연결되는 쉴드 공통전극(85)을 구성한다.
이때, 특징적인 것은 상기 쉴드 공통전극(85)의 상부에 이와 일부 겹쳐지는 더미 공통전극(95)을 더욱 구성하는 것이다.
상기 더미 공통전극(95)은, 상, 하로 구성된 제 1 및 제 2 공통배선(93,94)의 일부를 노출시키는 콘택홀(CH6, CH7)을 통해 동시에 접촉되도록 구성한다.
이때, 상기 더미 공통전극(95)을 추가로 형성하는 이유는, 상기 데이터배선(83) 하부로 돌출된 액티브층(110)과 화소전극(97) 사이를 차폐하는 역할을 하는 쉴드 공통전극(85)은 데이터배선(83)과 데이터배선(83) 하부로 노출된 액티브층(110)에 의해 신호 간섭을 받게 된다.
따라서, 상기 쉴드 공통전극(85)과 화소전극(95) 상에 위치한 액정을 구동시키는데 제약을 받게 되며, 이를 개선하기 위한 목적으로 상기 더미 공통전극(95)을 추가로 구성하게 된다.
따라서 상기 데이터배선(83)과 액티브층(110)을 쉴드 공통전극(85)이 차폐시켜주는 역할을 하게 되며, 상기 더미 공통전극(95)과 화소전극(97)간 횡전계에 의해 상기 쉴드 공통전극(95)과 화소전극(97) 사이에 위치한 액정을 제어할 수 있게 된다.
도 8과 도 9는 도 7의 Ⅴ-Ⅴ' 선과 Ⅵ-Ⅵ' 선을 따라 절단한 각각의 단면도이다.
이하, 도 8과 도 9를 통해 본 발명의 제 3 실시예에 대해 상세히 설명하기로 한다.
제 3 실시예는 상기 제 2 실시예와 제 1 내지 제 2 마스크 공정까지 같은 방식으로 진행되므로, 중복설명을 피하기 위해 생략하기로 한다.
도 8과 도 9에 도시된 바와 같이, 아일랜드 형상의 쉴드 공통전극(85), 화소 영역(P) 상부에 위치한 게이트배선(81), 제 1 및 제 2 공통배선(93,94), 픽셀 구동용 공통전극(87)이 형성된 기판(100) 상에 게이트 절연막(115)을 형성하고, 이어, 제 3 반도체층(114)을 포함하는 데이터배선(83)이 형성된 기판 상에 보호막(120)을 형성한다. 상기 보호막(120)을 제 3 마스크 공정으로 패턴하여, 상기 아일랜드 형상의 쉴드 공통전극과 제 1 및 제 2 공통배선(93, 94)의 일부를 노출시키는 콘택홀(CH4, CH5, CH6, CH7)을 형성하게 되며, 상기 콘택홀을 형성한 기판(100) 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나를 증착한 후, 제 4 마스크 공정으로 패턴하여, 상기 화소 영역(P)에 화소전극(97)을 형성한다.
이때, 상기 화소전극(97)과 동시에 더미 공통전극(95)을 추가적으로 형성하게 되며, 상기 더미 공통전극(95)은 상기 콘택홀(CH6, CH7)을 통해 제 1 및 제 2 공통배선(93,94)과 연결된 구조로 상기 쉴드 공통전극(85)과 별도의 층에서 겹쳐진 구조로 형성한다.
전술한 바와 같이, 이때 상기 더미 공통전극(95)을 형성하게 되면, 상기 더미 공통전극(95)과 이에 인접한 화소전극(97) 간의 횡전계에 의해 액정의 구동을 제어하는 것이 가능하며, 이로 인해 제 2 실시예에서 쉴드 공통전극(85) 상에 블랙매트릭스(미도시)로 가려져야 할 부분이 감소하게 되어 개구율을 향상시킬 수 있다.
또한 상기 쉴드 공통전극(85)과 더미 공통전극(95)을 겹쳐진 구조로 형성하여 개구율을 향상시킬 수 있다.
따라서, 제 3 실시예에 따른 액정표시장치는 제 2 실시예와 마찬가지로 쉴드 공통전극과 픽셀 구동용 공통전극을 분리시켜 구동함으로써, 액티브층과 쉴드 공통전극 사이에 발생한 커플링 캡의 변동이 발생하더라도, 상기 제 1 및 제 2 보조 용량부(Cst, pixel-Cst)에 영향이 미치지 않아 웨이비 노이즈 발생이 최소화되어 화질을 개선할 수 있으며, 상기 더미 공통전극의 추가 설계에 따른 개구율의 향상을 도모할 수 있다.
본 발명에 따른 횡전계 방식 액정표시장치는 액티브층과 쉴드 공통전극 사이에 발생한 커플링 캡의 변동이 발생하더라도, 상기 쉴드 공통전극과 픽셀 구동용 공통전극의 전원을 분리시켰기 때문에 보조 용량부에 영향이 미치지 않게 되며 이는 웨이비 노이즈(wavy noise) 발생이 최소화되어 화질을 개선시킬 수 있는 효과가 있다.
또한 더미 공통전극을 추가로 형성하는 공정과, 상기 쉴드 공통전극과 더미 공통전극을 겹치게 형성하는 공정을 통해 개구율을 향상시키는 효과가 있다.
Claims (16)
- 기판과;상기 기판 상에 교차 구성되어 화소 영역을 정의하는 다수의 게이트배선과 다수의 데이터배선과;상기 게이트배선과 평행하게 이격되고, 화소 영역으로 수직하게 연장된 픽셀 구동용 공통전극을 포함하는 공통배선과;상기 공통배선과는 독립적으로 구성하여 동일한 신호를 별도로 인가받고, 상기 데이터배선과 근접한 화소 영역의 일 측과 타 측에 구성된 쉴드 공통전극과;상기 쉴드 공통전극과 상기 픽셀 구동용 공통전극 사이에 이들과 이격하여 구성된 화소전극을 포함하는 횡전계 방식 액정표시장치.
- 제 1 항에 있어서,상기 게이트배선으로 게이트 신호를 인가하는 게이트 구동부와, 상기 데이터배선에 화상신호를 인가하는 데이터 구동부와, 상기 쉴드 공통전극에 공통전압을 인가하는 제 1 공통전압 발생부와, 상기 공통배선에 공통 전압을 인가하는 제 2 공통 전압 발생부를 더욱 포함하는 횡전계 방식 액정표시장치.
- 제 2 항에 있어서,상기 게이트 구동부는 상기 게이트배선의 일 측 끝단에 위치하고, 상기 데이터 구동부는 상기 데이터배선의 일 측 끝단에 위치하고, 상기 제 1 공통 전압 발생부와 제 2 공통 전압 발생부는 상기 각각 데이터 구동부와 게이트 구동부와 동일한 방향에 위치하거나 그 반대의 방향에 위치한 것을 특징으로 하는 횡전계 방식 액정표시장치.
- 제 1 항에 있어서,상기 공통배선의 상부에, 공통배선을 제 1 전극으로 하는 보조 용량부가 더욱 구성된 것을 특징으로 하는 횡전계 방식 액정표시장치.
- 기판과;상기 기판 상에 교차 구성되어 화소 영역을 정의하는 다수의 게이트 배선과 데이터 배선과;상기 게이트배선과 데이터배선의 교차지점에 구성된 박막트랜지스터와;상기 게이트배선과 평행하게 이격되고, 화소 영역으로 수직하게 연장된 픽셀 구동용 공통전극을 포함하는 공통배선과;상기 화소 영역 마다 상기 데이터배선과 평행하게 이격하여 구성되는 아일랜드 형상의 쉴드 공통전극과;상기 화소 영역 간 아일랜드 형상의 쉴드 공통전극을 게이트배선 및 공통배선의 상부로 점핑하여 연결시켜주는 더미 공통배선과,상기 쉴드 공통전극과 평행하게 이격하여 구성되는 다수의 화소전극을 포함하는 횡전계 방식 액정표시장치.
- 제 5 항에 있어서,상기 쉴드 공통전극은 아일랜드 형태의 수직바 형상으로 구성하는 횡전계 방식 액정표시장치.
- 제 5 항에 있어서,상기 박막트랜지스터는 상기 게이트배선과 연결된 게이트전극과, 상기 데이터배선과 연결된 소스전극과, 상기 화소 전극과 연결되고 상기 공통배선의 상부로 연장된 드레인전극을 포함하는 횡전계 방식 액정표시장치.
- 제 7 항에 있어서,상기 공통배선을 제 1 전극으로 하고, 상기 화소전극과 연결된 드레인전극을 제 2 전극으로 하여 형성된 제 1 보조 용량부를 포함하는 것을 특징으로 하는 횡전계 방식 액정표시장치.
- 제 5 항에 있어서,상기 픽셀 구동용 공통전극의 끝단과 연결되고, 상기 공통배선과 평행하게 구성되는 제 2 공통배선을 더욱 포함하는 횡전계 방식 액정표시장치.
- 제 9 항에 있어서,상기 화소전극은 상기 제 2 공통배선의 상부로 연장된 연장부를 포함하고, 제 2 공통배선을 제 1 전극으로 하고 이와 겹쳐진 상기 연장부를 제 2 전극으로 하여 형성된 제 2 보조 용량부를 포함하는 횡전계 방식 액정표시장치.
- 제 5 항에 있어서,상기 공통배선과 접촉하고, 상기 쉴드 공통전극의 일부와 겹쳐 구성되는 더미 공통전극을 더욱 포함하는 횡전계 방식 액정표시장치.
- 기판 상에 화소 영역과 스위칭 영역을 정의하는 단계와;상기 스위칭 영역에 게이트전극과, 이에 연결되고 상기 화소 영역의 일 측으로 연장된 게이트배선과, 상기 게이트배선과 평행하게 구성되고, 화소 영역에서 수직하게 연장된 다수의 픽셀 구동용 공통전극을 포함하는 공통배선과, 상기 픽셀 구동용 공통전극과 평행하게 구성되고 화소 영역의 일 측과 타 측에 수직 바 형태로 구성된 쉴드 공통전극을 형성하는 제 1 마스크 공정단계와;상기 게이트전극 및 게이트배선과, 공통전극 및 이에 연장된 공통배선이 형성된 기판의 전면에 게이트 절연막과 순수 비정질 실리콘층과 불순물 비정질 실리콘층과 도전성 금속층을 적층하는 단계와;상기 도전성 금속층과 상기 불순물 비정질 실리콘층과 상기 순수 비정질 실리콘층을 동시에 패턴하여, 상기 스위칭 영역에 위치한 제 1 반도체층과, 상기 제 1 반도체층의 상부에 이격된 소스 및 드레인전극을 형성하고, 상기 데이터 영역에 적층된 제 2 반도체층과 데이터배선을 형성하는 제 2 마스크 공정단계와;상기 소스 및 드레인전극과 데이터배선이 형성된 기판 전면에 보호막을 형성하고, 상기 드레인전극의 일부를 노출시키는 제 1 콘택홀과, 상기 쉴드 공통전극의 일부를 노출시키는 제 2 및 제 3 콘택홀을 형성하는 제 3 마스크 공정단계와;상기 드레인전극과 연결되며 상기 쉴드 공통전극 및 픽셀 구동용 공통전극과 평행하게 이격하여 구성되는 화소전극과, 상기 화소 영역 간 아일랜드 형상의 쉴드 공통전극을 게이트배선 및 공통배선의 상부로 점핑하여 연결시켜주는 더미 공통배 선을 형성하는 제 4 마스크 공정단계를 포함하는 횡전계 방식 액정표시장치 제조방법.
- 제 12 항에 있어서,상기 제 1 및 제 2 반도체층은 순수 비정질 실리콘층인 액티브층과 불순물 비정질 실리콘층인 오믹콘택층을 적층한 형태인 것을 특징으로 하는 횡전계 방식 액정표시장치 제조방법.
- 제 12 항에 있어서,상기 드레인전극은 상기 공통배선의 상부로 연장 형성된 것을 특징으로 하고, 이때, 상기 공통배선을 제 1 전극으로 하고 상기 드레인전극을 제 2 전극으로 하는 제 1 보조 용량부가 형성되는 것을 특징으로 하는 횡전계 방식 액정표시장치 제조방법.
- 제 12 항에 있어서,상기 픽셀 구동용 공통전극의 끝단과 연결되고, 상기 공통배선과 평행하게 구성되는 제 2 공통배선을 형성하는 단계를 더욱 포함하는 횡전계 방식 액정표시장 치 제조방법.
- 제 15 항에 있어서,상기 화소전극은 상기 제 2 공통배선의 상부로 연장된 연장부를 포함하고, 제 2 공통배선을 제 1 전극으로 하고 이와 겹쳐진 상기 연장부를 제 2 전극으로 하는 제 2 보조 용량부가 형성되는 것을 특징으로 하는 횡전계 방식 액정표시장치 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060039770A KR101273630B1 (ko) | 2006-05-03 | 2006-05-03 | 횡전계 방식 액정표시장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060039770A KR101273630B1 (ko) | 2006-05-03 | 2006-05-03 | 횡전계 방식 액정표시장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070107370A true KR20070107370A (ko) | 2007-11-07 |
| KR101273630B1 KR101273630B1 (ko) | 2013-06-11 |
Family
ID=39062725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060039770A KR101273630B1 (ko) | 2006-05-03 | 2006-05-03 | 횡전계 방식 액정표시장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101273630B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8760610B2 (en) | 2007-11-14 | 2014-06-24 | Samsung Display Co., Ltd. | Array substrate and display panel having the same |
| US11175545B2 (en) | 2013-12-09 | 2021-11-16 | Samsung Display Co., Ltd. | Liquid crystal display |
| CN114578608A (zh) * | 2022-03-30 | 2022-06-03 | 北京京东方显示技术有限公司 | 显示基板、显示面板 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100899625B1 (ko) * | 2002-08-07 | 2009-05-27 | 엘지디스플레이 주식회사 | 횡전계모드 액정표시소자 |
| KR100919185B1 (ko) * | 2002-08-21 | 2009-09-29 | 엘지디스플레이 주식회사 | 횡전계모드 액정표시소자 |
| KR100760937B1 (ko) * | 2002-11-30 | 2007-09-21 | 엘지.필립스 엘시디 주식회사 | 횡전계방식의 액정표시장치 및 그 제조방법 |
| KR20050054544A (ko) * | 2003-12-05 | 2005-06-10 | 엘지.필립스 엘시디 주식회사 | 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법 |
-
2006
- 2006-05-03 KR KR1020060039770A patent/KR101273630B1/ko active IP Right Grant
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8760610B2 (en) | 2007-11-14 | 2014-06-24 | Samsung Display Co., Ltd. | Array substrate and display panel having the same |
| US11175545B2 (en) | 2013-12-09 | 2021-11-16 | Samsung Display Co., Ltd. | Liquid crystal display |
| CN114578608A (zh) * | 2022-03-30 | 2022-06-03 | 北京京东方显示技术有限公司 | 显示基板、显示面板 |
| CN114578608B (zh) * | 2022-03-30 | 2024-05-14 | 北京京东方显示技术有限公司 | 显示基板、显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101273630B1 (ko) | 2013-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100499371B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR101225440B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR101107246B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101121620B1 (ko) | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100904270B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR100682358B1 (ko) | 액정 표시 패널 및 제조 방법 | |
| KR102012854B1 (ko) | 액정표시장치용 어레이기판 및 그 제조방법 | |
| KR100892087B1 (ko) | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 | |
| KR101139522B1 (ko) | 반투과형 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101107245B1 (ko) | 수평 전계 박막 트랜지스터 기판 및 그 제조 방법 | |
| US7416926B2 (en) | Liquid crystal display device and method for fabricating the same | |
| US9316875B2 (en) | Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same | |
| KR20070070806A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100870522B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR101066492B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101273630B1 (ko) | 횡전계 방식 액정표시장치 및 그 제조방법 | |
| KR101799032B1 (ko) | 액정표시장치의 어레이 기판 및 그의 제조방법 | |
| KR100968341B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR101245225B1 (ko) | 박막트랜지스터 기판 및 그 제조 방법 | |
| KR101202033B1 (ko) | 액정 표시장치 및 그 제조 방법 | |
| KR101390816B1 (ko) | 횡전계 방식 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR101630323B1 (ko) | 액정 표시 장치의 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20080054629A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
| KR101231842B1 (ko) | 박막 트랜지스터 기판 및 그 제조방법 | |
| KR101490774B1 (ko) | 에프에프에스 모드 액정표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160530 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180515 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20190515 Year of fee payment: 7 |