KR20070101277A - 향상된 신뢰도 및 성능을 갖는 멀티 비트 셀 플래시 메모리관리 방법 - Google Patents
향상된 신뢰도 및 성능을 갖는 멀티 비트 셀 플래시 메모리관리 방법 Download PDFInfo
- Publication number
- KR20070101277A KR20070101277A KR1020077016394A KR20077016394A KR20070101277A KR 20070101277 A KR20070101277 A KR 20070101277A KR 1020077016394 A KR1020077016394 A KR 1020077016394A KR 20077016394 A KR20077016394 A KR 20077016394A KR 20070101277 A KR20070101277 A KR 20070101277A
- Authority
- KR
- South Korea
- Prior art keywords
- cell
- bits
- data
- bit
- storing
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/5641—Multilevel memory having cells with different number of storage levels
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
Description
Claims (30)
- 데이터 저장 방법에 있어서,(a) 각각 복수의 데이터 비트를 저장할 수 있는 복수의 메모리 셀을 포함하는 플래시 메모리 디바이스를 제공하는 단계;(b) 적어도 하나의 페이지에 할당되고 셀당 M 비트를 저장하도록 사용된 적어도 하나의 메모리 셀에 제1 데이터 비트를 저장하는 단계; 및(c) 적어도 하나의 페이지에 할당되고 셀당 N 비트를 저장하도록 사용된 적어도 하나의 다른 메모리 셀에 제2 데이터 비트를 저장하는 단계;를 포함하고,상기 제1 데이터 비트를 저장하는 단계 및 제2 데이터 비트를 저장하는 단계시에, 상기 적어도 하나의 페이지는 셀당 M 비트를 가진 상기 메모리 셀의 적어도 하나 및 셀당 N 비트를 가진 상기 다른 메모리 셀의 적어도 하나를 동시에 사용하고, N은 M보다 작은 것을 특징으로 하는 데이터 저장 방법.
- 제1항에 있어서, 상기 제1 데이터 비트는 유저 데이터 비트인 것을 특징으로 하는 데이터 저장 방법.
- 제1항에 있어서, 상기 제2 데이터 비트는 제어 데이터 비트인 것을 특징으로 하는 데이터 저장 방법.
- 제1항에 있어서, N은 1 및 2로 구성된 정수의 그룹으로부터 선택되는 것을 특징으로 하는 데이터 저장 방법.
- 제1항에 있어서, N은 1이고, M은 2,3 및 4로 구성된 정수의 그룹으로부터 선택된 정수인 것을 특징으로 하는 데이터 저장 방법.
- 제1항에 있어서, N은 2이고, M은 3 및 4로 구성된 정수의 그룹으로부터 선택된 정수인 것을 특징으로 하는 데이터 저장 방법.
- 제1항에 있어서, 상기 제1 데이터 비트를 저장하는 단계 및 상기 제2 데이터 비트를 저장하는 단계는 단일 기록 동작으로 실행되는 것을 특징으로 하는 데이터 저장 방법.
- 제1항에 있어서,(d) 단일 판독 동작으로 상기 적어도 하나의 메모리 셀 및 상기 적어도 하나의 다른 메모리 셀을 판독하는 단계를 더 포함하고, 상기 판독하는 단계는 상기 제1 데이터 비트중 적어도 하나 및 상기 제2 데이터 비트중 적어도 하나를 판독하는 것을 특징으로 하는 데이터 저장 방법.
- 제1항에 있어서,(d) 상기 적어도 하나의 다른 메모리를 단일 판독 동작으로 판독하는 단계를 더 포함하고, 상기 판독하는 단계는 상기 제2 데이터 비트중 적어도 하나를 판독하는 것을 특징으로 하는 데이터 저장 방법.
- 제1항에 있어서, 상기 적어도 하나의 다른 메모리 셀은 최대 전압의 유용한 전압 상태를 사용하는 것을 특징으로 하는 데이터 저장 방법.
- 제1항에 있어서, 상기 적어도 하나의 다른 메모리 셀은 상기 적어도 하나의 메모리 셀에 의해 사용된 최대 전압의 전압 상태 이외의 유용한 전압 상태를 사용하는 것을 특징으로 하는 데이터 저장 방법.
- 제1항에 있어서, 상기 적어도 하나의 다른 메모리 셀은 제2 최대 전압의 유용한 전압 상태를 사용하는 것을 특징으로 하는 데이터 저장 방법.
- 제1항에 있어서, 상기 플래시 메모리 디바이스는 NAND 플래시 메모리 디바이스인 것을 특징으로 하는 데이터 저장 방법.
- 저장된 데이터 판독 방법에 있어서,(a) 각각 M 데이터 비트를 저장할 수 있는 복수의 메모리 셀을 포함하는 플래시 메모리 디바이스를 제공하는 단계; 및(b) 페이지의 상기 메모리 셀의 각각으로부터 각각 단일 비트를 단일 커맨드로 판독하는 단계;를 포함하고,M은 1보다 큰 정수이고, 상기 메모리 셀중 하나로부터 판독된 상기 단일 비트는 M보다 작은 비트가 상기 하나의 메모리 셀에 저장될 때만 유효한 것을 특징으로 하는 저장된 데이터 판독 방법.
- 저장된 데이터 판독 방법에 있어서,(a) 각각 M 데이터 비트를 저장할 수 있는 복수의 메모리 셀을 포함하는 플래시 메모리 디바이스를 제공하는 단계; 및(b) 상기 메모리 셀의 그룹을 판독하기 위해 판독 커맨드를 제공하는 단계;를 포함하고,M은 1보다 큰 정수이고, 상기 판독 커맨드는 상기 그룹의 상기 메모리 셀에 단일 전압 비교를 행하는 것을 특징으로 하는 저장된 데이터 판독 방법.
- 제14항에 있어서, M은 2,3 및 4로 구성된 그룹으로부터 선택된 정수인 것을 특징으로 하는 저장된 데이터 판독 방법.
- 플래시 메모리 디바이스에 있어서,(a) 각각 복수의 데이터 비트를 저장할 수 있는 복수의 메모리 셀; 및(b) 셀당 M 비트를 저장하는 적어도 하나의 메모리 셀에 제1 데이터 비트를 저장하고, 셀당 N 비트를 저장하는 적어도 하나의 다른 메모리 셀에 제2 데이터 비트를 저장하는 컨트롤러;를 포함하고, 상기 적어도 하나의 메모리 셀은 적어도 하나의 페이지에 할당되고, 상기 적어도 하나의 다른 셀은 상기 적어도 하나의 페이지에 할당되고, 상기 적어도 하나의 페이지는 셀당 M 비트를 가진 상기 메모리 셀의 적어도 하나 및 셀당 N 비트를 가진 상기 다른 메모리 셀의 적어도 하나를 동시에 사용하고, N은 M보다 작은 것을 특징으로 하는 플래시 메모리 디바이스.
- 제17항에 있어서, 상기 제1 데이터 비트는 유저 데이터 비트인 것을 특징으로 하는 플래시 메모리 디바이스.
- 제17항에 있어서, 상기 제2 데이터 비트는 제어 데이터 비트인 것을 특징으로 하는 플래시 메모리 디바이스.
- 제17항에 있어서, N은 1 및 2로 구성된 정수의 그룹으로부터 선택되는 것을 특징으로 하는 플래시 메모리 디바이스.
- 제17항에 있어서, N은 1이고, M은 2, 3 및 4로 구성된 그룹으로부터 선택된 정수인 것을 특징으로 하는 플래시 메모리 디바이스.
- 제17항에 있어서, N은 2이고, M은 3 및 4로 구성된 정수의 그룹으로부터 선 택된 정수인 것을 특징으로 하는 플래시 메모리 디바이스.
- 제17항에 있어서, 상기 컨트롤러는 상기 제1 데이터 비트의 적어도 하나 및 상기 제2 데이터 비트의 적어도 하나를 단일 기록 동작으로 저장하는 것을 특징으로 하는 플래시 메모리 디바이스.
- 제17항에 있어서, 상기 컨트롤러는 상기 제2 데이터 비트중 적어도 하나를 단일 판독 동작으로 판독하는 것을 특징으로 하는 플래시 메모리 디바이스.
- 제17항에 있어서, 상기 컨트롤러는 최대 전압의 유용한 전압을 사용하여 상기 제2 데이터 비트중 적어도 하나는 저장하는 것을 특징으로 하는 플래시 메모리 디바이스.
- 제17항에 있어서, 상기 적어도 하나의 다른 메모리 셀은 상기 적어도 하나의 메모리 셀에 의해 사용된 최대 전압의 전압 상태 이외의 유용한 전압 상태를 사용하는 것을 특징으로 하는 플래시 메모리 디바이스.
- 플래시 메모리 디바이스에 있어서,(a) 각각 M 데이터 비트를 저장할 수 있는 복수의 메모리 셀; 및(b) 페이지의 상기 메모리 셀중 하나로부터 각각 단일 비트를 단일 커맨드로 판독하기 위한 메커니즘;을 포함하고,M은 1보다 큰 정수이고, 상기 메모리 셀중 하나로부터 판독된 상기 단일 비트는 M보다 작은 비트가 상기 하나의 메모리 셀에 저장된 때만 유효한 것을 특징으로 하는 플래시 메모리 디바이스.
- 제27항에 있어서, M은 2, 3 및 4로 구성된 그룹으로부터 선택된 정수인 것을 특징으로 하는 플래시 메모리 디바이스.
- 플래시 메모리 디바이스에 있어서,(a) 각각 M 데이터 비트를 저장할 수 있는 복수의 메모리 셀; 및(b) 상기 메모리 셀의 그룹을 판독하기 위한 판독 커맨드를 제공하기 위한 메커니즘;을 포함하고,상기 판독 커맨드는 상기 그룹의 상기 메모리 셀에 단일 전압 비교를 행하는 것을 특징으로 하는 플래시 메모리 디바이스.
- 제29항에 있어서, M은 2, 3 및 4로 구성된 그룹으로부터 선택된 정수인 것을 특징으로 하는 플래시 메모리 디바이스.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US64205505P | 2005-01-10 | 2005-01-10 | |
US60/642,055 | 2005-01-10 | ||
US11/090,177 US7308525B2 (en) | 2005-01-10 | 2005-03-28 | Method of managing a multi-bit cell flash memory with improved reliablility and performance |
US11/090,177 | 2005-03-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070101277A true KR20070101277A (ko) | 2007-10-16 |
KR100912612B1 KR100912612B1 (ko) | 2009-08-17 |
Family
ID=36647862
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020077016394A KR100912612B1 (ko) | 2005-01-10 | 2006-01-03 | 향상된 신뢰도 및 성능을 갖는 멀티 비트 셀 플래시 메모리관리 방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7308525B2 (ko) |
KR (1) | KR100912612B1 (ko) |
WO (1) | WO2006072945A2 (ko) |
Families Citing this family (99)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101194238B (zh) * | 2005-06-24 | 2010-05-19 | 松下电器产业株式会社 | 存储器控制器、非易失性存储装置、非易失性存储系统及数据写入方法 |
JP4575288B2 (ja) * | 2005-12-05 | 2010-11-04 | 株式会社東芝 | 記憶媒体、記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラム |
WO2007132456A2 (en) | 2006-05-12 | 2007-11-22 | Anobit Technologies Ltd. | Memory device with adaptive capacity |
WO2007132452A2 (en) | 2006-05-12 | 2007-11-22 | Anobit Technologies | Reducing programming error in memory devices |
WO2007132457A2 (en) | 2006-05-12 | 2007-11-22 | Anobit Technologies Ltd. | Combined distortion estimation and error correction coding for memory devices |
WO2007132453A2 (en) | 2006-05-12 | 2007-11-22 | Anobit Technologies Ltd. | Distortion estimation and cancellation in memory devices |
US7518914B2 (en) * | 2006-08-07 | 2009-04-14 | Micron Technology, Inc. | Non-volatile memory device with both single and multiple level cells |
US8060806B2 (en) | 2006-08-27 | 2011-11-15 | Anobit Technologies Ltd. | Estimation of non-linear distortion in memory devices |
CN101601094B (zh) | 2006-10-30 | 2013-03-27 | 苹果公司 | 使用多个门限读取存储单元的方法 |
WO2008053472A2 (en) | 2006-10-30 | 2008-05-08 | Anobit Technologies Ltd. | Reading memory cells using multiple thresholds |
US7924648B2 (en) | 2006-11-28 | 2011-04-12 | Anobit Technologies Ltd. | Memory power and performance management |
US8151163B2 (en) | 2006-12-03 | 2012-04-03 | Anobit Technologies Ltd. | Automatic defect management in memory devices |
US7900102B2 (en) | 2006-12-17 | 2011-03-01 | Anobit Technologies Ltd. | High-speed programming of memory devices |
JP4563992B2 (ja) * | 2006-12-26 | 2010-10-20 | 株式会社京都ソフトウェアリサーチ | 多値フラッシュメモリおよび多値フラッシュメモリへのデータ書き込み方法 |
US20080158986A1 (en) * | 2006-12-29 | 2008-07-03 | Daniel Elmhurst | Flash memory and associated methods |
US8391061B2 (en) * | 2006-12-29 | 2013-03-05 | Intel Corporation | Flash memory and associated methods |
KR100850515B1 (ko) * | 2007-01-24 | 2008-08-05 | 삼성전자주식회사 | 멀티레벨 셀 플래시 메모리를 갖는 메모리 시스템 및그것의 프로그램 방법 |
US7751240B2 (en) * | 2007-01-24 | 2010-07-06 | Anobit Technologies Ltd. | Memory device with negative thresholds |
US8151166B2 (en) | 2007-01-24 | 2012-04-03 | Anobit Technologies Ltd. | Reduction of back pattern dependency effects in memory devices |
US7646636B2 (en) | 2007-02-16 | 2010-01-12 | Mosaid Technologies Incorporated | Non-volatile memory with dynamic multi-mode operation |
US8369141B2 (en) | 2007-03-12 | 2013-02-05 | Apple Inc. | Adaptive estimation of memory cell read thresholds |
US8001320B2 (en) | 2007-04-22 | 2011-08-16 | Anobit Technologies Ltd. | Command interface for memory devices |
US8234545B2 (en) | 2007-05-12 | 2012-07-31 | Apple Inc. | Data storage with incremental redundancy |
US8429493B2 (en) | 2007-05-12 | 2013-04-23 | Apple Inc. | Memory device with internal signap processing unit |
US7779217B2 (en) | 2007-05-21 | 2010-08-17 | Sandisk Il Ltd. | Systems for optimizing page selection in flash-memory devices |
US7925936B1 (en) | 2007-07-13 | 2011-04-12 | Anobit Technologies Ltd. | Memory device with non-uniform programming levels |
US8259497B2 (en) | 2007-08-06 | 2012-09-04 | Apple Inc. | Programming schemes for multi-level analog memory cells |
US8174905B2 (en) | 2007-09-19 | 2012-05-08 | Anobit Technologies Ltd. | Programming orders for reducing distortion in arrays of multi-level analog memory cells |
US7545673B2 (en) * | 2007-09-25 | 2009-06-09 | Sandisk Il Ltd. | Using MLC flash as SLC by writing dummy data |
US7773413B2 (en) | 2007-10-08 | 2010-08-10 | Anobit Technologies Ltd. | Reliable data storage in analog memory cells in the presence of temperature variations |
US8165621B2 (en) * | 2007-10-10 | 2012-04-24 | Unity Semiconductor Corporation | Memory emulation in a cellular telephone |
US8000141B1 (en) | 2007-10-19 | 2011-08-16 | Anobit Technologies Ltd. | Compensation for voltage drifts in analog memory cells |
US8068360B2 (en) | 2007-10-19 | 2011-11-29 | Anobit Technologies Ltd. | Reading analog memory cells using built-in multi-threshold commands |
US8527819B2 (en) | 2007-10-19 | 2013-09-03 | Apple Inc. | Data storage in analog memory cell arrays having erase failures |
KR101509836B1 (ko) | 2007-11-13 | 2015-04-06 | 애플 인크. | 멀티 유닛 메모리 디바이스에서의 메모리 유닛의 최적화된 선택 |
US8225181B2 (en) | 2007-11-30 | 2012-07-17 | Apple Inc. | Efficient re-read operations from memory devices |
US8209588B2 (en) | 2007-12-12 | 2012-06-26 | Anobit Technologies Ltd. | Efficient interference cancellation in analog memory cell arrays |
US8456905B2 (en) | 2007-12-16 | 2013-06-04 | Apple Inc. | Efficient data storage in multi-plane memory devices |
KR101406279B1 (ko) * | 2007-12-20 | 2014-06-13 | 삼성전자주식회사 | 반도체 메모리 장치 및 그것의 읽기 페일 분석 방법 |
US8085586B2 (en) | 2007-12-27 | 2011-12-27 | Anobit Technologies Ltd. | Wear level estimation in analog memory cells |
US8156398B2 (en) | 2008-02-05 | 2012-04-10 | Anobit Technologies Ltd. | Parameter estimation based on error correction code parity check equations |
US7924587B2 (en) | 2008-02-21 | 2011-04-12 | Anobit Technologies Ltd. | Programming of analog memory cells using a single programming pulse per state transition |
US7864573B2 (en) | 2008-02-24 | 2011-01-04 | Anobit Technologies Ltd. | Programming analog memory cells for reduced variance after retention |
US8230300B2 (en) | 2008-03-07 | 2012-07-24 | Apple Inc. | Efficient readout from analog memory cells using data compression |
US8400858B2 (en) | 2008-03-18 | 2013-03-19 | Apple Inc. | Memory device with reduced sense time readout |
US8059457B2 (en) | 2008-03-18 | 2011-11-15 | Anobit Technologies Ltd. | Memory device with multiple-accuracy read commands |
US7729166B2 (en) * | 2008-07-02 | 2010-06-01 | Mosaid Technologies Incorporated | Multiple-bit per cell (MBC) non-volatile memory apparatus and system having polarity control and method of programming same |
US7924613B1 (en) | 2008-08-05 | 2011-04-12 | Anobit Technologies Ltd. | Data storage in analog memory cells with protection against programming interruption |
US7995388B1 (en) | 2008-08-05 | 2011-08-09 | Anobit Technologies Ltd. | Data storage using modified voltages |
US8169825B1 (en) | 2008-09-02 | 2012-05-01 | Anobit Technologies Ltd. | Reliable data storage in analog memory cells subjected to long retention periods |
US8949684B1 (en) | 2008-09-02 | 2015-02-03 | Apple Inc. | Segmented data storage |
US8482978B1 (en) | 2008-09-14 | 2013-07-09 | Apple Inc. | Estimation of memory cell read thresholds by sampling inside programming level distribution intervals |
US8000135B1 (en) | 2008-09-14 | 2011-08-16 | Anobit Technologies Ltd. | Estimation of memory cell read thresholds by sampling inside programming level distribution intervals |
US8239734B1 (en) | 2008-10-15 | 2012-08-07 | Apple Inc. | Efficient data storage in storage device arrays |
US8713330B1 (en) | 2008-10-30 | 2014-04-29 | Apple Inc. | Data scrambling in memory devices |
US8208304B2 (en) | 2008-11-16 | 2012-06-26 | Anobit Technologies Ltd. | Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N |
DE102008057681B3 (de) * | 2008-11-17 | 2009-12-10 | Giesecke & Devrient Gmbh | Verfahren zum sicheren Speichern von Daten in einem Speicher eines tragbaren Datenträgers |
US8332577B2 (en) * | 2008-12-10 | 2012-12-11 | Sandisk Technologies Inc. | Program control of a non-volatile memory |
US8248831B2 (en) | 2008-12-31 | 2012-08-21 | Apple Inc. | Rejuvenation of analog memory cells |
US8397131B1 (en) | 2008-12-31 | 2013-03-12 | Apple Inc. | Efficient readout schemes for analog memory cell devices |
TWI397071B (zh) * | 2008-12-31 | 2013-05-21 | A Data Technology Co Ltd | 記憶體儲存裝置及其控制方法 |
US8924661B1 (en) | 2009-01-18 | 2014-12-30 | Apple Inc. | Memory system including a controller and processors associated with memory devices |
US8228701B2 (en) | 2009-03-01 | 2012-07-24 | Apple Inc. | Selective activation of programming schemes in analog memory cell arrays |
US8259506B1 (en) | 2009-03-25 | 2012-09-04 | Apple Inc. | Database of memory read thresholds |
US8832354B2 (en) | 2009-03-25 | 2014-09-09 | Apple Inc. | Use of host system resources by memory controller |
US8238157B1 (en) | 2009-04-12 | 2012-08-07 | Apple Inc. | Selective re-programming of analog memory cells |
US8479080B1 (en) | 2009-07-12 | 2013-07-02 | Apple Inc. | Adaptive over-provisioning in memory systems |
US8495465B1 (en) | 2009-10-15 | 2013-07-23 | Apple Inc. | Error correction coding over multiple memory pages |
US8677054B1 (en) | 2009-12-16 | 2014-03-18 | Apple Inc. | Memory management schemes for non-volatile memory devices |
US8402203B2 (en) * | 2009-12-31 | 2013-03-19 | Seagate Technology Llc | Systems and methods for storing data in a multi-level cell solid state storage device |
US8694814B1 (en) | 2010-01-10 | 2014-04-08 | Apple Inc. | Reuse of host hibernation storage space by memory controller |
US8677203B1 (en) | 2010-01-11 | 2014-03-18 | Apple Inc. | Redundant data storage schemes for multi-die memory systems |
US8694853B1 (en) | 2010-05-04 | 2014-04-08 | Apple Inc. | Read commands for reading interfering memory cells |
US8572423B1 (en) | 2010-06-22 | 2013-10-29 | Apple Inc. | Reducing peak current in memory systems |
US8595591B1 (en) | 2010-07-11 | 2013-11-26 | Apple Inc. | Interference-aware assignment of programming levels in analog memory cells |
US9104580B1 (en) | 2010-07-27 | 2015-08-11 | Apple Inc. | Cache memory for hybrid disk drives |
US8767459B1 (en) | 2010-07-31 | 2014-07-01 | Apple Inc. | Data storage in analog memory cells across word lines using a non-integer number of bits per cell |
US8856475B1 (en) | 2010-08-01 | 2014-10-07 | Apple Inc. | Efficient selection of memory blocks for compaction |
US8694854B1 (en) | 2010-08-17 | 2014-04-08 | Apple Inc. | Read threshold setting based on soft readout statistics |
US9021181B1 (en) | 2010-09-27 | 2015-04-28 | Apple Inc. | Memory management for unifying memory cell conditions by using maximum time intervals |
US8874935B2 (en) * | 2011-08-30 | 2014-10-28 | Microsoft Corporation | Sector map-based rapid data encryption policy compliance |
US9588883B2 (en) * | 2011-09-23 | 2017-03-07 | Conversant Intellectual Property Management Inc. | Flash memory system |
US8995184B2 (en) | 2012-12-06 | 2015-03-31 | Sandisk Technologies Inc. | Adaptive operation of multi level cell memory |
US20140344570A1 (en) | 2013-05-20 | 2014-11-20 | Microsoft Corporation | Data Protection For Organizations On Computing Devices |
US9361220B2 (en) | 2013-09-17 | 2016-06-07 | Sandisk Technologies Inc. | Apparatus and method of using dummy data while storing data at a multi-bit storage element |
US9406385B2 (en) | 2013-09-17 | 2016-08-02 | Sandisk Technologies Llc | Apparatus and method of storing data at a multi-bit storage element |
US10615967B2 (en) | 2014-03-20 | 2020-04-07 | Microsoft Technology Licensing, Llc | Rapid data protection for storage devices |
US9825945B2 (en) | 2014-09-09 | 2017-11-21 | Microsoft Technology Licensing, Llc | Preserving data protection with policy |
US9853812B2 (en) | 2014-09-17 | 2017-12-26 | Microsoft Technology Licensing, Llc | Secure key management for roaming protected content |
US9900295B2 (en) | 2014-11-05 | 2018-02-20 | Microsoft Technology Licensing, Llc | Roaming content wipe actions across devices |
US9679652B2 (en) * | 2015-05-04 | 2017-06-13 | Phison Electronics Corp. | Threshold based multi-level cell programming for reliability improvement |
US9853820B2 (en) | 2015-06-30 | 2017-12-26 | Microsoft Technology Licensing, Llc | Intelligent deletion of revoked data |
US10096355B2 (en) | 2015-09-01 | 2018-10-09 | Sandisk Technologies Llc | Dynamic management of programming states to improve endurance |
US9900325B2 (en) | 2015-10-09 | 2018-02-20 | Microsoft Technology Licensing, Llc | Passive encryption of organization data |
US9418731B1 (en) * | 2015-11-06 | 2016-08-16 | Phison Electronics Corp. | Memory management method, memory storage device and memory control circuit unit |
JP2018160056A (ja) * | 2017-03-22 | 2018-10-11 | 東芝メモリ株式会社 | メモリコントローラ、メモリシステムおよび制御方法 |
KR102261816B1 (ko) | 2017-12-05 | 2021-06-07 | 삼성전자주식회사 | 데이터 신뢰성을 향상한 불휘발성 메모리 장치 및 그 동작방법 |
US11556416B2 (en) | 2021-05-05 | 2023-01-17 | Apple Inc. | Controlling memory readout reliability and throughput by adjusting distance between read thresholds |
US11847342B2 (en) | 2021-07-28 | 2023-12-19 | Apple Inc. | Efficient transfer of hard data and confidence levels in reading a nonvolatile memory |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5043940A (en) | 1988-06-08 | 1991-08-27 | Eliyahou Harari | Flash EEPROM memory systems having multistate storage cells |
US5268870A (en) | 1988-06-08 | 1993-12-07 | Eliyahou Harari | Flash EEPROM system and intelligent programming and erasing methods therefor |
DE4244462A1 (de) * | 1992-12-24 | 1994-06-30 | Equicon Software Gmbh Jena | Verfahren zur Generierung von ebenen technischen Kurven oder Konturen |
US5404485A (en) | 1993-03-08 | 1995-04-04 | M-Systems Flash Disk Pioneers Ltd. | Flash file system |
US5515317A (en) * | 1994-06-02 | 1996-05-07 | Intel Corporation | Addressing modes for a dynamic single bit per cell to multiple bit per cell memory |
US5541886A (en) * | 1994-12-27 | 1996-07-30 | Intel Corporation | Method and apparatus for storing control information in multi-bit non-volatile memory arrays |
US5802553A (en) * | 1995-12-19 | 1998-09-01 | Intel Corporation | File system configured to support variable density storage and data compression within a nonvolatile memory |
US5930167A (en) * | 1997-07-30 | 1999-07-27 | Sandisk Corporation | Multi-state non-volatile flash memory capable of being its own two state write cache |
US5937425A (en) | 1997-10-16 | 1999-08-10 | M-Systems Flash Disk Pioneers Ltd. | Flash file system optimized for page-mode flash technologies |
KR100332950B1 (ko) * | 1998-04-10 | 2002-08-21 | 삼성전자 주식회사 | 단일비트동작모드와다중비트동작모드를갖는불휘발성반도체메모리장치및그것의기입/독출방법 |
JP4282197B2 (ja) * | 2000-01-24 | 2009-06-17 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
US6426893B1 (en) | 2000-02-17 | 2002-07-30 | Sandisk Corporation | Flash eeprom system with simultaneous multiple data sector programming and storage of physical block characteristics in other designated blocks |
JP3631463B2 (ja) | 2001-12-27 | 2005-03-23 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US6522580B2 (en) | 2001-06-27 | 2003-02-18 | Sandisk Corporation | Operating techniques for reducing effects of coupling between storage elements of a non-volatile memory operated in multiple data states |
US6717847B2 (en) * | 2001-09-17 | 2004-04-06 | Sandisk Corporation | Selective operation of a multi-state non-volatile memory system in a binary mode |
US6456528B1 (en) | 2001-09-17 | 2002-09-24 | Sandisk Corporation | Selective operation of a multi-state non-volatile memory system in a binary mode |
US6678785B2 (en) | 2001-09-28 | 2004-01-13 | M-Systems Flash Disk Pioneers Ltd. | Flash management system using only sequential write |
US6977847B2 (en) | 2001-11-23 | 2005-12-20 | M-Systems Flash Disk Pioneers Ltd. | Detecting partially erased units in flash devices |
US6807106B2 (en) * | 2001-12-14 | 2004-10-19 | Sandisk Corporation | Hybrid density memory card |
US7882502B2 (en) * | 2004-05-25 | 2011-02-01 | Sap Ag | Single file update |
-
2005
- 2005-03-28 US US11/090,177 patent/US7308525B2/en active Active
-
2006
- 2006-01-03 WO PCT/IL2006/000012 patent/WO2006072945A2/en not_active Application Discontinuation
- 2006-01-03 KR KR1020077016394A patent/KR100912612B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR100912612B1 (ko) | 2009-08-17 |
WO2006072945A3 (en) | 2007-01-25 |
US20060155919A1 (en) | 2006-07-13 |
US7308525B2 (en) | 2007-12-11 |
WO2006072945A2 (en) | 2006-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100912612B1 (ko) | 향상된 신뢰도 및 성능을 갖는 멀티 비트 셀 플래시 메모리관리 방법 | |
US11967369B2 (en) | Lifetime mixed level non-volatile memory system | |
US9405679B2 (en) | Determining a location of a memory device in a solid state device | |
KR101556779B1 (ko) | 저장 장치의 액세스 방법 | |
KR101456474B1 (ko) | 플래시 메모리에서 오류를 방지하는 방법 | |
US7366013B2 (en) | Single level cell programming in a multiple level cell non-volatile memory device | |
KR100946286B1 (ko) | 플래시 파일 시스템에서 가상-물리 주소 변환 방법 및 시스템 | |
JP2019168937A (ja) | メモリシステム、制御方法及びコントローラ | |
JP5497754B2 (ja) | アドホックフラッシュメモリ基準セル | |
JP2004240572A (ja) | 不揮発性半導体メモリ | |
JP2018190483A (ja) | 低キュー深度環境における、nレベルのnand型フラッシュセルのプログラミング | |
US9123443B2 (en) | Memory device, memory management device, and memory management method | |
CN109727627B (zh) | 组读取刷新 | |
US10055267B2 (en) | Block management scheme to handle cluster failures in non-volatile memory | |
US8995183B2 (en) | Data retention in nonvolatile memory with multiple data storage formats | |
KR20120052216A (ko) | 위성 파일 시스템을 구비한 멀티-뱅크 비휘발성 메모리 시스템 | |
KR19980087209A (ko) | 반도체메모리 및 정보기억장치 | |
KR101070511B1 (ko) | Ssd 컨트롤러 및 ssd 컨트롤러의 동작 방법 | |
KR101027687B1 (ko) | 라이트 동작을 제어하는 반도체 스토리지 시스템 및 그 제어 방법 | |
US11967370B1 (en) | Lifetime mixed level non-volatile memory system | |
KR20210100790A (ko) | 스토리지 장치 및 스토리지 장치의 동작 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120727 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20130723 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20140721 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20150716 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20160720 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20170719 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20180718 Year of fee payment: 10 |