KR20070098040A - 센스앰프 회로 및 그의 구동 방법 - Google Patents

센스앰프 회로 및 그의 구동 방법 Download PDF

Info

Publication number
KR20070098040A
KR20070098040A KR1020060029185A KR20060029185A KR20070098040A KR 20070098040 A KR20070098040 A KR 20070098040A KR 1020060029185 A KR1020060029185 A KR 1020060029185A KR 20060029185 A KR20060029185 A KR 20060029185A KR 20070098040 A KR20070098040 A KR 20070098040A
Authority
KR
South Korea
Prior art keywords
voltage
pull
sense amplifier
control signal
drive voltage
Prior art date
Application number
KR1020060029185A
Other languages
English (en)
Inventor
원형식
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060029185A priority Critical patent/KR20070098040A/ko
Publication of KR20070098040A publication Critical patent/KR20070098040A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 센스앰프에 관한 것으로, 특히 풀업과 풀다운을 수행하여 센싱 및 증폭을 수행하는 센스앰프에 있어서, 상기 풀업을 위하여 다운 드라이브를 적용한 센스앰프에 관한 것으로, 비트라인 쌍 사이에 연결되고 풀업용 구동 라인과 풀다운용 구동 라인으로부터 각각 풀업과 풀다운용 전압을 인가받아서 비트라인 쌍에 대한 센싱 및 증폭을 수행하는 센스 앰프와, 센스 앰프에 풀업을 위한 전압으로 다운 드라이브 전압과 그보다 높은 레벨의 제 1 전압을 순차적으로 제공하며, 풀다운을 위한 제 2 전압을 제공하는 센스 앰프 구동부와, 다운 드라이브 전압과 상기 제 1 전압을 순차적으로 센스 앰프에 제공하기 위한 제 1 및 제 2 풀업 제어신호를 센스 앰프 구동부에 제공하며, 제 2 전압을 센스 앰프에 제공하기 위한 풀다운 제어신호를 센스 앰프 구동부에 제공하는 제어신호 발생부 및 소정 전압을 이용하여 다운 드라이브 전압을 발생하여 센스 앰프 구동부로 제공하는 다운 드라이브 전압 제공 수단을 구비함을 특징으로 한다.

Description

센스앰프 회로 및 그의 구동 방법{Sense Amplifier circuit and Drive method thereof}
도 1은 종래의 센스앰프 회로도.
도 2는 도 1의 센스앰프 동작 파형도.
도 3은 본 발명의 실시예에 따른 센스앰프 회로도.
도 4는 도 3의 센스앰프 동작 파형도.
본 발명은 센스앰프에 관한 것으로, 특히 풀업과 풀다운을 수행하여 센싱 및 증폭을 수행하는 센스앰프에 있어서, 상기 풀업을 위하여 다운 드라이브를 적용한 센스앰프에 관한 것이다.
기본적인 디램(DRAM) 셀은 하나의 트랜지스터와 하나의 캐패시터를 포함한다. 이러한 디램 셀은 읽기, 쓰기 및 리프레시(Refresh) 때 워드라인이 활성화되고, 셀 캐패시터의 데이터는 센스앰프에 의해 증폭된다. 이때 비트라인은 워드라인이 활성화되기 전에 프리차지(Precharge) 및 이퀼라이징(Equalizing)된다.
도 1은 종래의 센스앰프 회로이다.
도 1과 같이 센스앰프 회로는, 비트라인(BL)과 비트바라인(BLB)에 실린 데이터를 증폭하는 센스 앰프(10)와, 오버 드라이브 전압(VPP) 또는 내부 전압(VCORE) 및 접지 전압(VSS)을 선택적으로 인가하는 센스앰프 구동부(20)와, 센스앰프 구동부(20)를 제어하기 위한 제1, 제2 풀업 제어신호 및 풀다운 제어신호(SAP1, SAP2, SAN)를 발생하는 제어신호 발생부(30)를 포함하여 구성된다.
여기서 센스앰프(10)는 전형적인 래치형 센스앰프로써 PMOS 구동라인(CSP)과 NMOS 구동라인(CSN) 사이에 구성된다.
도 2의 센스앰프 동작 파형도를 참조하여 도 1의 회로 동작을 살펴보면, 워드라인(WL)이 활성화되면, 센스앰프(10)의 PMOS 구동라인(CSP)은 제1, 제2 풀업 제어신호(SAP1, SAP2)에 의해 순차적으로 공급되는 오버 드라이브 전압(VPP)과 내부 전압(VCORE)을 공급받아 풀업된다.
이와 함께, 센스앰프(10)의 NMOS 구동라인(CSN)이 풀다운 제어신호(SAN)에 의해 접지 전압(VSS)을 공급받아 풀다운된다.
그러면, 센스앰프(10)의 래치 트랜지스터(P1, P2, N1, N2)에 의해 비트라인(BL)과 비트바라인(BLB)에 실린 데이터는 풀업 전압과 풀다운 전압으로 센싱 및 증폭된다.
이후, 프리차지 신호에 의해 워드라인(WL)과 비트라인(BL, BLB)은 풀업 전압(RTO)과 풀다운 전압(SE)의 1/2 전압(VBLP)으로 프리차지된다.
이와 같이, 종래는 비트라인에 실린 전하가 증폭될 때, 증폭을 빠르고 쉽게 하기 위해 센스앰프(10)를 오버 드라이브 전압(VPP)으로 우선 오버 드라이빙시키 고, 그 이후 내부 전압(VCORE)으로 구동시켰다.
이처럼, 센스앰프(10)를 오버 드라이브 시키기 위해 이퀄라이즈 전압(VBLP)의 2배 이상인 고전압(VPP)이 인가되며, 그로 인하여 불필요하게 과다한 전류가 소모되는 문제점이 있었고, 접지 전압(VSS)의 바운싱이 증가되어서 센스앰프(10) 동작의 안전성이 저하되는 문제점이 있었다.
또한, 풀업 전압(RTO) 이하의 다운된 풀업 전압을 센스앰프(10)에 공급하여 동작 특성을 테스트할 수 있는 방법이 없었다.
따라서, 본 발명의 목적은, 풀업을 위하여 다운 드라이브를 적용하여 센스앰프의 동작 속도 및 특성을 테스트할 수 있는 센스앰프 회로를 제공하는 데 있다.
본 발명의 다른 목적은, 상기 테스트를 통해 검출된 최적의 다운 드라이브 전압을 센스앰프의 풀업 구동 전압으로 설정함으로써 동작의 속도와 안정성을 증가시키며 전류 소모를 줄일 수 있는 센스앰프 회로를 제공하는 데 있다.
상기한 바와 같은 목적을 달성하기 위한, 센스앰프 회로는, 비트라인 쌍 사이에 연결되고 풀업용 구동 라인과 풀다운용 구동 라인으로부터 각각 풀업과 풀다운용 전압을 인가받아서 상기 비트라인 쌍에 대한 센싱 및 증폭을 수행하는 센스 앰프; 상기 센스 앰프에 풀업을 위한 전압으로 다운 드라이브 전압과 그보다 높은 레벨의 제 1 전압을 순차적으로 제공하며, 풀다운을 위한 제 2 전압을 제공하는 센스 앰프 구동부; 상기 다운 드라이브 전압과 상기 제 1 전압을 순차적으로 상기 센 스 앰프에 제공하기 위한 제 1 및 제 2 풀업 제어신호를 상기 센스 앰프 구동부에 제공하며, 상기 제 2 전압을 상기 센스 앰프에 제공하기 위한 풀다운 제어신호를 상기 센스 앰프 구동부에 제공하는 제어신호 발생부; 및 소정 전압을 이용하여 상기 다운 드라이브 전압을 발생하여 상기 센스 앰프 구동부로 제공하는 다운 드라이브 전압 제공 수단;을 구비함을 특징으로 한다.
상기 센스앰프 구동부는 상기 다운 드라이브 전압과 상기 풀업 구동라인 사이에 연결되고, 게이트로 인가되는 상기 제 1 풀업 제어신호에 의해 도통되어 상기 다운 드라이브 전압을 상기 풀업 구동라인으로 공급하는 제 1 스위칭 소자와, 상기 제 1 전압과 상기 풀업 구동라인 사이에 연결되고, 게이트로 인가되는 상기 제 2 풀업 제어신호에 의해 도통되어 상기 제 1 전압을 상기 풀업 구동라인으로 공급하는 제 2 스위칭 소자를 포함하는 풀업 드라이버; 및 상기 제 2 전압과 상기 풀다운 구동라인 사이에 연결되고 게이트로 인가되는 상기 풀다운 제어신호에 의해 상기 제 2 전압을 상기 풀다운 구동라인으로 공급하는 제 3 스위칭 소자를 포함하는 풀다운 드라이버;를 구비함을 특징으로 한다.
상기 센스앰프 구동부는, 외부 전원이 입력되는 전원 패드와, 상기 전원 패드로부터 입력되는 상기 외부 전원을 다운 드라이버 전압으로 다운 컨버팅하는 전압 다운 컨버터를 더 구비함을 특징으로 한다.
상기 전압 다운 컨버터는 다수의 전원 레벨 옵션을 포함하고, 최적의 다운 드라이브 전압이 포함되는 어느 하나의 전원 레벨 옵션을 선택하여 상기 외부 전원을 다운 컨버팅하는 것을 특징으로 한다.
상기 전압 다운 컨버터는 최적의 다운 드라이브 전압 레벨로 상기 외부 전원을 다운 컨버팅하는 것을 특징으로 한다.
상기 제어신호 발생부는 상기 제 1 풀업 제어신호를 상기 제 2 풀업 제어신호보다 적어도 앞선 일정 구간동안 활성화시키는 것을 특징으로 한다.
상기 제어신호 발생부는 상기 제 1 및 제 2 풀업 제어신호의 활성화 시점을 프리차지 전까지 상기 풀업으로 증폭하는 비트라인이 내부전압 레벨로 증폭되게 조절되는 것을 특징으로 한다.
상기 다운 드라이브 전압 제공 수단은, 상기 다운 드라이브 전압을 가변적으로 조절하여 상기 센스앰프 구동부로 인가하는 것을 특징으로 한다.
센스앰프 구동 방법은 다운 드라이브 전압 설정부에서 설정된 전압을 센스앰프 구동부로 인가되는 제 1 단계; 제어신호 발생부에서 생성된 제 1 풀업 제어신호에 의해 도통되어 센스앰프의 풀업 구동라인으로 상기 설정된 전압이 공급되는 제 2 단계; 상기 제어신호 발생부에서 생성된 제 2 풀업 제어신호에 의해 도통되어 센스앰프의 상기 풀업 구동라인으로 제 1 전압이 공급되는 제 3 단계; 상기 제어신호 발생부에서 생성된 풀다운 제어신호에 의해 도통되어 센스앰프의 풀다운 구동라인으로 제 2 전압이 공급되는 제 4 단계; 및 상기 풀업 및 풀다운 구동라인으로 인가되는 구동전압에 따른 상기 센스앰프의 동작 특성을 파악하는 제 5 단계;를 포함하는 것을 특징으로 한다.
그리고, 전원 다운 컨버터에서 전원 패드로부터 인가되는 외부 전원을 상기 설정된 전압으로 컨버팅한 다운 드라이브 전압을 상기 센스앰프 구동부로 인가하는 단계를 더 포함하는 것을 특징으로 한다.
상기 다운 드라이브 전압은 상기 제 1 전압보다 낮은 전압임을 특징으로 한다.
상기 제어신호 발생부는 상기 제 1 풀업 제어신호를 상기 제 2 풀업 제어신호보다 적어도 앞선 일정 구간동안 활성화시키는 것을 특징으로 한다.
상기 제어신호 발생부는 상기 제 1 및 제 2 풀업 제어신호의 활성화 시점을 프리차지 전까지 상기 풀업으로 증폭하는 비트라인이 내부전압 레벨로 증폭되게 조절되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 3은 본 발명에 실시예에 따른 센스앰프 회로도이다.
도 3의 센스앰프 회로는, 비트라인(BL)과 비트바라인(BLB)에 실린 데이터를 증폭하는 센스앰프(100)와, 센스앰프로 다운 드라이브 전압(VDOWN) 또는 내부 전압(VCORE)을 선택적으로 인가하는 센스앰프 구동부(200)와, 센스앰프 구동부를 제어하는 제1, 제2 풀업 제어신호 및 풀다운 제어신호(SAPDW, SAP, SAN)를 발생하는 제어신호 발생부(300), 및 센스앰프 구동부로 테스트할 다운 드라이브 전압을 인가하는 다운 드라이브 전압 설정부(400)를 포함한다.
센스앰프(100)는 종래의 센스앰프(도 1의 10)와 동일한 래치형 센스앰프로써 PMOS 구동라인(CSP)과 NMOS 구동라인(CSN) 사이에 직렬로 구성된 PMOS 트랜지스터(P3, P4)와 NMOS 트랜지스터(N6, N7)를 포함한다.
제어신호 발생부(300)는 센스앰프 인에이블 신호(SAEN)를 인가받아 센스앰프 구동부(21)를 구동시키는 제어신호들(SAPDW, SAP, SAN)을 생성한다.
여기서, 제 1 풀업 제어신호(SAPDW)는 제 2 풀업 제어신호(SAP) 보다 앞서 활성화되고, 제 1 풀업 제어신호(SAPDW)가 비활성화되는 시점에 제 2 풀업 제어신호(SAP)가 활성화된다. 그리고, 제 1 풀업 제어신호(SAPDW)와 제 2 풀업 제어신호(SAP)가 활성화되는 동작 시간은 셀프 리프레쉬 타이밍에 맞추어 워드라인(WL)이 비활성화되고, 프리차지 되기전에 풀업될 비트라인(BL)이 내부 전원(VCORE)까지 승압될 수 있도록 설계한다. 풀다운 제어신호(SAN)는 제 1 풀업 제어신호(SAPDW)가 활성화되는 시점에서 활성화된다.
센스앰프 구동부(200)는 풀업 전압을 공급하는 풀업 드라이버와 풀다운 전압을 공급하는 풀다운 드라이버로 구성된다.
여기서, 풀업 드라이버는, 다운 드라이브 전압(VDOWN)과 PMOS 구동라인(CSP) 사이에 연결되고 게이트로 인가되는 제 1 풀업 제어신호(SAPDW)에 의해 도통되어PMOS 구동라인(CSP)으로 다운 드라이브 전압(VDOWN)을 공급하는 NMOS 트랜지스터(N8)와, 내부 전원(VCORE)과 PMOS 구동라인(CSP) 사이에 연결되고 게이트로 인가되는 제 2 풀업 제어신호(SAP)에 의해 도통되어 PMOS 구동라인(CSP)으로 내부 전압(VCORE)을 공급하는 NMOS 트랜지스터(N9)를 포함한다.
그리고, 풀다운 드라이버는, 접지 전압(VSS)과 NMOS 구동라인(CSN) 사이에 연결되고 게이트로 인가되는 풀다운 제어신호(SAN)에 의해 NMOS 구동라인(CSN)으로 접지 전압(VSS)을 공급하는 NMOS 트랜지스터(N10)를 포함한다.
다운 드라이브 전압 설정부(400)는 상기 전압 다운 컨버터(220)의 컨버팅이 이루어지기 전, 외부 전압(VDD)을 가변적으로 조절할 수 있는 다운 패드를 통해 NMOS 트랜지스터(N8)로 외부 전압(VDD)보다 낮은 전압을 인가하면서, 센스앰프의 동작 속도와 안정성 등의 특성을 테스트한다.
여기서, 다운 드라이브 전압 설정부(400)의 다운패드는 칩 내부에 별도로 구비된 패드이거나, 테스트 모드를 위해 사용되는 옵션 패드이다.
여기서, 전압 다운 컨버터(220)는 전원패드(210)로부터 인가되는 외부 전압(VDD)을 다운 드라이브 전압 설정부(400)의 테스트를 통해 찾아진 전압 레벨로 커버팅하여 다운 드라이브 전압(VDOWN)으로 설정한다.
여기서, 전압 다운 컨버터(220)는 외부 전원(VDD)보다 낮은 복수 레벨(예를 들면, 1.5V, 1.4V, 1.3V,...)의 옵션을 구비하고 테스트에서 찾아진 최적의 다운 드라이브 전압에 근접한 옵션을 선택하여 다운 드라이브 전압(VDOWN)을 설정하거나, 테스트에서 찾아진 최적의 다운 드라이브 전압으로 컨버팅하여 다운 드라이브 전압(VDOWN)을 설정한다.
도 4는 도 3의 센스앰프 동작 파형도이다.
도 4를 참조하여 최적의 다운 드라이브 전압을 찾는 테스트 과정은, 워드라인(WL)이 활성화되고, 다운 드라이브 전압 설정부(400)는 테스트할 전압을 설정하여 다운패드를 통해 NMOS 트랜지스터(N8)의 드레인으로 인가한다.
이후, 센스앰프 인에이블 신호(SAEN)가 활성화되어 제어신호 발생부(300)의 제어 신호들(SAPDW, SAP, SAN)이 활성화된다.
먼저, 제 1 풀업 제어신호(SAPDW)가 활성화되고 이에 따라 NMOS 트랜지스터(N8)가 턴온되어 다운 드라이브 전압 설정부에서 설정된 전압이 PMOS 구동라인(CSP)으로 공급된다.
소정 시간 이후, 제 1 풀업 제어신호(SAPDW)가 비활성화되고 제 2 풀업 제어신호(SAP)와 풀다운 제어신호(SAN)가 활성화되면, NMOS 트랜지스터(N9)가 턴온되어 내부 전압(VCORE)이 PMOS 구동라인(CSP)으로 공급되고, NMOS 트랜지스터(N10)가 턴온되어 접지 전압(VSS)이 NMOS 구동라인(CSN)으로 공급된다.
이때, 제 1 풀업 제어신호(SAPDW)와 제 2 풀업 제어신호(SAP)의 동작 시간은 셀프 리프레쉬 타이밍에 맞추어 비트라인(BL,BLB)이 프리차지 되기 이전 즉, 워드라인(WL)이 비활성화되기 이전에 내부 전압(VCORE)까지 승압될 수 있는 시간으로 설정한다.
이와같이, 구동라인(CSP, CSN)으로 구동전압들(VDOWN, VCORE, VSS)이 공급되면, 센스앰프(100)는 비트라인(BL)과 비트바라인(BLB)을 풀업 전압(RTO)과 풀다운 전압(SE)으로 증폭한다.
그 다음, 프리차지 신호(BLEQ)에 의해 워드라인(WL)과 비트라인(BL, BLB)이 풀업 전압(RTO)과 풀다운 전압(SE)의 프리차지 전압(VBLP)으로 프리차지된다.
이와 같이, 다운 드라이브 전압 설정부(400)의 설정 전압을 외부 전원(VDD) 레벨부터 센스앰프의 특성이 불안정한 최초의 전압 레벨까지 낮추어 공급하면서, 센스앰프의 동작 속도와 안정성 등의 특성을 테스트한다.
이때, 센스앰프의 동작 특성이 보장되는 최저 전압 레벨 즉, 센스앰프의 특 성이 불안정한 최초의 전압 레벨 바로 전의 전압이 최적의 다운 드라이브 전압(VDOWN)이 된다.
이후, 전압 다운 컨버터(220)는 전원패드(210)로부터 인가되는 외부 전압(VDD)을 상기 테스트에서 찾아진 최적의 다운 드라이브 전압(VDOWN)으로 컨버팅한다.
끝으로, 다운 드라이브 전압 설정부(400)는 센스앰프 구동부(200)와 분리시킬 수 있다.
이와 같이, 풀업 전압으로 최적의 다운 드라이브 전압(VDOWN)과 내부 전압(VCORE)을 사용함으로써, 전류 소비를 감소시키고, 그라운드 바운싱을 감소시켜 센스앰프 동작의 안정성을 향상시키게 된다.
본 발명은 센스앰프에 관한 것으로, 특히 풀업과 풀다운을 수행하여 센싱 및 증폭을 수행하는 센스앰프에 있어서, 상기 풀업을 위하여 다운 드라이브를 적용한 센스앰프에 관한 것이다.
따라서, 본 발명에 의하면, 풀업 전압을 가변적으로 조절하면서 센스앰프의 동작 속도 및 특성을 테스트하여 최적의 다운 드라이브 전압을 검출하고, 이를 풀업 구동 전압으로 설정함으로써 동작의 속도와 안정성을 증가시키며 전류 소모를 줄일 수 있는 센스앰프 회로를 제공하는 효과가 있다.

Claims (13)

  1. 비트라인 쌍 사이에 연결되고 풀업용 구동 라인과 풀다운용 구동 라인으로부터 각각 풀업과 풀다운용 전압을 인가받아서 상기 비트라인 쌍에 대한 센싱 및 증폭을 수행하는 센스 앰프;
    상기 센스 앰프에 풀업을 위한 전압으로 다운 드라이브 전압과 그보다 높은 레벨의 제 1 전압을 순차적으로 제공하며, 풀다운을 위한 제 2 전압을 제공하는 센스 앰프 구동부;
    상기 다운 드라이브 전압과 상기 제 1 전압을 순차적으로 상기 센스 앰프에 제공하기 위한 제 1 및 제 2 풀업 제어신호를 상기 센스 앰프 구동부에 제공하며, 상기 제 2 전압을 상기 센스 앰프에 제공하기 위한 풀다운 제어신호를 상기 센스 앰프 구동부에 제공하는 제어신호 발생부; 및
    소정 전압을 이용하여 상기 다운 드라이브 전압을 발생하여 상기 센스 앰프 구동부로 제공하는 다운 드라이브 전압 제공 수단;
    을 구비함을 특징으로 하는 센스 앰프 회로.
  2. 제 1 항에 있어서,
    상기 센스앰프 구동부는 상기 다운 드라이브 전압과 상기 풀업 구동라인 사이에 연결되고, 게이트로 인가되는 상기 제 1 풀업 제어신호에 의해 도통되어 상기 다운 드라이브 전압을 상기 풀업 구동라인으로 공급하는 제 1 스위칭 소자와, 상기 제 1 전압과 상기 풀업 구동라인 사이에 연결되고, 게이트로 인가되는 상기 제 2 풀업 제어신호에 의해 도통되어 상기 제 1 전압을 상기 풀업 구동라인으로 공급하는 제 2 스위칭 소자를 포함하는 풀업 드라이버; 및
    상기 제 2 전압과 상기 풀다운 구동라인 사이에 연결되고 게이트로 인가되는 상기 풀다운 제어신호에 의해 상기 제 2 전압을 상기 풀다운 구동라인으로 공급하는 제 3 스위칭 소자를 포함하는 풀다운 드라이버;
    를 구비함을 특징으로 하는 센스앰프 회로.
  3. 제 1 항에 있어서,
    상기 센스앰프 구동부는, 외부 전원이 입력되는 전원 패드와, 상기 전원 패드로부터 입력되는 상기 외부 전원을 다운 드라이버 전압으로 다운 컨버팅하는 전압 다운 컨버터를 더 구비함을 특징으로 하는 센스앰프 회로.
  4. 제 3 항에 있어서,
    상기 전압 다운 컨버터는 다수의 전원 레벨 옵션을 포함하고, 최적의 다운 드라이브 전압이 포함되는 어느 하나의 전원 레벨 옵션을 선택하여 상기 외부 전원을 다운 컨버팅하는 것을 특징으로 하는 센스앰프 회로.
  5. 제 3 항에 있어서,
    상기 전압 다운 컨버터는 최적의 다운 드라이브 전압 레벨로 상기 외부 전원 을 다운 컨버팅하는 것을 특징으로 하는 센스앰프 회로.
  6. 제 1 항에 있어서,
    상기 제어신호 발생부는 상기 제 1 풀업 제어신호를 상기 제 2 풀업 제어신호보다 적어도 앞선 일정 구간동안 활성화시키는 것을 특징으로 하는 센스앰프 회로.
  7. 제 1 항에 있어서,
    상기 제어신호 발생부는 상기 제 1 및 제 2 풀업 제어신호의 활성화 시점을 프리차지 전까지 상기 풀업으로 증폭하는 비트라인이 내부전압 레벨로 증폭되게 조절되는 것을 특징으로 하는 센스앰프 회로.
  8. 제 1 항에 있어서,
    상기 다운 드라이브 전압 제공 수단은, 상기 다운 드라이브 전압을 가변적으로 조절하여 상기 센스앰프 구동부로 인가하는 것을 특징으로 하는 센스앰프 회로.
  9. 다운 드라이브 전압 설정부에서 설정된 전압을 센스앰프 구동부로 인가되는 제 1 단계;
    제어신호 발생부에서 생성된 제 1 풀업 제어신호에 의해 도통되어 센스앰프의 풀업 구동라인으로 상기 설정된 전압이 공급되는 제 2 단계;
    상기 제어신호 발생부에서 생성된 제 2 풀업 제어신호에 의해 도통되어 센스앰프의 상기 풀업 구동라인으로 제 1 전압이 공급되는 제 3 단계;
    상기 제어신호 발생부에서 생성된 풀다운 제어신호에 의해 도통되어 센스앰프의 풀다운 구동라인으로 제 2 전압이 공급되는 제 4 단계; 및
    상기 풀업 및 풀다운 구동라인으로 인가되는 구동전압에 따른 상기 센스앰프의 동작 특성을 파악하는 제 5 단계;
    를 포함하는 것을 특징으로 하는 센스앰프 구동 방법.
  10. 제 9 항에 있어서,
    전원 다운 컨버터에서 전원 패드로부터 인가되는 외부 전원을 상기 설정된 전압으로 컨버팅한 다운 드라이브 전압을 상기 센스앰프 구동부로 인가하는 단계를 더 포함하는 것을 특징으로 하는 센스앰프 구동 방법.
  11. 제 10 항에 있어서,
    상기 다운 드라이브 전압은 상기 제 1 전압보다 낮은 전압임을 특징으로 하는 센스앰프 구동 방법.
  12. 제 9 항에 있어서,
    상기 제어신호 발생부는 상기 제 1 풀업 제어신호를 상기 제 2 풀업 제어신호보다 적어도 앞선 일정 구간동안 활성화시키는 것을 특징으로 하는 센스앰프 구 동 방법.
  13. 제 9 항에 있어서,
    상기 제어신호 발생부는 상기 제 1 및 제 2 풀업 제어신호의 활성화 시점을 프리차지 전까지 상기 풀업으로 증폭하는 비트라인이 내부전압 레벨로 증폭되게 조절되는 것을 특징으로 하는 센스앰프 구동 방법.
KR1020060029185A 2006-03-30 2006-03-30 센스앰프 회로 및 그의 구동 방법 KR20070098040A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060029185A KR20070098040A (ko) 2006-03-30 2006-03-30 센스앰프 회로 및 그의 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060029185A KR20070098040A (ko) 2006-03-30 2006-03-30 센스앰프 회로 및 그의 구동 방법

Publications (1)

Publication Number Publication Date
KR20070098040A true KR20070098040A (ko) 2007-10-05

Family

ID=38804141

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060029185A KR20070098040A (ko) 2006-03-30 2006-03-30 센스앰프 회로 및 그의 구동 방법

Country Status (1)

Country Link
KR (1) KR20070098040A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101366617B1 (ko) * 2012-03-30 2014-02-25 (주)에프알텍 선형 증폭 모듈

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101366617B1 (ko) * 2012-03-30 2014-02-25 (주)에프알텍 선형 증폭 모듈

Similar Documents

Publication Publication Date Title
KR100902127B1 (ko) 반도체 메모리 장치의 센스 증폭 회로 및 그의 구동 방법
US8339872B2 (en) Semiconductor memory apparatus and method of driving bit-line sense amplifier
US9886995B2 (en) Semiconductor device and driving method thereof
KR100825026B1 (ko) 오버드라이빙 펄스발생기 및 이를 포함하는 메모리 장치
KR20150137250A (ko) 반도체 장치 및 이를 포함하는 반도체 시스템
KR20150139287A (ko) 센스앰프 구동 장치 및 이를 포함하는 반도체 장치
KR20100052885A (ko) 반도체 메모리 장치
KR20120086067A (ko) 반도체 메모리 장치
KR20060018972A (ko) 비트 라인 감지 증폭기 제어 회로
KR20160148346A (ko) 센스앰프 구동 장치 및 이를 포함하는 반도체 장치
US10134465B2 (en) Semiconductor memory device and operating method thereof
KR100780633B1 (ko) 반도체 메모리 소자의 오버 드라이버 제어신호 생성회로
US7573777B2 (en) Over driver control signal generator in semiconductor memory device
KR20070098040A (ko) 센스앰프 회로 및 그의 구동 방법
US20070104003A1 (en) Memory device with auxiliary sensing
KR102414690B1 (ko) 반도체 메모리 장치
KR100855275B1 (ko) 센스앰프 제어장치를 포함하는 반도체 메모리 장치
KR20100032113A (ko) 반도체 메모리 장치 및 이 장치의 센스 앰프 제어 방법
KR20040093841A (ko) 외부 전원전압의 변화에 무관하게 균일한 센싱마진시간을갖는비트라인 센싱 방법 및 그를 위한 메모리 장치
KR100743650B1 (ko) 반도체 메모리 장치의 비트 라인 감지 증폭기 및 비트 라인감지 증폭 방법
KR20050059790A (ko) 감지증폭기의 오버 드라이빙 제어회로
KR20140024670A (ko) 반도체메모리장치
KR100422952B1 (ko) 반도체 메모리의 비트라인 균등화 신호 제어회로
KR101008983B1 (ko) 비트라인 센스앰프 회로
KR100780634B1 (ko) 반도체 메모리 소자의 오버 드라이버 제어신호 생성회로

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination