KR20070097471A - 하이 텍스쳐링된 자기저항 엘리먼트 및 자기 메모리를제공하기 위한 방법 및 시스템 - Google Patents

하이 텍스쳐링된 자기저항 엘리먼트 및 자기 메모리를제공하기 위한 방법 및 시스템 Download PDF

Info

Publication number
KR20070097471A
KR20070097471A KR1020077014629A KR20077014629A KR20070097471A KR 20070097471 A KR20070097471 A KR 20070097471A KR 1020077014629 A KR1020077014629 A KR 1020077014629A KR 20077014629 A KR20077014629 A KR 20077014629A KR 20070097471 A KR20070097471 A KR 20070097471A
Authority
KR
South Korea
Prior art keywords
layer
sublayer
magnetic element
pinning
spacer layer
Prior art date
Application number
KR1020077014629A
Other languages
English (en)
Inventor
마헨드라 파칼라
티에리 발렛
이밍 후아이
치타오 디아오
Original Assignee
그랜디스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 그랜디스, 인코포레이티드 filed Critical 그랜디스, 인코포레이티드
Publication of KR20070097471A publication Critical patent/KR20070097471A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3281—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn only by use of asymmetry of the magnetic film pair itself, i.e. so-called pseudospin valve [PSV] structure, e.g. NiFe/Cu/Co
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/32—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film
    • H01F41/325—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film applying a noble metal capping on a spin-exchange-coupled multilayer, e.g. spin filter deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3263—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being symmetric, e.g. for dual spin valve, e.g. NiO/Co/Cu/Co/Cu/Co/NiO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Thin Magnetic Films (AREA)

Abstract

자기 엘리먼트를 제공하기 위한 방법 및 시스템이 개시된다. 방법 및 시스템은 피닝 층, 프리 층, 및 상기 피닝 층과 상기 프리 층 사이에 스페이서 층을 제공하는 것을 포함한다. 상기 스페이서 층은 절연성이고 정렬된 결정 구조를 갖는다. 또한, 상기 스페이서 층은 상기 스페이서 층을 통한 터널링을 허용하도록 구성된다. 일 실시예에서, 상기 프리 층은 상기 스페이서 층에 대해 특정한 결정 구조 및 텍스쳐를 갖는 단일 자기 층으로 구성된다. 다른 실시예에서, 상기 프리 층은 2개의 서브층들로 구성되고, 제 1 서브층은 상기 스페이서 층에 대해 특정한 결정 구조 및 텍스쳐를 가지며, 제 2 서브층은 보다 낮은 모멘트를 갖는다. 또 다른 실시예에서, 상기 방법 및 시스템은 제 2 피닝 층, 및 상기 프리 층과 상기 제 2 피닝 층 사이에 위치되고 비자성인 제 2 스페이서 층을 제공하는 것을 포함한다. 자기 엘리먼트는 기록 전류가 상기 지기 엘리먼트를 통과할 때 스핀 전달로 인해 상기 프리 층이 스위칭될 수 있도록 구성된다.

Description

하이 텍스쳐링된 자기저항 엘리먼트 및 자기 메모리를 제공하기 위한 방법 및 시스템{METHOD AND SYSTEM FOR PROVIDING A HIGHLY TEXTURED MAGNETORESISTANCE ELEMENT AND MAGNETIC MEMORY}
본 발명은 자기 메모리 시스템들에 관한 것으로서, 보다 구체적으로는 보다 낮은 스위칭 전류에서 스핀 전달 효과를 이용하여 스위칭될 수 있는 개선된 신호를 갖는 자기 엘리먼트를 제공하기 위한 방법 및 시스템에 관한 것이다.
도 1A 및 도 1B는 종래의 자기 엘리먼트들(magnetic elements)(10, 10')을 도시한다. 이러한 종래의 자기 엘리먼트들(10/10')은 자기 랜덤 액세스 메모리들(MRAM)과 같은, 비휘발성 메모리들에 사용될 수 있다. 종래의 자기 엘리먼트(10)는 스핀 밸브이고, 종래의 반자성(AFM) 층(12), 종래의 피닝(pinned) 층(14), 종래의 비자성(nonmagnetic) 스페이서 층(16) 및 종래의 프리(free) 층(18)을 포함한다. 시드(seed) 또는 캡핑(capping) 층과 같은 다른 층들(미도시)이 사용될 수도 있다. 종래의 피닝 층(14)과 종래의 프리 층(18)은 강자성(ferromagnetic)이다. 따라서, 종래의 프리 층(18)은 변화가능한 자화(19)를 갖는 것으로 도시된다. 종래의 비자성 스페이서 층(16)은 전도성이다. AFM 층(12)은 특정 방향으로 피닝 층(14)의 자화를 고정 또는 피닝(pin)하는데 사용된다. 프리 층(18)의 자화는 통상 적으로 외부 자기장에 응답하여 자유롭게 회전한다. 도 1B에 도시된 종래의 자기 엘리먼트(10')는 스핀 터널링 접합부이다. 종래의 스핀 터널링 접합부(10')의 부분들은 종래의 스핀 밸브(10)와 유사하다. 그러나, 종래의 배리어 층(16')은 전자들이 종래의 스핀 터널링 접합부(10')를 통해 터널링되기에 충분히 얇은 절연체이다.
각각 종래의 프리 층(18/18')과 종래의 피닝 층(14/14')의 자화(19/19')의 배향들에 따라, 종래의 자기 엘리먼트(10/10')의 저항은 각각 변화된다. 종래의 프리 층(18/18')의 자화(19/19')가 종래의 피닝 층(14/14')의 자화와 평행하면, 종래의 자기 엘리먼트(10/10')의 저항은 낮다. 종래의 프리 층(18/18')의 자화(19/19')가 종래의 피닝 층(14/14')의 자화와 반평행하면, 종래의 자기 엘리먼트(10/10')의 저항은 높다.
종래의 자기 엘리먼트(10/10')의 저항을 감지하기 위해, 전류가 종래의 자기 엘리먼트(10/10')를 통해 구동된다. 통상적으로, 메모리 애플리케이션들에서, 전류는 종래의 자기 엘리먼트(10/10')의 층들에 수직인, CPP(평면에 수직인 전류) 구성으로 구동된다(상부 또는 하부, 도 1A 또는 도 1B에 도시된 바와 같이 z-방향으로). 통상적으로 종래의 자기 엘리먼트(10/10')에 대해 전압 강하의 크기를 이용하여 측정되는 저항의 변화를 기초로, 저항 상태 및 이에 따른 종래의 자기 엘리먼트(10/10')에 저장된 데이터가 결정될 수 있다.
종래의 자기 엘리먼트(10')의 높은 저항 상태 및 낮은 저항 상태 간의 저항 차이의 크기를 증가시키는데 사용되는 특정 물질들이 제안되었다. 특히, 피닝 층 (14')과 프리 층(18')에 대해 사용되는 애피택셜(epitaxial) 또는 하이 텍스쳐링된(highly textured) Fe 또는 Co가 제안되었고, 종래의 배리어 층(16')에 대해 사용되는 애피택셜 또는 하이 텍스쳐링된 MgO가 제안되었다. 이러한 구조들에 대해, 높은 저항 상태와 낮은 저항 상태 사이의 수백% 차이까지의 큰 자기저항이 달성될 수 있다.
스핀 전달은 종래의 프리 층들(18/18')의 자화들(19/19')을 스위칭하는데 사용될 수 있는 효과이고, 이에 따라 종래의 자기 엘리먼트들(10/10')에 데이터를 저장할 수 있다. 스핀 전달은 종래의 자기 엘리먼트(10')의 범주에서 기술되지만, 종래의 자기 엘리먼트(10)에 동일하게 적용될 수 있다. 스핀 전달 현상의 이하의 상세한 설명은 현재 지식을 기초로 하며, 본 발명의 범주를 제한하려는 의도가 아니다.
스핀-분극 전류가 CPP 구성으로 스핀 터널링 접합부(10')와 같은 자기 다층을 통과할 때, 강자성 층에 입사되는 전자들의 스핀 각 운동량의 일부분은 강자성 층으로 전달될 수 있다. 종래의 프리 층(18')에 입사하는 전자들은 이들의 스핀 각 운동량의 일부분을 종래의 프리 층(18')으로 전달할 수 있다. 결과적으로, 스핀-분극 전류는 전류 밀도가 충분히 높고(약 107-108 A/cm2) 스핀 터널링 접합부의 측면 영역들이 작다면(약 200nm 미만), 종래의 프리 층(18')의 자화(19') 방향을 스위칭할 수 있다. 또한, 스핀 전달이 종래의 프리 층(18')의 자화(19') 방향을 스위칭할 수 있기 위해, 종래의 프리 층(18')은 예를 들어, 일반적으로 Co에 대해 약 10nm 미만으로 충분히 얇아야 한다. 자화의 스위칭을 기초로 하는 스핀 전달은 다른 스위칭 메커니즘들에 비해 우수하고, 종래의 자기 엘리먼트(10/10')의 측면 치수들이 수백 나노미터 범위로 작을 경우 관찰가능하다. 결과적으로, 보다 작은 자기 엘리먼트들(10/10')을 갖는 보다 고밀도의 자기 메모리들에 대해 스핀 전달이 적합할 수 있다.
스핀 전달은 종래의 스핀 터널링 접합부(10')의 종래의 프리 층(18')의 자화 방향을 스위칭하기 위해 외부 스위칭 필드를 이용하는 것과 더불어, 또는 상기 외부 스위칭 필드를 이용하는 것을 대체하여 CPP 구성으로 사용될 수 있다. 예를 들어, 종래의 프리 층(18')의 자화(19')는 종래의 피닝 층(14')의 자화와 반평행하게 내지 종래의 피닝 층(14')의 자화에 평행하게 스위칭될 수 있다. 전류는 종래의 프리 층(18')으로부터 종래의 피닝 층(14')으로 구동된다(전도 전자들은 종래의 피닝 층(14')으로부터 종래의 프리 층(18')으로 이동함). 종래의 피닝 층(14')으로부터 이동하는 다수(majority) 전자들은 종래의 피닝 층(14')의 자화와 동일한 방향으로 분극되는 스핀들을 갖는다. 이러한 전자들은 종래의 피닝 층(14')의 자화와 평행하게 종래의 프리 층(18')의 자화(19')를 스위칭하기 위해 이들의 각 운동량의 충분한 부분을 종래의 프리 층(18')으로 전달할 수 있다. 선택적으로, 프리 층(18')의 자화는 종래의 피닝 층(14')의 자화에 평행하게 내지 종래의 피닝 층(14')의 자화에 반평행하게 스위칭될 수 있다. 전류가 종래의 피닝 층(14')으로부터 종래의 프리 층(18')으로 구동될 때(전도 전자들이 반대 방향으로 이동함), 다수 전자들은 종래의 프리 층(18')의 자화 방향으로 분극되는 이들의 스핀들을 갖는 다. 이러한 다수 전자들은 종래의 피닝 층(14')에 의해 전송된다. 소수(minority) 전자들은 종래의 피닝 층(14')으로부터 반사되어 종래의 프리 층(18')으로 복귀되고, 종래의 피닝 층(14')의 자화에 반평행하게 프리 층(18')의 자화(19')를 스위칭하기 위해 이들의 충분한 양의 각 운동량을 전달할 수 있다.
스핀 전달이 종래의 프리 층(18/18')의 자화(19/19')를 스위칭하는데 사용될 수 있지만, 통상의 당업자는 높은 전류 밀도가 통상적으로 요구된다는 것을 용이하게 인식할 것이다. 특히, 자화(19/19')를 스위칭하는데 요구되는 전류는 임계 전류(critical current)로 지칭된다. 상술한 것처럼, 임계 전류는 적어도 약 107 A/cm2인 임계 전류 밀도에 해당한다. 통상의 당업자는 또한 이러한 높은 전류 밀도가 높은 기록 전류 및 작은 자기 엘리먼트 크기를 필요로 함을 의미한다는 것을 용이하게 인식할 것이다.
자화(19/19')를 스위칭하기 위한 높은 임계 전류의 사용은 자기 메모리에서 종래의 자기 엘리먼트들(10/10')의 사용 및 신뢰성에 악영향을 미친다. 높은 임계 전류는 높은 기록 전류에 해당한다. 높은 기록 전류의 사용은 바림직하지 않은 증가된 전력 소모와 연관된다. 높은 기록 전류는 절연 트랜지스터들과 같은 더 큰 구조물들이 메모리 셀들을 형성하기 위해 종래의 자기 엘리먼트(10/10')에 사용되는 것을 요구할 수 있다. 결과적으로, 이러한 메모리의 면적 밀도가 감소된다. 또한, 더 높은 저항과 이에 따른 더 높은 신호를 갖는 종래의 자기 엘리먼트(10')는 종래의 배리어 층(16')이 더 높은 기록 전류들에서 유전체 항복(dielectric breakdown)을 받을 수 있기 때문에, 신뢰하지 못할 수 있다. 따라서, 보다 높은 신호 판독이 달성될 수 있다하더라도, 종래의 자기 엘리먼트들(10/10')은 종래의 자기 엘리먼트들(10/10')에 기록하기 위해 스핀 전달을 이용하여 보다 고밀도의 종래의 MRAMs을 사용하기에 적합하지 않을 수 있다.
따라서, 보다 낮은 기록 전류에서 스핀 전달을 이용하여 스위칭될 수 있는 자기 메모리 엘리먼트를 제공하기 위한 방법 및 시스템이 필요하다. 본 발명은 이러한 필요성을 해결한다.
본 발명은 자기 엘리먼트를 제공하기 위한 방법 및 시스템을 제공한다. 상기 방법 및 시스템은 피닝 층, 프리 층, 및 상기 피닝 층과 상기 프리 층 사이의 스페이서 층을 제공하는 것을 포함한다. 상기 스페이서 층은 절연성이고 정렬된(ordered) 결정 구조를 갖는다. 또한, 스페이서 층은 스페이서 층을 통한 터널링을 허용하도록 구성된다. 일 실시예에서, 상기 방법 및 시스템은 또한 제 2 피닝 층, 및 전도성 또는 절연성이고 상기 프리 층과 상기 제 2 피닝 층 사이에 위치되는 비자성 제 2 스페이서 층을 제공하는 것을 포함한다. 자기 엘리먼트는 기록 전류가 자기 엘리먼트를 통과할 때 스핀 전달로 인해 프리 층이 스위칭될 수 있도록 구성된다.
본 발명에 개시된 방법과 시스템에 따라, 본 발명은 보다 낮은 기록 전류에서 스핀 전달을 이용하여 기록될 수 있는 보다 높은 신호를 갖는 자기 엘리먼트를 제공한다.
도 1A는 종래의 자기 엘리먼트인, 스핀 밸브의 도면이다.
도 1B는 다른 종래의 자기 엘리먼트인, 스핀 터널링 접합부의 도면이다.
도 2는 스핀 전달을 이용하여 기록될 수 있는 최근에 개발된 이중 스핀 필터의 도면이다.
도 3은 스핀 전달을 이용하여 기록될 수 있는 본 발명에 따른 자기 엘리먼트의 제 1 실시예의 도면이다.
도 4는 스핀 전달을 이용하여 기록될 수 있는 본 발명에 따른 자기 엘리먼트의 제 1 실시예의 보다 상세한 도면이다.
도 5는 스핀 전달을 이용하여 기록될 수 있는 본 발명에 따른 자기 엘리먼트의 제 1 실시예의 제 2 버전의 도면이다.
도 6은 스핀 전달을 이용하여 기록될 수 있는 본 발명에 따른 자기 엘리먼트의 제 1 실시예의 제 3 버전의 도면이다.
도 7은 스핀 전달을 이용하여 기록될 수 있는 본 발명에 따른 자기 엘리먼트의 제 2 실시예의 도면이다.
도 8은 스핀 전달을 이용하여 기록될 수 있는 본 발명에 따른 자기 엘리먼트의 제 2 실시예의 제 2 버전의 도면이다.
도 9는 스핀 전달을 이용하여 기록될 수 있는 본 발명에 따른 자기 엘리먼트를 제공하기 위한 본 발명에 따른 방법의 일 실시예를 도시하는 도면이다.
본 발명은 MRAM과 같은 자기 메모리들과 자기 엘리먼트들에 관한 것이다. 이하의 상세한 설명은 통상의 당업자가 본 발명을 제조 및 사용할 수 있도록 하기 위해 존재하고 특허출원 및 그 요구사항들의 범주에서 제공된다. 본 발명에서 기술되는 바람직한 실시예들, 일반적인 원리들 및 특징들은 통상의 당업자에게 용이하게 명백할 것이다. 따라서, 본 발명은 도시된 실시예들로 제한되지 않으며, 본 발명에서 기술되는 원리들 및 특징들과 일치하는 가장 넓은 범주에 따른다.
도 2는 자기 엘리먼트로서 사용될 수 있는 이중 스핀 필터(70)로 지칭되는 자기 엘리먼트의 일 실시예의 도면이다. 이중 스핀 필터(70)는 적절한 시드 층에 바람직하게 제조된다. 이중 스핀 필터(70)는 상부에 피닝 층(72)이 제조되는 반강자성(AFM) 층(71)을 포함한다. 피닝 층(72)은 강자성이고, AFM 층(71)에 의해 피닝되는 자화를 갖는다. 또한, 이중 스핀 필터(70)는 제 1 스페이서 층(73)을 포함한다. 제 1 스페이서 층(73)은 피닝 층(72)과 프리 층(74) 사이에서 전하 캐리어들이 터널링할 수 있도록 충분히 얇은 절연성인 배리어 층(73)일 수 있다. 선택적으로, 제 1 스페이서 층(73)은 절연 매트릭스(명시적으로 도시되지 않음)에 위치하는 전도성 채널들(구체적으로 도시되지 않음)을 포함하는 전류 제한(confined) 층일 수 있다. 이러한 구조에서, 피닝 층(72)과 프리 층(74) 사이의 전류 전도는 전도성 채널들에서 제한된다. 프리 층(74)은 강자성이고 스핀 전달 현상으로 인해 변화될 수 있는 자화를 갖는다. 또한, 이중 스핀 필터(70)는 전도성인 비자성 스페이서 층(75)을 포함하고, Cu와 같은 물질들을 포함할 수 있다. 이중 스핀 필터(70)는 강자성인 제 2 피닝 층(76)을 포함하고, AFM 층(77)에 의해 피닝되는 자화 를 갖는다. 이중 스핀 필터(70)는 프리 층(74)을 공유하는, 스핀 터널링 접합부 또는 전류 제한 접합부(층들(71, 72, 73, 74)을 포함함) 및 스핀 밸브(층들(74, 75, 76, 77)을 포함함)로 구성되는 것을 고려할 수 있다. 결과적으로, 스핀 전달을 이용하는 기록을 허용하면서 보다 높은 판독 신호가 달성될 수 있다. 단일 강자성 막들로서 기술되었지만, 층들(72, 74, 76)은 이중 스핀 필터(70)의 열적 안정성을 개선하도록 합성(synthetic) 및/또는 도핑될 수 있다. 또한, 정자기적으로(magnetostatically) 결합된 프리 층들을 갖는 이중 스핀 필터들을 포함하는, 정자기적으로 결합된 프리 층들을 갖는 다른 자기 엘리먼트들이 기술되었다. 결과적으로, 스핀 터널링 접합부들 또는 이중 스핀 필터들과 같은 자기 엘리먼트들을 이용하는 다른 구조물들이 제공될 수도 있다.
이중 스핀 필터(70)는 프리 층(74)의 자화가 스핀 전달을 이용하여 스위칭될 수 있도록 구성된다. 결과적으로, 이중 스핀 필터(70)의 치수들은 셀프 필드 효과(self field effect)를 감소시키기 위해 수백 나노미터의 범위로 작은 것이 바람직하다. 바람직한 실시예에서, 이중 스핀 필터(70)의 치수들은 200nm 미만이고, 바람직하게는 약 100nm 이다. 이중 스핀 필터(70)는 도 2의 페이지의 평면에 수직인 약 50nm의 깊이를 갖는 것이 바람직하다. 이중 스핀 필터(70)가 일부 형상 이방성을 갖도록 하기 위해, 그 깊이는 이중 스핀 필터(70)의 폭보다 더 작은 것이 바람직하며, 이는 프리 층(74)이 바람직한 방향을 갖는 것을 보장한다. 또한, 프리 층(74)의 두께는 스핀 전달이 피닝 층들(72, 76)의 자화들에 정렬되도록 프리 층 자화를 회전시키기에 충분히 강할 정도로 낮다. 바람직한 실시예에서, 프리 층(74) 은 10nm 미만 또는 10nm와 동일한 두께를 갖는다. 또한, 바람직한 치수들을 갖는 이중 스핀 필터(70)에 대해, 107 Amps/cm2 크기의 충분한 전류 밀도가 상대적으로 작은 전류에서 제공될 수 있다. 예를 들어, 약 107 Amps/cm2의 전류 밀도가 0.06×0.12㎛2의 타원체 형상을 갖는 이중 스핀 필터(70)를 위한 약 0.5mA의 전류에 제공될 수 있다. 결과적으로, 매우 높은 전류들을 전달하기 위한 특별한 회로의 사용이 방지될 수 있다.
따라서, 이중 스핀 필터(70)의 사용은 스위칭 메커니즘 및 개선된 신호로서 스핀 전달의 사용을 허용한다. 더욱이, 이중 스핀 필터(70)는 상대적으로 낮은 면적 저항을 갖도록 제조될 수 있다. 예를 들어, 30 Ω/㎛2 아래의 면적 저항들이 달성될 수 있다. 또한, 프리 층(74)의 자화는 이중 스핀 필터(70)에 대한 임계 전류가 감소될 수 있도록 상대적으로 낮게 유지될 수 있다.
전술한 자기 엘리먼트(70)가 그 의도된 목적을 위해 잘 기능할 수 있지만, 통상의 당업자는 또한 자기 엘리먼트(70)를 스위칭하는데 요구되는 임계 전류를 감소시키는 것이 바람직할 수 있다는 것을 인식할 것이다. 또한, 자기 엘리먼트(70)로부터의 신호를 증가시키는 것이 바람직할 수 있다.
본 발명은 자기 엘리먼트를 제공하기 위한 방법 및 시스템을 제공한다. 상기 방법 및 시스템은 피닝 층, 프리 층, 및 피닝 층과 프리 층 사이의 스페이서 층을 제공하는 것을 포함한다. 스페이서 층은 절연성이고 정렬된 결정 구조를 갖는 다. 스페이서 층은 또한 스페이서 층을 통한 터널링을 허용하도록 구성된다. 일 실시예에서, 상기 방법 및 시스템은 또한 제 2 피닝 층, 및 상기 프리 층과 상기 제 2 피닝 층 사이에 위치되고 비자성, 전도성인 제 2 스페이서 층을 제공하는 것을 포함한다. 자기 엘리먼트는 기록 전류가 자기 엘리먼트를 통과할 때 스핀 전달로 인해 프리 층이 스위칭될 수 있도록 구성된다.
본 발명은 특정 컴포넌트들을 갖는 특정 자기 엘리먼트와 특정 자기 메모리의 관점에서 기술될 것이다. 그러나, 통상의 당업자는 이러한 방법 및 시스템이 상이한 및/또는 부가적인 컴포넌트들을 갖는 다른 자기 메모리 엘리먼트들, 및/또는 본 발명과 일치하지 않는 상이한 및/또는 다른 특징들을 가진 다른 자기 메모리들에 대해 효과적으로 작용한다는 것을 용이하게 인식할 것이다. 또한, 본 발명은 스핀 전달 현상의 전류 이해의 관점에서 기술된다. 따라서, 통상의 당업자는 상기 방법 및 시스템의 상태의 이론적 설명들이 이러한 스핀 전달의 전류 이해를 기초로 이루어진다는 것을 용이하게 인식할 것이다. 통상의 당업자는 상기 방법 및 시스템이 기판에 대해 특정한 관계를 갖는 구조의 관점에서 기술된다는 것을 용이하게 인식할 것이다. 그러나, 통상의 당업자는 상기 방법 및 시스템이 다른 구조들과 일치한다는 것을 용이하게 인식할 것이다. 또한, 상기 방법 및 시스템은 합성인 및/또는 심플한 특정 층들의 관점에서 기술된다. 그러나, 통상의 당업자는 층들이 다른 구조를 가질 수 있다는 것을 용이하게 인식할 것이다. 더욱이, 본 발명은 특정 층들을 갖는 자기 엘리먼트들의 관점에서 기술된다. 그러나, 통상의 당업자는 본 발명과 일치하는 부가적인 및/또는 상이한 층들을 갖는 자기 엘리먼트들이 사용 될 수도 있다는 것을 용이하게 인식할 것이다. 더욱이, 특정 컴포넌트들이 강자성인 것으로서 기술된다. 그러나, 본 발명에서 사용되는 것처럼, "강자성"란 용어는 페리자성(ferrimagnetic) 또는 유사한 구조들을 포함할 수 있다. 따라서, 본 발명에서 사용되는 것처럼, "강자성"이란 용어는 이에 제한됨이 없이 페로자성체들(ferromagnets) 및 페리자성체들(ferrimagnets)을 포함한다. 본 발명은 또한 단일 엘리먼트들의 관점에서 기술된다. 그러나, 통상의 당업자는 본 발명이 다중 엘리먼트들, 비트 라인들 및 워드 라인들을 가진 자기 메모리들의 사용과 일치한다는 것을 용이하게 인식할 것이다.
도 3은 본 발명에 따라 스핀 전달을 이용하여 기록될 수 있는 자기 엘리먼트(100)의 제 1 실시예의 상위-레벨 도면이다. 자기 엘리먼트(100)는 피닝 층(102), 스페이서 층(104), 및 프리 층(106)을 포함한다. 바람직한 실시예에서, 자기 엘리먼트(100)는 또한 바람직하게는 AFM 층인 피닝 층(미도시)을 포함한다. 간단한 층으로서 도시되지만, 피닝 층(102)은 비자기 스페이서 층에 의해 분리된 2개의 강자성 층들을 포함하는 합성 피닝 층일 수 있다. 비자성 스페이서 층의 두께는 강자성 층들의 자화들이 반강자성으로 결합되도록 구성된다. 바람직한 실시예에서, 피닝 층(102), 또는 스페이서 층(104)에 인접한 강자성 층은 체심 입방(body centered cubic: bcc) 구조를 갖는다. 바람직한 실시예에서, 피닝 층(102), 또는 스페이서 층(104)에 인접한 강자성 층은 텍스쳐를 갖는다. 바람직한 실시예에서, 이러한 텍스쳐는 bcc 결정 구조에 대해 (100)이다. 따라서, 피닝 층(102)내의 그레인들에 대해, (100) 방향은 층들의 평면에 수직인 것이 바람직하다. 달리 말하 면, 피닝 층(102)의 다수의 그레인들이 층의 평면에 수직인 (100) 방향을 갖는다. 또한, 바람직한 실시예에서, 피닝 층(102), 또는 스페이서 층(104)에 인접한 강자성 층은 Co, Fe, Ni, Cr, 및 Mn 중 적어도 하나를 포함하는 금속 합금이거나, B, P, Si, Nb, Zr, Hf, Ta, Ti 중 적어도 하나를 가진 Co, Fe, Ni, 및 Cr 중 적어도 하나를 포함하는 비정질(armorphous) 합금이고, 여기서 비정질 물질들은 후 열처리 및 재결정화 이후 목표된 텍스쳐를 가진 결정 구조들로 변형된다.
스페이서 층(104)은 절연성이다. 또한, 스페이서 층(104)은 정렬된 결정 구조를 갖는다. 달리 말하면, 스페이서 층(104)은 비정질이 아니다. 스페이서 층은 또한 텍스쳐를 갖는 것이 바람직하다. 바람직한 실시예에서, 피닝 층(102)의 텍스쳐 또는 스페이서 층(104)에 인접한 강자성, 및 스페이서 층(104)의 텍스쳐 사이에 잘 규정된 관계가 있다. 바람직한 실시예에서, 텍스쳐들은 동일하다. 따라서, 바람직한 실시예에서, 스페이서 층(104)의 텍스쳐는 (100)이다. 또한, 바람직한 실시예에서, 스페이서 층(104)은 적어도 10원자% Mg를 포함하고, 암염(rock salt)(NaCl) 구조를 갖는다. 따라서, 스페이서 층(104)은 MgO인 것이 바람직하다. 또한, 스페이서 층(104)은 스페이서 층을 통한 터널링을 허용하도록 구성된다. 따라서, 바람직한 실시예에서, 피닝 층(102)은 (100) 배향을 갖는 bcc 구조인 반면, 스페이서 층은 입방 구조와 (100) 배향을 가진 MgO인 것이 바람직하다.
프리 층(106)은 간단한 층으로서 도시된다. 이러한 실시예에서, 프리 층(106)은 바람직하게는 bcc 결정 구조를 갖고, 바람직하게는 (100) 배향을 갖는 텍스쳐를 갖는다. 다른 실시예에서, 프리 층(106)은 2개의 강자성 서브층들(별도로 도시되지 않음)을 포함하는 것이 바람직하다. 스페이서 층(104)에 가장 근접한 제 1 서브층은 bcc 결정 구조와 (100) 텍스쳐를 갖는 것이 바람직하다. 제 2 서브층은 감소된 자기 모멘트를 갖는 것이 바람직하다. 서브층들의 자화들은 서브층들 자화들의 상대적 배향들이 일정하도록 근접하게 결합된다. 프리 층(106)은 서브층들 사이에 비자성 스페이서 층을 포함할 수도 있다. 이러한 실시예에서, 자화들은 비자성 스페이서 층에 대한 결합으로 인해 반평행 또는 평행하게 유지된다. 또한, 바람직한 실시예에서, 프리 층(106) 또는 그 제 1 서브층은 Co, Fe, Ni, Cr 및 Mn 중 적어도 하나를 포함하는 금속 합금이거나, B, P, Si, Nb, Zr, Hf, Ta, Ti 중 적어도 하나를 가진 Co, Fe, Ni, 및 Cr 중 적어도 하나를 포함하는 비정질 합금이다. 제 2 서브층은 바람직하게는 MX 폼을 갖고, 여기서 M은 Co, Fe, Ni, Cr 및 Mn 중 적어도 하나를 포함하고, X는 프리 층의 모멘트를 감소시키도록 도울 수 있는 B 또는 Ta와 같은 엘리먼트들일 수 있거나, 수직 이방성을 감소시키는 것을 돕는 Pt 또는 Pd일 수 있다.
또한, 기록 전류가 자기 엘리먼트(100)를 통과할 때, 자기 엘리먼트(100)는 프리 층(106)이 스핀 전달로 인해 스위칭될 수 있도록 구성된다. 바람직한 실시예에서, 폭 w와 같은 프리 층(106)의 측면 치수들은 작고, 바람직하게는 200nm 미만이다. 또한, 프리 층(106)이 특정한 연축(easy axis)을 갖는 것을 보장하기 위해 측면 치수들간에 일부 차이가 제공되는 것이 바람직하다.
따라서, 자기 엘리먼트(100)는 스핀 전달을 이용하여 기록될 수 있다. 더욱이, 스페이서 층(104)의 결정 구조 및 스페이서 층(104)과 피닝 층(102)의 텍스쳐 들간의 관계 때문에, 잘 규정된 전자 상태들이 스페이서 층(104)을 통한 터널링 프로세스를 좌우한다. 이것은 프리 층(106)의 텍스쳐에 의해 추가로 개선된다. 따라서, 자기 엘리먼트(100)의 자기저항 신호가 증가될 수 있다. 이에 따라, 자기 엘리먼트(100)로부터의 신호가 증가될 수 있다. 더욱이, 스페이서 층(104)을 통한 개선된 스핀 분극이 개선된다. 프리 층(106)의 자화를 스위칭하는데 요구되는 임계 전류는 스핀 분극과 관련된 스핀 전달 효율에 반비례한다. 따라서, 프리 층(106)의 자화를 스위칭하는데 요구되는 임계 전류는 감소될 수 있다. 따라서, 보다 고밀도의 자기 메모리들에 사용될 자기 엘리먼트들(100)의 성능 및 전력 소모가 개선될 수 있다.
도 4는 본 발명에 따라 스핀 전달을 이용하여 기록될 수 있는 자기 엘리먼트(110)의 제 1 실시예의 바람직한 버전의 보다 상세한 도면이다. 자기 엘리먼트(110)는 자기 엘리먼트(100)와 유사하다. 자기 엘리먼트(110)는 자기 엘리먼트(100)의 피닝 층(102), 스페이서 층(104) 및 프리 층(106)과 유사한, 피닝 층(116), 스페이서 층(118) 및 프리 층(120)을 포함한다. 프리 층(120)은 제 1 서브층(122), 선택적인 비자성 스페이서 층(124), 및 제 2 서브층(126)을 포함한다.
또한, 자기 엘리먼트(110)는 피닝 층(114)을 포함하는 것이 바람직하다. 또한, 하부 콘택(112)과 상부 콘택(128)이 도시된다. 하부 콘택(112)과 상부 콘택(128)은 CPP 방향으로 자기 엘리먼트(110)를 통해 전류를 구동하는데 사용된다. 피닝 층(114)은 AFM 층인 것이 바람직하다. AFM 층(114)은 정렬된 결정 구조를 갖고, 바람직하게는 특정한 텍스쳐를 갖는다. 또한, 시드 층들(미도시)은 AFM 층 (114)의 목표된 텍스쳐를 제공하는데 사용될 수 있다. 예를 들어, IrMn이 AFM 층(114)을 위해 사용되면, IrMn AFM 층(114)이 (002) 텍스쳐를 갖는 면심 입방(face centered cubic: fcc)인 것을 보장하도록, β-Ta 및 TaN의 혼합물인 Ta(N) 하부층이 사용된다. AFM 층(114)은 교환 결합(exchange coupling)을 통해 피닝 층(116)의 자화를 피닝하는 것이 바람직하다.
피닝 층(116)은 피닝 층(114)에 의해 피닝되는 자화를 갖는다. 스페이서 층(118)에 인접한 피닝 층(116)의 부분은 텍스쳐를 갖는다. 바람직한 실시예에서, 스페이서 층에 인접한 피닝 층의 부분은 (001)의 바람직한 수직 텍스쳐를 가진 bcc 결정 구조를 갖는다. 더욱이, 간단한 층으로서 도시되지만, 피닝 층(116)은 다른 구조를 가질 수 있다. 예를 들어, 피닝 층(116)은 이중층(bilayer)일 수 있다. 이러한 실시예에서, AFM 층(114)에 인접한 피닝 층(116)의 층은 피닝 층(116)의 자화를 피닝하기 위해 AFM 층(114)의 성능을 개선하도록 구성된다. 다른 이중층은 전술한 텍스쳐를 갖도록 구성된다. 피닝 층(116)은 비자성 스페이서 층에 의해 분리된 2개의 강자성 층들을 포함하는 합성 피닝 층일 수 있다. 비자성 스페이서 층의 두께는 강자성 층들의 자화들이 반강자성으로 결합되도록 구성된다.
스페이서 층(118)은 절연성이다. 스페이서 층(118)은 또한 정렬된 결정 구조를 갖는다. 달리 말하면, 스페이서 층(118)은 비정질이 아니다. 스페이서 층은 텍스쳐를 갖는 것이 바람직하다. 피닝 층(116)의 텍스쳐 또는 스페이서 층(118)에 인접한 피닝 층(116)의 서브층, 및 스페이서 층(118)의 텍스쳐 사이에 잘 규정된 관계가 있다. 또한, 바람직한 실시예에서, 스페이서 층(118)은 적어도 10 원자%의 Mg를 포함하고 암염(NaCl) 구조를 갖는다. 따라서, 스페이서 층(118)은 MgO인 것이 바람직하다. 또한, 스페이서 층(118)은 스페이서 층(118)을 통한 터널링을 허용하도록 구성된다. 바람직한 실시예에서, 스페이서 층(118)의 텍스쳐는 (100)이다.
프리 층(120)은 2개의 강자성 서브층들(122, 126)을 포함하는 것이 바람직하다. 제 1 서브층(122)은 bcc 결정 구조와 (100) 텍스쳐를 갖는 것이 바람직하다. 또한, 바람직한 실시예에서, 제 1 서브층은 Co, Fe, Ni, Cr 및 Mn 중 적어도 하나를 포함하는 금속 합금이거나, B, P, Si, Nb, Zr, Hf, Ta, Ti 중 적어도 하나를 가진 Co, Fe, Ni, 및 Cr 중 적어도 하나를 포함하는 비정질 합금이다. 제 2 서브층(126)은 감소된 자기 모멘트를 갖는 것이 바람직하다. 감소된 자기 모멘트는 1100 emu/cm3 이하의 자기 모멘트인 것이 바람직하다. 일 실시예에서, 제 2 서브층(126)은 비정질이고, 10 원자% 보다 많은 붕소를 포함하며, Co, Fe, Ni, Cr 및 Mn 중 적어도 하나를 포함한다. 이 경우, 서브층들(122, 126)은 Co, Fe 또는 Ni를 포함한다. 서브층들(122, 126)의 자화들은 서브층들(122, 126)의 자화들의 상대적 배향들이 일정하도록 근접하게 결합된다. 예를 들어, 자화들은 이러한 결합으로 인해 반평행 또는 평행하게 유지된다. 프리 층(120)은 서브층들(122, 126) 사이에 선택적인 비자성 스페이서 층(124)을 포함할 수도 있다. 선택적인 비자성 스페이서 층(124)은 서브층들(122, 126)의 자화들을 교환 결합하도록 구성되는 것이 바람직하다. 또한, 선택적인 비자성 스페이서 층(124)은 확산 스톱층(stop layer)으로서 작용할 수 있다.
또한, 자기 엘리먼트(110)는 기록 전류가 자기 엘리먼트(110)를 통과할 때 스핀 전달로 인해 프리 층(120)이 스위칭될 수 있도록 구성된다. 따라서, 바람직한 실시예에서, 폭 w와 같은 프리 층(120)의 측면 치수들은 작고, 200nm 미만인 것이 바람직하다. 또한, 프리 층(120)이 특정한 연축을 갖는 것을 보장하기 위해 측면 치수들 사이에 일부 차이가 제공되는 것이 바람직하다.
따라서, 자기 엘리먼트(110)는 스핀 전달을 이용하여 기록될 수 있다. 더욱이, 스페이서 층(118)의 결정 구조 및 스페이서 층(118)과 피닝 층(116)의 텍스쳐들간의 관계 때문에, 잘 규정된 전자 상태들이 스페이서 층(118)을 통한 터널링 프로세스를 좌우한다. 이것은 프리 층(120)의 서브층(122)의 텍스쳐에 의해 추가로 개선된다. 따라서, 자기 엘리먼트(110)의 자기저항 신호가 증가될 수 있다. 이에 따라, 자기 엘리먼트(110)로부터의 신호가 증가될 수 있다. 더욱이, 스페이서 층(118)을 통한 스핀 분극 전류의 개선된 전도 때문에, 프리 층(120)의 자화를 스위칭하는데 요구되는 임계 전류가 감소될 수 있다. 따라서, 자기 엘리먼트(110)는 보다 고밀도의 자기 메모리들에 보다 용이하게 사용될 수 있다.
도 5는 본 발명에 따라 스핀 전달을 이용하여 기록될 수 있는 자기 엘리먼트(110')의 바람직한 제 1 실시예의 제 2 버전의 도면이다. 자기 엘리먼트(110')는 자기 엘리먼트(110)와 유사하다. 따라서, 자기 엘리먼트(110')의 유사한 부분은 유사하게 라벨링된다. 예를 들어, 자기 엘리먼트(110')는 자기 엘리먼트(110)의 층들(116, 118, 120)과 유사한, 피닝 층(116'), 스페이서 층(118'), 및 프리 층 (120')을 포함한다. 따라서, 자기 엘리먼트(110')는 자기 엘리먼트(110)의 장점들을 갖는다.
또한, 자기 엘리먼트(110')는 스핀 누적 층(spin accumulation layer)(130) 및 스핀 배리어 층(132)을 포함한다. 스핀 배리어 층(132)은 전자들의 거울 반사들(specular reflections)을 제공하도록 구성되고, 이는 스핀 전달을 이용하여 프리 층(120')이 스위칭되는 능력을 향상시킨다. 예를 들어, 스핀 배리어 층(132)은 전체 자기 엘리먼트(110')의 RA 값의 10% 미만인, 낮은 RA 곱을 가진 빈약한(poor) 터널링 배리어인 것이 바람직하다. 스핀 배리어 층(132)에 사용되는 물질들의 예들은 Cu-Al 합금들의 산화물들을 포함하고, 여기서 Al이 우선적으로 산화된다.
스핀 누적 층(130)은 바람직하게는 최소한 20 내지 100A 크기인, 긴 스핀 확산 길이를 갖는 것이 바람직한 비자성 층이다. 따라서, 스핀 누적 층(130)은 Cu와 Ru와 같은 물질들을 포함하는 것이 바람직하다. 스핀 누적 층(130)과 스핀 배리어 층(132)은 스핀 펌핑 효과로 인한 부가적인 댐핑(damping)을 감소시킴으로써 프리 층(120')의 자화를 스위칭하는 스핀 전달 효과의 능력을 향상시키는데 사용된다. 스핀 누적 층(130)과 스핀 배리어 층(132)이 프리 층(120')을 향해 전류를 다시 반사시키도록 작용할 수 있기 때문에, 이러한 댐핑은 감소된다. 따라서, 자기 엘리먼트(110')는 보다 낮은 기록 전류에서 보다 용이하게 스위칭될 수 있다.
도 6은 본 발명에 따라 스핀 전달을 이용하여 기록될 수 있는 자기 엘리먼트(110')의 바람직한 제 1 실시예의 제 3 버전의 도면이다. 자기 엘리먼트(110")는 자기 엘리먼트(110)와 유사하다. 따라서, 자기 엘리먼트(110")의 유사한 부분들은 유사하게 라벨링된다. 예를 들어, 자기 엘리먼트(110")는 자기 엘리먼트(110)의 층들(116, 118, 120)과 유사한, 피닝 층(116"), 스페이서 층(118"), 및 프리 층(120")을 포함한다. 프리 층(120")은 간단한 것으로서 도시되지만, 프리 층(120")은 전술한 것처럼 2개의 서브층들과 선택적인 비자성 스페이서 층을 포함하는 다른 구조를 가질 수 있다. 따라서, 자기 엘리먼트(110")는 자기 엘리먼트(110)의 장점들을 갖는다.
자기 엘리먼트(110")는 자기 엘리먼트들(110, 110')과 상이한 크기로 기판에 증착된다. 특히, 프리 층(120")은 하부 콘택(112")에 더 근접하고, 이에 따라 피닝 층(116") 보다 기판(도시되지 않지만, 도시된 층들 아래에 위치됨)에 더 근접한다. 따라서, 프리 층(120")과 하부 콘택(112") 사이에 시드층(seed layer)(134)이 사용된다. 시드층은 프리 층(120")의 목표된 결정 구조와 텍스쳐를 촉진시키도록 선택된다. 특히, 시드층(134)을 위한 물질들은 프리 층(120")의 bcc 결정 구조와 (100) 텍스쳐를 촉진시키도록 선택된다. 특히, 시드층(134)은 Cr, Ta, TaN, TiN, 또는 TaN/Ta를 포함하는 것이 바람직하다. 프리 층(120")을 위해 단일 층이 사용되면, 층들(122, 124, 126)에 해당하는 층들을 대신하여, 프리 층(120")은 bcc 결정 구조와 (100) 텍스쳐를 갖도록 구성되는 Co, Fe, 및 Ni 중 적어도 하나를 포함하는 것이 바람직하다.
도 7은 스핀 전달을 이용하여 기록될 수 있는 본 발명에 따른 자기 엘리먼트(200)의 제 2 실시예의 도면이다. 자기 엘리먼트(200)는 이중 스핀 필터이다. 자기 엘리먼트(200)는 제 1 피닝 층(216), 절연 스페이서 층(218), 프리 층(220), 스 페이서 층(228), 및 제 2 피닝 층(230)을 포함한다. 스페이서 층(228)은 비자성이고, 전도성 또는 절연성 터널링 배리어이다. 자기 엘리먼트(200)는 또한 제 1 피닝 층(214) 및 제 2 피닝 층(232)을 포함하는 것이 바람직하다. 또한, 하부 콘택(212)과 상부 콘택(234)이 도시된다. 따라서, 전도성 스페이서 층(228)의 경우, 자기 엘리먼트(200)는 프리 층(220)을 공유하는, 스핀 터널링 접합부(202) 및 스핀 밸브(204)를 포함하는 것이 고려될 수 있다. 그러나, 스페이서 층(228)에 대한 절연성 터널링 배리어의 경우, 자기 엘리먼트(200)는 프리 층(220)을 공유하는 2개의 스핀 터널링 접합부(202, 204)를 포함하는 것이 고려될 수 있다. 더욱이, 자기 엘리먼트(200)가 기판(미도시)에 대해 특정 배향을 갖는 층들로 도시된다. 특히, 제 1 피닝 층(216)은 프리 층(220) 아래의 기판에 인접한 것으로서 도시된다. 그러나, 다른 배향이 사용될 수 있다.
하부 콘택(212)과 상부 콘택(234)은 CPP 방향에서 자기 엘리먼트(200)를 통해 전류를 구동하기 위해 사용된다. 피닝 층들(214, 232)은 AFM 층들인 것이 바람직하다. AFM 층(214)은 정렬된 결정 구조를 갖고, 바람직하게는 특정한 텍스쳐를 갖는다. 또한, 시드층들(미도시)이 AFM 층(214)의 목표된 텍스쳐를 제공하기 위해 사용될 수 있다. 예를 들어, IrMn이 AFM 층(214)에 대해 사용되면, IrMn AFM 층(214)이 (002) 텍스쳐를 갖는 면심 입방(fcc)인 것을 보장하도록, β-Ta 및 TaN의 혼합물인 Ta(N) 하부층이 사용된다. AFM 층(214)은 교환 결합을 통해 제 1 피닝 층(216)의 자화를 피닝하는 것이 바람직하다.
제 1 피닝 층(216)은 피닝 층(214)에 의해 피닝되는 자화를 갖는다. 절연 스페이서 층(218)에 인접한 피닝 층(216)의 부분은 텍스쳐를 갖는다. 바람직한 실시예에서, 이러한 텍스쳐는 체심 입방(bcc) 결정 구조에 대해 (100)이다. 더욱이, 간단한 층으로서 도시되지만, 피닝 층(216)은 다른 구조를 가질 수 있다. 예를 들어, 피닝 층(216)은 이중층일 수 있다. 이러한 실시예에서, AFM 층(214)에 인접한 피닝 층(216)의 층은 피닝 층(216)의 자화를 피닝하기 위해 AFM 층(214)의 능력을 향상시키도록 구성되는 것이 바람직하다. 다른 이중층이 전술한 텍스쳐를 갖도록 구성된다. 피닝 층(216)은 비자성 스페이서 층에 의해 분리되는 2개의 강자성 층들을 포함하는 합성 피닝 층일 수 있다. 비자성 스페이서 층의 두께는 강자성 층들의 자화들이 반강자성으로 결합되도록 구성된다.
절연 스페이서 층(218)은 도 3, 4, 5 및 6에 도시된 스페이서 층들(104, 118, 118', 118")에 해당한다. 따라서, 스페이서 층(218)은 또한 정렬된 결정 구조를 갖는다. 달리 말하면, 스페이서 층(218)은 비정질이 아니다. 스페이서 층은 또한 텍스쳐를 갖는 것이 바람직하다. 바람직한 실시예에서, 피닝 층(216)의 텍스쳐 또는 스페이서 층(218)에 인접한 피닝 층(216)의 서브층의 텍스쳐, 및 스페이서 층(218)의 텍스쳐 사이에 잘 규정된 관계가 있다. 또한, 바람직한 실시예에서, 스페이서 층(218)은 적어도 10 원자% Mg을 포함하고, 암염(NaCl) 구조를 갖는다. 따라서, 스페이서 층(218)은 바람직하게는 MgO이다. 스페이서 층(218)은 또한 스페이서 층(218)을 통한 터널링을 허용하도록 구성된다. 바람직한 실시예에서, 스페이서 층(218)의 텍스쳐는 (100)이다.
프리 층(220)은 간단할 수 있지만, 프리 층(220)은 제 1 서브층(222), 선택 적인 비자성 스페이서 층(224), 및 제 2 서브층(226)을 포함하는 것이 바람직하다. 서브층들(222, 226)은 강자성이다. 제 1 서브층(222), 또는 스페이서 층(218)에 인접한 프리 층(220)의 부분은 bcc 결정 구조와 (100) 텍스쳐를 갖는 것이 바람직하다. 또한, 바람직한 실시예에서, 제 1 서브층(222)은 Co, Fe, Ni, Cr 및 Mn 중 적어도 하나를 포함하는 금속 합금이거나, B, P, Si, Nb, Zr, Hf, Ta, Ti 중 적어도 하나를 가진 Co, Fe, Ni, 및 Cr 중 적어도 하나를 포함하는 비정질 합금이다. 제 2 서브층(226)은 감소된 자기 모멘트를 갖는 것이 바람직하다. 감소된 자기 모멘트는 1100 emu/cm3 이하의 자기 모멘트인 것이 바람직하다. 일 실시예에서, 제 2 서브층(226)은 비정질이고, 10 원자% 보다 많은 붕소를 포함하며, Co, Fe, Ni, Cr, 및 Mn 중 적어도 하나를 포함한다. 이 경우, 서브층들(222, 226)은 Co, Fe 또는 Ni를 포함한다. 서브층들(222, 226)의 자화들은 서브층들(222, 226)의 자화들의 상대적 배향이 일정하도록 근접하게 결합된다. 예를 들어, 자화들은 이러한 결합으로 인해 반평행 또는 평행으로 유지된다. 프리 층(220)은 서브층들(222, 226) 사이에 선택적인 비자성 스페이서 층(224)을 포함할 수도 있다. 선택적인 비자성 스페이서 층(224)은 서브층들(222, 226)의 자화들을 교환 결합하도록 구성되는 것이 바람직하다. 또한, 선택적인 비자성 스페이서 층(224)은 확산 스톱층으로서 작용할 수 있다.
또한, 자기 엘리먼트(200)는 기록 전류가 자기 엘리먼트(200)를 통과할 때 스핀 전달로 인해 프리 층(220)이 스위칭될 수 있도록 구성된다. 따라서, 바람직 한 실시예에서, 폭 w와 같은 프리 층(220)의 측면 치수들은 작고, 200nm 미만인 것이 바람직하다. 또한, 프리 층(220)이 특정한 연축을 갖는 것을 보장하기 위해 측면 치수들 사이에 일부 차이가 제공되는 것이 바람직하다.
자기 엘리먼트(200)는 스핀 전달을 이용하여 기록될 수 있다. 더욱이, 스페이서 층(218)의 결정 구조 및 스페이서 층(218)과 피닝 층(216)의 텍스쳐들간의 관계 때문에, 잘 규정된 전자 상태들이 스페이서 층(218)을 통한 터널링 프로세스를 좌우한다. 이것은 프리 층(220)의 서브층(222)의 텍스쳐에 의해 추가로 개선된다. 따라서, 자기 엘리먼트(200)로부터의 신호가 증가될 수 있다. 스페이서 층(218)을 통한 개선된 스핀 분극 때문에, 프리 층(220)의 자화를 스위칭하는데 요구되는 임계 전류가 감소될 수 있다. 더욱이, 피닝 층들(216, 230)은 자기 엘리먼트에 기록될 때 피닝 층들(216, 230)로부터의 스핀 전달 토크들이 부가되도록 구성될 수 있다. 이것은 프리 층(220)의 자화를 스위칭하는데 요구되는 임계 전류를 추가로 감소시킨다. 따라서, 자기 엘리먼트(200)는 보다 고밀도의 자기 메모리들에 보다 용이하게 사용될 수 있다.
도 8은 스핀 전달을 이용하여 기록될 수 있는 본 발명에 따른 자기 엘리먼트(200')의 제 2 실시예의 제 2 버전의 도면이다. 자기 엘리먼트(200')는 자기 엘리먼트(200)와 유사하다. 따라서, 자기 엘리먼트(200')의 유사한 부분들은 유사하게 라벨링된다. 예를 들어, 자기 엘리먼트(200')는 자기 엘리먼트(200)의 층들(216, 218, 220, 228, 230)과 유사한, 제 1 피닝 층(216'), 절연 스페이서 층(218'), 프리 층(220'), 제 2 스페이서 층(228'), 및 제 2 피닝 층(230')을 포함한다. 따라 서, 자기 엘리먼트(200')는 자기 엘리먼트(200)의 장점들을 갖는다.
또한, 자기 엘리먼트(200')는 스핀 누적 층(236) 및 스핀 배리어 층(238)을 포함한다. 스핀 배리어 층(238)은 전자들의 거울 반사들을 제공하도록 구성되고, 이는 스핀 전달을 이용하여 프리 층(220')이 스위칭되는 능력을 향상시킨다. 예를 들어, 스핀 배리어 층은 전체 자기 엘리먼트(200')의 RA 값의 10% 미만인, 낮은 RA 곱을 가진 빈약한 터널링 배리어인 것이 바람직하다.
스핀 누적 층(236)은 바람직하게는 긴 스핀 확산 길이를 갖는 비자성 층이다. 따라서, 스핀 누적 층(236)은 Cu 및 Ru와 같은 물질들을 포함하는 것이 바람직하다. 스핀 누적 층(236)과 스핀 배리어 층(238)은 스핀 펌핑 효과로 인한 댐핑을 감소시킴으로써 프리 층(220')의 자화를 스위칭하는 스핀 전달 효과의 능력을 향상시키는데 사용된다. 스핀 누적 층(236)과 스핀 배리어 층(238)이 프리 층(220')을 향해 스핀 분극 전류를 다시 반사시키도록 작용할 수 있기 때문에, 이러한 댐핑은 감소된다. 따라서, 자기 엘리먼트(200')는 보다 낮은 기록 전류에서 보다 용이하게 스위칭될 수 있다.
도 9는 스핀 전달을 이용하여 기록될 수 있는 자기 엘리먼트를 제공하기 위한 본 발명에 따른 방법(300)의 일 실시예를 도시하는 도면이다. 방법(300)은 자기 엘리먼트(200')의 관점에서 기술된다. 다른 자기 엘리먼트들에 상기 방법(300)을 사용하는 것이 방해되지 않는다. 또한, 방법(300)은 단일 자기 엘리먼트를 제공하는 관점에서 기술된다. 그러나, 통상의 당업자는 다중 엘리먼트들이 제공될 수 있다는 것을 용이하게 인식할 것이다. 방법(300)은 단계 302에서, 제 1 피닝 층(214'), 및 하부 콘택(212')이 제공된 이후 임의의 요구되는 시드층의 증착으로 시작되는 것이 바람직하다. 제 1 피닝 층(216')은 단계 304에서 제공된다. 단계 304는 목표된 결정 구조와 텍스쳐를 갖는 제 1 피닝 층(216')을 제공하는 단계를 포함하는 것이 바람직하다. 단계 306에서, 절연 스페이서 층(218')이 제공된다. 단계 306은 목표된 결정 구조와 텍스쳐를 갖는 절연 층(218')을 제공하는 단계를 포함한다. 단계 306은 또한 피닝 층(216')과 프리 층(220') 사이에서 절연 스페이서 층(218')을 통해 터널링되도록 절연 스페이서 층(218')을 제공하는 단계를 포함한다.
단계 308에서, 프리 층(220')이 제공된다. 바람직한 실시예에서, 단계 308은 목표된 결정 구조와 배향을 프리 층(220')에 제공하는 단계를 포함한다. 또한, 단계 308은 비자성 스페이서 층(224')을 선택적으로 제공할 뿐만 아니라, 서브층들(222', 226')을 제공하는 단계를 포함하는 것이 바람직하다. 따라서, 피닝 층(216')과 프리 층(220') 사이에 절연 스페이서 층(218')이 위치한다. 방법(300)이 자기 엘리먼트(100 또는 110)를 제공하는데 사용되는 경우, 나머지 단계들은 생략될 수 있다. 스핀 누적 층(236)과 스핀 배리어 층(238)은 단계 310 및 단계 312를 통해 각각 선택적으로 제공된다. 방법(300)이 자기 엘리먼트(110)를 제공하는데 사용되면, 나머지 단계들은 생략될 수 있다. 단계 314를 통해, 다른 스페이서 층(228')이 제공된다. 스페이서 층(228')은 비자성이고, 전도성 또는 절연성 터널링 배리어일 수 있다. 따라서, 프리 층(220')은 절연 스페이서 층(218')과 스페이서 층(228') 사이에 위치된다. 단계 316을 통해, 제 2 피닝 층(230')이 제공된다. 따라서, 스페이서 층(228')은 프리 층(220')과 제 2 피닝 층 사이에 위치된다. 제 2 AFM 층(232')과 상부 콘택(234')이 제공될 수도 있다.
따라서, 자기 엘리먼트(100, 110, 110', 200, 200')가 제조될 수 있다. 결과적으로, 방법(300)을 이용하면, 스핀 전달을 이용하여 기록될 수 있고 스핀 전달을 이용하여 기록하기 위해 감소된 임계 전류와 보다 높은 신호를 가질 수 있는, 자기 엘리먼트(100, 110, 110', 200, 200')가 제조될 수 있다.
스핀 전달을 이용하여 기록될 수 있는 자기 엘리먼트를 제공하기 위한 방법 및 시스템이 개시되었다. 본 발명은 도시된 실시예들에 따라 기술되었고, 통상의 당업자는 본 발명의 사상과 범주 내에서 실시예들에 대한 변화들 및 임의의 변화들이 있을 수 있다는 것을 용이하게 인식할 것이다. 따라서, 첨부된 청구범위의 사상과 범주를 벗어남이 없이, 통상의 당업자에 의해 많은 변형들이 이루어질 수 있다.

Claims (59)

  1. 자기 엘리먼트(magnetic element)로서,
    피닝(pinned) 층;
    절연성이고 정렬된 결정 구조를 갖는 스페이서(spacer) 층 - 상기 스페이서 층은 상기 스페이서 층을 통한 터널링을 허용하도록 구성됨 -; 및
    프리(free) 층 - 상기 스페이서 층은 상기 피닝 층과 상기 프리 층 사이에 위치되고, 상기 자기 엘리먼트는 기록 전류가 상기 자기 엘리먼트를 통과할 때 스핀 전달로 인해 상기 프리 층이 스위칭될 수 있도록 구성됨 -
    을 포함하는 자기 엘리먼트.
  2. 제 1 항에 있어서,
    상기 피닝 층은 제 1 결정학적 텍스쳐(crystallographic texture)를 갖고, 상기 스페이서 층은 제 2 결정학적 텍스쳐를 갖는 것을 특징으로 하는 자기 엘리먼트.
  3. 제 2 항에 있어서,
    상기 제 1 결정학적 텍스쳐 및 상기 제 2 결정학적 텍스쳐는 서로 관련되고 모두 (100) 배향되는(oriented) 것을 특징으로 하는 자기 엘리먼트.
  4. 제 2 항에 있어서,
    상기 프리 층의 적어도 일부분은 제 3 결정학적 텍스쳐를 갖는 것을 특징으로 하는 자기 엘리먼트.
  5. 제 4 항에 있어서,
    상기 제 1 결정학적 텍스쳐, 상기 제 2 결정학적 텍스쳐, 및 상기 제 3 결정학적 텍스쳐는 하나가 다른 하나와 관련되며, 모두 (100) 배향되는 것을 특징으로 하는 자기 엘리먼트.
  6. 제 1 항에 있어서,
    상기 프리 층은 정렬된 제 2 결정 구조를 갖는 단일 층, 또는 제 1 자화를 갖는 제 1 서브층 및 제 2 자화를 갖는 제 2 서브층을 포함하고, 상기 제 1 서브층은 상기 스페이서 층과 상기 제 2 서브층 사이에 위치되며, 상기 제 1 서브층은 정렬된 제 2 결정 구조를 갖고, 상기 제 1 자화 및 상기 제 2 자화는 결합되는 것을 특징으로 하는 자기 엘리먼트.
  7. 제 6 항에 있어서,
    상기 단일 프리 층 또는 상기 제 2 서브층은 Co, Fe, Ni, Cr, 및 Mn 중 적어도 하나를 포함하거나, B, P, Si, Nb, Zr, Hf, Ta, Ti 중 적어도 하나를 갖는 Co, Fe, Ni, 및 Cr 중 적어도 하나를 포함하는 비정질(amorphous) 합금을 포함하는 것 을 특징으로 하는 자기 엘리먼트.
  8. 제 1 항에 있어서,
    상기 피닝 층은 정렬된 제 1 결정 구조를 갖는 단일 층을 포함하거나, 제 1 자화를 갖는 제 1 서브층 및 제 2 자화를 갖는 제 2 서브층을 가진 합성(synthetic) 층들을 포함하고, 상기 제 2 서브층은 상기 스페이서 층에 인접하게 위치되며, 상기 제 2 서브층은 정렬된 제 1 결정 구조를 갖고, 상기 제 1 자화 및 상기 제 2 자화는 결합되는 것을 특징으로 하는 자기 엘리먼트.
  9. 제 8 항에 있어서,
    상기 단일 피닝 층 또는 상기 제 2 서브층은 Co, Fe, Ni, Cr, 및 Mn 중 적어도 하나를 포함하거나, B, P, Si, Nb, Zr, Hf, Ta, Ti 중 적어도 하나를 갖는 Co, Fe, Ni, 및 Cr 중 적어도 하나를 포함하는 비정질 합금을 포함하는 것을 특징으로 하는 자기 엘리먼트.
  10. 제 6 항에 있어서,
    상기 제 2 서브층은 MX 폼이고, 여기서 M은 Co, Fe, Ni, Cr 및 Mn 중 적어도 하나를 포함하며, X는 B, Ta, Pd, Pt 또는 Cr 중 적어도 하나를 포함하는 것을 특징으로 하는 자기 엘리먼트.
  11. 제 6 항에 있어서,
    상기 제 1 서브층은 제 1 결정학적 텍스쳐를 갖고, 상기 스페이서 층은 제 2 결정학적 텍스쳐를 가지며, 상기 제 1 결정학적 텍스쳐 및 상기 제 2 결정학적 텍스쳐는 서로 관련되고 모두 (100) 배향되는 것을 특징으로 하는 자기 엘리먼트.
  12. 제 6 항에 있어서,
    상기 제 2 서브층은 낮은 자화를 갖는 것을 특징으로 하는 자기 엘리먼트.
  13. 제 12 항에 있어서,
    상기 낮은 자화는 1100 emu/cm3 이하인 것을 특징으로 하는 자기 엘리먼트.
  14. 제 1 항에 있어서,
    상기 피닝 층은 제 1 강자성 층, 제 2 강자성 층, 및 상기 제 1 강자성 층과 상기 제 2 강자성 층을 자기적으로 결합시키도록 구성되는 비자성 스페이서 층을 포함하는 합성 피닝 층인 것을 특징으로 하는 자기 엘리먼트.
  15. 제 1 항에 있어서,
    상기 피닝 층은 제 1 강자성 층 및 제 2 강자성 층을 포함하고, 상기 제 2 강자성 층은 텍스쳐를 가지며 상기 제 1 강자성 층과 상기 스페이서 층 사이에 위 치되는 것을 특징으로 하는 자기 엘리먼트.
  16. 제 15 항에 있어서,
    상기 피닝 층은 상기 제 1 강자성 층과 상기 제 2 강자성 층 사이에 비자성 스페이서 층을 더 포함하고, 상기 비자성 스페이서 층은 Ir, Ru, Rh, 및 Cu 중 적어도 하나를 포함하는 것을 특징으로 하는 자기 엘리먼트.
  17. 자기 엘리먼트로서,
    피닝 층;
    절연성이고 정렬된 제 1 결정 구조를 갖는 스페이서 층 - 상기 스페이서 층은 상기 스페이서 층을 통한 터널링을 허용하도록 구성됨 -; 및
    프리 층 - 상기 스페이서 층은 상기 피닝 층과 상기 프리 층 사이에 위치되고, 상기 프리 층은 제 1 자화를 갖는 제 1 서브층, 및 제 2 자화와 감소된 자기 모멘트를 갖는 제 2 서브층을 포함하고, 상기 제 1 서브층은 상기 스페이서 층과 상기 제 2 서브층 사이에 위치되며, 상기 제 1 서브층은 정렬된 제 2 결정 구조를 갖고, 상기 제 1 자화 및 상기 제 2 자화는 결합되며, 상기 자기 엘리먼트는 기록 전류가 상기 자기 엘리먼트를 통과할 때 스핀 전달로 인해 상기 프리 층이 스위칭될 수 있도록 구성됨 -
    을 포함하는 자기 엘리먼트.
  18. 제 17 항에 있어서,
    상기 피닝 층은 제 1 텍스쳐를 갖고, 상기 스페이서 층은 제 2 텍스쳐를 가지며, 상기 프리 층은 제 3 텍스쳐를 갖고, 상기 제 1 텍스쳐, 상기 제 2 텍스쳐, 및 상기 제 3 텍스쳐는 하나가 다른 하나와 관련되고 모두 (100) 배향되는 것을 특징으로 하는 자기 엘리먼트.
  19. 제 17 항에 있어서,
    상기 제 1 서브층은 Co, Fe, Ni, Cr, 및 Mn 중 적어도 하나를 포함하거나, B, P, Si, Nb, Zr, Hf, Ta, Ti 중 적어도 하나를 갖는 Co, Fe, Ni, 및 Cr 중 적어도 하나를 포함하는 비정질 합금을 포함하는 것을 특징으로 하는 자기 엘리먼트.
  20. 제 17 항에 있어서,
    상기 피닝 층은 Co, Fe, Ni, Cr, 및 Mn 중 적어도 하나를 포함하거나, B, P, Si, Nb, Zr, Hf, Ta, Ti 중 적어도 하나를 갖는 Co, Fe, Ni, 및 Cr 중 적어도 하나를 포함하는 비정질 합금을 포함하는 것을 특징으로 하는 자기 엘리먼트.
  21. 제 17 항에 있어서,
    상기 제 2 서브층은 MX 폼이고, 여기서 M은 Co, Fe, Ni, Cr 및 Mn 중 적어도 하나를 포함하며, X는 B, Ta, Pd, Pt 또는 Cr 중 적어도 하나를 포함하는 것을 특징으로 하는 자기 엘리먼트.
  22. 제 17 항에 있어서,
    상기 낮은 자화는 1100 emu/cm3 이하인 것을 특징으로 하는 자기 엘리먼트.
  23. 제 17 항에 있어서,
    상기 피닝 층은 제 1 강자성 층, 제 2 강자성 층, 및 상기 제 1 강자성 층과 상기 제 2 강자성 층을 자기적으로 결합시키도록 구성되는 비자성 스페이서 층을 포함하는 합성 피닝 층인 것을 특징으로 하는 자기 엘리먼트.
  24. 제 23 항에 있어서,
    상기 피닝 층은 상기 제 1 강자성 층과 상기 제 2 강자성 층 사이에 비자성 스페이서 층을 더 포함하고, 상기 비자성 스페이서 층은 Ir, Ru, Rh, 및 Cu 중 적어도 하나를 포함하는 것을 특징으로 하는 자기 엘리먼트.
  25. 제 17 항에 있어서,
    상기 스페이서 층은 적어도 10 원자%의 Mg를 포함하는 것을 특징으로 하는 자기 엘리먼트.
  26. 제 25 항에 있어서,
    상기 스페이서 층은 MgO인 것을 특징으로 하는 자기 엘리먼트.
  27. 제 17 항에 있어서,
    상기 피닝 층은 체심 입방(bcc) 구조를 갖고, 상기 정렬된 제 1 결정 구조는 NaCl 구조이며, 상기 정렬된 제 2 결정 구조는 체심 입방(bcc) 구조인 것을 특징으로 하는 자기 엘리먼트.
  28. 제 17 항에 있어서,
    상기 제 2 서브층은 비정질인 것을 특징으로 하는 자기 엘리먼트.
  29. 제 17 항에 있어서,
    상기 프리 층은 상기 제 1 서브층과 상기 제 2 서브층 사이에 비자성 스페이서 층을 더 포함하는 것을 특징으로 하는 자기 엘리먼트.
  30. 제 17 항에 있어서,
    스핀 누적(spin accumulation) 층을 더 포함하고, 상기 프리 층은 상기 스페이서 층과 상기 스핀 누적 층 사이에 위치되는 것을 특징으로 하는 자기 엘리먼트.
  31. 제 30 항에 있어서,
    상기 스핀 누적 층은 Cu 및 Ru 중 적어도 하나를 포함하는 것을 특징으로 하 는 자기 엘리먼트.
  32. 제 30 항에 있어서,
    스핀 배리어 층을 더 포함하고, 상기 스핀 누적 층은 상기 프리 층과 상기 스핀 배리어 층 사이에 위치되는 것을 특징으로 하는 자기 엘리먼트.
  33. 제 17 항에 있어서,
    상기 프리 층은 상기 피닝 층 보다 기판에 더 근접한 것을 특징으로 하는 자기 엘리먼트.
  34. 제 17 항에 있어서,
    상기 피닝 층은 상기 프리 층 보다 기판에 더 근접한 것을 특징으로 하는 자기 엘리먼트.
  35. 자기 엘리먼트로서,
    제 1 피닝 층;
    절연성이고 정렬된 결정 구조를 갖는 절연 스페이서 층 - 상기 절연 스페이서 층은 상기 절연 스페이서 층을 통한 터널링을 허용하도록 구성됨 -;
    프리 층 - 상기 절연 스페이서 층은 상기 피닝 층과 상기 프리 층 사이에 위치됨 -;
    비자성이고, 전도성 층 또는 절연성 터널링 층인 스페이서 층 - 상기 프리 층은 상기 절연 스페이서 층과 상기 스페이서 층 사이에 위치됨 -; 및
    제 2 피닝 층 - 상기 스페이서 층은 상기 프리 층과 상기 제 2 피닝 층 사이에 위치되고, 상기 자기 엘리먼트는 기록 전류가 상기 자기 엘리먼트를 통과할 때 스핀 전달로 인해 상기 프리 층이 스위칭될 수 있도록 구성됨 -
    을 포함하는 자기 엘리먼트.
  36. 자기 엘리먼트로서,
    제 1 피닝 층;
    절연성이고 정렬된 제 1 결정 구조와 제 2 텍스쳐를 갖는 절연 스페이서 층 - 상기 절연 스페이서 층은 상기 절연 스페이서 층을 통한 터널링을 허용하도록 구성됨 -;
    프리 층 - 상기 절연 스페이서 층은 상기 피닝 층과 상기 프리 층 사이에 위치되고, 상기 프리 층은 제 1 자화를 갖는 제 1 서브층 및 제 2 자화를 갖는 제 2 서브층을 포함하며, 상기 제 1 서브층은 상기 절연 스페이서 층과 상기 제 2 서브층 사이에 위치되고, 상기 제 1 서브층은 제 3 텍스쳐를 가진 정렬된 제 2 결정 구조를 가지며, 상기 제 1 자화 및 상기 제 2 자화는 결합됨 -;
    비자성이고, 전도성 또는 절연성 터널링 층인 스페이서 층 - 상기 프리 층은 상기 절연 스페이서 층과 상기 스페이서 층 사이에 위치됨 -; 및
    제 2 피닝 층 - 상기 스페이서 층은 상기 프리 층과 상기 제 2 피닝 층 사이 에 위치되고, 상기 자기 엘리먼트는 기록 전류가 상기 자기 엘리먼트를 통과할 때 스핀 전달로 인해 상기 프리 층이 스위칭될 수 있도록 구성됨 -
    을 포함하는 자기 엘리먼트.
  37. 제 36 항에 있어서,
    상기 제 1 피닝 층은 제 1 텍스쳐를 갖고, 상기 절연 스페이서 층은 제 2 텍스쳐를 가지며, 상기 프리 층은 제 3 텍스쳐를 갖고, 상기 제 1 텍스쳐, 상기 제 2 텍스쳐, 및 상기 제 3 텍스쳐는 특정 결정학적 배향 관계를 갖는 것을 특징으로 하는 자기 엘리먼트.
  38. 제 36 항에 있어서,
    상기 제 1 서브층은 Co, Fe, Ni, Cr, 및 Mn 중 적어도 하나를 포함하거나, B, P, Si, Nb, Zr, Hf, Ta, Ti 중 적어도 하나를 갖는 Co, Fe, Ni, 및 Cr 중 적어도 하나를 포함하는 비정질 합금을 포함하는 것을 특징으로 하는 자기 엘리먼트.
  39. 제 36 항에 있어서,
    상기 제 1 피닝 층은 Co, Fe, Ni, Cr, 및 Mn 중 적어도 하나를 포함하거나, B, P, Si, Nb, Zr, Hf, Ta, Ti 중 적어도 하나를 갖는 Co, Fe, Ni, 및 Cr 중 적어도 하나를 포함하는 비정질 합금을 포함하는 것을 특징으로 하는 자기 엘리먼트.
  40. 제 36 항에 있어서,
    상기 제 2 서브층은 낮은 자기 모멘트를 갖는 것을 특징으로 하는 자기 엘리먼트.
  41. 제 36 항에 있어서,
    상기 제 2 서브층은 MX 폼이고, 여기서 M은 Co, Fe, Ni, Cr 및 Mn 중 적어도 하나를 포함하며, X는 B, Ta, Pd, Pt 또는 Cr 중 적어도 하나를 포함하는 것을 특징으로 하는 자기 엘리먼트.
  42. 제 40 항에 있어서,
    상기 낮은 자기 모멘트는 1100 emu/cm3 이하인 것을 특징으로 하는 자기 엘리먼트.
  43. 제 36 항에 있어서,
    상기 제 1 피닝 층 및 상기 제 2 피닝 층 중 적어도 하나는 제 1 강자성 층, 제 2 강자성 층, 및 상기 제 1 강자성 층과 상기 제 2 강자성 층을 자기적으로 결합시키도록 구성되는 비자성 스페이서 층을 포함하는 합성 피닝 층인 것을 특징으로 하는 자기 엘리먼트.
  44. 제 36 항에 있어서,
    상기 절연 스페이서 층은 적어도 10 원자%의 Mg를 포함하는 것을 특징으로 하는 자기 엘리먼트.
  45. 제 44 항에 있어서,
    상기 절연 스페이서 층은 MgO인 것을 특징으로 하는 자기 엘리먼트.
  46. 제 36 항에 있어서,
    상기 제 1 피닝 층은 체심 입방(bcc) 구조를 갖고, 상기 정렬된 제 1 결정 구조는 NaCl 구조이며, 상기 정렬된 제 2 결정 구조는 체심 입방(bcc) 구조인 것을 특징으로 하는 자기 엘리먼트.
  47. 제 36 항에 있어서,
    상기 제 2 서브층은 비정질인 것을 특징으로 하는 자기 엘리먼트.
  48. 제 36 항에 있어서,
    상기 프리 층은 상기 제 1 서브층과 상기 제 2 서브층 사이에 비자성 스페이서 층을 더 포함하는 것을 특징으로 하는 자기 엘리먼트.
  49. 제 36 항에 있어서,
    스핀 누적 층을 더 포함하고, 상기 스핀 누적 층은 상기 스페이서 층과 상기 제 2 피닝 층 사이에 위치되는 것을 특징으로 하는 자기 엘리먼트.
  50. 제 49 항에 있어서,
    상기 스핀 누적 층은 Cu 및 Ru 중 적어도 하나를 포함하는 것을 특징으로 하는 자기 엘리먼트.
  51. 제 49 항에 있어서,
    스핀 배리어 층을 더 포함하고, 상기 스핀 배리어 층은 상기 스핀 누적 층과 상기 제 2 피닝 층 사이에 위치되는 것을 특징으로 하는 자기 엘리먼트.
  52. 제 36 항에 있어서,
    상기 프리 층은 상기 제 1 피닝 층 보다 기판에 더 근접한 것을 특징으로 하는 자기 엘리먼트.
  53. 제 36 항에 있어서,
    상기 제 1 피닝 층은 상기 프리 층 보다 기판에 더 근접한 것을 특징으로 하는 자기 엘리먼트.
  54. 제 36 항에 있어서,
    상기 피닝 층은 제 1 층 및 제 2 층을 포함하고, 상기 제 2 층은 상기 제 1 층과 상기 스페이서 층 사이에 위치되는 것을 특징으로 하는 자기 엘리먼트.
  55. 자기 엘리먼트를 제공하기 위한 방법으로서,
    피닝 층을 제공하는 단계;
    절연성이고 정렬된 결정 구조를 갖는 스페이서 층을 제공하는 단계 - 상기 스페이서 층은 상기 스페이서 층을 통한 터널링을 허용하도록 구성됨 -; 및
    프리 층을 제공하는 단계 - 상기 스페이서 층은 상기 피닝 층과 상기 프리 층 사이에 위치되고, 상기 자기 엘리먼트는 기록 전류가 상기 자기 엘리먼트를 통과할 때 스핀 전달로 인해 상기 프리 층이 스위칭될 수 있도록 구성됨 -
    를 포함하는 자기 엘리먼트를 제공하기 위한 방법.
  56. 제 55 항에 있어서,
    상기 프리 층을 제공하는 단계는,
    제 1 자화를 갖는 제 1 서브층을 제공하는 단계; 및
    제 2 자화를 갖는 제 2 서브층을 제공하는 단계 - 상기 제 1 서브층은 상기 스페이서 층과 상기 제 2 서브층 사이에 위치되고, 상기 제 1 서브층은 정렬된 제 2 결정 구조를 가지며, 상기 제 1 자화 및 상기 제 2 자화는 결합됨 -
    를 더 포함하는 것을 특징으로 하는 자기 엘리먼트를 제공하기 위한 방법.
  57. 제 56 항에 있어서,
    상기 제 1 서브층은 제 1 결정학적 텍스쳐를 갖고, 상기 스페이서 층은 제 2 결정학적 텍스쳐를 가지며, 상기 제 1 결정학적 텍스쳐 및 상기 제 2 결정학적 텍스쳐는 서로 관련되고 모두 (100) 배향되는 것을 특징으로 하는 자기 엘리먼트를 제공하기 위한 방법.
  58. 제 55 항에 있어서,
    상기 피닝 층은 제 1 강자성 층, 제 2 강자성 층, 및 상기 제 1 강자성 층과 상기 제 2 강자성 층을 자기적으로 결합시키도록 구성되는 비자성 스페이서 층을 포함하는 합성 피닝 층인 것을 특징으로 하는 자기 엘리먼트를 제공하기 위한 방법.
  59. 자기 엘리먼트를 제공하기 위한 방법으로서,
    제 1 피닝 층을 제공하는 단계;
    절연성이고 정렬된 결정 구조를 갖는 절연 스페이서 층을 제공하는 단계 - 상기 절연 스페이서 층은 상기 절연 스페이서 층을 통한 터널링을 허용하도록 구성됨 -;
    프리 층을 제공하는 단계 - 상기 절연 스페이서 층은 상기 피닝 층과 상기 프리 층 사이에 위치됨 -;
    비자성이고 전도성 또는 절연성인, 스페이서 층을 제공하는 단계 - 상기 프 리 층은 상기 절연 스페이서 층과 상기 스페이서 층 사이에 위치됨 -; 및
    제 2 피닝 층을 제공하는 단계 - 상기 스페이서 층은 상기 프리 층과 상기 제 2 피닝 층 사이에 위치되고, 상기 자기 엘리먼트는 기록 전류가 상기 자기 엘리먼트를 통과할 때 스핀 전달로 인해 상기 프리 층이 스위칭될 수 있도록 구성됨 -
    를 포함하는 자기 엘리먼트를 제공하기 위한 방법.
KR1020077014629A 2004-12-06 2005-12-06 하이 텍스쳐링된 자기저항 엘리먼트 및 자기 메모리를제공하기 위한 방법 및 시스템 KR20070097471A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US63401304P 2004-12-06 2004-12-06
US60/634,013 2004-12-06
US11/294,766 US20060128038A1 (en) 2004-12-06 2005-12-05 Method and system for providing a highly textured magnetoresistance element and magnetic memory
US11/294,766 2005-12-05

Publications (1)

Publication Number Publication Date
KR20070097471A true KR20070097471A (ko) 2007-10-04

Family

ID=36578502

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077014629A KR20070097471A (ko) 2004-12-06 2005-12-06 하이 텍스쳐링된 자기저항 엘리먼트 및 자기 메모리를제공하기 위한 방법 및 시스템

Country Status (5)

Country Link
US (1) US20060128038A1 (ko)
EP (1) EP1829087A2 (ko)
JP (1) JP2008523589A (ko)
KR (1) KR20070097471A (ko)
WO (1) WO2006063007A2 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7576956B2 (en) * 2004-07-26 2009-08-18 Grandis Inc. Magnetic tunnel junction having diffusion stop layer
JP4292128B2 (ja) * 2004-09-07 2009-07-08 キヤノンアネルバ株式会社 磁気抵抗効果素子の製造方法
JP5591888B2 (ja) * 2005-07-28 2014-09-17 株式会社日立製作所 磁気抵抗効果素子及びそれを搭載した不揮発性磁気メモリ
JP5096702B2 (ja) * 2005-07-28 2012-12-12 株式会社日立製作所 磁気抵抗効果素子及びそれを搭載した不揮発性磁気メモリ
US7224601B2 (en) 2005-08-25 2007-05-29 Grandis Inc. Oscillating-field assisted spin torque switching of a magnetic tunnel junction memory element
US7777261B2 (en) 2005-09-20 2010-08-17 Grandis Inc. Magnetic device having stabilized free ferromagnetic layer
US7973349B2 (en) 2005-09-20 2011-07-05 Grandis Inc. Magnetic device having multilayered free ferromagnetic layer
US7859034B2 (en) * 2005-09-20 2010-12-28 Grandis Inc. Magnetic devices having oxide antiferromagnetic layer next to free ferromagnetic layer
JP2007103471A (ja) * 2005-09-30 2007-04-19 Sony Corp 記憶素子及びメモリ
US7430135B2 (en) 2005-12-23 2008-09-30 Grandis Inc. Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
JP2007294737A (ja) * 2006-04-26 2007-11-08 Hitachi Ltd トンネル磁気抵抗効果素子、それを用いた磁気メモリセル及びランダムアクセスメモリ
US7760474B1 (en) * 2006-07-14 2010-07-20 Grandis, Inc. Magnetic element utilizing free layer engineering
US7663848B1 (en) 2006-07-14 2010-02-16 Grandis, Inc. Magnetic memories utilizing a magnetic element having an engineered free layer
JP2008109118A (ja) * 2006-09-29 2008-05-08 Toshiba Corp 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
US7848059B2 (en) 2006-09-29 2010-12-07 Kabushiki Kaisha Toshiba Magnetoresistive effect device and magnetic random access memory using the same
JP4380693B2 (ja) 2006-12-12 2009-12-09 ソニー株式会社 記憶素子、メモリ
US7695761B1 (en) 2006-12-21 2010-04-13 Western Digital (Fremont), Llc Method and system for providing a spin tunneling magnetic element having a crystalline barrier layer
US8559141B1 (en) 2007-05-07 2013-10-15 Western Digital (Fremont), Llc Spin tunneling magnetic element promoting free layer crystal growth from a barrier layer interface
US7957179B2 (en) * 2007-06-27 2011-06-07 Grandis Inc. Magnetic shielding in magnetic multilayer structures
US7750421B2 (en) * 2007-07-23 2010-07-06 Magic Technologies, Inc. High performance MTJ element for STT-RAM and method for making the same
US7982275B2 (en) 2007-08-22 2011-07-19 Grandis Inc. Magnetic element having low saturation magnetization
US8545999B1 (en) * 2008-02-21 2013-10-01 Western Digital (Fremont), Llc Method and system for providing a magnetoresistive structure
US8274818B2 (en) * 2008-08-05 2012-09-25 Tohoku University Magnetoresistive element, magnetic memory cell and magnetic random access memory using the same
US7894248B2 (en) * 2008-09-12 2011-02-22 Grandis Inc. Programmable and redundant circuitry based on magnetic tunnel junction (MTJ)
US8498084B1 (en) 2009-07-21 2013-07-30 Western Digital (Fremont), Llc Magnetoresistive sensors having an improved free layer
US8194365B1 (en) 2009-09-03 2012-06-05 Western Digital (Fremont), Llc Method and system for providing a read sensor having a low magnetostriction free layer
US8558331B2 (en) * 2009-12-08 2013-10-15 Qualcomm Incorporated Magnetic tunnel junction device
US9070381B1 (en) 2013-04-12 2015-06-30 Western Digital (Fremont), Llc Magnetic recording read transducer having a laminated free layer
US9293159B2 (en) 2014-01-31 2016-03-22 Seagate Technology Llc Positive and negative magnetostriction ultrahigh linear density sensor
US10109676B2 (en) 2015-10-15 2018-10-23 Samsung Electronics Co., Ltd. MTJ structures including magnetism induction pattern and magnetoresistive random access memory devices including the same

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6201673B1 (en) * 1999-04-02 2001-03-13 Read-Rite Corporation System for biasing a synthetic free layer in a magnetoresistance sensor
JP3220116B2 (ja) * 1999-07-06 2001-10-22 株式会社日立製作所 垂直磁気記録媒体および磁気記憶装置
US6611405B1 (en) * 1999-09-16 2003-08-26 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
US6911710B2 (en) * 2000-03-09 2005-06-28 Hewlett-Packard Development Company, L.P. Multi-bit magnetic memory cells
US6680126B1 (en) * 2000-04-27 2004-01-20 Applied Thin Films, Inc. Highly anisotropic ceramic thermal barrier coating materials and related composites
JP3576111B2 (ja) * 2001-03-12 2004-10-13 株式会社東芝 磁気抵抗効果素子
US6764510B2 (en) * 2002-01-09 2004-07-20 Myocor, Inc. Devices and methods for heart valve treatment
US7186471B2 (en) * 2002-02-28 2007-03-06 Seagate Technology Llc Chemically ordered, cobalt-three platinum alloys for magnetic recording
JP2003281705A (ja) * 2002-03-25 2003-10-03 Hitachi Ltd 磁気ヘッド、磁気ヘッドジンバルアッセンブリ、磁気記録再生装置及び磁性メモリ
US6714444B2 (en) * 2002-08-06 2004-03-30 Grandis, Inc. Magnetic element utilizing spin transfer and an MRAM device using the magnetic element
US6775183B2 (en) * 2002-10-22 2004-08-10 Btg International Ltd. Magnetic memory device employing giant magnetoresistance effect
CN101114694A (zh) * 2002-11-26 2008-01-30 株式会社东芝 磁单元和磁存储器
AU2003296063A1 (en) * 2002-12-25 2004-07-22 Matsushita Electric Industrial Co., Ltd. Magnetic switching device and magnetic memory
JP3824600B2 (ja) * 2003-07-30 2006-09-20 株式会社東芝 磁気抵抗効果素子および磁気メモリ
JP2005150482A (ja) * 2003-11-18 2005-06-09 Sony Corp 磁気抵抗効果素子及び磁気メモリ装置
US7110287B2 (en) * 2004-02-13 2006-09-19 Grandis, Inc. Method and system for providing heat assisted switching of a magnetic element utilizing spin transfer
US6992359B2 (en) * 2004-02-26 2006-01-31 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
US7248447B2 (en) * 2004-05-05 2007-07-24 Hitachi Global Storage Technologies Netherlands B.V. High Hc pinned self-pinned sensor
US7270896B2 (en) * 2004-07-02 2007-09-18 International Business Machines Corporation High performance magnetic tunnel barriers with amorphous materials
US20060012926A1 (en) * 2004-07-15 2006-01-19 Parkin Stuart S P Magnetic tunnel barriers and associated magnetic tunnel junctions with high tunneling magnetoresistance
US7067330B2 (en) * 2004-07-16 2006-06-27 Headway Technologies, Inc. Magnetic random access memory array with thin conduction electrical read and write lines
US7369427B2 (en) * 2004-09-09 2008-05-06 Grandis, Inc. Magnetic elements with spin engineered insertion layers and MRAM devices using the magnetic elements

Also Published As

Publication number Publication date
WO2006063007A3 (en) 2007-03-29
WO2006063007A2 (en) 2006-06-15
EP1829087A2 (en) 2007-09-05
JP2008523589A (ja) 2008-07-03
US20060128038A1 (en) 2006-06-15

Similar Documents

Publication Publication Date Title
KR20070097471A (ko) 하이 텍스쳐링된 자기저항 엘리먼트 및 자기 메모리를제공하기 위한 방법 및 시스템
US8546896B2 (en) Magnetic tunneling junction elements having magnetic substructures(s) with a perpendicular anisotropy and memories using such magnetic elements
KR102353406B1 (ko) 스핀 궤도 토크를 이용하여 강화된 감쇠 프로그램 및 경사진 자화 용이축을 갖는 자기 접합부를 포함하는 자기 소자
US7241631B2 (en) MTJ elements with high spin polarization layers configured for spin-transfer switching and spintronics devices using the magnetic elements
US10446209B2 (en) Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US8796796B2 (en) Method and system for providing magnetic junctions having improved polarization enhancement and reference layers
US8766383B2 (en) Method and system for providing a magnetic junction using half metallic ferromagnets
EP2450903B1 (en) Method and system for providing hybrid magnetic tunneling junction elements with improved switching
US10439133B2 (en) Method and system for providing a magnetic junction having a low damping hybrid free layer
US8598671B2 (en) Storage element, method for manufacturing storage element, and memory
US8710602B2 (en) Method and system for providing magnetic junctions having improved characteristics
WO2009058410A1 (en) Current-confined effect of magnetic nano-current-channel (ncc) for magnetic random access memory (mram)
US20190272863A1 (en) Method and system for providing magnetic junctions having hybrid oxide and noble metal capping layers
TWI710150B (zh) 具延長之自由層的磁性接面及提供其的方法及磁性記憶體
US20190319182A1 (en) Method and system for engineering the secondary barrier layer in dual magnetic junctions
KR102300702B1 (ko) 스핀 전달 토크 어플리케이션에서 사용 가능한 낮은 모멘트 자유층 자기 접합부 및 그것을 제공하기 위한 방법
US11545290B2 (en) Magnetoresistive element having a giant interfacial perpendicular magnetic anisotropy
KR102441719B1 (ko) 자기 접합, 이를 이용하는 자기 메모리, 및 자기 접합 제공 방법
KR20180038944A (ko) 자기 장치에 사용 가능한 자기 접합 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application