KR20070095564A - 반도체소자 제조용 퍼니스와 이를 이용한 반도체 소자제조방법 - Google Patents

반도체소자 제조용 퍼니스와 이를 이용한 반도체 소자제조방법 Download PDF

Info

Publication number
KR20070095564A
KR20070095564A KR1020060025848A KR20060025848A KR20070095564A KR 20070095564 A KR20070095564 A KR 20070095564A KR 1020060025848 A KR1020060025848 A KR 1020060025848A KR 20060025848 A KR20060025848 A KR 20060025848A KR 20070095564 A KR20070095564 A KR 20070095564A
Authority
KR
South Korea
Prior art keywords
furnace
manufacturing
semiconductor
tube
source gas
Prior art date
Application number
KR1020060025848A
Other languages
English (en)
Inventor
이안배
은용석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060025848A priority Critical patent/KR20070095564A/ko
Publication of KR20070095564A publication Critical patent/KR20070095564A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B64—AIRCRAFT; AVIATION; COSMONAUTICS
    • B64C—AEROPLANES; HELICOPTERS
    • B64C27/00—Rotorcraft; Rotors peculiar thereto
    • B64C27/54—Mechanisms for controlling blade adjustment or movement relative to rotor head, e.g. lag-lead movement
    • B64C27/58—Transmitting means, e.g. interrelated with initiating means or means acting on blades
    • B64C27/59—Transmitting means, e.g. interrelated with initiating means or means acting on blades mechanical
    • B64C27/605—Transmitting means, e.g. interrelated with initiating means or means acting on blades mechanical including swash plate, spider or cam mechanisms

Abstract

본 발명은 소스가스가 내측으로 공급되어 공정이 수행되는 튜브; 상기 튜브의 외면을 감싸고 가열할 수 있도록 설치되는 히팅챔버; 외부로부터 연결되는 분배관을 통해 소스가스를 수평방향으로 분사할 수 있도록 상기 튜브내에 설치되는 다수의 인젝터(injector); 및 상기 소스가스를 상기 튜브내에서 외부로 배출할 수 있도록 설치되는 배출관을 구비하여 필름 증착 균일성이 향상되는 반도체소자 제조용 퍼니스와 이를 이용한 반도체 소자 제조방법에 관한 것이다.
퍼니스, 인젝터, 게이트 스페이서, TEOS,

Description

반도체소자 제조용 퍼니스와 이를 이용한 반도체 소자 제조방법{Furnace for manufacturing a semiconductor device and manufacturing method thereof}
도 1은 일반적인 LP-CVD 퍼니스에서 구역 별 온도 설정을 설명하기 위한 그래프와, 퍼니스 구역별로 식각량과 식각률을 설명하기 위한 그래프이다.
도 2는 Loading Effect를 개선하기 위하여 증착압력을 높일 경우 웨이퍼들의 균일성 불량을 나타낸 그래프이다.
도 3은 본 발명의 실시예에 따른 반도체 제조용 퍼니스를 설명하기 위해서 개략적으로 도시한 도면이다.
도 4는 본 발명의 실시예에 따른 반도체 제조용 퍼니스의 온도를 낮출 경우 웨이퍼의 온도변화를 설명하기 위해 도시한 그래프이다.
본 발명은 반도체 제조에 관한 것으로서, 특히 LP-CVD(Low pressure Chemical Vapour Deposition : 저압 화학 기상증착) 장비와 이를 사용하는 공정에 관한 것이다.
일반적으로 반도체 제조공정에서 LP-CVD방법을 사용하여 스페이서(spacer) 또는 절연막 등을 증착하고 있다. 이때 증착을 위한 소스 가스(source gas)의 공급은 장비 내부의 하단으로 공급하고, 펌핑(pumping)에 의해 상단으로 확산시키는 방법이 사용될 수 있다. 이와 같은 경우 상단으로 갈수록 소스 가스가 고갈될 수 있으므로 이를 개선하기 위하여 온도를 틸트(tilt)시켜 이를 보완하는 방법이 사용될 수 있다.
그런데, 이 방법은 증착온도 차이에 의해 퍼니스의 구역 별로 증착된 필름의 특성이 다르게 될 수 있다. 이로 인해 후속 공정에서 습식 식각률의 차이를 발생시키고, 웨이퍼 간의 써멀버짓(thermal budget)의 차이로 웨이퍼 간의 전기적 특성도 다르게 될 수 있다.
도 1은 일반적인 LP-CVD 퍼니스에서 구역 별 온도 설정을 설명하기 위한 그래프와, 퍼니스 구역별로 식각량과 식각률을 설명하기 위한 그래프이다. 도 1을 참조하면 좌측 그래프를 통해 나타내었듯이 LP-CVD 퍼니스에서 구역 별로 온도를 다르게 설정한다. 즉, 하단보다 상단의 증착온도를 높여서 소스 가스가 부족한 상단에서 증착률을 향상시키도록 하였다. 따라서 우측 그래프에 나타낸 바와 같이 각 테스트(DF43, DF45)에서 퍼니스 내측 상부에서의 식각량 및 식각률이 퍼니스 하부에서의 식각량 및 식각률이 더 높게 나타나는 것을 알 수 있다.
또한 게이트 스페이서(gate spacer) TEOS(Tetra Ethyl Ortho Silicate) 공정 진행시 반도체의 소형화로 인해 발생하는 Loading Effect(식각 공정시에 패턴 밀도의 차이에 의해 Dense pattern과 Loose pattern의 트랜지스터 side wall에 증착되는 필름의 두께가 다르게 되는 현상) 의 방지에 한계가 있을 수 있다. 이는 일반적 으로 Loading Effect를 개선하기 위해서는 증착시 압력을 높이고 TEOS 가스량을 늘려야 하는데 이 경우 웨이퍼들의 균일성이 불량하여 장비의 적재량을 줄여서 사용해야 하는 문제가 있을 수 있다.
도 2는 Loading Effect를 개선하기 위하여 증착압력을 높일 경우 웨이퍼들의 균일성 불량을 나타낸 그래프이다. 도 2를 참조하면, 증착압력을 높일 경우(25012685) 증착 두께는 증가시킬 수 있지만, 균일도가 현저히 저하되는 것을 알 수 있다.
따라서, LP-CVD장비와 이를 사용하는 공정의 개선이 요구되고 있다.
본 발명이 이루고자 하는 기술적 과제는, 필름 증착 균일성이 향상되는 반도체 제조용 LP-CVD 퍼니스를 제공하는 것이다.
상기 기술적 과제를 달성하기 위해 본 발명은 소스가스가 내측으로 공급되어 공정이 수행되는 튜브; 상기 튜브의 외면을 감싸고 가열할 수 있도록 설치되는 히팅챔버; 외부로부터 연결되는 분배관을 통해 소스가스를 수평방향으로 분사할 수 있도록 상기 튜브내에 설치되는 다수의 인젝터(injector); 및 상기 소스가스를 상기 튜브내에서 외부로 배출할 수 있도록 설치되는 배출관를 구비한 반도체 제조용 퍼니스를 제시한다.
상기 인젝터는 웨이퍼를 적재하여 튜브에 삽입되는 보트의 슬롯에 대응되는 위치에 설치될 수 있다.
상기 인젝터는 보트의 모든 슬롯에 대응되도록 구비할 수 있다.
상기 배출관은 인젝터에 대응되는 다수의 배출구를 구비할 수 있다.
상기 기술적 과제를 달성하기 위해 본 발명은 상기 반도체 제조용 퍼니스 내부를 상단에서 하단까지 동일한 온도로 유지하면서 공정을 수행하는 것을 특징으로 하는 반도체 제조용 퍼니스를 이용한 반도체 제조방법을 제시한다.
상기 반도체 제조용 퍼니스에 TEOS(Tetra Ethyl Ortho Silicate) 가스를 공급하여 SiO2 필름을 증착한 후 상기 인젝터로 O2를 공급하는 것을 특징으로 하는 반도체 제조용 퍼니스를 이용한 반도체 제조방법을 제시한다.
또한, 상기 반도체 제조용 퍼니스를 이용한 필름 증착공정 중에 퍼니스의 온도를 점차적으로 낮추는 것을 특징으로 하는 반도체 제조용 퍼니스를 이용한 반도체 제조방법을 제시한다.
이때에도 증착공정 온도는 650℃ 내지 700℃로 유지하는 것이 바람직하다.
증착공정의 반응압력은 0.1 Torr 내지 1.5 Torr 인 것이 바람직하다.
본 발명에 따르면, 반도체 제조용 퍼니스에서 소스가스를 웨이퍼에 대응되도록 수평으로 공급하여 각 웨이퍼에 형성되는 필름의 균일성이 향상되는 반도체 제조용 퍼니스와 이를 이용한 반도체 제조방법을 제시할 수 있다.
이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석될 이유는 없 다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자들에게 본 발명을 충분히 설명하기 위해서 제공되는 것으로 본 발명은 청구항의 범주에 의해서만 정의된다.
도 3은 본 발명의 실시예에 따른 반도체 제조용 퍼니스를 설명하기 위해서 개략적으로 도시한 도면이다.
도 3을 참조하면, 본원발명의 반도체 제조용 퍼니스는 소스가스가 내측으로 공급되어 공정이 수행되는 튜브(11)를 구비한다. 이 튜브(11)는 하부가 개구되어 웨이퍼(20)를 적재할 수 있는 보트(30)가 삽입될 수 있다.
이 튜브(11)는 히팅챔버(12)에 의해 감싸진다. 히팅챔버(12)는 튜브(11)를 가열하여 일정한 온도로 유지시킬 수 있다.
한편, 튜브(11)의 내측으로 외부로부터 연결되는 분배관(13)을 통해 소스가스를 수평방향으로 분사할 수 있도록 설치되는 다수의 인젝터(injector)(14)를 구비한다. 이 인젝터(14)는 보트(30)의 슬롯(31)에 대응되는 위치에 설치될 수 있다. 또한 이 인젝터(14)는 보트(30)의 모든 슬롯(31)에 대응되도록 구비하는 것이 바람직하다.
소스가스는 튜브(11)내에서 외부로 배출할 수 있도록 배출관(15)을 구비한다. 이 배출관(15)에는 튜브(11) 내측으로 보트(30)가 삽입되는 경우 인젝터(14)에서 보트(30)의 건너편에 인젝터(14)와 대응되는 위치에 설치하는 다수의 배출구(16)를 연결할 수 있다.
즉, 본 발명의 반도체 제조용 퍼니스(10)로 반도체를 제조하려면, 다수의 웨 이퍼(20)를 적재하고 있는 보트(30)가 보트캡(32)에 상에 위치한 상태로 엘리베이터(33)의 구동에 의해 튜브(11)의 내측으로 삽입된다.
필름 증착공정이 수행되면 튜브(11)는 히팅챔버(12)에 의해 가열하여 설정온도를 유지시킬 수 있게 된다.
이때 반도체 제조용 퍼니스(10)의 튜브(11) 내부를 상단에서 하단까지 동일한 온도로 유지하면서 증착공정을 수행하는 것이 바람직하다.
종래에는 소스가스를 하단에서 공급하여 튜브(11)의 상단에서는 소스가스가 고갈되므로 이를 보완하기 위해 상단의 온도를 높여 상단에서의 반응성을 높이도록 하였다. 본 발명에서는 튜브(11) 내의 상단에서 하단까지 소스가스가 균일하게 공급되므로 이에 따라 증착공정의 반응도 균일하게 이루어지도록 온도를 상단에서 하단까지 균일하게 유지되도록 한다.
이제 튜브(11)의 내측으로 외부로부터 연결되는 분배관(13)을 통해 소스가스를 공급한다. 이때 분배관(13)에는 수평방향으로 소스가스를 분사할 수 있는 인젝터(14)가 웨이퍼(20)를 향해 다수로 설치되어 있다. 따라서 각각의 웨이퍼(20)에게 균일하게(homogeneous) 소스가스를 분사할 수 있게 된다.
이때 인젝터(14)는 다수개로 설치하여 보트(30)의 상단에 적재된 웨이퍼(20)와 하단에 적재된 웨이퍼(20) 모두 균일하게 소스가스를 공급받을 수 있게 된다.
특히, 이 인젝터(14)를 보트(30)의 슬롯(31)에 대응되는 위치에 설치하되, 보트(30)의 모든 각각의 슬롯(31)에 대응되도록 설치하게 되면 모든 웨이퍼(20)에 균일하게 소스가스를 공급할 수 있게 된다.
이와 같이 튜브 내의 온도를 상단에서 하단까지 균일하게 유지할 수 있게 되어 각각의 웨이퍼(20)에서 써멀버짓(thermal budget)의 차이가 발생하지 않게 된다.
또 웨이퍼(20)의 써멀버짓(thermal budget)이 일정하게 유지되므로 증착되는 필름의 특성이 일정하게 되어 후속 습식 처리시에도 필름의 손실을 일정하게 관리할 수 있다.
소스가스는 튜브(11)내에서 외부로 배출할 수 있도록 배출관(15)을 구비한다. 이 배출관(15)에는 튜브(11) 내측으로 보트(30)가 삽입되는 경우 인젝터(14)에서 보트(30)의 건너편에 인젝터(14)와 대응되는 위치에 설치하는 다수의 배출구(16)를 연결할 수 있다.
특히 소스가스로 TEOS(Tetra Ethyl Ortho Silicate)를 공급하여 웨이퍼(20)에 SiO2 필름을 증착한 이후에는 인젝터(14)로 O2를 공급하여 미반응 TEOS나 유기물의 휘발을 촉진시켜 증착되는 필름의 품질(quality)을 향상시킬 수 있다.
TEOS와 같은 소스가스의 공급방법으로는 별도로 구비한 TEOS 챔버를 가열하여 TEOS 기체를 공급하는 방법과 기화기를 사용하여 액체 TEOS를 기화시켜 공급할 수 있다.
또한 필름 증착공정 중에 본 발명의 반도체 제조용 퍼니스의 온도를 점차적으로 낮추는 것이 바람직하다.
도 4는 본 발명의 실시예에 따른 반도체 제조용 퍼니스의 온도를 낮출 경우 웨이퍼의 온도변화를 설명하기 위해 도시한 그래프이다.
도 4를 참조하면, 반도체 제조용 퍼니스(10)는 히팅챔버(12)에 의해 가열된다. 즉 그 내부에 삽입되는 웨이퍼(20)도 히팅챔버(12)에 의해 가열되어 그 끝단에서 중심으로 열이 전달되면서 가열되는 것이다. 따라서 히팅챔버(12)에 의해 웨이퍼(20)의 온도를 조절할 수 있게 된다.
그래서, 증착공정 중에 히팅챔버(12)를 조절하여 반도체 제조용 퍼니스의 온도를 낮추게 되면 웨이퍼(20)의 온도도 낮아진다. 이때 퍼니스의 구조와 열대류 현상 등에 의해 웨이퍼(20)의 끝단(edge)이 먼저 온도가 낮아지게 된다. 이를 상태를 도 4에 도시한 것이다. 이는 CVD(화학기상증착)법의 특성으로 볼 수 있다.
즉, 웨이퍼(20)의 끝단은 온도가 낮아지면서 소스가스와의 반응성이 웨이퍼(20)의 중심부보다 낮아질 수 있다.
따라서 웨이퍼(20)의 끝단 부분이 소스가스가 공급되는 인젝터(14)에 근접되어 그 증착되는 필름의 두께가 더 두껍게 형성되는 현상을 완화시킬 수 있게 된다.
이때에도 증착공정 온도는 650℃ 내지 700℃로 유지하는 것이 바람직하다.
증착공정의 반응 압력은 0.1 Torr 내지 1.5 Torr 인 것이 바람직하다.
또한 종래의 방법에서는 보트(30)의 하단에 다수의 더미 웨이퍼(dummy wafer)를 적재하여야 하였으나, 더미 웨이퍼의 적재가 필요없게 된다. 따라서 한번에 더 많은 웨이퍼(20)에 증착공정을 수행할 수 있어서 장비의 처리 용량이 증대된 것과 같은 효과를 얻을 수 있게 된다.
이상에서 설명한 바와 같이, 본 발명의 실시예에 따른 반도체 제조용 퍼니스 를 이용하여 반도체 소자를 제조하게 되면 균일성을 향상시킬 수 있게 된다.
예컨대, 게이트 스페이서의 증착공정에서 Loading effect의 개선을 위해 기존공정보다 증착 압력도 증대시킬 수 있고, 웨이퍼들 간의 균일성도 향상시킬 수 있다.
이상, 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 본 발명은 위에서 설명한 실시예에 한정되지 않고, 본 발명의 기술적 사상 내에서 이 분야의 통상의 지식을 가진자에 의해 그 변형이나 개량이 가능함은 당연하다.
상술한 본 발명에 따르면, 필름 증착 균일성이 향상되는 반도체 제조용 퍼니스와 이를 이용한 반도체 소자 제조방법 제공할 수 있다.
즉, 각각의 웨이퍼에 소스가스를 균일하게 공급하여 필름의 증착의 균일성이 향상된다. 각 웨이퍼의 써멀버짓(thermal budget)이 일정하게 유지되므로 증착되는 필름의 특성이 일정하게 되어 후속 습식 처리시에도 필름의 손실을 일정하게 관리할 수 있다. 또 Loading effect의 개선을 위해 기존공정보다 증착 압력도 증대시킬 수 있다.

Claims (9)

  1. 소스가스가 내측으로 공급되어 공정이 수행되는 튜브;
    상기 튜브의 외면을 감싸고 가열할 수 있도록 설치되는 히팅챔버;
    외부로부터 연결되는 분배관을 통해 소스가스를 수평방향으로 분사할 수 있도록 상기 튜브내에 설치되는 다수의 인젝터(injector); 및
    상기 소스가스를 상기 튜브내에서 외부로 배출할 수 있도록 설치되는 배출관를 구비하는 것을 특징으로하는 반도체 제조용 퍼니스.
  2. 제 1 항에 있어서, 상기 인젝터는 웨이퍼를 적재하여 튜브에 삽입되는 보트의 슬롯에 대응되는 위치에 설치하는 것을 특징으로 하는 반도체 제조용 퍼니스.
  3. 제 2 항에 있어서,
    상기 인젝터는 보트의 모든 슬롯에 대응되도록 구비하는 것을 특징으로 하는 반도체 제조용 퍼니스.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 배출관은 인젝터에 대응되도록 다수의 배출구를 구비하는 것을 특징으로 하는 반도체 제조용 퍼니스.
  5. 제 1 항 내지 제 4 항에 기재된 상기 반도체 제조용 퍼니스의 튜브 내부를 상단에서 하단까지 동일한 온도로 유지하면서 공정을 수행하는 것을 특징으로 하는 반도체 제조용 퍼니스를 이용한 반도체 소자 제조방법.
  6. 제 1 항 내지 제 4 항에 기재된 상기 반도체 제조용 퍼니스에 TEOS(Tetra Ethyl Ortho Silicate) 가스를 공급하여 SiO2 필름을 증착한 후 상기 인젝터로 O2를 공급하는 것을 특징으로 하는 반도체 제조용 퍼니스를 이용한 반도체 소자 제조방법.
  7. 제 1 항 내지 제 4 항에 기재된 상기 반도체 제조용 퍼니스를 이용한 필름 증착공정 중에 퍼니스의 온도를 점차적으로 낮추는 것을 특징으로 하는 반도체 제조용 퍼니스를 이용한 반도체 소자 제조방법.
  8. 제 7 항에 있어서, 상기 증착공정 온도는 650℃ 내지 700℃로 유지하는 것을 특징으로 하는 반도체 제조용 퍼니스를 이용한 반도체 소자 제조방법.
  9. 제 7 항에 있어서, 상기 증착공정의 반응압력은 0.1 Torr 내지 1.5 Torr 인 것을 특징으로 하는 반도체 제조용 퍼니스를 이용한 반도체 소자 제조방법.
KR1020060025848A 2006-03-21 2006-03-21 반도체소자 제조용 퍼니스와 이를 이용한 반도체 소자제조방법 KR20070095564A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060025848A KR20070095564A (ko) 2006-03-21 2006-03-21 반도체소자 제조용 퍼니스와 이를 이용한 반도체 소자제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060025848A KR20070095564A (ko) 2006-03-21 2006-03-21 반도체소자 제조용 퍼니스와 이를 이용한 반도체 소자제조방법

Publications (1)

Publication Number Publication Date
KR20070095564A true KR20070095564A (ko) 2007-10-01

Family

ID=38802758

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060025848A KR20070095564A (ko) 2006-03-21 2006-03-21 반도체소자 제조용 퍼니스와 이를 이용한 반도체 소자제조방법

Country Status (1)

Country Link
KR (1) KR20070095564A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112687596A (zh) * 2020-12-17 2021-04-20 北京北方华创微电子装备有限公司 晶舟、工艺腔室及半导体工艺设备
WO2022034996A1 (ko) * 2020-08-12 2022-02-17 삼성전자 주식회사 반도체 제조 장치 및 상기 제조 장치를 이용한 기판 처리 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022034996A1 (ko) * 2020-08-12 2022-02-17 삼성전자 주식회사 반도체 제조 장치 및 상기 제조 장치를 이용한 기판 처리 방법
CN112687596A (zh) * 2020-12-17 2021-04-20 北京北方华创微电子装备有限公司 晶舟、工艺腔室及半导体工艺设备

Similar Documents

Publication Publication Date Title
JP4590071B2 (ja) 基板表面上に誘電体層を形成するための方法及び装置
CN108070846B (zh) 气体供应单元及包括气体供应单元的基板处理装置
KR20200104923A (ko) 실리콘 질화물 박막들을 위한 처리 방법들
KR100481441B1 (ko) 반도체 장치의 제조방법 및 반도체 제조장치
KR102407734B1 (ko) 가스 분배 및 개별적인 펌핑을 갖는 배치 경화 챔버
US7297608B1 (en) Method for controlling properties of conformal silica nanolaminates formed by rapid vapor deposition
US20090325391A1 (en) Ozone and teos process for silicon oxide deposition
JP2005123532A (ja) 成膜装置及び成膜方法
KR20120103719A (ko) 연속 플라즈마에 의한 ｐｅｃｖｄ 다단계 공정
CN109671611B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
WO2018088003A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2018107182A (ja) 基板処理装置および基板処理方法、ならびに基板処理システム
US20180171467A1 (en) Method of Manufacturing Semiconductor Device, Substrate Processing Apparatus and Non-Transitory Computer-Readable Recording Medium
JP6613213B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
KR20040100767A (ko) 저압 실리콘 질화막 형성 방법
US9562285B2 (en) Film forming method, film forming apparatus and storage medium
JP2008047785A (ja) 半導体装置の製造方法
KR20070095564A (ko) 반도체소자 제조용 퍼니스와 이를 이용한 반도체 소자제조방법
US20080194074A1 (en) Annealing process of polysilizane layer and method of forming isolation layer of semiconductor device employing the same
JP2004104014A (ja) 半導体装置の製造方法
US20160211141A1 (en) Method and apparatus for depositing amorphous silicon film
JP4464364B2 (ja) 半導体装置の製造方法および半導体製造装置
KR20220143222A (ko) 박막 증착 장치 및 박막 증착 방법
JP2009245984A (ja) 基板処理装置及び半導体装置の製造方法
KR20070095567A (ko) 저압화학기상증착장치를 이용한 반도체 소자의 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination