KR20220143222A - 박막 증착 장치 및 박막 증착 방법 - Google Patents

박막 증착 장치 및 박막 증착 방법 Download PDF

Info

Publication number
KR20220143222A
KR20220143222A KR1020210049323A KR20210049323A KR20220143222A KR 20220143222 A KR20220143222 A KR 20220143222A KR 1020210049323 A KR1020210049323 A KR 1020210049323A KR 20210049323 A KR20210049323 A KR 20210049323A KR 20220143222 A KR20220143222 A KR 20220143222A
Authority
KR
South Korea
Prior art keywords
temperature
gas
process chamber
sccm
unit
Prior art date
Application number
KR1020210049323A
Other languages
English (en)
Inventor
김동구
손호민
김중현
송항규
오은하
올레그 페겐손
장동현
전성우
황우연
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210049323A priority Critical patent/KR20220143222A/ko
Priority to US17/501,146 priority patent/US11639550B2/en
Publication of KR20220143222A publication Critical patent/KR20220143222A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45574—Nozzles for more than one gas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45502—Flow conditions in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45546—Atomic layer deposition [ALD] characterized by the apparatus specially adapted for a substrate stack in the ALD reactor
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45557—Pulsed pressure or control pressure
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67303—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명의 실시예들에 따른 박막 증착 장치는, 공정 챔버; 상기 공정 챔버 내에 위치하고, 높이가 서로 다른 기판들을 지지하는 지지 유닛; 상기 공정 챔버 내에 가스를 분사하는 가스 분사 유닛; 및 상기 공정 챔버를 가열하는 가열 유닛을 포함하되, 상기 가스 분사 유닛은: 제1 소스 가스를 분사하는 제1 분사부; 및 제2 소스 가스를 분사하는 제2 분사부를 포함하며, 상기 제1 분사부로부터 분사되는 상기 제1 소스 가스의 유량은 120sccm 내지 240sccm이고, 상기 제2 분사부로부터 분사되는 상기 제2 소스 가스의 유량은 1200sccm 내지 2400sccm일 수 있다.

Description

박막 증착 장치 및 박막 증착 방법 {Apparatus and method of depositing a thin layer}
본 발명은 박막 증착 장치 및 박막 증착 방법에 관한 것으로, 더욱 상세하게는 공정 챔버 내에 가스들을 분사하여 박막을 증착하는 장치 및 그 방법에 관한 것이다.
반도체 소자들은 증착 공정들, 이온 주입 공정들, 포토리소그래피 공정들, 및/또는 식각 공정들과 같은 다양한 반도체 제조 공정들을 이용하여 형성된다. 이러한 공정들 중에서 증착 공정은 기판 상에 박막 또는 물질 막을 형성하는 공정으로, 증착 방법으로는 화학적 기상 증착(Chemical Vapor Deposition; CVD) 방법, 원자층 증착(Atomic Layer Deposition; ALD) 방법 등이 사용되고 있다.
본 발명이 해결하고자 하는 과제는, 증착 특성이 향상된 박막 증착 장치 및 박막 증착 방법을 제공하는 데 있다.
본 발명의 개념에 따른, 박막 증착 장치는, 공정 챔버; 상기 공정 챔버 내에 위치하고, 높이가 서로 다른 기판들을 지지하는 지지 유닛; 상기 공정 챔버 내에 가스를 분사하는 가스 분사 유닛; 및 상기 공정 챔버를 가열하는 가열 유닛을 포함하되, 상기 가스 분사 유닛은: 제1 가스를 분사하는 제1 분사부; 및 제2 가스를 분사하는 제2 분사부를 포함하며, 상기 제1 분사부로부터 분사되는 상기 제1 가스의 유량은 120sccm 내지 240sccm이고, 상기 제2 분사부로부터 분사되는 상기 제2 가스의 유량은 1200sccm 내지 2400sccm일 수 있다.
본 발명의 다른 개념에 따른, 박막 증착 장치는, 공정 챔버; 상기 공정 챔버 내에 위치하고, 높이가 서로 다른 기판들을 지지하는 지지 유닛; 상기 공정 챔버 내에 가스를 분사하는 가스 분사 유닛; 및 상기 공정 챔버를 가열하는 가열 유닛을 포함하되, 상기 공정 챔버는 그의 하부에서 상부를 향하는 방향으로 제공되는 제1 온도 영역, 제2 온도 영역, 제3 온도 영역, 제4 온도 영역 및 제5 온도 영역을 포함하고, 상기 공정 챔버의 상기 제1 온도 영역에서의 온도는 제1 온도고, 상기 공정 챔버의 상기 제5 온도 영역에서의 온도는 제2 온도이되, 섭씨 온도로 상기 제1 온도에 대한 상기 제2 온도의 비는 1 : 1.01 내지 1 : 1.03일 수 있다.
본 발명의 또 다른 개념에 따른, 박막 증착 방법은, 공정 챔버 내에 높이가 서로 다르도록 기판들을 로딩하는 것; 상기 공정 챔버 내에 제1 가스 및 제2 가스를 분사하여 상기 기판들 상에 각각 박막을 증착하는 것; 및 상기 공정 챔버 안에서 높이 별로 온도를 제어하는 것을 포함하되, 상기 공정 챔버 내에 분사되는 상기 제1 가스의 유량은 120sccm 내지 240sccm이고, 상기 공정 챔버 내에 분사되는 상기 제2 가스의 유량은 1200sccm 내지 2400sccm일 수 있다.
본 발명에 따른 박막 증착 장치는, 박막을 증착하기 위해 공정 챔버 내로 분사되는 제1 가스 및 제2 가스 각각의 유량을 증가시킬 수 있다. 이로써, 공정 챔버 내에서의 박막 증착 속도를 상대적으로 균일하게 할 수 있어 공정 챔버의 상부 및 하부에서의 온도 차이를 줄일 수 있다. 결과적으로, 본 발명의 실시예들에 따른 박막 증착 장치 내에서 제조되는 반도체 소자들의 신뢰성 및 전기적 특성이 향상될 수 있다.
도 1은 본 발명의 실시예들에 따른 박막 증착 장치를 나타내는 개략도이다.
도 2는 도 1의 박막 증착 장치를 나타내는 평면도이다.
도 3은 도 1의 박막 증착 장치의 일부 구성을 나타내는 개념도이다.
도 4a는 본 발명의 실시예들에 따른 박막 증착 장치 내에서 증착된 박막을 나타내는 단면도이다.
도 4b는 본 발명의 실시예들에 따른 박막 증착 장치 내에서 제조된 반도체 소자를 나타내는 단면도이다.
도 5는 본 발명의 실시예들에 따른 박막 증착 방법을 나타내는 플로우 차트이다.
도 6은 본 발명의 실시예들에 따른 박막 증착 방법을 나타내는 플로우 차트이다.
도 7은 본 발명의 실시예들에 따른 박막 증착 장치에서 제1 가스의 유량과 공정 챔버에서의 위치에 따른 박막의 증착 속도를 나타내는 그래프이다.
도 8은 본 발명의 실시예들에 따른 박막 증착 장치에서 제1 가스의 유량과 공정 챔버에서의 위치에 따른 박막의 증착 속도를 나타내는 그래프이다.
도 9는 본 발명의 실시예들에 따른 박막 증착 장치에서 제1 가스의 유량에 따른 공정 챔버에서의 온도 산포를 나타내는 그래프이다.
도 10은 본 발명의 실시예들에 따른 박막 증착 장치에서 제1 가스의 유량과 공정 챔버에서의 위치에 따른 반도체 소자의 전파 지연 시간(propagation delay time, tPD) 산포를 나타내는 그래프이다.
도 11은 본 발명의 실시예들에 따른 박막 증착 장치를 나타내는 개략도이다.
도 12는 도 11의 박막 증착 장치를 나타내는 평면도이다.
도 13은 도 11의 박막 증착 장치의 일부 구성들을 나타내는 개념도이다.
도 1은 본 발명의 실시예들에 따른 박막 증착 장치를 나타내는 개략도이다. 도 2는 도 1의 박막 증착 장치를 나타내는 평면도이다. 도 3은 도 1의 박막 증착 장치의 일부 구성을 나타내는 개념도이다.
도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 박막 증착 장치(10)는 그 내부에 가스들을 공급하여 반응시킴으로써, 기판(SUB) 상에 박막을 증착시킬 수 있다. 기판(SUB)은 반도체 소자를 제조하기 위한 것으로, 일 예로, 반도체 기판일 수 있으나 이에 제한되는 것은 아니다. 박막 증착 장치(10)는 저압(Low Pressure; LP) 화학 기상 증착 장치일 수 있다. 일 예로, 박막 증착 장치(10)는 1Pa 내지 300Pa의 압력 조건 하에서 구동될 수 있다.
박막 증착 장치(10)는 공정 챔버(100), 지지 유닛(200), 가스 분사 유닛(300), 가열 유닛(400), 가스 배기 유닛(500), 가스 공급 유닛(550), 및 승강 유닛(600)을 포함할 수 있다.
공정 챔버(100)는 박막 증착 공정이 진행되는 내부 공간을 제공할 수 있다. 즉, 공정 챔버(100) 내에 기판들(SUB)이 제공될 수 있고, 가스들이 분사됨으로써 기판(SUB) 상에 박막이 증착될 수 있다. 공정 챔버(100)는 진공 상태에 가까운 저압을 유지할 수 있도록 밀폐 구조를 가질 수 있다. 공정 챔버(100)는 내열성이 우수한 재질로 구성될 수 있다. 공정 챔버(100)는 그 내부로 공급되는 가스들에 대한 내부식성이 우수한 재질로 구성될 수 있다. 일 예로, 공정 챔버(100)는 산화 이트륨(Y2O3)을 포함할 수 있으나 공정 챔버(100)를 이루는 물질이 이에 제한되는 것은 아니다.
공정 챔버(100)는 내부 튜브(110) 및 외부 튜브(120)를 포함할 수 있다. 내부 튜브(110)는 상부 및 하부가 뚫려 있는 실린더 형상일 수 있다. 평면적 관점에서, 내부 튜브(110)는 링 형상일 수 있다(도 2 참조). 외부 튜브(120)는 내부 튜브(110)를 둘러쌀 수 있다. 일 예로, 외부 튜브(120)는 상부가 막혀 있는 원통 관 형상을 가질 수 있다. 외부 튜브(120)의 하부는 뚫려 있을 수 있다.
가스 배기 유닛(500)은 공정 챔버(100) 내의 가스들을 외부로 배기할 수 있다. 가스 배기 유닛(500)은 공정 챔버(100) 내의 압력을 감압시킬 수 있다. 가스 배기 유닛(500)은 공정 챔버(100) 내의 압력을 일정하게 유지시킬 수 있다. 가스 배기 유닛(500)은 공정 챔버(100)에 제공되는 배기 포트(505), 및 진공 펌프(미도시)를 포함할 수 있다.
지지 유닛(200)은 공정 챔버(100) 내에 제공될 수 있다. 지지 유닛(200)은 기판들(SUB)을 지지할 수 있다. 일 예로, 지지 유닛(200)은 기판 적재 부재(210), 지지 플레이트(220), 회동 부재(230), 실 캡(seal cap) 부재(240), 및 슬롯(250)을 포함할 수 있다.
기판 적재 부재(210)는 지지 플레이트(220) 상에 제공될 수 있다. 기판 적재 부재(210)는 복수 개의 기판들(SUB)을 제3 방향(D3)을 따라 적재할 수 있다. 기판 적재 부재(210) 상에 슬롯(250)이 제공될 수 있다. 슬롯(250)은 기판들(SUB)이 장착될 수 있는 복수 개의 홈들을 포함할 수 있다. 슬롯(250)에 의해 복수 개의 기판들(SUB)이 서로 다른 높이를 가지면서 공정 챔버(100) 내에 적재될 수 있다. 기판 적재 부재(210)는 승강 유닛(600)에 의해 공정 챔버(100) 내에 로딩(loading)되거나 언로딩(unloading)될 수 있다. 일 예로, 기판 적재 부재(210)는 승강 유닛(600)에 의해 내부 튜브(110) 내에 로딩되거나 언로딩될 수 있다.
지지 플레이트(220)는 기판 적재 부재(210)를 지지할 수 있다. 지지 플레이트(220)는 실 캡 부재(240) 상에 제공될 수 있다. 지지 플레이트(220)는 공정 챔버(100) 내에 로딩되거나 언로딩될 수 있다.
실 캡 부재(240)는 공정 챔버(100)의 아래에 제공될 수 있다. 일 예로, 실 캡 부재(240)는 외부 튜브(120)의 뚫려 있는 하부를 밀봉할 수 있다. 실 캡 부재(240)는 승강 유닛(600)에 의해 제3 방향(D3)에 평행한 방향을 따라 이동할 수 있다. 즉, 실 캡 부재(240)는 상하 방향으로 이동할 수 있다.
실 캡 부재(240)와 외부 튜브(120)가 접촉하는 부분에 실링 부재(미도시)가 제공될 수 있다. 실링 부재(미도시)는 오링(O-ring)일 수 있다. 실링 부재(미도시)는 공정 챔버(100)와 실 캡 부재(240) 사이에서 가스가 누출되는 것을 방지할 수 있다.
회동 부재(230)는 기판 적재 부재(210)를 회전시킬 수 있다. 일 예로, 회동 부재(230)는 실 캡 부재(240) 및/또는 지지 플레이트(220)를 회전시켜, 기판 적재 부재(210)를 회전시킬 수 있다. 회동 부재(230)는 회전 모터를 포함할 수 있다. 회동 부재(230)는 실 캡 부재(240)의 아래에 설치될 수 있다.
가스 분사 유닛(300)은 공정 챔버(100) 내에 제공될 수 있다. 가스 분사 유닛(300)은 가스 공급 유닛(550)과 공급 라인을 통해 연결될 수 있다. 가스 공급 유닛(550)은 공급 라인을 통해 가스 분사 유닛(300)에 복수의 공정 가스들을 공급할 수 있다. 일 예로, 상기 공정 가스들은 소스 가스, 반응 가스, 세정 가스 등을 포함할 수 있다. 가스 분사 유닛(300)은 가스들을 다양한 방식으로 공정 챔버(100) 내에 분사할 수 있다.
가스 분사 유닛(300)은 제1 분사부(310) 및 제2 분사부(320)를 포함할 수 있다. 제1 분사부(310)는 공정 챔버(100) 내로 제1 가스(SG1)를 분사할 수 있다. 제1 분사부(310)는 공정 챔버(100)의 하부로부터 상부를 향하는 방향(즉, 제3 방향(D3))으로 제1 가스(SG1)를 분사할 수 있다. 제2 분사부(320)는 공정 챔버(100) 내로 제2 가스(SG2)를 분사할 수 있다. 제2 분사부(320)는 공정 챔버(100)의 하부로부터 상부를 향하는 방향으로 제2 가스(SG2)를 분사할 수 있다. 도시되지는 않았지만, 가스 분사 유닛(300)은 분사 제어부(미도시)를 더 포함할 수 있다. 분사 제어부(미도시)는 제1 분사부(310) 및 제2 분사부(320)로부터 분사되는 가스의 유량을 제어할 수 있다.
제1 가스(SG1)와 제2 가스(SG2)가 반응하여 기판(SUB) 상에 박막이 증착될 수 있다. 상기 제1 가스(SG1)와 상기 제2 가스(SG2)는 각각 제1 소스 가스(SG1)와 제2 소스 가스(SG2)로 명명될 수 있다. 제1 가스(SG1)는 디클로로실란(Dichlorosilane, SiH2Cl2), 또는 헥사클로로디실란(Hexachlorodisilane; HCDS) 중 적어도 어느 하나를 포함할 수 있으나 이에 제한되는 것은 아니다. 제2 가스(SG2)는 암모니아(NH3) 또는 질소(N2) 중 적어도 어느 하나를 포함할 수 있으나 이에 제한되는 것은 아니다. 일 예로, 제1 가스(SG1)는 디클로로실란(Dichlorosilane, SiH2Cl2)을 포함할 수 있고, 제2 가스(SG2)는 암모니아(NH3)를 포함할 수 있다. 박막은 실리콘 질화물(Si3N4)을 포함할 수 있다.
제1 가스(SG1)의 유량과 제2 가스(SG2)의 유량의 비율은 1 : 9.5 내지 1 : 10.5일 수 있다. 바람직하게는, 제1 가스(SG1)의 유량과 제2 가스(SG2)의 유량은 1 : 10의 비율이 되도록 공정 챔버(100) 내에 분사될 수 있다. 예를 들어, 제1 가스(SG1)는 10sccm의 유량, 제2 가스(SG2)는 100sccm의 유량으로 공정 챔버(100) 내에 분사될 수 있다. 다른 예로, 제1 가스(SG1)는 1000sccm의 유량, 제2 가스(SG2)는 10000sccm의 유량으로 공정 챔버(100) 내에 분사될 수 있다. 다시 말하면, 제1 가스(SG1)는 10sccm 내지 1000sccm의 유량, 제2 가스(SG2)는 100sccm 내지 10000sccm의 유량으로 공정 챔버(100) 내에 분사될 수 있다. 바람직하게는, 제1 가스(SG1)는 120sccm 내지 240sccm의 유량, 제2 가스(SG2)는 1200sccm 내지 2400sccm의 유량으로 공정 챔버(100) 내에 분사될 수 있다.
공정 챔버(100)의 높이(H1)는 50cm 내지 200cm일 수 있다. 바람직하게는, 공정 챔버(100)의 높이(H1)는 133.7cm 내지 151.0cm일 수 있다. 일 예로, 공정 챔버(100)의 높이(H1)는 내부 공간의 최상부로부터 내부 튜브(110)의 최하부까지의 수직 길이로 정의될 수 있다. 공정 챔버(100)의 높이(H1)가 커질수록, 공정 챔버(100) 내로 분사되는 제1 및 제2 가스들(SG1, SG2)의 유량 또한 증가할 수 있다. 이는 제1 및 제2 가스들(SG1, SG2)이 공정 챔버(100)의 하부에서 상부를 향하는 방향으로 분사됨으로써 발생하는 유량 차이를 보상하기 위한 것이다. 예를 들어, 공정 챔버(100)의 높이(H1)가 133.7cm일 때, 제1 가스(SG1)의 유량은 120sccm 내지 160sccm이고, 제2 가스(SG2)의 유량은 1200sccm 내지 1600sccm일 수 있다. 다른 예로, 공정 챔버(100)의 높이(H1)가 151.0cm일 때, 제1 가스(SG1)의 유량은 160sccm 내지 240sccm이고, 제2 가스(SG2)의 유량은 1600sccm 내지 2400sccm일 수 있다. 공정 챔버(100)의 높이(H1)에 대한 제1 가스(SG1)의 유량의 비는 0.895sccm/cm 내지 1.590sccm/cm일 수 있다.
분사되는 제1 가스(SG1)의 유량과 제2 가스(SG2)의 유량은 종래에 비해 상대적으로 클 수 있다. 다시 말하면, 제1 가스(SG1) 및 제2 가스(SG2)는 공정 챔버(100) 내에 상대적으로 빠른 속도로 분사될 수 있다. 이로써, 서로 다른 높이에 있는 기판들(SUB) 상에 형성되는 박막들의 증착 속도가 상대적으로 균일해질 수 있다. 이에 대한 자세한 내용은 후술하기로 한다.
제1 분사부(310)는 제2 분사부(320)와 서로 마주볼 수 있다. 제1 분사부(310)와 제2 분사부(320)는 제2 방향(D2)으로 서로 이격될 수 있다. 제1 분사부(310)와 제2 분사부(320)는 서로 대향되는 위치에 제공될 수 있다. 일 예로, 제1 분사부(310) 및 제2 분사부(320)는 지지 유닛(200)과 인접한 위치에 제공될 수 있다. 제1 분사부(310) 및 제2 분사부(320) 중 어느 하나는 배기 포트(505)와 인접한 위치에 제공될 수 있다.
가열 유닛(400)이 공정 챔버(100)를 둘러싸도록 배치될 수 있다. 가열 유닛(400)은 공정 챔버(100)를 가열할 수 있다. 가열 유닛(400) 및 공정 챔버(100)는 각각 제1 온도 영역(TR1), 제2 온도 영역(TR2), 제3 온도 영역(TR3), 제4 온도 영역(TR4), 및 제5 온도 영역(TR5)을 포함할 수 있다. 제1 내지 제5 온도 영역들(TR1-TR5)은 순차적으로 가열 유닛(400) 및 공정 챔버(100) 각각의 하부에서 상부를 향하는 방향으로 제공될 수 있다. 다시 말하면, 제1 내지 제5 온도 영역들(TR1-TR5) 중 제1 온도 영역(TR1)이 최하부에, 제3 온도 영역(TR3)이 중앙부에, 그리고 제5 온도 영역(TR5)이 최상부에 위치할 수 있다.
가열 유닛(400)은 몸체부(410), 코일들(420), 제1 온도 제어부(431), 제2 온도 제어부(432), 제3 온도 제어부(433), 제4 온도 제어부(434), 및 제5 온도 제어부(435)를 포함할 수 있다.
가열 유닛(400)의 몸체부(410)는 공정 챔버(100)를 둘러싸는 부분일 수 있다. 일 예로, 몸체부(410)는 상부가 막혀 있는 원통 관 형상을 가질 수 있다. 몸체부(410)의 하부는 뚫려 있을 수 있다.
몸체부(410)의 내측벽 상에 코일들(420), 및 제1 내지 제5 온도 제어부들(431-435)이 제공될 수 있다. 코일들(420)은 몸체부(410)의 내측벽 상에 복수 개 제공될 수 있다. 코일들(420)은 제1 내지 제5 온도 제어부들(431-435)로부터 전압을 공급받아 열을 발산하고, 이로써 공정 챔버(100)를 가열할 수 있다. 코일들(420)은 외부 튜브의 외측벽을 마주보도록 제공될 수 있다. 코일(420)은 제1 내지 제5 온도 영역들(TR1-TR5) 중 어느 하나 상에 제공될 수 있다.
제1 내지 제5 온도 제어부들(431-435)이 몸체부(410)의 내측벽 상에 제공될 수 있다. 제1 내지 제5 온도 제어부들(431-435) 각각은 서로 인접한 코일들(420) 사이에 제공될 수 있다. 제1 내지 제5 온도 제어부들(431-430)은 각각 제1 내지 제5 온도 영역들(TR1-TR5) 상에 제공될 수 있다. 즉, 제1 온도 제어부(431)는 제1 온도 영역(TR1) 상에 제공될 수 있고, 제5 온도 제어부(435)는 제5 온도 영역(TR5) 상에 제공될 수 있다. 제1 내지 제5 온도 제어부들(431-435)은 각각 공정 챔버(100)의 온도를 감지하고, 이를 제어하기 위해 코일들(420)에 전압을 공급할 수 있다. 도 3을 참조하여, 제1 내지 제5 온도 제어부들(431-435)에 대해 보다 상세히 설명한다.
도 3을 도 1 및 도 2와 함께 참조하면, 제1 온도 제어부(431)는 감지부(431a), 전압 공급부(431b), 및 전압 제어부(431c)를 포함할 수 있다. 도 3에서, 제1 온도 제어부(431)만을 도시하고 있으나, 제2 내지 제5 온도 제어부들(432-435) 또한 마찬가지로 각각 감지부, 전압 공급부, 및 전압 제어부를 포함할 수 있다.
감지부(431a)는 공정 챔버(100)의 온도를 감지할 수 있다. 제1 내지 제5 온도 제어부들(431-435) 각각의 감지부는 제1 내지 제5 온도 영역들(TR1-TR5) 중 대응되는 어느 하나의 영역의 온도를 감지할 수 있다. 즉, 제1 온도 제어부(431)의 감지부(431a)는 제1 온도 영역(TR1)에서의 온도를 감지할 수 있다.
전압 공급부(431b)는 코일들(420)에 전압을 공급할 수 있다. 전압 공급부(431b)는 제1 온도 영역(TR1) 상에 제공되는 코일들(420)에 전압을 공급할 수 있다. 즉, 제1 내지 제5 온도 제어부들(431-435) 각각의 전압 공급부는 제1 내지 제5 온도 영역들(TR1-TR5) 중 대응되는 어느 하나의 영역 상에 제공되는 코일들(420)에 전압을 공급할 수 있다. 코일들(420)은 전압 공급부로부터 전압을 공급받아 열을 발산하고, 이로써 공정 챔버(100)를 가열할 수 있다.
전압 제어부(431c)는 코일들(420)에 공급되는 전압을 제어할 수 있다. 전압 제어부(431c)는 제1 온도 영역(TR1) 상에 제공되는 코일들(420)에 공급되는 전압을 제어할 수 있다. 즉, 제1 내지 제5 온도 제어부들(431-435) 각각의 전압 제어부는 제1 내지 제5 온도 영역들(TR1-TR5) 중 대응되는 어느 하나의 영역 상에 제공되는 코일들(420)에 공급되는 전압을 제어할 수 있다. 예를 들어, 감지부(431a)가 감지한 제1 온도 영역(TR1)의 온도가 기설정된 기준 온도(예를 들어, 730°C)보다 낮은 경우, 전압 제어부(431c)는 전압 공급부(431b)가 제1 온도 영역(TR1) 상의 코일들(420)에 공급하는 전압을 증가시킬 수 있다. 반대로, 감지부(431a)가 감지한 제1 온도 영역(TR1)의 온도가 기설정된 기준 온도(예를 들어, 730°C)보다 높은 경우, 전압 제어부(431c)는 전압 공급부(431b)가 제1 온도 영역(TR1) 상의 코일들(420)에 공급하는 전압을 감소시킬 수 있다.
제1 내지 제5 온도 영역들(TR1-TR5) 각각의 온도는 상이할 수 있다. 제1 온도 영역(TR1)에서 제5 온도 영역(TR5)을 향하는 방향으로 올라갈수록 공정 챔버(100) 내의 온도는 점점 증가할 수 있다. 제1 및 제2 가스들(SG1, SG2)은 공정 챔버(100)의 하부로부터 상부를 향하는 방향으로 분사되기 때문에, 공정 챔버(100)의 상부에서 제1 및 제2 가스들(SG1, SG2)의 유량이 감소할 수 있다. 이를 보상하여 박막 증착 속도를 균일하게 유지하도록, 공정 챔버(100)의 상부에서의 온도를 하부에서의 온도보다 증가시키는 것이다.
섭씨 온도로 제1 온도 영역(TR1)에서의 온도에 대한 제5 온도 영역(TR5)에서의 온도의 비는 1 : 1.0001 내지 1 : 2.05일 수 있다. 바람직하게는, 섭씨 온도로 제1 온도 영역(TR1)에서의 온도에 대한 제5 온도 영역(TR5)에서의 온도의 비는 1 : 1.01 내지 1 : 1.03일 수 있다. 제1 온도 영역(TR1)에서의 온도는 490°C 내지 739.95°C 일 수 있다. 제5 온도 영역(TR5)에서의 온도는 740.05°C 내지 1000°C 일 수 있다. 바람직하게는, 제1 온도 영역(TR1)에서의 온도는 730°C 내지 734°C일 수 있고, 제5 온도 영역(TR5)에서의 온도는 746°C 내지 750°C일 수 있다. 제1 온도 영역(TR1)에서의 온도가 증가할 때, 제5 온도 영역(TR5)에서의 온도는 감소할 수 있다. 예를 들어, 제1 온도 영역(TR1)에서의 온도가 490°C 일 때, 제5 온도 영역(TR5)에서의 온도가 1000°C 일 수 있고, 제1 온도 영역(TR1)에서의 온도가 739.95°C일 때, 제5 온도 영역(TR5)에서의 온도가 740.05°C일 수 있다. 다시 말하면, 제1 온도 영역(TR1)에서의 온도와 제5 온도 영역(TR5)에서의 온도의 온도 차이는 0.1°C 내지 510°C 일 수 있다. 다른 예로, 바람직하게는, 제1 온도 영역(TR1)에서의 온도가 730°C 일 때, 제5 온도 영역(TR5)에서의 온도가 750°C 일 수 있고, 제1 온도 영역(TR1)에서의 온도가 734°C 일 때, 제5 온도 영역(TR5)에서의 온도가 746°C 일 수 있다. 다시 말하면, 바람직하게는, 제1 온도 영역(TR1)에서의 온도와 제5 온도 영역(TR5)에서의 온도의 온도 차이는 12°C 내지 20°C일 수 있다. 제3 온도 영역(TR3)에서의 온도는 740°C일 수 있다.
제1 온도 영역(TR1)에서의 온도와 제5 온도 영역(TR5)에서의 온도의 온도 차이는 제1 분사부(310) 및 제2 분사부(320)로부터 각각 분사되는 제1 가스(SG1) 및 제2 가스(SG2)의 유량에 따라 조절될 수 있다. 예를 들어, 제1 분사부(310)로부터 분사되는 제1 가스(SG1)의 유량이 120sccm이고, 제2 분사부(320)로부터 분사되는 제2 가스(SG2)의 유량이 1200sccm인 경우, 제1 온도 영역(TR1)에서의 온도가 730°C이고, 제5 온도 영역(TR5)에서의 온도가 750°C 일 수 있다. 다른 예로, 제1 분사부(310)로부터 분사되는 제1 가스(SG1)의 유량이 240sccm이고, 제2 분사부(320)로부터 분사되는 제2 가스(SG2)의 유량이 2400sccm인 경우, 제1 온도 영역(TR1)에서의 온도가 734°C이고, 제5 온도 영역(TR5)에서의 온도가 746°C 일 수 있다. 제1 가스(SG1)의 유량에 대한 제1 온도 영역(TR1)에서의 온도와 제5 온도 영역(TR5)에서의 온도의 온도 차이의 비는 1/20 °C/sccm 내지 1/6 °C/sccm 일 수 있다.
이는 제1 및 제2 가스들(SG1, SG2)의 유량이 증가할수록 박막 증착 속도가 상대적으로 균일해지므로 공정 챔버(100)의 상부 및 하부에서의 온도 차이를 줄일 수 있기 때문이다. 즉, 종래에 비해 분사되는 제1 및 제2 가스들(SG1, SG2)의 유량이 증가하여 공정 챔버(100)에서의 온도 산포를 줄일 수 있고, 공정 챔버(100)에서의 최고 온도를 750°C 이하로 줄일 수 있다. 결과적으로, 박막 증착 장치(10) 내에서 제조되는 반도체 소자의 전파 지연 시간(propagation delay time, tPD) 산포를 줄일 수 있어, 반도체 소자의 신뢰성 및 전기적 특성을 향상시킬 수 있다. 이에 대한 자세한 내용은 후술하기로 한다.
도 4a는 본 발명의 실시예들에 따른 박막 증착 장치 내에서 증착된 박막을 나타내는 단면도이다. 도 4b는 본 발명의 실시예들에 따른 박막 증착 장치 내에서 제조된 반도체 소자를 나타내는 단면도이다.
도 4a를 참조하면, 기판(SUB) 상에 박막(TF)이 증착될 수 있다. 박막(TF)은 실리콘 질화물(Si3N4)을 포함할 수 있다. 본 실시예에 있어서, 상기 박막(TF)은 실리콘 질화막으로도 명명될 수 있다. 상기 박막(TF)은 반도체 소자에서 게이트 캐핑 패턴, 게이트 스페이서, 식각 저지막 등으로 사용될 수 있다.
본 발명의 실시예들에 따르면, 공정 챔버 내에 분사되는 제1 및 제2 가스들의 유량을 증가시킴으로써, 서로 다른 높이에 있는 기판(SUB) 상에 증착되는 박막에 포함된 실리콘 질화물의 조성비를 상대적으로 균일하게 형성할 수 있다. 이는 제1 및 제2 가스들의 유량이 증가함에 따라, 박막의 증착 속도가 보다 균일해지기 때문이다.
도 4b를 참조하면, 본 발명의 실시예들에 따른 박막 증착 장치 내에서 반도체 소자가 제조될 수 있다. 반도체 소자는 기판(SUB)의 상부에 제공되는 한 쌍의 소스/드레인 패턴(SD), 한 쌍의 소스/드레인 패턴(SD) 사이에 개재되는 채널 패턴(CH), 채널 패턴(CH) 상에 제공되는 게이트 산화막(GO), 게이트 산화막(GO) 상에 제공되는 게이트 전극(GE), 게이트 전극(GE) 상에 제공되는 게이트 캐핑 패턴(GP), 및 게이트 전극(GE)의 측벽 상에 제공되는 게이트 스페이서(GS)를 포함할 수 있다. 반도체 소자는 게이트 캐핑 패턴(GP) 및 게이트 스페이서(GS)를 덮는 제1 층간 절연막(ILD1), 제1 층간 절연막(ILD1) 상에 제공되는 식각 저지막(ESL), 및 식각 저지막(ESL) 상에 제공되는 제2 층간 절연막(ILD2)을 더 포함할 수 있다.
소스/드레인 패턴(SD)은 p형 불순물을 포함할 수 있다. 일 예로, 소스/드레인 패턴(SD)은 붕소(B)를 포함할 수 있다. 게이트 전극(GE)은 폴리실리콘층(21), 및 폴리실리콘층(21) 상의 금속층(22)을 포함할 수 있다. 일 예로, 금속층(22)은 텅스텐(W)을 포함할 수 있다. 게이트 캐핑 패턴(GP)과 게이트 스페이서(GS)는 각각 실리콘 질화물을 포함할 수 있다. 상기 게이트 캐핑 패턴(GP)과 식각 저지막(ESL)은 소스/드레인 패턴(SD) 형성 후에 실리콘 질화막을 증착하여 형성될 수 있다.
본 발명의 실시예들에 따른 박막 증착 장치에서 제1 가스 및 제2 가스가 반응하여 상기 게이트 캐핑 패턴(GP)과 식각 저지막(ESL)을 위한 실리콘 질화막이 형성될 수 있다. 본 발명의 실시예들에 따르면, 공정 챔버 내에 분사되는 제1 및 제2 가스들의 유량을 증가시킴으로써, 서로 다른 높이에 있는 기판들(SUB) 상에 증착되는 박막의 조성비를 상대적으로 균일하게 형성할 수 있다. 즉, 실리콘 질화물(SixNy)의 조성비가 상대적으로 균일하게 형성됨으로써, 후 공정에서 진행되는 식각 공정에서의 식각 속도(etch rate) 또한 상대적으로 균일해져 반도체 소자의 신뢰성이 향상될 수 있다.
또한, 제1 및 제2 가스들의 유량을 증가시킴으로써, 공정 챔버의 상부 및 하부에서의 온도 차이를 감소시킬 수 있으며 공정 챔버에서의 최고 온도를 750°C 이하로 줄일 수 있다. 이에 따라, 소스/드레인 패턴(SD)의 붕소(B) 이온이 활성화(activate)되는 것을 막아 반도체 소자의 채널 길이가 짧아지는 것을 방지할 수 있다. 붕소(B) 이온은 750°C가 넘는 고온에서 활성화될 수 있다.
종래의 경우, 높은 온도가 가해지는 공정 챔버의 상부에서 제조되는 반도체 소자는 붕소(B) 이온의 확산으로 채널의 길이가 짧아져 대기 전력 상태에서도 동작하는 불량이 발생할 수 있다. 즉, 반도체 소자의 전파 지연 시간(tPD)이 빨라지는 것이다. 이와 달리, 낮은 온도가 가해지는 공정 챔버의 하부에서 제조되는 반도체 소자는 전파 지연 시간이 느려져 반도체 소자의 동작 속도가 느려지는 불량이 발생할 수 있다. 즉, 반도체 소자의 전파 지연 시간이 느려지는 것이다. 따라서, 박막 증착 공정 시 공정 챔버 내에서의 온도 산포를 줄이는 것이 중요하다.
본 발명의 실시예들에 따른 박막 증착 장치에서는, 분사되는 제1 및 제2 가스들의 유량을 증가시킴으로써, 공정 챔버의 상부 및 하부에서의 온도 산포를 줄일 수 있다. 이에 따라 그 내부에서 제조되는 반도체 소자들의 전파 지연 시간 산포 또한 감소하게 된다. 결과적으로, 본 발명의 실시예들에 따르면 반도체 소자의 전기적 특성이 향상될 수 있다.
도 5는 본 발명의 실시예들에 따른 박막 증착 방법을 나타내는 플로우 차트이다. 도 6은 본 발명의 실시예들에 따른 박막 증착 방법을 나타내는 플로우 차트이다. 박막 증착 방법을 설명하는 데 있어서, 도 1 내지 도 3을 함께 참조한다.
도 1 내지 도 3 및 도 5를 참조하면, 본 발명의 실시예들에 따른 박막 증착 방법(S100)은 공정 챔버(100) 내에 높이가 서로 다르도록 기판들(SUB)을 로딩하는 것을 포함할 수 있다(S110). 복수 개의 기판들(SUB)은 슬롯(250)에 제공된 복수 개의 홈들에 장착될 수 있다. 복수 개의 기판들(SUB)은 제3 방향(D3)으로 적재될 수 있다.
이후, 공정 챔버(100) 내에 제1 가스(SG1) 및 제2 가스(SG2)를 분사하여 기판들(SUB) 상에 각각 박막을 증착할 수 있다(S120). 제1 분사부(310)는 공정 챔버(100) 내로 제1 가스(SG1)를 분사할 수 있다. 제2 분사부(320)는 공정 챔버(100) 내로 제2 가스(SG2)를 분사할 수 있다.
제1 가스(SG1)와 제2 가스(SG2)가 반응하여 도 4a처럼 기판(SUB) 상에 박막(TF)이 증착될 수 있다. 일 예로, 제1 가스(SG1)는 디클로로실란을 포함할 수 있고, 제2 가스(SG2)는 암모니아를 포함할 수 있다. 박막은 실리콘 질화물(Si3N4)을 포함할 수 있다.
제1 분사부(310)로부터 분사되는 제1 가스(SG1)의 유량은 120sccm 내지 240sccm일 수 있다. 제2 분사부(320)로부터 분사되는 제2 가스(SG2)의 유량은 1200sccm 내지 2400sccm일 수 있다. 제1 가스(SG1)의 유량과 제2 가스(SG2)의 유량의 비는 1 : 9.5 내지 1 : 10.5일 수 있다. 일 예로, 제1 가스(SG1)의 유량과 제2 가스(SG2)의 유량은 1 : 10의 비율이 되도록 공정 챔버(100) 내에 분사될 수 있다.
제1 가스(SG1) 및 제2 가스(SG2)를 분사한 후, 공정 챔버(100) 안에서 높이 별로 온도를 제어할 수 있다(S130). 높이 별로 온도를 제어하는 것(S130)은 공정 챔버의 온도를 감지하는 것(S131) 및 코일들에 공급되는 전압을 제어하는 것(S132)을 포함할 수 있다.
감지부(431a)는 공정 챔버(100)의 온도를 감지할 수 있다(S131). 제1 내지 제5 온도 제어부들(431-435) 각각의 감지부는 제1 내지 제5 온도 영역들(TR1-TR5) 중 대응되는 어느 하나의 영역의 온도를 감지할 수 있다.
전압 공급부(431b)는 코일들(420)에 전압을 공급할 수 있다. 전압 공급부(431b)는 제1 온도 영역(TR1) 상에 제공되는 코일들(420)에 전압을 공급할 수 있다. 즉, 제1 내지 제5 온도 제어부들(431-435) 각각의 전압 공급부는 제1 내지 제5 온도 영역들(TR1-TR5) 중 대응되는 어느 하나의 영역 상에 제공되는 코일들(420)에 전압을 공급할 수 있다. 코일들(420)은 전압 공급부로부터 전압을 공급받아 열을 발산할 수 있다.
전압 제어부(431c)는 코일들(420)에 공급되는 전압을 제어할 수 있다(S132). 전압 제어부(431c)는 제1 온도 영역(TR1) 상에 제공되는 코일들(420)에 공급되는 전압을 제어할 수 있다. 즉, 제1 내지 제5 온도 제어부들(431-435) 각각의 전압 제어부는 제1 내지 제5 온도 영역들(TR1-TR5) 중 대응되는 어느 하나의 영역 상에 제공되는 코일들(420)에 공급되는 전압을 제어할 수 있다.
섭씨 온도로 제1 온도 영역(TR1)에서의 온도에 대한 제5 온도 영역(TR5)에서의 온도의 비는 1 : 1.01 내지 1 : 1.03일 수 있다. 제1 온도 영역(TR1)에서의 온도는 730°C 내지 734°C일 수 있다. 제5 온도 영역(TR5)에서의 온도는 746°C 내지 750°C일 수 있다. 제1 온도 영역(TR1)에서의 온도와 제5 온도 영역(TR5)에서의 온도의 온도 차이는 12°C 내지 20°C일 수 있다. 제3 온도 영역(TR3)에서의 온도는 740°C일 수 있다.
제1 온도 영역(TR1)에서의 온도와 제5 온도 영역(TR5)에서의 온도의 온도 차이는 제1 분사부(310) 및 제2 분사부(320)로부터 각각 분사되는 제1 가스(SG1) 및 제2 가스(SG2)의 유량에 따라 조절될 수 있다. 제1 가스(SG1)의 유량에 대한 제1 온도 영역(TR1)에서의 온도와 제5 온도 영역(TR5)에서의 온도의 온도 차이의 비는 1/20 °C/sccm 내지 1/6 °C/sccm 일 수 있다.
공정 챔버 안에서 높이 별로 온도를 제어한 이후(S130), 후 공정이 진행될 수 있다. 최종적으로, 반도체 소자가 제조될 수 있다.
도 7은 본 발명의 실시예들에 따른 박막 증착 장치에서 제1 가스의 유량과 공정 챔버에서의 위치에 따른 박막의 증착 속도를 나타내는 그래프이다. 도 8은 본 발명의 실시예들에 따른 박막 증착 장치에서 제1 가스의 유량과 공정 챔버에서의 위치에 따른 박막의 증착 속도를 나타내는 그래프이다. 여기서, 제1 가스의 유량과 제2 가스의 유량은 1 : 10의 비율이 되도록 분사되며, 정규화된 증착 속도는 공정 챔버의 중앙부에서의 증착 속도를 1로 설정했을 때의 증착 속도를 의미한다.
도 7 및 도 8을 참조하면, 제1 가스의 유량 및 제2 가스의 유량이 증가할수록, 공정 챔버 내에서 박막의 증착 속도가 점차 균일해지는 것을 확인할 수 있다. 이 때, 제1 가스의 유량이 120sccm이 된 이후부터 증착 속도가 급격히 균일해지는 것을 확인할 수 있으며, 제1 가스의 유량이 240sccm 이상이 된 이후부터는 증착 속도가 균일해지는 정도가 현저히 줄어드는 것을 확인할 수 있다.
도 9는 본 발명의 실시예들에 따른 박막 증착 장치에서 제1 가스의 유량에 따른 공정 챔버에서의 온도 산포를 나타내는 그래프이다. 여기서, 제1 가스의 유량과 제2 가스의 유량은 1 : 10의 비율이 되도록 분사된다. 각각의 점들은 측정 시간에 따른 공정 챔버 내에서의 온도를 나타내는 것이다.
도 9를 참조하면, 제1 가스의 유량이 80sccm일 때 공정 챔버 내에서의 온도 산포와 비교했을 때, 제1 가스의 유량이 160sccm일 때 공정 챔버 내에서의 온도 산포가 현저히 감소한 것을 확인할 수 있다. 제1 가스의 유량이 80sccm일 때 공정 챔버에서의 최대 온도와 최소 온도의 차이와 비교했을 때, 제1 가스의 유량이 160sccm일 때 공정 챔버에서의 최대 온도와 최소 온도의 차이는 약 46% 감소하였다.
도 10은 본 발명의 실시예들에 따른 박막 증착 장치에서 제1 가스의 유량과 공정 챔버에서의 위치에 따른 반도체 소자의 전파 지연 시간(propagation delay time, tPD) 산포를 나타내는 그래프이다. 각각의 점들은 제조 공정 시, 공정 챔버 내의 위치에 따른 반도체 소자의 전파 지연 시간을 나타내는 것이다.
도 10을 참조하면, 제1 가스의 유량이 80sccm일 때 공정 챔버 내에서 제조되는 반도체 소자들의 전파 지연 시간 산포와 비교했을 때, 제1 가스의 유량이 160sccm일 때 공정 챔버 내에서 제조되는 반도체 소자들의 전파 지연 시간 산포가 현저히 감소한 것을 확인할 수 있다. 제1 가스의 유량이 80sccm일 때 최대 전파 지연 시간과 최소 전파 지연 시간의 차이와 비교했을 때, 제1 가스의 유량이 160sccm일 때 최대 전파 지연 시간와 최소 전파 지연 시간의 차이는 약 32% 감소하였다.
이는 공정 챔버 내에 분사되는 제1 및 제2 가스들의 유량이 증가함으로써 박막 증착 속도가 상대적으로 균일해지기 때문에 공정 챔버의 상부 및 하부의 온도 차이를 줄일 수 있고, 이에 따라 반도체 소자의 전파 지연 시간 산포 또한 감소하는 것이다. 결과적으로, 반도체 소자의 전기적 특성이 향상될 수 있다.
도 11은 본 발명의 실시예들에 따른 박막 증착 장치를 나타내는 개략도이다. 도 12는 도 11의 박막 증착 장치를 나타내는 평면도이다. 도 13은 도 11의 박막 증착 장치의 일부 구성들을 나타내는 개념도이다. 본 실시예에서는, 도 1 내지 도 3을 참조하여 설명한 것과 중복되는 내용은 생략하고, 차이점에 대해 상세히 설명한다.
도 11 내지 도 13을 참조하면, 박막 증착 장치(11)의 가스 분사 유닛(300)은 제1 분사부(310), 제2 분사부(320), 제3 분사부(330), 및 제4 분사부(340)를 포함할 수 있다. 제3 분사부(330)는 제1 분사부(310)와 인접한 위치에 제공될 수 있다. 제4 분사부(340)는 제2 분사부(320)와 인접한 위치에 제공될 수 있다.
제3 분사부(330)는 공정 챔버(100) 내에서 수직한 방향으로 연장될 수 있다. 즉, 제3 분사부(330)는 공정 챔버(100) 내에서 제3 방향(D3)으로 연장될 수 있다. 제4 분사부(340)는 공정 챔버(100) 내에서 수직한 방향으로 연장될 수 있다. 즉, 제4 분사부(340)는 공정 챔버(100) 내에서 제3 방향(D3)으로 연장될 수 있다.
제3 분사부(330)는 제1 가스(SG1)를 분사할 수 있다. 즉, 제3 분사부(330)는 제1 분사부(310)와 동일한 가스를 분사할 수 있다. 일 예로, 제3 분사부(330)는 디클로로실란을 포함하는 가스를 분사할 수 있다. 제3 분사부(330)로부터 분사되는 제1 가스(SG1)의 유량은 제1 분사부(310)로부터 분사되는 제1 가스(SG1)의 유량과 실질적으로 서로 동일할 수 있다. 일 예로, 제3 분사부(330)로부터 분사되는 제1 가스(SG1)의 유량은 120sccm 내지 240sccm일 수 있다.
제4 분사부(340)는 제2 가스(SG2)를 분사할 수 있다. 즉, 제4 분사부(340)는 제2 분사부(320)와 동일한 가스를 분사할 수 있다. 일 예로, 제4 분사부(340)는 암모니아를 포함하는 가스를 분사할 수 있다. 제4 분사부(340)로부터 분사되는 제2 가스(SG2)의 유량은 제2 분사부(320)로부터 분사되는 제2 가스(SG2)의 유량과 실질적으로 서로 동일할 수 있다. 일 예로, 제4 분사부(340)로부터 분사되는 제2 가스(SG2)의 유량은 1200sccm 내지 2400sccm일 수 있다.
제1 분사부(310)의 최고 레벨은 제1 레벨(LV1)일 수 있다. 제2 분사부(320)의 최고 레벨은 제2 레벨(LV2)일 수 있다. 제3 분사부(330)의 최고 레벨은 제3 레벨(LV3)일 수 있다. 제4 분사부(340)의 최고 레벨은 제4 레벨(LV4)일 수 있다.
제3 레벨(LV3)은 제1 레벨(LV1)보다 높은 레벨에 위치할 수 있다. 다시 말하면, 제3 분사부(330)는 제1 분사부(310)보다 더 높은 위치에서 제1 가스(SG1)를 분사할 수 있다. 제3 분사부(330)는 공정 챔버(100)의 상부에서 제1 가스(SG1)를 분사하고, 제1 분사부(310)는 공정 챔버(100)의 하부에서 제1 가스(SG1)를 분사할 수 있다.
제4 레벨(LV4)은 제2 레벨(LV2)보다 높은 레벨에 위치할 수 있다. 다시 말하면, 제4 분사부(340)는 제2 분사부(320)보다 더 높은 위치에서 제2 가스(SG2)를 분사할 수 있다. 제4 분사부(340)는 공정 챔버(100)의 상부에서 제2 가스(SG2)를 분사하고, 제2 분사부(320)는 공정 챔버(100)의 하부에서 제2 가스(SG2)를 분사할 수 있다.
제1 레벨(LV1) 및 제2 레벨(LV2)은 실질적으로 서로 동일한 레벨에 위치할 수 있다. 제3 레벨(LV3) 및 제4 레벨(LV4)은 실질적으로 서로 동일한 레벨에 위치할 수 있다.
제3 분사부(330) 및 제4 분사부(340)는 공정 챔버(100)의 상부에서 각각 제1 가스(SG1) 및 제2 가스(SG2)를 분사할 수 있다. 이에 따라, 공정 챔버(100)의 상부에서도 제1 가스(SG1)의 유량과 제2 가스(SG1)의 유량 비율을 상대적으로 균일하게 유지할 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (10)

  1. 공정 챔버;
    상기 공정 챔버 내에 위치하고, 높이가 서로 다른 기판들을 지지하는 지지 유닛;
    상기 공정 챔버 내에 가스를 분사하는 가스 분사 유닛; 및
    상기 공정 챔버를 가열하는 가열 유닛을 포함하되,
    상기 가스 분사 유닛은:
    제1 가스를 분사하는 제1 분사부; 및
    제2 가스를 분사하는 제2 분사부를 포함하며,
    상기 제1 분사부로부터 분사되는 상기 제1 가스의 유량은 120sccm 내지 240sccm이고, 상기 제2 분사부로부터 분사되는 상기 제2 가스의 유량은 1200sccm 내지 2400sccm인 박막 증착 장치.
  2. 제1항에 있어서,
    상기 제1 가스는 디클로로실란(Dichlorosilane)을 포함하고, 상기 제2 가스는 암모니아(NH3)를 포함하는 박막 증착 장치.
  3. 제1항에 있어서,
    상기 공정 챔버의 높이에 대한 상기 제1 가스의 유량의 비는 0.895sccm/cm 내지 1.590sccm/cm인 박막 증착 장치.
  4. 제1항에 있어서,
    상기 가스 분사 유닛은:
    상기 제1 가스를 분사하는 제3 분사부; 및
    상기 제2 가스를 분사하는 제4 분사부를 더 포함하되,
    상기 제3 분사부는 상기 제1 분사부와 인접한 위치에 제공되고, 상기 제4 분사부는 상기 제2 분사부와 인접한 위치에 제공되는 박막 증착 장치.
  5. 제4항에 있어서,
    상기 제1 분사부의 최고 레벨은 제1 레벨이고, 상기 제3 분사부의 최고 레벨은 제2 레벨이되,
    상기 제2 레벨은 상기 제1 레벨보다 높은 레벨에 위치하는 박막 증착 장치.
  6. 제1항에 있어서,
    상기 공정 챔버는 그의 하부에서 상부를 향하는 방향으로 제공되는 제1 온도 영역, 제2 온도 영역, 제3 온도 영역, 제4 온도 영역 및 제5 온도 영역을 포함하고,
    상기 공정 챔버의 상기 제1 온도 영역에서의 온도는 제1 온도이고, 상기 공정 챔버의 상기 제5 온도 영역에서의 온도는 제2 온도이되,
    섭씨 온도로 상기 제1 온도에 대한 상기 제2 온도의 비는 1 : 1.01 내지 1 : 1.03인 박막 증착 장치.
  7. 제6항에 있어서,
    상기 가열 유닛은:
    상기 공정 챔버를 둘러싸는 몸체부;
    상기 몸체부의 내측벽 상에 제공되는 코일들; 및
    서로 인접하는 상기 코일들 사이에 제공되며, 상기 제1 내지 제5 온도 영역들의 온도를 각각 제어하는 제1 내지 제5 온도 제어부들을 포함하는 박막 증착 장치.
  8. 제7항에 있어서,
    각각의 상기 제1 내지 제5 온도 제어부들은:
    상기 제1 내지 제5 온도 영역들 중 대응되는 어느 하나의 영역의 온도를 감지하는 감지부; 및
    상기 제1 내지 제5 온도 영역들 중 대응되는 어느 하나의 영역 상에 제공되는 상기 코일들에 전압을 공급하는 전압 공급부; 및
    상기 제1 내지 제5 온도 영역들 중 대응되는 어느 하나의 영역 상에 제공되는 상기 코일들에 공급되는 전압을 제어하는 전압 제어부를 포함하는 박막 증착 장치.
  9. 제6항에 있어서,
    상기 제1 온도와 상기 제2 온도의 온도 차이는 12°C 내지 20°C 인 박막 증착 장치.
  10. 제6항에 있어서,
    상기 제1 가스의 유량에 대한 상기 제1 온도와 상기 제2 온도의 온도 차이의 비는 1/20 °C/sccm 내지 1/6 °C/sccm 인 기판 증착 장치.

KR1020210049323A 2021-04-15 2021-04-15 박막 증착 장치 및 박막 증착 방법 KR20220143222A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210049323A KR20220143222A (ko) 2021-04-15 2021-04-15 박막 증착 장치 및 박막 증착 방법
US17/501,146 US11639550B2 (en) 2021-04-15 2021-10-14 Apparatus and method of depositing a thin layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210049323A KR20220143222A (ko) 2021-04-15 2021-04-15 박막 증착 장치 및 박막 증착 방법

Publications (1)

Publication Number Publication Date
KR20220143222A true KR20220143222A (ko) 2022-10-25

Family

ID=83603307

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210049323A KR20220143222A (ko) 2021-04-15 2021-04-15 박막 증착 장치 및 박막 증착 방법

Country Status (2)

Country Link
US (1) US11639550B2 (ko)
KR (1) KR20220143222A (ko)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6835039B2 (en) 2002-03-15 2004-12-28 Asm International N.V. Method and apparatus for batch processing of wafers in a furnace
KR20040009385A (ko) 2002-07-23 2004-01-31 삼성전자주식회사 반도체 웨이퍼 처리를 위한 종형 퍼니스
WO2005093799A1 (ja) * 2004-03-29 2005-10-06 Hitachi Kokusai Electric Inc. 半導体装置の製造方法及び基板処理装置
KR20060018995A (ko) 2004-08-26 2006-03-03 삼성전자주식회사 반도체 웨이퍼 처리를 위한 퍼니스
WO2007108401A1 (ja) 2006-03-20 2007-09-27 Hitachi Kokusai Electric Inc. 半導体装置の製造方法および基板処理装置
US8716147B2 (en) * 2007-11-19 2014-05-06 Hitachi Kokusai Electric Inc. Manufacturing method of semiconductor device and substrate processing apparatus
KR101016016B1 (ko) 2009-07-09 2011-02-23 세메스 주식회사 반도체 기판의 증착 장치
JP5595963B2 (ja) 2011-03-31 2014-09-24 東京エレクトロン株式会社 縦型バッチ式成膜装置
US9798317B2 (en) 2013-07-03 2017-10-24 Tokyo Electron Limited Substrate processing method and control apparatus
JP6737139B2 (ja) 2016-11-14 2020-08-05 東京エレクトロン株式会社 ガスインジェクタ、及び縦型熱処理装置
KR101910085B1 (ko) 2017-06-08 2018-10-22 주식회사 유진테크 기판처리장치

Also Published As

Publication number Publication date
US11639550B2 (en) 2023-05-02
US20220333247A1 (en) 2022-10-20

Similar Documents

Publication Publication Date Title
US9536782B2 (en) Tungsten film forming method, semiconductor device manufacturing method, and storage medium
US8202809B2 (en) Method of manufacturing semiconductor device, method of processing substrate, and substrate processing apparatus
KR100944833B1 (ko) 성막 장치, 성막 방법 및 기억 매체
US20100190331A1 (en) System for Depositing a Film Onto a Substrate Using a Low Vapor Pressure Gas Precursor
KR102203745B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법, 컴퓨터 프로그램 및 반응관
US7926445B2 (en) Oxidizing method and oxidizing unit for object to be processed
KR20050037954A (ko) 성막 장치 및 성막 방법
CN111564388A (zh) 基板处理装置、半导体装置的制造方法以及存储介质
KR100860683B1 (ko) 성막 방법 및 열처리 장치
US7786010B2 (en) Method for forming a thin layer on semiconductor substrates
US20170051409A1 (en) Thin film deposition apparatus
US20180171467A1 (en) Method of Manufacturing Semiconductor Device, Substrate Processing Apparatus and Non-Transitory Computer-Readable Recording Medium
KR100628887B1 (ko) 마이크로웨이브 에너지를 이용하여 기판 상에 막을형성하는 방법 및 이를 수행하기 위한 장치
JP7055219B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
KR20220143222A (ko) 박막 증착 장치 및 박막 증착 방법
US20170011927A1 (en) Controlling the Reflow Behaviour of BPSG Films and Devices Made Thereof
US10720325B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium
CN111146064A (zh) 基底处理方法
TWI443748B (zh) 製造半導體元件的方法
JP6752976B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2010123752A (ja) 基板処理装置
US20220081772A1 (en) Substrate processing apparatus and method for manufacturing semiconductor device
KR100518509B1 (ko) 실리콘층의증착을위한화학기상증착장치
KR20070095564A (ko) 반도체소자 제조용 퍼니스와 이를 이용한 반도체 소자제조방법
US20180277389A1 (en) Heating method, film forming method, semiconductor device manufacturing method, and film forming apparatus

Legal Events

Date Code Title Description
A201 Request for examination