KR20070093087A - Light emitting diode with conducting metal substrate - Google Patents

Light emitting diode with conducting metal substrate Download PDF

Info

Publication number
KR20070093087A
KR20070093087A KR1020077015398A KR20077015398A KR20070093087A KR 20070093087 A KR20070093087 A KR 20070093087A KR 1020077015398 A KR1020077015398 A KR 1020077015398A KR 20077015398 A KR20077015398 A KR 20077015398A KR 20070093087 A KR20070093087 A KR 20070093087A
Authority
KR
South Korea
Prior art keywords
layer
metal
depositing
gan
carrier substrate
Prior art date
Application number
KR1020077015398A
Other languages
Korean (ko)
Inventor
트렁 트리 도안
Original Assignee
세미엘이디즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세미엘이디즈 코포레이션 filed Critical 세미엘이디즈 코포레이션
Publication of KR20070093087A publication Critical patent/KR20070093087A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

Systems and methods for fabricating a light emitting diode include forming a multilayer epitaxial structure above a carrier substrate; depositing at least one metal layer above the multilayer epitaxial structure; removing the carrier substrate.

Description

전도 금속 기판을 구비하는 발광 다이오드{LIGHT EMITTING DIODE WITH CONDUCTING METAL SUBSTRATE}LIGHT EMITTING DIODE WITH CONDUCTING METAL SUBSTRATE}

본 발명은 일반적으로 발광 다이오드 및 이 다이오드를 제조하는 방법에 대한 것이다. The present invention generally relates to light emitting diodes and methods of manufacturing the diodes.

발광 다이오드(LED: Light-Emitting Diode)는 우리의 일상 생활에서 점차적으로 중요한 역활을 하고 있다. 전통적으로, LED는 통신 및 다른 분야, 이동 전화기, 어플라이언스 및 다른 전자 디바이스와 같은 많은 응용에 두루 편재되어 있다. 최근에, 광학-전자 장치에 대한 질소화물 기반 반도체 재료(예를 들면, 갈륨 질소화물, 즉 GaN(Gallium Nitride)을 가지는)에 대한 수요가, 예를 들면 비디오 디스플레이, 광 스토리지, 조명, 의료 기구와 같은 응용에 대하여 폭발적으로 증가하고 있다. Light-emitting diodes (LEDs) play an increasingly important role in our daily lives. Traditionally, LEDs are ubiquitous in many applications, such as telecommunications and other fields, mobile phones, appliances and other electronic devices. Recently, the demand for nitride-based semiconductor materials (eg, having gallium nitride, ie, gallium nitride (GaN)) for opto-electronic devices has been growing, for example in video displays, optical storage, lighting, medical devices Explosive growth for applications such as

종래 청색 LED(Blue Light-Emitting Diode)는, GaN, AlGaN, InGaN 및 AlInGaN와 같은 질소화물의 반도체 재료를 사용하여 형성된다. 대부분의 이전에 언급된 형태의 발광 디바이스의 반도체층은 전기적으로 비-전도성의 사파이어 기판상에서 에피택셜적으로 형성된다. 사파이어 기판이 전기적으로 절연체이므로, LED를 통과하여 전류를 구동하도록 사파이어 기판상에 전극이 직접 형성될 수 없다. 오히 려, 전극은 직접적으로 p-형 반도체층 및 n-형 반도체층에 개별적으로 접촉하여, LED 디바이스의 제조를 완성한다. 그러나, 이러한 전극의 구성 및 사파이어 기판의 전기적으로 비-전도성 성질은 디바이스 동작에 대한 중요한 제한을 나타내고 있다. 예를 들면, 반-투명한 접촉면은 p-전극으로부터 n-전극으로 전류를 확산하기 위해 p-층상에 형성될 필요가 있다. 이러한 반-투명한 접촉면은 내부 반사 및 흡수로 인해 디바이스로부터 방출된 광 세기를 감소시킨다. 더욱이, p 및 n-전극은 광을 차단하여, 디바이스로부터 발광의 영역을 감소시킨다. 덧붙여, 사파이어 기판은 히트 절연체(즉 열 절연체)가 되며, 디바이스 동작동안 발생된 히트는 효과적으로 소멸되지 않을 수 있으므로, 이는 디바이스의 신뢰성을 제한하게 된다. Conventional blue light emitting diodes (LEDs) are formed using semiconductor materials of nitrides such as GaN, AlGaN, InGaN and AlInGaN. The semiconductor layer of most of the previously mentioned types of light emitting devices is epitaxially formed on an electrically non-conductive sapphire substrate. Since the sapphire substrate is an electrical insulator, electrodes cannot be formed directly on the sapphire substrate to drive current through the LEDs. Rather, the electrodes directly contact the p-type semiconductor layer and the n-type semiconductor layer individually to complete the manufacture of the LED device. However, the configuration of these electrodes and the electrically non-conductive nature of the sapphire substrate represent important limitations on device operation. For example, a semi-transparent contact surface needs to be formed on the p-layer to spread current from the p-electrode to the n-electrode. This semi-transparent contact surface reduces the light intensity emitted from the device due to internal reflection and absorption. Moreover, the p and n-electrodes block light, reducing the area of luminescence from the device. In addition, the sapphire substrate becomes a heat insulator (ie a thermal insulator), and heat generated during device operation may not be effectively dissipated, which limits the reliability of the device.

도 1은 이러한 종래 LED의 하나를 보여준다. 여기에 도시된 바와 같이, 기판은 1로서 표기된다. 기판(1)은 대부분 사파이어일 수 있다. 기판(1)에 걸쳐, 버퍼층(2)은 기판(1)과 GaN사이의 격자 불일치를 줄이기 위해 형성된다. 버퍼층(2)은 기판(1)상에 에픽택셜적으로 성장될 수 있으며, AlN, GaN, AlGaN 또는 AlInGaN이 될 수 있다. 다음으로, n-GaN 기반층(3), 다중-양자 우물(MQW: Multi-Quantum Well)층(4) 및 p-GaN층(5)가 연속적으로 형성된다. n-GaN 기반층(3) 상에 노광 영역(6)을 형성하기 위해 에칭 방식이 사용된다. 전기적 전도성 반-투명한 코팅이 p-GaN층(5) 위에 마련된다. 마지막으로, n-전극(9) 및 p-전극(8)이 선택된 전극 영역상에 형성된다. n-전극(9)은 MQW 능동층(4)으로 전자 및 정공을 각각 주입하기 위해 p-전극으로서 디바이스의 동일한 측면 상에 필요하다. 층(4)의 정공 및 전자의 방사성(radiative) 재결합이 광을 방출한다. 1 shows one such conventional LED. As shown here, the substrate is labeled as 1. The substrate 1 may be mostly sapphire. Over the substrate 1, a buffer layer 2 is formed to reduce the lattice mismatch between the substrate 1 and GaN. The buffer layer 2 may be grown epitaxially on the substrate 1 and may be AlN, GaN, AlGaN or AlInGaN. Next, the n-GaN base layer 3, the Multi-Quantum Well (MQW) layer 4 and the p-GaN layer 5 are successively formed. An etching method is used to form the exposure area 6 on the n-GaN base layer 3. An electrically conductive semi-transparent coating is provided on the p-GaN layer 5. Finally, n-electrode 9 and p-electrode 8 are formed on the selected electrode region. The n-electrode 9 is needed on the same side of the device as the p-electrode to inject electrons and holes into the MQW active layer 4 respectively. Radiative recombination of holes and electrons in layer 4 emits light.

그러나, 이러한 종래 LED 구조의 한계는 다음을 포함한다: (1) p-층(5)상의 반-투명한 접촉면은 100% 투명하지 않으며, 층(4)로부터 방출된 광을 차폐할 수 있다; (2) n-전극으로부터 p-전극으로 확산하는 전류는 전극의 위치로 인해 균일하지 않다; 그리고 (3) 히트가 디바이스 동작동안 축적되는데, 이는 사파이어가 열적 전기적 절연체이기 때문이다. However, the limitations of this conventional LED structure include: (1) the semi-transparent contact surface on the p-layer 5 is not 100% transparent and can shield the light emitted from the layer 4; (2) the current spreading from the n-electrode to the p-electrode is not uniform due to the position of the electrode; And (3) heat builds up during device operation because sapphire is a thermal electrical insulator.

이용가능한 조명 영역을 증가시키기 위해, 수직 LED가 개발되고 있다. 도 2에 도시된 바와 같이, 일반적인 수직 LED는 기판(10)(일반적으로 실리콘, GaAs 또는 Ge)을 갖는다. 이후, 기판(10) 위에, 천이 금속 다중층(12), p-GaN층(14), MQW층(16), n-GaN층(18)이 형성된다. 이후, n-전극(20)과 p-전극(22)이 전극으로서 선택된 영역상에 형성된다. To increase the available lighting area, vertical LEDs are being developed. As shown in FIG. 2, a typical vertical LED has a substrate 10 (generally silicon, GaAs or Ge). Then, on the substrate 10, a transition metal multilayer 12, a p-GaN layer 14, an MQW layer 16, and an n-GaN layer 18 are formed. Then, n-electrode 20 and p-electrode 22 are formed on the region selected as the electrode.

미국특허 출원번호 제 20040135158 호는 수직 LED 구조를 실현하기 위한 한 가지 방식을 보여주며, 이 한 가지 방식은, (a)사파이어 기판 위에 버퍼링층을 형성하는 단계; (b) 상기 버퍼링 층위에 복수의 마스크를 형성하는 단계로서, 상기 기판, 상기버퍼링 층 및 상기 복수의 마스크는 기판 유닛을 결합적으로 형성하는, 형성하는 단계; (c) 상기 복수의 마스크 위에 다중층의 에피택셜 구조를 형성하는 단계로서, 상기 다중층의 에피택셜 구조는 능동층; 상기 다중층 에피택셜 구조를 추출하는 단계를 포함하는, 에피택셜 구조를 형성하는 단계; (d) 추출 후에 상기 다중층 에피택셜 구조의 저면과 접합하는 상기 나머지 마스크를 제거하는 단계; (e) 상기 다중층 에피택셜 구조의 저면위에 금속 반사기를 코팅하는 단계; (f) 상기 금속 반사기에 전도성 기판을 접합하는 단계; 및 (g) 상기 다중층 구조의 상단 표면위에 p-전극과 상기 전도성 기판의 저면 위에 n-전극을 위치시키는 단계를 포함한다. US Patent Application No. 20040135158 shows one way to realize a vertical LED structure, the method comprising: (a) forming a buffering layer over a sapphire substrate; (b) forming a plurality of masks over the buffering layer, wherein the substrate, the buffering layer and the plurality of masks jointly form a substrate unit; (c) forming a multilayer epitaxial structure over the plurality of masks, wherein the multilayer epitaxial structure comprises an active layer; Forming an epitaxial structure, including extracting the multilayer epitaxial structure; (d) removing the remaining mask that joins with the bottom of the multilayer epitaxial structure after extraction; (e) coating a metal reflector on the bottom of the multilayer epitaxial structure; (f) bonding a conductive substrate to the metal reflector; And (g) placing a p-electrode on the top surface of the multilayer structure and an n-electrode on the bottom of the conductive substrate.

한 가지 측면에서, 발광 다이오드의 제조방법은, 캐리어 기판(carrier substrate) 위에 다중층의 에피택셜 구조를 형성하는 단계; 상기 다중층의 에피택셜 구조 위에 적어도 하나의 금속층을 증착하는 단계; 캐리어 기판(carrier substrate)을 제거하는 단계를 포함한다. In one aspect, a method of manufacturing a light emitting diode includes: forming a multilayer epitaxial structure on a carrier substrate; Depositing at least one metal layer over the multilayer epitaxial structure; Removing the carrier substrate.

위 측면의 구현예는 다음 중의 하나 이상을 포함할 수 있다. 캐리어 기판(carrier substrate)은 사파이어가 될 수 있다. 금속층의 증착은 기판상의 구조에 대한 금속층의 접합 또는 접착을 포함하지 않는다. 금속층의 증착 공정은, 전기 화학적 증착, 비전기 화학적 증착, CVD 화학 증기 증착, MOCVD 금속 유기 CVD, PECVD 플라즈마 향상(enhance) CVD, ALD 원자층 증착, PVD 물리적 증기 증착, 증발(evaporation), 또는 플라즈마 스프레이, 또는 이들 기술의 조합을 사용하여 적용할 수 있다. 이 금속층은 단일 또는 다중층으로 될 수 있다. 금속층이 다중층인 경우, 다른 조직을 가진 복수의 금속층이 형성될 수 있고, 이 층들은 다른 기술들을 사용하여 증착될 수 있다. 실시예에서, 최대 두께의 층이 전기 또는 비전기 화학적 증착을 사용하여 증착될 수 있다. Embodiments of the above aspects may include one or more of the following. The carrier substrate may be sapphire. Deposition of the metal layer does not include bonding or adhering the metal layer to the structure on the substrate. The deposition process of the metal layer may include electrochemical deposition, non-electrochemical chemical deposition, CVD chemical vapor deposition, MOCVD metal organic CVD, PECVD plasma enhancement CVD, ALD atomic layer deposition, PVD physical vapor deposition, evaporation, or plasma It can be applied using a spray, or a combination of these techniques. This metal layer can be single or multiple layers. If the metal layer is multiple layers, a plurality of metal layers with different textures can be formed, and these layers can be deposited using other techniques. In an embodiment, the layer of maximum thickness may be deposited using either electrical or non-electrochemical chemical vapor deposition.

다른 측면에서, 발광 다이오드의 제조 방법은, 캐리어 기판(carrier substrate)을 제공하는 단계; 다중층 에피택셜 구조를 증착하는 단계; 다중층 에피택셜 구조 위에 하나 이상의 금속층을 증착하는 단계; 에칭을 사용하여 하나 이상의 메사를 한정하는 단계; 하나 이상의 비-전도성 층을 형성하는 단계; 비전도성 층 부분을 제거하는 단계; 적어도 하나 이상의 금속층을 증착하는 단계; 캐리어 기판(carrier substrate)을 제거하는 단계를 포함한다. In another aspect, a method of fabricating a light emitting diode includes providing a carrier substrate; Depositing a multilayer epitaxial structure; Depositing one or more metal layers over the multilayer epitaxial structure; Defining one or more mesas using etching; Forming at least one non-conductive layer; Removing the non-conductive layer portion; Depositing at least one metal layer; Removing the carrier substrate.

위 측면의 구현예는 다음 중 하나 이상을 포함할 수 있다. 금속층은 동일 또는 다른 조직을 사용할 수 있으며, 다양한 증착 기술을 사용하여 증착될 수 있다. 캐리어 기판의 제거는, 특히, 레이저, 에칭, 연삭/봉합(grinding/lapping) 또는 화학적 기계적 연마 또는 습식 에칭을 사용하여 이루어질 수 있다. 캐리어 기판은 사파이어, 실리콘 탄화물, 실리콘, 게르마늄, ZnO 또는 갈륨 비화물(gallium arsenide)이될 수 있다. 다중층 에피택셜 구조는 n-형 GaN층, InGaN/GaN층을 가지는 하나 이상의 양자 우물, 및 p-형 AlGaN/GaN층이 될 수 있다. 다중층 에피택셜 구조 위의 하나 이상의 금속층은 ITO(Indium Tin Oxide), Ag, Al, Cr, Ni, Au, Pt, Pd, Ti, Ta, TiN, TaN, Mo, W, 내화성 금속, 또는 금속 합금, 또는 이들 재료의 혼성물이 될 수 있다. 선택적으로 도핑된 반도체층은 다중층 에피택셜 구조와 금속층 사이에 형성될 수 있다. 메사는 중합체(예를 들면: 절연도료) 또는 경질성 마스크(예를 들면: SiO2, Si3N4, 알루미늄)을 사용하여 한정될 수 있다. 비-전도성 층은, SiO2, Si3N4, 다이아몬드 원소, 비-전도성 금속 산화 원소 또는 세라믹 원소 또는 이들 재료 중의 혼합물이 될 수 있다; 비-전도성 층은 단일층이 될 수 있거나 또는 복수의 비-전도성 층(예를 들면: Si3N4 상에 SiO2)을 가질 수 있다. 한 가지 구현예에서, 비-전도성 층은 측벽 보호층 또는 보호막이다. 비전도성 층 부분은 마스킹층을 사용하거나 또는 사용할 필요없이 전도층을 노광하기 위해 날림(lift-off) 또는 건식 에칭에 의해 제거될 수 있다. 전도체 층은 하나 이상의 금속층이 될 수 있다. 하나 이상의 금속층은 PDV(Physical Vapor Deposition), CVD(Chemical Vapor Deposition), PECVD(Plasma Enhanced CVD), 증기 증착(evaporation), 이온빔 증착, 전기 화학적 증착, 비전기 화학적 증착, 플라즈마 스프레이 또는 잉크젯 증착을 사용하여 증착될 수 있다. 금속층은 크롬(Cr), 백금(Pt), 니켈(Ni), 구리, 장벽물 금속 재료(예를 들면: 티타늄 질소화물, 텅스텐, 텡스텐 질소화물, 탄탈(tantalum) 질소화물), 몰리브덴(Mo) 텅스텐(W) 또는 금속합금을 포함한다. 하나 이상의 추가 금속층은 전기 화학적 도금 또는 비전기 화학적 도금에 의해 형성될 수 있다. 추가 금속층은 구리(Cu), 니켈(Ni), 금(Au), 알루미늄(Al), 또는 이를 이용한 합금이 될 수 있다. 전도성 보호(금속층을 보호함)층이 증착될 수 있으며, 그리고 금속, 니켈(Ni), 크롬(Cr) 또는 아연(Zn), 금, Pt, Pd가 될 수 있다. 보호층은 다음중 하나를 포함한다: 비전도성 금속 산화물(하프늄(hafnium) 산화물, 티타늄 산화물, 탄탈 산화물(tantalum oxide)), 실리콘 이산화물, 실리콘 질소화물 또는 중합체 재료.Embodiments of the above aspects may include one or more of the following. The metal layer can use the same or different tissues and can be deposited using various deposition techniques. Removal of the carrier substrate can be achieved in particular using laser, etching, grinding / lapping or chemical mechanical polishing or wet etching. The carrier substrate can be sapphire, silicon carbide, silicon, germanium, ZnO or gallium arsenide. The multilayer epitaxial structure can be an n-type GaN layer, one or more quantum wells having an InGaN / GaN layer, and a p-type AlGaN / GaN layer. The one or more metal layers on the multilayer epitaxial structure may be indium tin oxide (ITO), Ag, Al, Cr, Ni, Au, Pt, Pd, Ti, Ta, TiN, TaN, Mo, W, refractory metals, or metal alloys. Or a mixture of these materials. An optionally doped semiconductor layer may be formed between the multilayer epitaxial structure and the metal layer. Mesas may be defined using polymers (eg: insulating paints) or rigid masks (eg: SiO 2 , Si 3 N 4 , aluminum). The non-conductive layer may be SiO 2 , Si 3 N 4 , diamond element, non-conductive metal oxide element or ceramic element or a mixture of these materials; The non-conductive layer can be a single layer or a plurality of non-conductive layers (eg: Si 3 N 4 On SiO 2 ). In one embodiment, the non-conductive layer is a sidewall protective layer or a protective film. The non-conductive layer portion may be removed by lift-off or dry etching to expose the conductive layer with or without the use of a masking layer. The conductor layer can be one or more metal layers. One or more metal layers may use physical vapor deposition (PDV), chemical vapor deposition (CVD), plasma enhanced CVD (PECVD), evaporation, ion beam deposition, electrochemical deposition, non-electrochemical chemical deposition, plasma spray or inkjet deposition. Can be deposited. The metal layer may be chromium (Cr), platinum (Pt), nickel (Ni), copper, barrier metal materials (e.g. titanium nitride, tungsten, tungsten nitride, tantalum nitride), molybdenum (Mo) ) Tungsten (W) or metal alloy. One or more additional metal layers may be formed by electrochemical plating or nonelectrochemical plating. The additional metal layer may be copper (Cu), nickel (Ni), gold (Au), aluminum (Al), or an alloy using the same. A conductive protective (protecting metal layer) layer may be deposited and may be metal, nickel (Ni), chromium (Cr) or zinc (Zn), gold, Pt, Pd. The protective layer includes one of the following: non-conductive metal oxide (hafnium oxide, titanium oxide, tantalum oxide), silicon dioxide, silicon nitride or polymer material.

한 가지 실시예에서, Ag/Pt 또는 Ag/Pd 또는 Ag/Cr은 거울층으로 사용되며, Ni은 전기 도금을 위한 시드층(seed layer)(seed layer)으로서 금을 위한 장벽물로 사용된다. 거울층(예를 들면, Ag, Al, Pt, Ti, Cr)이 증착되고, 이후 산소로 충진된 TiN, TaN, TiWN, TiW와 같은 장벽물층이 Ni,Cu,W와 같은 금속의 전기 또는 비전기 화학적 증착에 앞서 거울층 위에 형성된다. 구리의 전기 화학적 증착의 경우, 시드층(seed layer)은 CVD, MOCVD, PVD, ALD, 또는 증기 증착 공정을 사용하여 증착된다; 구리를 위한 일부 시드 재료(seed material)는 특히 W, Au, Cu 또는 Ni이 된다. In one embodiment, Ag / Pt or Ag / Pd or Ag / Cr is used as the mirror layer and Ni is used as a barrier for gold as a seed layer for electroplating. Mirror layers (e.g., Ag, Al, Pt, Ti, Cr) are deposited, and then the barrier layers, such as TiN, TaN, TiWN, TiW, filled with oxygen are used for the electrical or non- It is formed on the mirror layer prior to electrochemical deposition. For electrochemical deposition of copper, the seed layer is deposited using a CVD, MOCVD, PVD, ALD, or vapor deposition process; Some seed materials for copper are in particular W, Au, Cu or Ni.

발광 다이오드의 제조를 위한 또 다른 방법에서, 공정은 캐리어 기판을 마련하는 단계; 다중층 에피택셜 구조를 증착하는 단계; 다중층 에피택셜 구조 위에 하나 이상의 금속층을 증착하는 단계; 하나 이상의 메사를 에칭하는 단계; 하나 이상의 비전도성 층을 형성하는 단계; 비 전도성 층 부분을 제거하는 단계; 하나 이상의 금속층을 증착하는 단계; 캐리어 기판을 제거하는 단계를 포함한다. In another method for the manufacture of a light emitting diode, the process comprises providing a carrier substrate; Depositing a multilayer epitaxial structure; Depositing one or more metal layers over the multilayer epitaxial structure; Etching one or more mesas; Forming at least one nonconductive layer; Removing the non-conductive layer portion; Depositing one or more metal layers; Removing the carrier substrate.

위 방법의 구현예는 다음 중 하나 이상을 포함할 수 있다. 금속층은 동일 또는 다른 조직을 가질 수 있으며 다양한 증착기술을 사용하여 증착된다. 캐리어 기판 제거는, 다른 것들 중, 레이저, 에칭, 연삭/봉합 또는 화학적 기계적 연마 또는 습식 에칭을 사용하여 이루어질 수 있다. 캐리어 기판은 사파이어가 될 수 있다. 이 금속층의 증착 공정은 ECD(Electro Chemical Deposition) 또는 ElessCD(Electroless Chemical deposition: 비전기 화학적 증착)이 될수 있다; 전기 화학적 또는 비전기 화학적 증착 기술을 사용하여 금속층을 증착하기 전에, 밑바닥 전도성 층을 위한 선택적 단계가 사용된다(예를 들면, 구리, 니켈의 ECD에 앞서, 구리, 니켈, 텅스텐의 시드층(seed layer)은 증발, 스퍼터링 또는 CVD, MOCVD를 사용하여 먼저 증착된다). 금속층의 증착공정은 CVD, PECVD, PVD, 증발, 또는 플라즈마 스프레이를 포함할 수 있다. 전극은 다중층 구조상에 놓일 수 있다. 하나 이상의 추가 금속층이 원래의 금속층 위에 형성될 수 있다. Embodiments of the method may include one or more of the following. The metal layers may have the same or different textures and are deposited using various deposition techniques. Carrier substrate removal can be accomplished using laser, etching, grinding / sealing or chemical mechanical polishing or wet etching, among others. The carrier substrate may be sapphire. The deposition process of this metal layer may be electrochemical deposition (ECD) or electroless chemical deposition (ElessCD); Prior to depositing the metal layer using an electrochemical or non-electrochemical chemical vapor deposition technique, an optional step for the bottom conductive layer is used (e.g., seed layers of copper, nickel, tungsten, prior to ECD of copper, nickel). layer) is first deposited using evaporation, sputtering or CVD, MOCVD). The deposition process of the metal layer may include CVD, PECVD, PVD, evaporation, or plasma spray. The electrode can be placed on a multilayer structure. One or more additional metal layers may be formed over the original metal layer.

발광 다이오드를 제조하기 위한 또 다른 방법에서, 공정은 캐리어 기판을 마련하는 단계; 다중층 에피택셜 구조를 증착하는 단계; 하나 이상의 메사를 에칭하는 단계; 하나 이상의 비전도성 층을 형성하는 단계; 비 전도성 층 부분을 제거하는 단계; 하나 이상의 금속층을 증착하는 단계; 캐리어 기판을 제거하는 단계를 포함한다. In another method for manufacturing a light emitting diode, the process includes providing a carrier substrate; Depositing a multilayer epitaxial structure; Etching one or more mesas; Forming at least one nonconductive layer; Removing the non-conductive layer portion; Depositing one or more metal layers; Removing the carrier substrate.

위 방법의 구현예는 다음 중 하나 이상을 포함할 수 있다. 금속층은 동일 또는 다른 조직을 가질 수 있으며 다양한 증착기술을 사용하여 증착된다. 캐리어 기판 제거는, 다른 것들 중, 레이저, 에칭, 연삭/봉합 또는 화학적 기계적 연마 또는 습식 에칭을 사용하여 이루어질 수 있다. 캐리어 기판은 사파이어가 될 수 있다. 이 금속층의 증착 공정은 ECD(Electro Chemical Deposition) 또는 ElessCD(Electroless Chemical deposition: 비전기 화학적 증착)이 될수 있다; 전기 화학적 또는 비전기 화학적 증착 기술을 사용하여 금속층을 증착하기 전에, 밑바닥 전도성 층을 위한 선택적 단계가 사용된다(예를 들면, 구리, 니켈의 ECD에 앞서, 구리, 니켈, 텅스텐의 시드층(seed layer)은 증발, 스퍼터링 또는 CVD, MOCVD를 사용하여 먼저 증착된다). 금속층의 증착공정은 CVD, PECVD, PVD, 증발, 또는 플라즈마 스프레이를 포함할 수 있다. 전극은 다중층 구조상에 놓일 수 있다. 하나 이상의 추가 금속층이 하층 금속을 보호하기 위해 원래의 금속층 위에 형성될 수 있다.Embodiments of the method may include one or more of the following. The metal layers may have the same or different textures and are deposited using various deposition techniques. Carrier substrate removal can be accomplished using laser, etching, grinding / sealing or chemical mechanical polishing or wet etching, among others. The carrier substrate may be sapphire. The deposition process of this metal layer may be electrochemical deposition (ECD) or electroless chemical deposition (ElessCD); Prior to depositing the metal layer using an electrochemical or non-electrochemical chemical vapor deposition technique, an optional step for the bottom conductive layer is used (e.g., seed layers of copper, nickel, tungsten, prior to ECD of copper, nickel). layer) is first deposited using evaporation, sputtering or CVD, MOCVD). The deposition process of the metal layer may include CVD, PECVD, PVD, evaporation, or plasma spray. The electrode can be placed on a multilayer structure. One or more additional metal layers may be formed over the original metal layer to protect the underlying metal.

추가 측면에서, 발광 다이오드의 제조 방법은, 기판(예를 들면, 사파이어 기판과 같은)위에 다중층 에피택셜 구조를 형성하는 단계, 에픽택셜층 위에 금속층을 증착하는 단계(시드 금속층(seed metal layer)의 상단상에 전기 또는 비전기 화학적 도금을 사용하고; 증발, CVD, PVD 스퍼터링을 사용하여 증착된 구리 또는 니켈 또는 텅스텐 또는 Pd의 시드층(seed layer)의 상단상에 구리 또는 니켈 도금을 사용한다. 시드층(seed layer)은 TaN, TiN, TiWN, TiWOx 또는 텅스텐 질소화물의 장벽물 금속상에 증착된다), 및 기판을 제거하는 단계(예를 들면, 레이저 날림(lift-off) 기술, 습식 에칭 또는 CMP를 사용)를 포함한다. In a further aspect, a method of manufacturing a light emitting diode includes forming a multilayer epitaxial structure on a substrate (eg, a sapphire substrate), depositing a metal layer over the epitaxial layer (seed metal layer). Using electroplating or non-electrochemical chemical plating on top of copper or copper or nickel plating on top of seed layer of copper or nickel or tungsten or Pd deposited using evaporation, CVD, PVD sputtering The seed layer is deposited on a barrier metal of TaN, TiN, TiWN, TiWOx or tungsten nitride, and removing the substrate (e.g., laser lift-off technique, wet Etching or using CMP).

한 가지 구현예에서, 다중층 에피택셜 구조는 금속 도금층에 연결된 반사성 금속층; 반사성 금속층에 연결된 비-전도성 보호층; 보호층에 연결된 p-GaN층; p-GaN층에 연결된 다중-양자 우물(MQW: Multi-Quantum Well)층; MQW층에 연결된 n-GaN층; n-GaN층에 연결된 n-전극을 포함한다. In one embodiment, the multilayer epitaxial structure includes a reflective metal layer coupled to the metal plating layer; A non-conductive protective layer connected to the reflective metal layer; A p-GaN layer connected to the protective layer; a Multi-Quantum Well (MQW) layer connected to the p-GaN layer; An n-GaN layer connected to the MQW layer; n-electrodes connected to the n-GaN layer.

금속층은 단일 또는 다중층이 될 수 있다. 금속층이 다중층인 경우, 다른 조직을 가지는 복수의 금속층이 형설될 수 있으며, 이 층들은 다른 기술들을 사용하여 증착될 수 있다. 한 가지 실시예에서, 가장 두꺼운층은 전기 또는 비전기 화학적 증착을 이용하여 증착된다. The metal layer can be single or multiple layers. If the metal layer is multiple layers, a plurality of metal layers having different textures can be formed, and these layers can be deposited using other techniques. In one embodiment, the thickest layer is deposited using electrical or non-electrochemical chemical vapor deposition.

한 가지 실시예에서, Ag/Pt 또는 Ag/Pd 또는 Ag/Cr은 거울층으로 사용되며, Ni은 벌크 기판(bulk substrate)으로서 사용되는 구리 도금을 위한 시드층(seed layer)(seed layer)으로서 금을 위한 장벽물로 사용된다. 거울층(예를 들면, Ag, Al, Pt, Ti, Cr)이 증착되고, 이후 산소로 충진된 TiN, TaN, TiWN, TiW와 같은 장벽물층이 Ni, Cu와 같은 금속의 전기 또는 비전기 화학적 증착에 앞서 거울층 위에 형성된다. 구리의 전기 화학적 증착의 경우, 시드층(seed layer)은 특히, CVD, MOCVD, PVD, ALD, 또는 Au, Cu 또는 Ni을 이용하는 증기 증착 공정을 사용하여 증착된다. In one embodiment, Ag / Pt or Ag / Pd or Ag / Cr is used as the mirror layer, and Ni is used as a seed layer for copper plating used as a bulk substrate. Used as a barrier for gold. Mirror layers (e.g., Ag, Al, Pt, Ti, Cr) are deposited and then the barrier layers, such as TiN, TaN, TiWN, TiW, filled with oxygen, are used for the electro or nonelectrochemical It is formed on the mirror layer prior to deposition. In the case of electrochemical deposition of copper, the seed layer is deposited, in particular, using a vapor deposition process using CVD, MOCVD, PVD, ALD, or Au, Cu or Ni.

또 다른 측면에서, 발광 다이오드의 제조 방법은, 사파이어 기판 위에 다중층 에피택셜 구조를 형성하는 단계로서, 상기 다중층 에피택셜 구조는 다중-양자 우물(MQW: Multi-Quantum Well)층을 포함하는, 형성하는 단계; 다중층 에피택셜 구조위에 금속 도금 층을 코팅하는 단계; 및 다중층 구조의 표면상에 n-전극을 마련하는 단계를 포함한다. 이 p-전극은 금속 도금층에 연결되거나, 금속 도금층 자체가 p-전극으로서 동작한다. In another aspect, a method of manufacturing a light emitting diode includes forming a multilayer epitaxial structure on a sapphire substrate, the multilayer epitaxial structure comprising a multi-quantum well (MQW) layer, Forming; Coating a metal plating layer over the multilayer epitaxial structure; And providing an n-electrode on the surface of the multilayer structure. This p-electrode is connected to the metal plating layer, or the metal plating layer itself operates as the p-electrode.

위 측면의 구현예는 다음 중 하나 이상을 포함할 수 있다. 금속 도금층은 전기 또는 비전기 화학적 도금에 의해 형성될 수 있다. 또한, 금속 도금층은, 비전기 화학적 도금을 사용하고 폴리이미드(polyimide)층을 가진 사파이어 기판을 보호함으로써 형성될 수 있다. 이 사파이어 기판은 LLO(Laser Lift-Off)기술을 사용하여 제거될 수 있다. 다중층 에피택셜층은, 금속 도금층에 연결된 반사성 금속층; 반사성 금속층에 연결된 비-전도성 보호층; 보호층에 연결된 p-GaN층; MQW층에 연결된 n-GaN층; n-GaN층에 연결된 n-전극을 가질 수 있고; 금속 도금층은 p-전극 또는 금속 도금층에 연결된 p-전극을 갖는다. Embodiments of the above aspects may include one or more of the following. The metal plating layer may be formed by electric or non-electrochemical chemical plating. In addition, the metal plating layer may be formed by using non-electrochemical chemical plating and protecting the sapphire substrate having a polyimide layer. The sapphire substrate can be removed using laser lift-off (LLO) technology. The multilayer epitaxial layer includes a reflective metal layer connected to the metal plating layer; A non-conductive protective layer connected to the reflective metal layer; A p-GaN layer connected to the protective layer; An n-GaN layer connected to the MQW layer; may have an n-electrode connected to the n-GaN layer; The metal plating layer has a p-electrode or a p-electrode connected to the metal plating layer.

또 다른 측면에서, 발광 디바이스(LED: Light-Emitting Device)를 위한 수직 디바이스는, 다중-양자 우물(MQW) 능동층을 포함하는 다중층 에피택셜 구조를 사파이어 기판 위에 형성하는 단계; 다중층 에피택셜 구조위에 금속층을 코팅하는 단계; 사파이어 기판을 제거하는 단계; 및 다중층 구조의 표면상에 n-전극을 마련하는 단계에 의해 제조될 수 있으며, 금속층은 p-전극이거나, 또는 금속층에 연결된 p-전극을 갖는다. In another aspect, a vertical device for a light-emitting device (LED) comprises: forming a multilayer epitaxial structure on a sapphire substrate comprising a multi-quantum well (MQW) active layer; Coating a metal layer over the multilayer epitaxial structure; Removing the sapphire substrate; And providing an n-electrode on the surface of the multilayer structure, wherein the metal layer has a p-electrode or a p-electrode connected to the metal layer.

금속층은 단일 또는 다중층이 될 수 있다. 금속층이 다중층인 경우, 다른 조직을 가지는 복수의 금속층이 형설될 수 있으며, 이 층들은 다른 기술들을 사용하여 증착될 수 있다. 한 가지 실시예에서, 가장 두꺼운층은 전기 또는 비전기 화학적 증착을 이용하여 증착된다.The metal layer can be single or multiple layers. If the metal layer is multiple layers, a plurality of metal layers having different textures can be formed, and these layers can be deposited using other techniques. In one embodiment, the thickest layer is deposited using electrical or non-electrochemical chemical vapor deposition.

한 가지 실시예에서, Ag/Pt 또는 Ag/Pd 또는 Ag/Cr은 거울층으로 사용되며, Ni은 벌크 기판(bulk substrate)으로서 사용되는 구리 도금을 위한 시드층(seed layer)(seed layer)으로서 금을 위한 장벽물로 사용된다. 거울층(예를 들면, Ag, Al, Ti, Cr, Pt)이 증착되고, 이후 산소로 충진된 TiN, TaN, TiWN, TiW와 같은 장벽물층이 Ni, Cu와 같은 금속의 전기 또는 비전기 화학적 증착에 앞서 거울층 위에 형성된다. 구리의 전기 화학적 증착의 경우, 시드층(seed layer)은 특히, CVD, MOCVD, PVD, ALD, 또는 Au, Cu 또는 Ni을 이용하는 증기 증착 공정을 사용하여 증착된다. In one embodiment, Ag / Pt or Ag / Pd or Ag / Cr is used as the mirror layer, and Ni is used as a seed layer for copper plating used as a bulk substrate. Used as a barrier for gold. Mirror layers (e.g., Ag, Al, Ti, Cr, Pt) are deposited, and then the barrier layers, such as TiN, TaN, TiWN, TiW, filled with oxygen are electro or nonelectrochemical chemicals of metals such as Ni, Cu. It is formed on the mirror layer prior to deposition. In the case of electrochemical deposition of copper, the seed layer is deposited, in particular, using a vapor deposition process using CVD, MOCVD, PVD, ALD, or Au, Cu or Ni.

또 다른 측면에서, 수직 LED는, 임시 기판 위에 형성된 다중층 에피택셜층; 에피택셜층 위에 형성된 금속 도금층을 포함하며, 전기 화학적 또는 비전기 화학적 증착 기술을 사용하여 금속층을 증착하기에 앞서, 밑바닥 전도성 층을 위한 선택적 단계가 사용되고(예를 들면, 구리, 니켈의 ECD에 앞서 증발, 스퍼터링 또는 CVD, MOCVD를 사용하여 먼저 구리, 니켈, 텅스텐의 시드층(seed layer)이 증착됨), 여기서 임시 기판은 금속 도금층을 형성한 이후 레이저 날림(LLO: Laser Lift-Off)을 사용하여 제거된다. In another aspect, a vertical LED includes a multilayer epitaxial layer formed over a temporary substrate; Including a metal plating layer formed over the epitaxial layer, prior to depositing the metal layer using an electrochemical or non-electrochemical chemical vapor deposition technique, an optional step for the bottom conductive layer is used (e.g., prior to the ECD of copper, nickel). A seed layer of copper, nickel, tungsten is first deposited using evaporation, sputtering or CVD, MOCVD), where the temporary substrate is formed using a metal lift layer (LLO) after forming a metal plating layer Is removed.

한 가지 실시예에서, Ag/Pt 또는 Ag/Pd 또는 Ag/Cr은 거울층으로 사용되며, Ni은 벌크 기판(bulk substrate)으로서 사용되는 구리 도금을 위한 시드층(seed layer)(seed layer)으로서 금을 위한 장벽물로 사용된다. 거울층(예를 들면, Ag, Al, Pt, Ti, Cr)이 증착되고, 이후 산소로 충진된 TiN, TaN, TiWN, TiW와 같은 장벽물층이 Ni, Cu와 같은 금속의 전기 또는 비전기 화학적 증착에 앞서 거울층 위에 형성된다. 구리의 전기 화학적 증착의 경우, 시드층(seed layer)은 특히, CVD, MOCVD, PVD, ALD, 또는 Au, Cu 또는 Ni을 이용하는 증기 증착 공정을 사용하여 증착된다. In one embodiment, Ag / Pt or Ag / Pd or Ag / Cr is used as the mirror layer, and Ni is used as a seed layer for copper plating used as a bulk substrate. Used as a barrier for gold. Mirror layers (e.g., Ag, Al, Pt, Ti, Cr) are deposited and then the barrier layers, such as TiN, TaN, TiWN, TiW, filled with oxygen, are used for the electro or nonelectrochemical It is formed on the mirror layer prior to deposition. In the case of electrochemical deposition of copper, the seed layer is deposited, in particular, using a vapor deposition process using CVD, MOCVD, PVD, ALD, or Au, Cu or Ni.

또 다른 한 측면에서, 수직 발광 다이오드는, 금속 도금층; 금속 도금층에 연결된 반사성 금속층; 반사성 금속층에 연결된 비-전도성 보호층; 보호층에 연결된 p-GaN층; p-GaN층에 연결된 다중-양자 우물(MQW: Multi-Quantum Well)층; MQW층에 연결된 n-GaN층; 및 n-GaN층에 연결된 n-전극; 및 금속 도금층에 연결된 p-전극을 포함한다.   In another aspect, the vertical light emitting diode, the metal plating layer; A reflective metal layer connected to the metal plating layer; A non-conductive protective layer connected to the reflective metal layer; A p-GaN layer connected to the protective layer; a Multi-Quantum Well (MQW) layer connected to the p-GaN layer; An n-GaN layer connected to the MQW layer; And an n-electrode connected to the n-GaN layer; And a p-electrode connected to the metal plating layer.

한 가지 실시예에서, Ag/Pt 또는 Ag/Pd 또는 Ag/Cr은 거울층으로 사용되며, Ni은 벌크 기판(bulk substrate)으로서 사용되는 구리 도금을 위한 시드층(seed layer)(seed layer)으로서 금을 위한 장벽물로 사용된다. 거울층(예를 들면, Ag, Al, Pt, Ti, Cr)이 증착되고, 이후 산소로 충진된 TiN, TaN, TiWN, TiW와 같은 장벽물층이 Ni, Cu와 같은 금속의 전기 또는 비전기 화학적 증착에 앞서 거울층 위에 형성된다. 구리의 전기 화학적 증착의 경우, 시드층(seed layer)은 특히, CVD, MOCVD, PVD, ALD, 또는 Au, Cu 또는 Ni을 구비하는 증발 공정을 사용하여 증착된다. In one embodiment, Ag / Pt or Ag / Pd or Ag / Cr is used as the mirror layer, and Ni is used as a seed layer for copper plating used as a bulk substrate. Used as a barrier for gold. Mirror layers (e.g., Ag, Al, Pt, Ti, Cr) are deposited and then the barrier layers, such as TiN, TaN, TiWN, TiW, filled with oxygen, are used for the electro or nonelectrochemical It is formed on the mirror layer prior to deposition. In the case of electrochemical deposition of copper, the seed layer is deposited, in particular, using a CVD, MOCVD, PVD, ALD, or evaporation process with Au, Cu or Ni.

본 발명의 이점은 다음 중 하나 이상을 포함할 수 있다. 웨이퍼 접합(wafer bonding) 또는 접착이 사용되지 않으며, 복잡하고 긴 한 번에 하나의 웨이퍼 접합/접착 공정은 덜 복잡한 증착 공정, 예를 들면 PVD(Physical Vapor Deposition), CVD(Chemical Vapor Deposition), PECVD(Plasma Enhanced CVD), 증기 증착, 이온빔 증착, 전기 화학적 증착, 비전기 화학적 증착, 플라즈마 스프레이, 또는 잉크젯 증착에 의해 대체된다. n-전극을 위한 반-투명한 접촉면이 필요없는데, 이는 n-GaN 전도성이 양호하고, 결과적으로 더 많은 광출력이 LED 디바이스로부터 방출될 수 있기 때문이다. 더욱이, 단지 하나의 전극만이 디바이스의 한쪽면에만 요구되며, LED 전극은 광을 덜 차단한다. 덧붙여, 전류는 n-전극으로부터 p-전극으로 균일하게 확산될 수 있으며, 따라서 LED 성능을 증가시킨다. 게다가, 금속 기판은 사파이어 기판보다 더 많은 히트를 소멸시킬 수 있으며, 따라서 더 많은 전류가 LED를 구동하기 위해 사용될 수 있다. 이러한 LED는 더 작은 사이즈로 종래 LED를 대체할 수 있다. 동일한 LED 사이즈과 비교하여, 수직 LED로부터 출력된 광은 동일한 구동 전류에 대하여 종래 LED보다 상당히 더 높다. Advantages of the present invention may include one or more of the following. No wafer bonding or gluing is used, and one long and complex wafer bonding / bonding process at a time is a less complex deposition process, for example physical vapor deposition (PVD), chemical vapor deposition (CVD), PECVD (Plasma Enhanced CVD), vapor deposition, ion beam deposition, electrochemical deposition, non-electrochemical chemical deposition, plasma spray, or ink jet deposition. for n-electrode A semi-transparent contact surface is not necessary because the n-GaN conductivity is good and as a result more light output can be emitted from the LED device. Moreover, only one electrode is required on one side of the device and the LED electrode blocks less light. In addition, the current can spread uniformly from the n-electrode to the p-electrode, thus increasing the LED performance. In addition, the metal substrate can dissipate more heat than the sapphire substrate, so more current can be used to drive the LEDs. Such LEDs can replace conventional LEDs in smaller sizes. Compared to the same LED size, the light output from the vertical LEDs is significantly higher than conventional LEDs for the same drive current.

일반인이라도, 다음의 바람직한 실시예의 설명과 첨부된 도면을 쭉 읽으면, 본 발명의 다른 특징, 기술적 개념 및 목적을 더 좋게 이해할 수 있을 것이다. Even the general public may better understand other features, technical concepts, and objects of the present invention by reading the following description of the preferred embodiments and the accompanying drawings.

자의 특성에 대한 측정을 획득하는 단계; 및 코드의 콜렉션으로부터 선택된 코드를 사용하여 물리적 식별자로부터 키를 추출하는 단계로서, 상기 콜렉션에서 각 코드는 특성의 값 세트로부터 키의 세트로 순서화된 매핑을 정의하는, 측정을 획득하는 단계를 포함하며; 여기서, 상기 코드의 콜렉션은 상기 순서화된 매핑이 상기 콜렉션에서 다른 코드 중 하나의 순서화된 매핑의 치환인 적어도 하나의 코드를 포함한다. Obtaining a measurement of the characteristic of the child; And extracting a key from a physical identifier using a code selected from the collection of codes, wherein each code in the collection defines a ordered mapping from a set of values of a property to a set of keys; ; Wherein the collection of codes includes at least one code in which the ordered mapping is a substitution of an ordered mapping of one of the other codes in the collection.

이제 본 발명은 다음 도면을 참조하여, 단지 예시를 위해 기술될 것이다. The invention will now be described by way of example only with reference to the following figures.

도 1은 종래 기술의 종래 LED를 보여주는 도면.1 shows a conventional LED of the prior art;

도 2는 종래 기술의 수직 LED를 보여주는 도면.2 shows a vertical LED of the prior art;

도 3 내지 8은 수직 LED를 제조하기 위해 예시적인 공정에서의 동작을 보여주는 도면. 3-8 show operation in an exemplary process for manufacturing vertical LEDs.

상세한 설명을 읽을 경우, 첨부 도면은 동시에 참조될 수 있으며, 상세한 설명의 일부로서 고려될 수 있다. When reading the detailed description, the accompanying drawings may be referred to at the same time and may be considered as part of the detailed description.

도 3 내지 8을 참조하면, 수직 LED를 위한 제조 방법이 여기에 예시된다. 설명에서, 본 발명의 디바이스 구조를 위해 주어진 참조 번호는 또한 본 발명의 제조 방법의 단계에 대한 서술에서 사용될 것이다. 3-8, a manufacturing method for a vertical LED is illustrated here. In the description, reference numerals given for the device structure of the present invention will also be used in the description of the steps of the manufacturing method of the present invention.

이하에서 기술된 공정은 사파이어 상에서 초기에 성장된 InGaN LED를 가진 한 가지 실시예를 위한 것이다. 따라서, 전기 또는 비전기(electroless) 화학적 도금이 이 결과로서 발생하는 LED 디바이스를 위한 전기적 및 열적 전도를 위한 두꺼운 접촉면을 증착하기 위해 사용된다. 전기 또는 비전기 화학적 도금은 웨이퍼 접합을 대신하여 사용된다. 이 공정은 접합이 광학적, 전기적 및 열적 특성의 개선을 위해 새로운 호스트 기판(host substrate)에 에피층(epilayer)을 덧붙이기 위해 사용되는, 임의의 광전자 디바이스에 적용될 수 있다. The process described below is for one embodiment with InGaN LEDs initially grown on sapphire. Thus, electro or electroless chemical plating is used to deposit thick contact surfaces for electrical and thermal conduction for the resulting LED device. Electro or non-electrochemical chemical plating is used in place of wafer bonding. This process can be applied to any optoelectronic device in which the junction is used to add an epilayer to a new host substrate for improvement of optical, electrical and thermal properties.

이제 도면을 참조하면, 도 3은 캐리어(40)상에 예시적인 InGaN LED의 다중층 에픽택셜 구조를 보여주며, 여기서 캐리어는 한 가지 실시예에서 사파이어 기판이 될 수 있다. 사파이어 기판(40) 위에 형성된 다중층 에피택셜 구조는 n-GaN 기반층(42), MQW 능동층(44) 및 접촉면층(46)을 포함한다. 이 n-GaN 기반층(42)은 예를 들면, 약 4 미크론의 두께를 가진다. Referring now to the drawings, FIG. 3 shows a multilayer epitaxial structure of an exemplary InGaN LED on a carrier 40, where the carrier may be a sapphire substrate in one embodiment. The multilayer epitaxial structure formed on the sapphire substrate 40 includes an n-GaN base layer 42, an MQW active layer 44 and a contact surface layer 46. This n-GaN based layer 42 has a thickness of, for example, about 4 microns.

MQW 능동층(44)은 InGaN/GaN(또는 AlGaN/GaN) MQW 능동층이 될 수 있다. 일단 전기적 전류가 n-GaN 기반층(42) 및 접촉면층(46) 사이를 통과하면, MQW 능동층(44)은 여기될 수 있어, 광을 발생한다. 생성된 광은 250nm 내지 600nm 사이의 파장을 갖는다. p-층은 p+-GaN, p+-InGaN 또는 p+-AlInGaN층과 같은 p+-GaN 기반층이 될 수 있으며, 이에 따른 두께는 0.01 - 0.5 미크론 사이일 수 있다. The MQW active layer 44 may be an InGaN / GaN (or AlGaN / GaN) MQW active layer. Once an electrical current passes between the n-GaN base layer 42 and the contact surface layer 46, the MQW active layer 44 can be excited to generate light. The generated light has a wavelength between 250 nm and 600 nm. p- layer may be a p + -GaN based layer, such as a p + -GaN, p + or p + -InGaN -AlInGaN layer, whereby the thickness in accordance with the range of 0.01 - may be between 0.5 microns.

다음으로, 도 4에 도시된 바와 같이. 메사(mesa) 한정 공정이 실행되며, p-형 접촉면(48)이 접촉면층(46) 위에 형성된다. 다중층 에피택셔 구조 위의 접촉면(48)은 특히, ITO(Indium Tin Oxide), Ag, Al, Cr, Ni, Au, Pt, Pd, Ti, Ta, TiN, TaN, Mo, W, 내화성 금속, 또는 금속 합금, 또는 이들 재료의 혼합물(예를 들면, Ni/Au)이 될 수 있다. 덧붙여, 금속 접촉면과 같은 직접 반사된 Ag 증착이 또한 형성될 수 있다. 도 4에서, 개별 LED 디바이스는 메사 한정을 따라 형성된다. 이온 연결 플라즈마 에칭은 별도의 디바이스로 GaN을 에칭하기 위해 사용된다. Next, as shown in FIG. A mesa confinement process is performed and a p-type contact surface 48 is formed over the contact surface layer 46. The contact surface 48 on the multilayer epitaxy structure is, in particular, indium tin oxide (ITO), Ag, Al, Cr, Ni, Au, Pt, Pd, Ti, Ta, TiN, TaN, Mo, W, refractory metals, Or a metal alloy, or a mixture of these materials (eg Ni / Au). In addition, a directly reflected Ag deposition such as a metal contact surface can also be formed. In FIG. 4, individual LED devices are formed along the mesa definition. Ion connected plasma etching is used to etch GaN with a separate device.

다음으로, 도 5에 도시된 바와 같이, 보호층(50)이 증착되고, 접촉면층(46)에 반사성 금속(52)을 허용하기 위해 보호층(50)으로 에칭된 윈도우에서, 반사성 금속 증착이 다른 것들 중 Al, Ag, Ni, Pt 및 Cr과 같은 반사성 금속(52)을 형성하기 위해 실행된다. 보호층(50)은 비-전도성이다. 반사성 금속(52)은 거울 표면을 형성한다. Next, as shown in FIG. 5, the protective layer 50 is deposited, and in the window etched with the protective layer 50 to allow the reflective metal 52 in the contact surface layer 46, the reflective metal deposition is performed. Among other things it is done to form reflective metals 52 such as Al, Ag, Ni, Pt and Cr. Protective layer 50 is non-conductive. Reflective metal 52 forms a mirror surface.

도 6은 얇은층 또는 다중-금속층(53)(다른 것들 중 Cr, Pt, Pt/Au, Cr/Au, Ni/Au, Ti/Au, TaN/Au )이 이 구조 위에 증착되어 전기/비전기 화학적 도금 공정을 위한 장벽물/시드층(seed layer)으로 작용한다는 것을 도시한다. 그러나, 만일 비전기 공정, 스퍼터링 또는 매그네토-스퍼터링(magneto-sputtering) 공정이 전기도금을 대신하여 사용된다면, 증착 공정 동작은 필요하지 않다. 금속 기판층(60)은 그 위에 증착된다.FIG. 6 shows a thin or multi-metal layer 53 (Cr, Pt, Pt / Au, Cr / Au, Ni / Au, Ti / Au, TaN / Au ) deposited on this structure to provide electrical / nonelectric It serves as a barrier / seed layer for chemical plating processes. However, if a non-electric process, sputtering or magneto-sputtering process is used in place of electroplating, no deposition process operation is necessary. Metal substrate layer 60 is deposited thereon.

도 7을 참조하면, 다중층 에픽택셜 구조는 전기 및 비전기 화학적 도금과 같은 기술을 사용하여 금속 도금층(60)으로 코팅된다. 비전기 화학적 도금의 경우, 사파이어 기판(40)은 폴리이미드층(polyimide layer) 또는 코팅을 사용하여 보호되며, 이들 폴리이미드층 및 코팅은 다른 것들 중 Ni 또는 Cu와 같은 비교적 두꺼운 금속의 비전기 도금된 금속 또는 사파이어를 손상시키지 않으면서도 쉽게 제거될 수 있다. Referring to FIG. 7, the multilayer epitaxial structure is coated with a metal plating layer 60 using techniques such as electrical and non-electrochemical chemical plating. In the case of non-electrochemical chemical plating, the sapphire substrate 40 is protected using a polyimide layer or coating, and these polyimide layers and coatings are non-electromagnetic plating of relatively thick metals such as Ni or Cu, among others. It can be easily removed without damaging the metal or sapphire.

다음으로, 사파이어 기판(40)이 제거된다. 도 8에 도시된 한 가지 실시예에서, 레이저 날림(LLO: Laser Lift-Off) 동작이 사파이어 기판(40)에 적용된다. 레이저 날림법을 사용하는 사파이어 기판 제거는 공지되어 있는데, 이는 "Separation of Thin Films From Transparent Substrates By Selective Optical Processing"으로 명칭된, Chenung 등의 참조 미국특허번호 제 6, 071,795 호(2000.6.6 발행) 및 Kelly 등의 "Optical process for liftoff of group Ⅲ-nitride films"(Physica Status Solidi(a) 제159권, R3 - R4 페이지, 1997년)가 된다. 더욱이, 사파이어(또는 다른 절연 및/또는 경질성 재질) 기판상의 GaN 반도체층을 제조하는 매우 유리한 방법이 "A Method of Fabricating Vertical Devices Using a Metal Support 5 Film"으로 명칭된 미국특허 출원번호 제 10/118,317 호(유명철, 2002.4.9 출원) 및 "Method of Fabricating Vertical Structure"이라 명칭된 미국특허 출원번호 제 10/118,316 호(리 등(等), 2002,4,9 출원)에서 교수된다. 추가적으로, GaN 및 사파이어(및 다른 재료)를 에칭하는 방법이 "A Method to Improve Light Output of GaN-Based Light Emitting Diodes"로 명칭된 미국특허 출원번호 제 10/118,318 호(염 등, 2002.4.9 출원)에서 교수되며, 이들 모두는 완전히 설명된 것처럼 본 발명에 참조로 병합되어 있다. 다른 실시예에서, 사파이어 기판은 습식 또는 건식 에칭, 또는 화학적 기계적 연마에 의해 제거된다. Next, the sapphire substrate 40 is removed. In one embodiment shown in FIG. 8, a laser lift-off (LLO) operation is applied to the sapphire substrate 40. Sapphire substrate removal using laser ablation is known, see US Pat. No. 6, 071,795 issued on June 6, 2000, entitled "Separation of Thin Films From Transparent Substrates By Selective Optical Processing." And "Optical process for liftoff of group III-nitride films" by Kelly et al. (Physica Status Solidi (a), vol. 159, R3-R4 pages, 1997). Moreover, a very advantageous method of fabricating a GaN semiconductor layer on a sapphire (or other insulating and / or rigid material) substrate is US Patent Application No. 10 / entitled "A Method of Fabricating Vertical Devices Using a Metal Support 5 Film". No. 118,317 (filed 2002.4.9) and US Patent Application No. 10 / 118,316, filed "Method of Fabricating Vertical Structure" (Appli et al., Filed 2002,4,9). Additionally, the method of etching GaN and sapphire (and other materials) is described in US Patent Application No. 10 / 118,318, entitled “A Method to Improve Light Output of GaN-Based Light Emitting Diodes” (Salt et al., Filed 2002.4.9). ), All of which are incorporated herein by reference as if fully set forth. In another embodiment, the sapphire substrate is removed by wet or dry etching, or chemical mechanical polishing.

도 8에 도시된 바와 같이, n-형 전극/접합 패드(70)은 수직 LED를 완성하기 위해 n-GaN층(42)의 상단상에 패턴화된다. 한 가지 실시예에서, Ni/Cr(Ni은 n-GaN와 접촉한다)와 같은 접합 패드(70)는 CVD, PVP 또는 e빔 증발을 사용하여 증착될 수 있다; 이 접합 패드(70)는 마스킹층에 습식 또는 건식 에칭을 하거나, 네거티브 마스킹층(네거티브 마스킹층은 재료를 가지지 않은 경우를 나타낸다)에 날림 기술을 사용함으로써 형성된다. As shown in FIG. 8, n-type electrode / junction pad 70 is patterned on top of n-GaN layer 42 to complete a vertical LED. In one embodiment, bond pads 70, such as Ni / Cr (Ni is in contact with n-GaN), can be deposited using CVD, PVP or e-beam evaporation; This bonding pad 70 is formed by wet or dry etching the masking layer or by using a blowing technique for the negative masking layer (the negative masking layer shows no material).

얇은 금속층 또는 필름(53)이 금속 도금층(60)의 시딩(seeding) 재료 목적으로서 제공된다. 금속 도금층(60)이 전기 화학적 증착 또는 비전기 화학적 증착을 사용하여 필름(53)의 상단상에 도금될 수 있는 한, 이 얇은 금속 필름(53 )은 금속 도금층(60)과 동일한 또는 다른 재료가 될 수 있다. A thin metal layer or film 53 is provided for seeding material purposes of the metal plating layer 60. As long as the metal plating layer 60 can be plated on top of the film 53 using electrochemical vapor deposition or non-electrochemical chemical vapor deposition, the thin metal film 53 is made of the same or different material as the metal plating layer 60. Can be.

본 발명이 예와 바람직한 실시예에 의하여 기술되었을 지라도, 본 발명은 이에 제한되지 않음을 이해해야 할 것이다. 반대로, 본 발명은 다양한 개조 및 유사한 구성 및 절차를 다루는 것이 의도이며, 따라서 첨부된 청구항의 보호범위는 이러한 모든 개조 및 유사한 구성 및 절차를 망라하기 위해 최대한 넓은 해석을 따라야 할 것이다.Although the invention has been described by way of examples and preferred embodiments, it is to be understood that the invention is not so limited. On the contrary, the invention is intended to cover various modifications and similar constructions and procedures, and therefore the protection scope of the appended claims should follow as broadly as possible to cover all such modifications and similar constructions and procedures.

따라서, 본 발명은, 일반적으로 발광 다이오드 및 이 다이오들 제조하는 방법에 이용가능하다. Thus, the present invention is generally applicable to light emitting diodes and methods of making these diodes.

Claims (47)

발광 다이오드의 제조 방법으로서, As a manufacturing method of a light emitting diode, 캐리어 기판(carrier substrate) 위에 다중층의 에피택셜 구조를 형성하는 단계; Forming a multilayer epitaxial structure on a carrier substrate; 상기 다중층의 에피택셜 구조 위에 적어도 하나의 금속층을 증착하는 단계; 및 Depositing at least one metal layer over the multilayer epitaxial structure; And 캐리어 기판(carrier substrate)을 제거하는 단계Removing the carrier substrate 를 포함하는, 발광 다이오드의 제조 방법. Including, Method of manufacturing light emitting diodes . 제 1 항에 있어서, The method of claim 1, 상기 캐리어 기판(carrier substrate)은 사파이어를 포함하는, 발광 다이오드의 제조 방법. The carrier substrate is a sapphire A method of manufacturing a light emitting diode, comprising . 제 1 항에 있어서, The method of claim 1, 상기 금속층을 증착하는 단계는 전기 화학적 증착을 포함하는, 발광 다이오드의 제조 방법. Depositing the metal layer comprises electrochemical deposition . 제 1 항에 있어서, The method of claim 1, 상기 금속층을 증착하는 단계는 하나 이상의 비전기(electroless) 화학적 증 착에 뒤이은 적어도 하나의 금속층을 증착하는 단계를 포함하는, 발광 다이오드의 제조 방법. Depositing the metal layer comprises depositing at least one metal layer following one or more electroless chemical depositions . 제 1 항에 있어서, The method of claim 1, 상기 금속층을 증착하는 단계는, CVD, PECVD, PVD, ALD, MOCVD, 증발, 및 플라즈마 스프레이 중 하나를 사용하여 적용하는 단계를 포함하는, 발광 다이오드의 제조 방법. Depositing the metal layer comprises applying using one of CVD, PECVD, PVD, ALD, MOCVD, evaporation, and plasma spray . 제 1 항에 있어서, The method of claim 1, 상기 금속층위에 하나 이상의 추가 금속층을 추가하는 단계를 포함하는, 발광 다이오드의 제조 방법. Adding at least one additional metal layer over said metal layer . 발광 다이오드의 제조 방법으로서, As a manufacturing method of a light emitting diode, 캐리어 기판을 마련하는 단계;Providing a carrier substrate; 다중층 에피택셜 구조를 증착하는 단계;Depositing a multilayer epitaxial structure; 상기 다중층 에피택셜 구조 위에 하나 이상의 금속층을 증착하는 단계;Depositing one or more metal layers over the multilayer epitaxial structure; 에칭을 사용하여 하나 이상의 메사(mesa)를 한정하는 단계;Defining one or more mesas using etching; 하나 이상의 비-전도층을 형성하는 단계;Forming at least one non-conductive layer; 상기 비-전도층 부분을 제거하는 단계;Removing the non-conductive layer portion; 적어도 하나의 금속층을 증착하는 단계; 및 Depositing at least one metal layer; And 상기 캐리어 기판을 제거하는 단계Removing the carrier substrate 를 포함하는, 발광 다이오드의 제조 방법. Method of manufacturing a light emitting diode comprising a . 제 7 항에 있어서, The method of claim 7, wherein 상기 캐리어 기판은, 사파이어, 실리콘 탄화물, ZnO, 실리콘 및 갈륨 비화물 중 하나를 포함하는, 발광 다이오드의 제조 방법. The carrier substrate comprises one of sapphire, silicon carbide, ZnO, silicon and gallium arsenide . 제 7 항에 있어서, The method of claim 7, wherein 상기 다중층 에피택셜 구조는, The multilayer epitaxial structure is, n-형 GaN 또는 AlGaN층, n-type GaN or AlGaN layer, InGaN/GaN층을 구비하는 하나 이상의 양자 우물, 및 One or more quantum wells having an InGaN / GaN layer, and p-형 GaN 또는 AlGaN층을 포함하는, 발광 다이오드의 제조 방법. A method of manufacturing a light emitting diode, comprising a p-type GaN or AlGaN layer . 제 7 항에 있어서, The method of claim 7, wherein 상기 다중층 에피택셜 구조 위의 하나 이상의 금속층은, ITO(Indium Tin Oxide), 은, Al, Cr, Pt, Ni, Au, Mo, W, 내화성 금속, 또는 금속합금 또는 금속층 중 하나를 포함하는, 발광 다이오드의 제조 방법.At least one metal layer on the multilayer epitaxial structure comprises one of indium tin oxide (ITO), silver, Al, Cr, Pt, Ni, Au, Mo, W, refractory metal, or a metal alloy or metal layer, Method for manufacturing a light emitting diode. 제 7 항에 있어서, The method of claim 7, wherein 상기 다중층 에피택셜 구조 및 금속층 사이의 선택적으로 도핑된 반도체층을 포함하는, 발광 다이오드의 제조 방법.And a selectively doped semiconductor layer between the multilayer epitaxial structure and the metal layer. 제 7 항에 있어서, The method of claim 7, wherein 메사는 에칭을 위한 중합체 및/또는 경질성 마스크를 사용하여 한정되는, 발광 다이오드의 제조 방법. Mesas are defined using polymers and / or rigid masks for etching. 제 7 항에 있어서, The method of claim 7, wherein 상기 비-전도성층은, SiO2, Si3N4, 필름같은 다이아몬드, 비-전도성 금속 산화원소 또는 세락믹 원소 중 하나를 포함하는, 발광 다이오드의 제조 방법.Wherein the non-conductive layer comprises one of SiO 2 , Si 3 N 4 , diamond like film, a non-conductive metal oxide or a ceramic element. 제 7 항에 있어서, The method of claim 7, wherein 상기 비-전도성층 부분을 제거하는 단계를 포함하는, 발광 다이오드의 제조 방법.Removing the portion of the non-conductive layer. 제 7 항에 있어서, The method of claim 7, wherein 상기 부분을 제거하는 단계는, 전도층을 노광하기 위해 날림, 습식 또는 건식 에칭하는 단계를 포함하는, 발광 다이오드의 제조 방법.Removing the portion comprises blowing, wet or dry etching to expose the conductive layer. 제 15 항에 있어서, The method of claim 15, 상기 전도층은 하나 이상의 금속층을 포함하는, 발광 다이오드의 제조 방법.The conductive layer comprises at least one metal layer. 제 15 항에 있어서,The method of claim 15, 상기 전도층은 보호층의 상단상에 증착되고, 상기 보호층은 하나 이상의 비-전도성 층을 포함하는, 발광 다이오드의 제조 방법.Wherein the conductive layer is deposited on top of the protective layer, wherein the protective layer comprises one or more non-conductive layers. 제 7 항에 있어서, The method of claim 7, wherein 하나 이상의 금속층을 증착하는 단계는, PVD(Physical Vapor Deposition), CVD(Chemical Vapor Deposition), PECVD(Plasma Enhanced CVD), 증발, 이온빔 증착, 전기 화학적 증착, 비전기 화학적 증착, 플라즈마 스프레이, 또는 잉크젯 증착을 포함하는, 발광 다이오드의 제조 방법. Deposition of one or more metal layers may include physical vapor deposition (PVD), chemical vapor deposition (CVD), plasma enhanced CVD (PECVD), evaporation, ion beam deposition, electrochemical deposition, non-electrochemical chemical deposition, plasma spray, or ink jet deposition. It includes, a method of manufacturing a light emitting diode. 제 7 항에 있어서, The method of claim 7, wherein PVD, 증발, 이온 빔 증착, CVD, 또는 e-빔 증착 중 하나를 사용하여 하나 이상의 금속층을 증착하는 단계를 포함하는, 발광 다이오드의 제조 방법.Depositing one or more metal layers using one of PVD, evaporation, ion beam deposition, CVD, or e-beam deposition. 제 19 항에 있어서, The method of claim 19, 하나의 금속층은, 크롬(Cr), 백금(Pt), 니켈(Ni), 탄탈 질소화물(tantalum nitride) 상의 구리(copper on tatalum nitride), 몰리브덴(Mo), 텅스텐(W) 또는 금속합금 중 하나를 포함하는, 발광 다이오드의 제조 방법.One metal layer is one of chromium (Cr), platinum (Pt), nickel (Ni), copper on tatalum nitride, molybdenum (Mo), tungsten (W) or metal alloy It includes, the manufacturing method of the light emitting diode. 제 7 항에 있어서, The method of claim 7, wherein 전기 화학적 도금 또는 무전극 화학적 도금에 의해 추가 금속층 중 하나 이상을 형성하는 단계를 포함하는, 발광 다이오드의 제조 방법.Forming at least one of the additional metal layers by electrochemical plating or electrodeless chemical plating. 제 7 항에 있어서, The method of claim 7, wherein 구리, 텅스텐, 금, 니켈, 크롬, 팔라듐(paladium), 백금(platium) 또는 이들의 합금을 포함하는 시드층(seed layer) 상에 전기 화학적 도금 또는 무전극 화학적 도금에 의해 추가 금속층 중 하나 이상을 형상하는 단계는 , 발광 다이오드의 제조 방법. One or more of the additional metal layers may be formed by electrochemical plating or electrodeless chemical plating on a seed layer comprising copper, tungsten, gold, nickel, chromium, palladium, platinum or an alloy thereof. The step of forming is a manufacturing method of a light emitting diode. 제 22 항에 있어서, The method of claim 22, 상기 추가 금속층의 하나는 구리(Cu), 니켈(Ni), 금(Au), 알루미늄(Al) 또는 이들의 합금을 포함하는, 발광 다이오드의 제조 방법.One of the additional metal layers comprises copper (Cu), nickel (Ni), gold (Au), aluminum (Al) or alloys thereof. 제 7 항에 있어서, The method of claim 7, wherein 비-전도성 보호층을 증착하는 단계를 더 포함하는, 발광 다이오드의 제조 방법.Further comprising depositing a non-conductive protective layer. 제 24 항에 있어서, The method of claim 24, 상기 보호층은, 비전도성 금속 산화물(하프늄 산화물, 티타늄 산화물, 탄탈(tatalum) 산화물), 실리콘 이산화물, 실리콘 질소화물 또는 중합체 재료 중 하나를 포함하는, 발광 다이오드의 제조 방법.The protective layer comprises one of a non-conductive metal oxide (hafnium oxide, titanium oxide, tantalum oxide), silicon dioxide, silicon nitride or a polymer material. 제 7 항에 있어서, The method of claim 7, wherein 습식 에칭, 화학적 기계적 연마 또는 건식 에칭을 사용하여 상기 보호층 부분을 제거하는 단계를 포함하는, 발광 다이오드의 제조 방법.Removing the protective layer portion using wet etching, chemical mechanical polishing or dry etching. 제 7 항에 있어서, The method of claim 7, wherein 구리(Cu), 니켈(Ni), 크롬(Cr), 백금(Pt), 아연(Zn), 이들의 합금 중 하나를 포함하는 마지막 금속을 증착하는 단계를 포함하는, 발광 다이오드의 제조 방법.And depositing a final metal comprising one of copper (Cu), nickel (Ni), chromium (Cr), platinum (Pt), zinc (Zn), and alloys thereof. 제 7 항에 있어서, The method of claim 7, wherein 레이저, CMP, 습식 에칭, 주입(implanting) 중 하나를 이용하여 사파이어 기판을 제거하는 단계를 포함하는, 발광 다이오드의 제조 방법.Removing the sapphire substrate using one of laser, CMP, wet etching, implanting. 발광 다이오드의 제조 방법으로서, As a manufacturing method of a light emitting diode, 캐리어 기판을 마련하는 단계;Providing a carrier substrate; 다중층 에피택셜 구조를 증착하는 단계;Depositing a multilayer epitaxial structure; 에칭을 사용하여 하나 이상의 메사를 한정하는 단계;Defining one or more mesas using etching; 하나 이상의 비-전도성 층을 형성하는 단계;Forming at least one non-conductive layer; 하나 이상의 비-전도성 층의 부분을 제거하는 단계; Removing a portion of the at least one non-conductive layer; 하나 이상의 금속층을 증착하는 단계;Depositing one or more metal layers; 상기 캐리어 기판을 제거하는 단계Removing the carrier substrate 를 포함하는, 발광 다이오드의 제조 방법.It includes, the manufacturing method of the light emitting diode. 제 29 항에 있어서, The method of claim 29, 상기 캐리어 기판은 사파이어를 포함하는, 발광 다이오드의 제조 방법.The carrier substrate comprises sapphire. 제 29 항에 있어서, The method of claim 29, 메사는 에칭을 위한 중합체 및/또는 경질성 마스크를 사용하여 한정되는, 발광 다이오드의 제조 방법.Mesas are defined using polymers and / or rigid masks for etching. 제 29 항에 있어서, The method of claim 29, 비-전도성 보호층을 증착하는 단계를 포함하는, 발광 다이오드의 제조 방법.A method of manufacturing a light emitting diode, comprising depositing a non-conductive protective layer. 제 29 항에 있어서, The method of claim 29, 상기 보호층은, 비전도성 금속 산화물, 실리콘 이산화물, 실리콘 질소화물, 중합체 재료 중 하나를 포함하는, 발광 다이오드의 제조 방법. The protective layer comprises one of a nonconductive metal oxide, silicon dioxide, silicon nitride, and a polymer material. 제 32 항에 있어서, The method of claim 32, 습식 에칭, 화학적 기계적 연마, 건식 에칭 중 하나를 사용하여 상기 보호층 부분을 제거하는 단계를 포함하는, 발광 다이오드의 제조 방법.Removing the protective layer portion using one of wet etching, chemical mechanical polishing, and dry etching. 제 29 항에 있어서, The method of claim 29, 구리, 텅스텐, 금, 니켈, 크롬, 팔라듐(paladium), 백금(platium) 또는 이들의 합금 중 하나를 포함하는 시드층(seed layer) 상에 전기 화학적 도금 또는 무전극 화학적 도금에 의해 추가 금속층 중 하나 이상을 형성하는 단계는 , 발광 다이오드의 제조 방법.One of the additional metal layers by electrochemical or electrodeless chemical plating on a seed layer comprising copper, tungsten, gold, nickel, chromium, palladium, platinum or one of their alloys The step of forming the above is a manufacturing method of a light emitting diode. 제 35 항에 있어서,36. The method of claim 35 wherein PVD(Physical Vapor Deposition), CVD(Chemical Vapor Deposition), PECVD(Plasma Enhanced CVD), 증발, 이온빔 증착 중 하나를 사용하여 증착된 Ag, Al, Ti, Cr, Pt, Pd, Ag/Pt, Ag/Pd, Ag/Cr를 포함하는 거울층의 상단상에 시드층(seed layer)을 형상하는 단계를 포함하는, 발광 다이오드의 제조 방법. Ag, Al, Ti, Cr, Pt, Pd, Ag / Pt, Ag / Forming a seed layer on top of a mirror layer comprising Pd, Ag / Cr. 제 29 항에 있어서, The method of claim 29, 상기 금속층 위에 하나 이상의 추가 금속층을 증착하는 단계를 포함하는, 발광 다이오드의 제조 방법.Depositing one or more additional metal layers over the metal layer. 제 29 항에 있어서, The method of claim 29, 상기 캐리어 기판을 제거하는 단계는, 레이저 날림(LLO: Laser Lift-Off) 기술을 사용하는 단계를 포함하는, 발광 다이오드의 제조 방법. Removing the carrier substrate comprises using a laser lift-off (LLO) technique. 제 29 항에 있어서, The method of claim 29, 상기 캐리어 기판을 제거하는 단계는 건식 에칭, 화학적 제거 기술 또는 화학적 기계적 제거 기술을 사용하는 단계를 포함하는, 발광 다이오드의 제조 방법.Removing the carrier substrate comprises using dry etching, chemical removal techniques or chemical mechanical removal techniques. 발광 다이오드의 제조 방법으로서, As a manufacturing method of a light emitting diode, 캐리어 기판을 마련하는 단계; Providing a carrier substrate; p-노드, 다중-양자 우물(MQW: Multi-Quantum Well) 및 n-노드를 가지는 다중층 에피택셜 구조를 증착하는 단계;depositing a multilayer epitaxial structure having a p-node, a Multi-Quantum Well (MQW) and an n-node; 상기 p-노드에 전기적으로 연결된 상기 다중층 에피택셜 구조 위에 하나 이상의 제 1 금속층을 증착하는 단계; Depositing one or more first metal layers over the multilayer epitaxial structure electrically connected to the p-node; 에칭을 사용하여 하나 이상의 메사를 한정하는 단계;Defining one or more mesas using etching; 하나 이상의 비전도성층을 형성하는 단계; Forming at least one nonconductive layer; 상기 비전도성층 부분을 제거하는 단계;Removing the nonconductive layer portion; 상기 제 1 금속층 중 하나에 전기적으로 연결된 하나 이상의 제 2 금속층을 증착하는 단계로서, 상기 제 2 금속층 중 하나는 전기적으로 상기 n-노드와 MQW로부터 절연되어 있는, 증착하는 단계; 및 Depositing one or more second metal layers electrically connected to one of the first metal layers, wherein one of the second metal layers is electrically insulated from the n-node and MQW; And 상기 캐리어 기판을 제거하는 단계Removing the carrier substrate 플 포함하는, 발광 다이오드의 제조 방법. The method of manufacturing a light-emitting diode containing. n-GaN 성층 LED 웨이퍼(n-GaN up LED wafer)를 제조하는 방법으로서, As a method of manufacturing an n-GaN layered LED wafer (n-GaN up LED wafer), 캐리어 기판을 마련하는 단계;Providing a carrier substrate; 상기 캐리어 기판 위에 n-GaN 부분을 증착하는 단계;Depositing an n-GaN portion on the carrier substrate; 상기 n-GaN 부분 위에 능동층을 증착하는 단계;Depositing an active layer over said n-GaN portion; 상기 능동층 위에 p-GaN 부분을 증착하는 단계;Depositing a p-GaN portion on the active layer; 하나 이상의 금속층을 증착하는 단계; Depositing one or more metal layers; 마스킹층을 적용하는 단계; Applying a masking layer; 상기 금속층, p-GaN층, 능동층 및 n-GaN층을 에칭하는 단계; Etching the metal layer, p-GaN layer, active layer and n-GaN layer; 상기 마스킹층을 제거하는 단계;Removing the masking layer; 보호층을 증착하는 단계; Depositing a protective layer; 상기 금속층을 노광하기 위해 상기 p-GaN의 상단상에 있는 상기 보호층 부분을 제거하는 단계;Removing the protective layer portion on top of the p-GaN to expose the metal layer; 하나 이상의 금속층을 증착하는 단계; Depositing one or more metal layers; 금속 기판을 증착하는 단계; Depositing a metal substrate; 상기 n-GaN 표면을 노광하기 위해 상기 캐리어 기판을 제거하는 단계Removing the carrier substrate to expose the n-GaN surface 를 포함하는, n-GaN 성층 LED 웨이퍼를 제조하는 방법.A method of manufacturing an n-GaN layered LED wafer comprising a. 제 41 항에 있어서, 42. The method of claim 41 wherein 상기 n-GaN 성층 LED 웨이퍼는 실질적으로 매끄럽고 평평한, n-GaN 성층 LED 웨이퍼를 제조하는 방법. Wherein the n-GaN layered LED wafer is substantially smooth and flat. 제 42 항에 있어서, The method of claim 42, 상기 n-GaN 성층 LED 웨이퍼는 10000 Å(angstrom) 보다 적은 표면 거칠기를 가지는, n-GaN 성층 LED 웨이퍼를 제조하는 방법. Wherein the n-GaN layered LED wafer has a surface roughness of less than 10000 angstroms. 제 41 항에 있어서, 42. The method of claim 41 wherein 상기 캐리어 기판은 사파이어인, n-GaN 성층 LED 웨이퍼를 제조하는 방법.And the carrier substrate is sapphire. 제 41 항에 있어서, 42. The method of claim 41 wherein 상기 금속 기판은 전기 화학적 도금, 비전기 화학적 도금, 스퍼터링, 화학적 증기 증착, e빔 증발, 열적 스프레이 중 하나를 사용하여 증착되는, n-GaN 성층 LED 웨이퍼를 제조하는 방법.And the metal substrate is deposited using one of electrochemical plating, non-electrochemical chemical plating, sputtering, chemical vapor deposition, e-beam evaporation, or thermal spraying. 제 41 항에 있어서, 42. The method of claim 41 wherein 상기 금속 기판은 구리, 니켈, 알루미늄, Ti, Ta, Mo, W 중 하나를 포함하는 금속 또는 금속 합금인, n-GaN 성층 LED 웨이퍼를 제조하는 방법.And said metal substrate is a metal or metal alloy comprising one of copper, nickel, aluminum, Ti, Ta, Mo, W. 제 41 항에 있어서,42. The method of claim 41 wherein 상기 캐이어 기판은 레이저 날림(LLO), 습식 에칭, 화학적 기계적 연마 중 하나를 사용하여 제거되는, n-GaN 성층 LED 웨이퍼를 제조하는 방법.And said carrier substrate is removed using one of laser blowing (LLO), wet etching, and chemical mechanical polishing.
KR1020077015398A 2005-01-11 2005-12-21 Light emitting diode with conducting metal substrate KR20070093087A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/032,882 US7432119B2 (en) 2005-01-11 2005-01-11 Light emitting diode with conducting metal substrate
US11/032,882 2005-01-11

Publications (1)

Publication Number Publication Date
KR20070093087A true KR20070093087A (en) 2007-09-17

Family

ID=36653766

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077015398A KR20070093087A (en) 2005-01-11 2005-12-21 Light emitting diode with conducting metal substrate

Country Status (7)

Country Link
US (1) US7432119B2 (en)
EP (1) EP1836721A4 (en)
JP (1) JP2008537318A (en)
KR (1) KR20070093087A (en)
CN (1) CN101099223B (en)
TW (1) TWI431798B (en)
WO (1) WO2006076152A2 (en)

Families Citing this family (113)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1998094B (en) * 2004-04-07 2012-12-26 霆激技术有限公司 Fabrication of reflective layer on semiconductor light emitting diodes
US8802465B2 (en) 2005-01-11 2014-08-12 SemiLEDs Optoelectronics Co., Ltd. Method for handling a semiconductor wafer assembly
US8871547B2 (en) 2005-01-11 2014-10-28 SemiLEDs Optoelectronics Co., Ltd. Method for fabricating vertical light emitting diode (VLED) structure using a laser pulse to remove a carrier substrate
US8318519B2 (en) * 2005-01-11 2012-11-27 SemiLEDs Optoelectronics Co., Ltd. Method for handling a semiconductor wafer assembly
TWI247441B (en) * 2005-01-21 2006-01-11 United Epitaxy Co Ltd Light emitting diode and fabricating method thereof
US7932111B2 (en) * 2005-02-23 2011-04-26 Cree, Inc. Substrate removal process for high light extraction LEDs
WO2007032546A1 (en) * 2005-09-16 2007-03-22 Showa Denko K.K. Production method for nitride semiconductor light emitting device
DE102005053274A1 (en) * 2005-09-30 2007-04-12 Osram Opto Semiconductors Gmbh Making semiconductor chips involves building up semiconductor layers, applying metal plating to epitaxial growth substrate and depositing metal layer galvanically before structuring and separating layers into individual chips
CN100474642C (en) * 2005-10-27 2009-04-01 晶能光电（江西）有限公司 Indium gallium aluminium nitrogen semi-conductor luminous element containing metallic chromium substrate and manufacturing method thereof
KR100640496B1 (en) * 2005-11-23 2006-11-01 삼성전기주식회사 Vertically structured gan type led device
SG133432A1 (en) 2005-12-20 2007-07-30 Tinggi Tech Private Ltd Localized annealing during semiconductor device fabrication
US7615789B2 (en) * 2006-05-09 2009-11-10 SemiLEDs Optoelectronics Co., Ltd. Vertical light emitting diode device structure
SG140473A1 (en) 2006-08-16 2008-03-28 Tinggi Tech Private Ltd Improvements in external light efficiency of light emitting diodes
US20080087875A1 (en) * 2006-10-11 2008-04-17 Feng-Hsu Fan Protection for the epitaxial structure of metal devices
US7781247B2 (en) * 2006-10-26 2010-08-24 SemiLEDs Optoelectronics Co., Ltd. Method for producing Group III-Group V vertical light-emitting diodes
GB2447091B8 (en) * 2007-03-02 2010-01-13 Photonstar Led Ltd Vertical light emitting diodes
KR100856230B1 (en) * 2007-03-21 2008-09-03 삼성전기주식회사 Light emitting device, method of manufacturing the same and monolithic light emitting diode array
US7683380B2 (en) * 2007-06-25 2010-03-23 Dicon Fiberoptics, Inc. High light efficiency solid-state light emitting structure and methods to manufacturing the same
GB2455489B (en) * 2007-08-22 2012-05-30 Photonstar Led Ltd High thermal performance packaging for optoelectronics devices
GB0721957D0 (en) * 2007-11-08 2007-12-19 Photonstar Led Ltd Ultra high thermal performance packaging for optoelectronics devices
GB0722054D0 (en) 2007-11-09 2007-12-19 Photonstar Led Ltd LED with enhanced light extraction
KR101449005B1 (en) * 2007-11-26 2014-10-08 엘지이노텍 주식회사 Semiconductor light emitting device and fabrication method thereof
US8916890B2 (en) * 2008-03-19 2014-12-23 Cree, Inc. Light emitting diodes with light filters
JP5288852B2 (en) * 2008-03-21 2013-09-11 スタンレー電気株式会社 Manufacturing method of semiconductor device
WO2009117845A1 (en) * 2008-03-25 2009-10-01 Lattice Power (Jiangxi) Corporation Semiconductor light-emitting device with double-sided passivation
TWI447783B (en) * 2008-04-28 2014-08-01 Advanced Optoelectronic Tech Method of fabricating photoelectric device of iii-nitride based semiconductor and structure thereof
DE102008038852B4 (en) * 2008-06-03 2024-02-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Method for producing an optoelectronic component and optoelectronic component
GB2458972B (en) * 2008-08-05 2010-09-01 Photonstar Led Ltd Thermally optimised led chip-on-board module
KR100999699B1 (en) * 2008-09-01 2010-12-08 엘지이노텍 주식회사 Light emitting device package
KR100962898B1 (en) * 2008-11-14 2010-06-10 엘지이노텍 주식회사 Semiconductor light emitting device and fabrication method thereof
TWI389347B (en) * 2008-11-13 2013-03-11 Epistar Corp Opto-electronic device structure and the manufacturing method thereof
USRE48774E1 (en) * 2008-11-14 2021-10-12 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor light emitting device
TWI379443B (en) * 2008-11-28 2012-12-11 Univ Nat Taiwan A lighting device having high efficiency and a method for fabricating the same
JP4799606B2 (en) 2008-12-08 2011-10-26 株式会社東芝 Optical semiconductor device and method for manufacturing optical semiconductor device
KR100999793B1 (en) 2009-02-17 2010-12-08 엘지이노텍 주식회사 Fabrication method for semiconductor light emitting device
KR101550922B1 (en) * 2009-03-10 2015-09-07 엘지이노텍 주식회사 light emitting device
KR20120027339A (en) * 2009-05-14 2012-03-21 에스알아이 인터내셔널 Low cost high efficiency transparent organic electrodes for organic optoelectronic devices
JP2011014890A (en) 2009-06-02 2011-01-20 Mitsubishi Chemicals Corp Metal substrate and light source device
US20100327300A1 (en) 2009-06-25 2010-12-30 Koninklijke Philips Electronics N.V. Contact for a semiconductor light emitting device
US8173456B2 (en) * 2009-07-05 2012-05-08 Industrial Technology Research Institute Method of manufacturing a light emitting diode element
US8587017B2 (en) 2009-07-05 2013-11-19 Industrial Technology Research Institute Light emitting device and method of fabricating a light emitting device
US9214456B2 (en) 2009-08-13 2015-12-15 SemiLEDs Optoelectronics Co., Ltd. Light emitting diode (LED) system having lighting device and wireless control system
US8084780B2 (en) * 2009-08-13 2011-12-27 Semileds Optoelectronics Co. Smart integrated semiconductor light emitting system including light emitting diodes and application specific integrated circuits (ASIC)
US8933467B2 (en) 2009-08-13 2015-01-13 SemiLEDs Optoelectronics Co., Ltd. Smart integrated semiconductor light emitting system including nitride based light emitting diodes (LED) and application specific integrated circuits (ASIC)
US20110042803A1 (en) * 2009-08-24 2011-02-24 Chen-Fu Chu Method For Fabricating A Through Interconnect On A Semiconductor Substrate
KR100986570B1 (en) 2009-08-31 2010-10-07 엘지이노텍 주식회사 Semiconductor light emitting device and fabrication method thereof
US9012766B2 (en) 2009-11-12 2015-04-21 Silevo, Inc. Aluminum grid as backside conductor on epitaxial silicon thin film solar cells
KR101631599B1 (en) * 2009-12-02 2016-06-27 삼성전자주식회사 Light Emitting Device and method for manufacturing the same
WO2011069242A1 (en) * 2009-12-09 2011-06-16 Cooledge Lighting Inc. Semiconductor dice transfer-enabling apparatus and method for manufacturing transfer-enabling apparatus
US20110151588A1 (en) * 2009-12-17 2011-06-23 Cooledge Lighting, Inc. Method and magnetic transfer stamp for transferring semiconductor dice using magnetic transfer printing techniques
US8334152B2 (en) * 2009-12-18 2012-12-18 Cooledge Lighting, Inc. Method of manufacturing transferable elements incorporating radiation enabled lift off for allowing transfer from host substrate
JP5749888B2 (en) * 2010-01-18 2015-07-15 住友電気工業株式会社 Semiconductor device and method for manufacturing the semiconductor device
US20110277825A1 (en) * 2010-05-14 2011-11-17 Sierra Solar Power, Inc. Solar cell with metal grid fabricated by electroplating
SG185547A1 (en) 2010-05-18 2012-12-28 Agency Science Tech & Res Method of forming a light emitting diode structure and a light emitting diode structure
US9214576B2 (en) 2010-06-09 2015-12-15 Solarcity Corporation Transparent conducting oxide for photovoltaic devices
US8552458B2 (en) 2010-06-26 2013-10-08 SemiLEDs Optoelectronics Co., Ltd. Side by side light emitting diode (LED) having separate electrical and heat transfer paths
US9178107B2 (en) 2010-08-03 2015-11-03 Industrial Technology Research Institute Wafer-level light emitting diode structure, light emitting diode chip, and method for forming the same
CN103222073B (en) 2010-08-03 2017-03-29 财团法人工业技术研究院 Light-emitting diode chip for backlight unit, package structure for LED and to form above-mentioned method
US20120032212A1 (en) * 2010-08-06 2012-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of light emitting diode sidewall passivation
US9773928B2 (en) 2010-09-10 2017-09-26 Tesla, Inc. Solar cell with electroplated metal grid
US9800053B2 (en) 2010-10-08 2017-10-24 Tesla, Inc. Solar panels with integrated cell-level MPPT devices
US8686461B2 (en) 2011-01-03 2014-04-01 SemiLEDs Optoelectronics Co., Ltd. Light emitting diode (LED) die having stepped substrates and method of fabrication
US9054256B2 (en) 2011-06-02 2015-06-09 Solarcity Corporation Tunneling-junction solar cell with copper grid for concentrated photovoltaic application
TWI453947B (en) * 2011-08-05 2014-09-21 Univ Chang Gung Manufacturing method of electro - optical diode for electroforming
US8492746B2 (en) 2011-09-12 2013-07-23 SemiLEDs Optoelectronics Co., Ltd. Light emitting diode (LED) dice having wavelength conversion layers
US8912021B2 (en) 2011-09-12 2014-12-16 SemiLEDs Optoelectronics Co., Ltd. System and method for fabricating light emitting diode (LED) dice with wavelength conversion layers
US8841146B2 (en) 2011-09-12 2014-09-23 SemiLEDs Optoelectronics Co., Ltd. Method and system for fabricating light emitting diode (LED) dice with wavelength conversion layers having controlled color characteristics
US8410508B1 (en) 2011-09-12 2013-04-02 SemiLEDs Optoelectronics Co., Ltd. Light emitting diode (LED) package having wavelength conversion member and wafer level fabrication method
JP2013105975A (en) * 2011-11-16 2013-05-30 Mitsubishi Electric Corp Optical semiconductor device manufacturing method
TWI462339B (en) * 2011-11-21 2014-11-21 Ritedia Corp Light-emitting diode having diamond-like carbon layer and manufacturing method and application thereof
US8759128B2 (en) 2012-03-22 2014-06-24 SemiLEDs Optoelectronics Co., Ltd. Light emitting diode (LED) die having recessed electrode and light extraction structures and method of fabrication
US9343623B2 (en) 2012-03-22 2016-05-17 Jeong Woon Bae Horizontal power LED device and method for manufacturing same
TWI506815B (en) * 2012-04-05 2015-11-01 Formosa Epitaxy Inc Method and structure of increasing the concentration of epitaxial layer
CN102623592A (en) * 2012-04-13 2012-08-01 杭州士兰明芯科技有限公司 Vertical light-emitting diode (LED) chip and corresponding producing method thereof
JP2013258234A (en) 2012-06-12 2013-12-26 Disco Abrasive Syst Ltd Method for processing optical device
JP6029338B2 (en) * 2012-06-12 2016-11-24 株式会社ディスコ Optical device processing method
JP2013258231A (en) 2012-06-12 2013-12-26 Disco Abrasive Syst Ltd Method for processing optical device
JP6025410B2 (en) 2012-06-12 2016-11-16 株式会社ディスコ Optical device processing method
CN102800585B (en) * 2012-07-09 2015-09-09 厦门飞德利照明科技有限公司 A kind of electroforming process for making of light-emitting diode
US8981432B2 (en) * 2012-08-10 2015-03-17 Avogy, Inc. Method and system for gallium nitride electronic devices using engineered substrates
EP2904643B1 (en) 2012-10-04 2018-12-05 SolarCity Corporation Solar cell with electroplated metal grid
US9865754B2 (en) 2012-10-10 2018-01-09 Tesla, Inc. Hole collectors for silicon photovoltaic cells
US20140151630A1 (en) * 2012-12-04 2014-06-05 Feng-Hsu Fan Protection for the epitaxial structure of metal devices
TWI550905B (en) * 2012-12-24 2016-09-21 鴻海精密工業股份有限公司 Led die and method for manufacturing the led die, led automobile lamp
US9281436B2 (en) 2012-12-28 2016-03-08 Solarcity Corporation Radio-frequency sputtering system with rotary target for fabricating solar cells
US9412884B2 (en) 2013-01-11 2016-08-09 Solarcity Corporation Module fabrication of solar cells with low resistivity electrodes
US10074755B2 (en) 2013-01-11 2018-09-11 Tesla, Inc. High efficiency solar panel
US9219174B2 (en) 2013-01-11 2015-12-22 Solarcity Corporation Module fabrication of solar cells with low resistivity electrodes
DE102013100711B4 (en) * 2013-01-24 2021-07-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Process for the production of a large number of optoelectronic components
US9530930B2 (en) 2013-01-29 2016-12-27 Nanyang Technological University Method of fabricating semiconductor devices
US9624595B2 (en) 2013-05-24 2017-04-18 Solarcity Corporation Electroplating apparatus with improved throughput
US10147510B1 (en) * 2013-11-15 2018-12-04 National Technology & Engineering Solutions Of Sandia, Llc Electroplated AU for conformal coating of high aspect ratio silicon structures
US10309012B2 (en) 2014-07-03 2019-06-04 Tesla, Inc. Wafer carrier for reducing contamination from carbon particles and outgassing
US20160020370A1 (en) * 2014-07-21 2016-01-21 GE Lighting Solutions, LLC Thin film with multilayer dielectric coatings for light emitting diode (led) lead frame and chip-on-board (cob) substrate reflector
US9899546B2 (en) 2014-12-05 2018-02-20 Tesla, Inc. Photovoltaic cells with electrodes adapted to house conductive paste
CN104638096B (en) * 2015-01-30 2017-06-30 广州市众拓光电科技有限公司 A kind of preparation method of the copper base for light emitting diode (LED) chip with vertical structure
US9947822B2 (en) 2015-02-02 2018-04-17 Tesla, Inc. Bifacial photovoltaic module using heterojunction solar cells
US9761744B2 (en) 2015-10-22 2017-09-12 Tesla, Inc. System and method for manufacturing photovoltaic structures with a metal seed layer
US9842956B2 (en) 2015-12-21 2017-12-12 Tesla, Inc. System and method for mass-production of high-efficiency photovoltaic structures
JP6974324B2 (en) * 2015-12-29 2021-12-01 ルミレッズ ホールディング ベーフェー Flip chip LED with side reflector and phosphor
US9496429B1 (en) 2015-12-30 2016-11-15 Solarcity Corporation System and method for tin plating metal electrodes
TW201727894A (en) * 2016-01-18 2017-08-01 Nat Univ Tsing Hua Horizontal type semiconductor element having vertical cross-over structure electrode capable of reducing the use of element areas, as well as reducing the complexity of producing contact electrodes
CN105568329A (en) * 2016-02-23 2016-05-11 河源市众拓光电科技有限公司 Method for electrically plating copper on LED epitaxial wafer
US10115838B2 (en) 2016-04-19 2018-10-30 Tesla, Inc. Photovoltaic structures with interlocking busbars
TWI601313B (en) * 2016-05-13 2017-10-01 南茂科技股份有限公司 Semicondcutor light-emitting device and fabricating method thereof
CN106601877A (en) * 2016-11-09 2017-04-26 佛山市国星半导体技术有限公司 Manufacture method of LED chip of vertical structure
CN106571414B (en) * 2016-11-09 2019-11-19 佛山市国星半导体技术有限公司 A kind of manufacturing method of light emitting diode (LED) chip with vertical structure
US10672919B2 (en) 2017-09-19 2020-06-02 Tesla, Inc. Moisture-resistant solar cells for solar roof tiles
CN107910405B (en) * 2017-09-27 2019-08-23 华灿光电（浙江）有限公司 A kind of production method of light-emitting diode chip for backlight unit
US11190128B2 (en) 2018-02-27 2021-11-30 Tesla, Inc. Parallel-connected solar roof tile modules
CN108448217A (en) * 2018-03-01 2018-08-24 西南科技大学 The radio frequency microstrip structure of Ti/Ni/Ag material systems
WO2020096950A1 (en) * 2018-11-06 2020-05-14 The Regents Of The University Of California Heterogeneously integrated indium gallium nitride on silicon photonic integrated circuits
US11398505B2 (en) * 2019-06-27 2022-07-26 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and manufacturing method thereof, display panel, and display device

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0985235B1 (en) 1997-05-27 2003-10-08 Osram Opto Semiconductors GmbH Method for producing a light-emitting component
US6071795A (en) 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
JP4352473B2 (en) * 1998-06-26 2009-10-28 ソニー株式会社 Manufacturing method of semiconductor device
US6744800B1 (en) * 1998-12-30 2004-06-01 Xerox Corporation Method and structure for nitride based laser diode arrays on an insulating substrate
US20010042866A1 (en) 1999-02-05 2001-11-22 Carrie Carter Coman Inxalygazn optical emitters fabricated via substrate removal
US6555405B2 (en) * 2001-03-22 2003-04-29 Uni Light Technology, Inc. Method for forming a semiconductor device having a metal substrate
US6746889B1 (en) * 2001-03-27 2004-06-08 Emcore Corporation Optoelectronic device with improved light extraction
FR2834124B1 (en) 2001-12-20 2005-05-20 Osram Opto Semiconductors Gmbh PROCESS FOR PRODUCING SEMICONDUCTOR LAYERS
WO2003065464A1 (en) 2002-01-28 2003-08-07 Nichia Corporation Nitride semiconductor device having support substrate and its manufacturing method
US6658041B2 (en) 2002-03-20 2003-12-02 Agilent Technologies, Inc. Wafer bonded vertical cavity surface emitting laser systems
US20030189215A1 (en) 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
CN100552997C (en) * 2002-08-01 2009-10-21 日亚化学工业株式会社 Semiconductor light-emitting elements and manufacture method thereof, use this light-emitting device
DE10245631B4 (en) * 2002-09-30 2022-01-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung semiconductor device
TWI226138B (en) 2003-01-03 2005-01-01 Super Nova Optoelectronics Cor GaN-based LED vertical device structure and the manufacturing method thereof
US7244628B2 (en) * 2003-05-22 2007-07-17 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor devices
KR20060059891A (en) 2003-06-04 2006-06-02 유명철 Method of fabricating vertical structure compound semiconductor devices
US7378288B2 (en) * 2005-01-11 2008-05-27 Semileds Corporation Systems and methods for producing light emitting diode array
US20060154393A1 (en) * 2005-01-11 2006-07-13 Doan Trung T Systems and methods for removing operating heat from a light emitting diode
US7195944B2 (en) * 2005-01-11 2007-03-27 Semileds Corporation Systems and methods for producing white-light emitting diodes
US7186580B2 (en) * 2005-01-11 2007-03-06 Semileds Corporation Light emitting diodes (LEDs) with improved light extraction by roughening
US20060151801A1 (en) * 2005-01-11 2006-07-13 Doan Trung T Light emitting diode with thermo-electric cooler

Also Published As

Publication number Publication date
WO2006076152B1 (en) 2007-05-31
EP1836721A2 (en) 2007-09-26
US7432119B2 (en) 2008-10-07
CN101099223A (en) 2008-01-02
US20060154389A1 (en) 2006-07-13
WO2006076152A3 (en) 2007-04-12
TW200701519A (en) 2007-01-01
WO2006076152A2 (en) 2006-07-20
TWI431798B (en) 2014-03-21
CN101099223B (en) 2010-12-22
JP2008537318A (en) 2008-09-11
EP1836721A4 (en) 2013-01-09

Similar Documents

Publication Publication Date Title
US7432119B2 (en) Light emitting diode with conducting metal substrate
US8318519B2 (en) Method for handling a semiconductor wafer assembly
US8274094B2 (en) GaN compound semiconductor light emitting element and method of manufacturing the same
US8124454B1 (en) Die separation
CN103378240B (en) Luminescent device and light emitting device packaging piece
US20060154393A1 (en) Systems and methods for removing operating heat from a light emitting diode
US8802465B2 (en) Method for handling a semiconductor wafer assembly
US20040113156A1 (en) Semiconductor light emitting device and method for fabricating the same
US20140154821A1 (en) Method for fabricating vertical light emitting diode (vled) structure using a laser pulse to remove a carrier substrate
US9059377B2 (en) Solid state lighting devices with low contact resistance and methods of manufacturing
KR101289793B1 (en) Light emitting diode and method of fabricating the same
KR101681573B1 (en) Method of manufacturing Light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20121226

Effective date: 20140324