KR20070087792A - 저유전율 인쇄회로기판의 제조방법 - Google Patents

Abstract

본 발명은 절연재질과 동박을 포함하는 원판에 회로패턴을 형성하는 단계; 상기 회로패턴이 형성된 다수개의 원판과 최외층의 동박을 층간접착제를 개재하여 적층한 후, 프레스를 이용하여 195℃ 내지 205℃의 온도에서 29 내지 31㎏/㎠의 압력으로 압착하여 접합시키는 단계; 상기 압착된 기판에 소정의 관통홀을 형성하고, 상기 최외층의 동박에 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판의 제조방법을 제공한다.

본 발명에 따르면 인쇄회로기판에서 신호의 전송속도를 보다 높일 수 있을 뿐만 아니라 전송손실은 최소화할 수 있다. 또한 고온,고압처리를 통해 인쇄회로기판의 내열성을 높일 수 있으므로 번인 보드용 PCB와 같이 고온 환경에서 사용되는 PCB의 오작동을 최소화할 수 있다.

다층 PCB, 내열성, 저유전율

Description

저유전율 인쇄회로기판의 제조방법{Manufacturing method of printed circuit board with low dielectric constant}

도 1a 내지 도 1f는 일반적인 다층 인쇄회로기판(PCB)의 제작공정도

도 2는 번인 보드(Burn-in Board)의 일 예를 나타낸 도면

도 3은 프로브 카드에 사용되는 다층 PCB를 나타낸 도면

도 4는 본 발명의 실시예에 따른 레이업 공정의 공정조건을 나타낸 그래프

*도면의 주요부분에 대한 부호의 설명*

2 : 에폭시수지 4 : 동박

4' : 회로패턴 10 : 원판

20 : 층간접착제 30 : 관통홀

40 : 도금층 100 : 다층 PCB

120 : 소켓 200 : 번인 보드

본 발명은 인쇄회로기판(PCB)의 제조방법에 관한 것으로서, 보다 구체적으로는 저유전율 소재를 이용하여 다층 인쇄회로기판을 제조하는 방법에 관한 것이다.

인쇄회로기판은 절연기판의 표면 또는 내부에 소정의 회로패턴을 형성한 후 전자부품을 조립하는 판으로서, 그 형상에 따라 단면에 회로가 형성된 단면 PCB, 양면에 회로가 형성된 양면 PCB, 내층과 외층 회로를 가지는 입체구조의 다층 PCB(Multi-layer Board) 등으로 구분되고, 기재의 물성에 따라 경성(rigid) PCB와 연성(flexible) PCB 등으로 구분된다.

종래에는 단면 또는 양면에 회로패턴을 가진 단층 PCB가 주류를 이루었으나 최근에는 반도체칩의 고집적화 및 고속화에 따라 복수의 회로기판을 합친 다층 PCB가 많이 사용되고 있다.

이하에서는 도 1a 내지 도 1f를 참조하여 이러한 다층 PCB(100)의 제조방법을 설명한다.

다층 PCB(100)는 동박적층판(CCL: Copper Clad Laminate)이라고도 불리는 다수의 원판을 적층한 구조를 가지므로 먼저 원판(10)을 준비하여 소정 크기로 재단하여야 한다.(도 1a)

원판(10)은 기본적으로 절연층을 이루는 수지(resin), 형태를 유지시켜주는 기재(reinforcement), 도체를 형성하는 동박(copper foil)으로 이루어진다. 수지의 종류에는 페놀수지, 에폭시수지, 폴리이미드 수지 등이 있고, 기재의 종류에는 종이 기재, 유리포 기재, 유리포-종이 복합기재 등이 있다. 도 1a는 에폭시 수지가 함침된 기재를 여러 장 겹쳐 놓고, 그 일면 또는 양면에 동박을 적층하여 제조된 원판(10)을 나타낸 것이다. 이하에서는 모든 원판(10)은 양면에 동박이 부착된 형태인 것으로 가정한다.

이어서 각 원판(10)에 소정의 회로패턴을 형성하기 위해 양면에 회로영상이 인쇄된 감광필름을 부착하고 노광, 현상 및 에칭 공정을 거쳐 동박에 소정의 회로패턴(4')을 형성한다. 이때 다음 공정에서 층간접착제와의 접착력을 높이기 위하여 동박의 회로패턴(4')을 산화시키는 산화(oxide) 공정을 거치기도 한다.(도 1b)

다층 PCB(100)를 제조하기 위해서는 전술한 방식에 의해 회로패턴이 형성된 원판(10)을 층간접착제(20)를 이용하여 다수 개 적층하고 최외층에도 역시 층간접착제(20)를 이용하여 동박(4)을 부착하는 레이업(lay-up) 공정을 거쳐야 한다. 레이업 공정은 프레스를 이용하여 열과 압력을 가함으로써 적층된 원판과 동박을 접합시키는 공정이다.

공정조건을 살펴보면, 원판이 에폭시수지로 이루어진 경우에는 예를 들어 190℃ 부근에서 40분 동안 압착하다가 온도를 175℃ 로 내린 다음 계속하여 60분 동안 압착한 후 서서히 온도를 내린다. 이때 프레스의 압력은 23㎏/㎠ 정도를 유지한다. 이 과정에서 층간접착제(20)가 녹으면서 상하의 원판(10)과 동박(4)이 견고하게 접합된다.

층간접착제(20)는 프리프레그(prepreg)라고도 하며, 종이 또는 유리포를 수지액에 담그고 스며들게 한 다음 이를 건조시킨 것으로서, 수지 중의 경화제가 아직 반응하고 있지 않으므로 반경화 상태이며 고온에서 가열되면 경화제가 반응하여 완전 경화되면서 접착력을 발휘한다.(도 1c)

레이업 공정이 완료되면 원판(10)의 회로패턴(4')과 최외층 동박에 형성될 회로패턴을 전기적으로 연결하기 위하여 인쇄회로기판(100)의 상하를 관통하는 관통홀(30)을 형성한다.(도 1d)

상기 관통홀(30)의 내측벽에는 동도금을 통해 도금층(40)을 형성하며, 상기 동도금은 통상적으로 무전해 동도금과 전기 동도금의 순으로 진행된다.(도 1e)

이때까지 인쇄회로기판(100)의 최외층에는 동박(4)이 부착되어 있으므로, 최외층의 동박(4)에도 감광필름을 부착한 후 노광, 현상 및 에칭공정을 거쳐 소정의 회로패턴(4')을 형성한다. 이때 최외층의 회로패턴(4')과 내층 원판(10)의 회로패턴(4')은 관통홀(30) 내벽의 도금층(40)을 통해 전기적으로 연결된 상태이다.(도 1f)

이후에는 회로패턴의 전기적 성능을 검사하고 표면을 클리닝 하는 등의 마무리 공정을 거치게 되고, 이를 통해 하나의 다층 PCB(100)가 완성된다.

이와 같은 방식으로 제조되는 인쇄회로기판은 여러 가지 용도로 사용되는데, 예를 들어 반도체 탑재용으로 사용될 수도 있고, 반도체 디바이스의 성능을 검사하는 테스트장치의 베이스기판으로 사용될 수도 있다.

예를 들어 도 2는 번인 보드(200)를 나타낸 것으로서, 다층 PCB(100)에 반도체 디바이스를 장착하는 다수의 소켓(120)과 주변회로를 결합하여 제조된다. 번인 보드(200)는 반도체 디바이스에 일반적인 동작조건보다 가혹한 조건을 인가하여 단 기간에 불량품을 찾아내는 번인 테스트(burn-in test)를 위해 사용되는 보드이며, 보통 100℃ 내지 150℃ 사이의 고온 환경에서 반도체 디바이스에 소정의 전압 스트레스를 6 내지 12시간 동안 지속적으로 가하는 장치이다. 번인 보드용 PCB는 항상 고온 환경에서 사용되므로 소재 열화로 인해 제품수명이 짧은 문제점이 있다.

도 3은 웨이퍼에 대해 EDS(Electric Die Sorting) 검사를 수행하는 프로브 카드(probe card)의 베이스기판으로 사용되는 다층 PCB(110)를 나타낸 것이며, 상기 다층 PCB(100)에 탐침용 니들(needle)과 주변 부품을 결합함으로써 프로브카드가 완성된다. EDS 검사는 웨이퍼를 구성하는 각 칩에 전기적 신호를 인가한 후 체크되는 신호를 이용하여 불량여부를 판단하는 검사이며, 검사결과 양품으로 판단되면 후속공정을 진행하고 불량으로 판단되면 해당 칩을 폐기처분한다.

이와 같이 PCB의 용도는 매우 다양하지만, 최근 전자제품의 경박단소화 및 고기능화 추세에 따라 반도체칩의 신호처리속도가 고속화되고, 대용량 데이터를 전송하기 위해 수백 MHz 내지 수 GHz의 초고주파 대역에서 동작하는 경우가 많으므로 PCB도 이러한 추세에 대응할 필요가 있다.

그런데 고주파신호는 단시간에 대용량의 정보를 전달할 수 있는 장점이 있지만 유전손실에 의한 에너지손실이 크고 주파수가 높을수록 신호의 전파속도도 느려지는 등의 문제점이 있으므로 이를 개선할 필요가 있다.

본 발명은 이러한 문제점을 해결하기 위한 것으로서, 고주파 신호를 효과적 으로 처리할 수 있는 인쇄회로기판을 제조하는 방법을 제공하기 위한 것이다. 또한 본 발명은 고온 환경에서 사용되는 PCB의 내열성을 보다 높일 수 있는 방안을 제공하기 위한 것이다.

본 발명은 상기와 같은 목적을 달성하기 위해서, 절연재질과 동박을 포함하는 원판에 회로패턴을 형성하는 단계; 상기 회로패턴이 형성된 다수개의 원판과 최외층의 동박을 층간접착제를 개재하여 적층한 후, 프레스를 이용하여 195℃ 내지 205℃의 온도에서 29 내지 31㎏/㎠의 압력으로 압착하여 접합시키는 단계; 상기 압착된 기판에 소정의 관통홀을 형성하고, 상기 최외층의 동박에 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판의 제조방법을 제공한다.

상기 원판을 구성하는 절연재질은 폴리페닐렌에테르(Polyphenylene ether, PPE) 수지를 포함하며, 상기 원판을 구성하는 절연재질은 유전율이 3.5 이하인 것을 특징으로 한다.

이하에서는 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.

본 발명은 기본적으로 고주파신호를 효과적으로 처리하기 위하여 저유전율 절연체를 이용하여 PCB기판을 제조하는 방법에 관한 것이며, 일 실시예로서 폴리페닐렌에테르(Polyphenylene ether, PPE) 수지를 포함하는 원판을 사용한다.

PPE수지는 E-Glass 기재와 함께 사용되었을 때 유전율이 3.5 이하로 아주 낮은 편이고 손실탄젠트(tanδ)도 0.003이하인 것으로 나타났다. 따라서 PPE수지와 E-Glass 기재가 사용된 원판을 이용하여 다층 PCB를 제조하면 고주파 신호가 인가되었을 때 전송손실이나 전송속도의 감소를 최소화할 수 있다.

또한 DMA(Dynamic Mechanical Analysis)법에 의하여 측정한 PPE수지의 유리전이온도(T_g)는 200℃ 이상으로서 내열성이 아주 높다.

본 발명의 다층 PCB를 제조하기 위해서는 도 1a 내지 도 1f 의 순서대로 공정을 진행하여야 하는 것은 마찬가지이지만, 본 발명은 저유전율, 고내열성 특성을 가지는 PPE수지가 함유된 원판을 이용하기 때문에 이들 원판을 적층하여 접합하는 레이업 공정에서 종래와는 다른 특징을 가진다.

도 4는 본 발명(1)의 레이업 공정에 적용되는 온도, 압력, 시간을 종래(2)와 대비하여 도시한 것으로서, 구체적으로 살펴보면 본 발명의 경우에는 적층된 원판 및 동박을 압착하는 프레스가 195℃ 내지 205℃의 온도범위, 보다 바람직하게는 200℃정도의 온도를 약 120분 동안 지속적으로 유지한다.

이는 접합온도가 종래보다 적어도 10℃ 이상 높아진 것을 의미하며, PPE수지의 유리전이온도(T_g)가 200℃ 이상이고 PPE수지는 동박에 둘러싸여 프레스에 직접 닿지는 않기 때문에 이 정도의 고온에서도 변성되지 않는다.

프레스의 압력을 살펴보면, 초기 약 10분 동안에는 5㎏/㎠의 압력으로 누르다가 이후에는 약 110분 동안 29 내지 31㎏/㎠, 바람직하게는 30㎏/㎠의 압력을 유 지한다. 이와 같이 초기에 저압을 인가하는 것은 프리프레그가 충분히 녹을 수 있는 시간을 부여하기 위한 것이다. 이때 공정시간은 ±10분 정도의 마진을 가질 수 있다.

즉, 본 발명에 의하면 적층된 원판과 동박을 종래보다 고온, 고압의 환경에서 약 120분 동안 압착함으로써 레이업 공정에서의 접합력이 향상될 뿐만 아니라 저유전율 원판을 이용함으로써 PCB의 동작특성이 개선된다.

레이업 공정을 마친 후에는 내층 원판과 외층의 동박을 전기적으로 연결하기 위한 관통홀을 형성하고 상기 관통홀의 내벽에 도금층을 형성한 후, 최외층의 동박에 소정의 회로패턴을 형성하고 마무리 공정을 통해 다층 PCB를 완성한다.

이상에서는 본 발명의 바람직한 실시예를 설명하였으나, 본 발명은 당업자에 의하여 다양하게 변형 내지 수정되어 실시될 수 있으며 이와 같이 변형 내지 수정되어 실시되는 방법이라 하더라도 후술하는 특허청구범위에 기재된 본 발명의 기술적 사상을 바탕으로 하는 것이라면 본 발명의 권리범위에 속함은 당연하다.

본 발명에 따르면 인쇄회로기판에서 신호의 전송속도를 보다 높일 수 있을 뿐만 아니라 전송손실은 최소화할 수 있다. 또한 고온,고압처리를 통해 인쇄회로기판의 내열성을 높일 수 있으므로 번인 보드용 PCB와 같이 고온 환경에서 사용되는 PCB의 제품수명을 늘리고 오작동을 최소화할 수 있다.

Claims (3)

1. 절연재질과 동박을 포함하는 원판에 회로패턴을 형성하는 단계;

   상기 회로패턴이 형성된 다수개의 원판과 최외층의 동박을 층간접착제를 개재하여 적층한 후, 프레스를 이용하여 195℃ 내지 205℃의 온도에서 29 내지 31㎏/㎠의 압력으로 압착하여 접합시키는 단계;

   상기 압착된 기판에 소정의 관통홀을 형성하고, 상기 최외층의 동박에 회로패턴을 형성하는 단계

   를 포함하는 인쇄회로기판의 제조방법
2. 제1항에 있어서,

   상기 원판을 구성하는 절연재질은 폴리페닐렌에테르(Polyphenylene ether, PPE) 수지를 포함하는 인쇄회로기판의 제조방법
3. 제1항에 있어서,

   상기 원판을 구성하는 절연재질은 유전율이 3.5 이하인 것을 특징으로 하는 인쇄회로기판의 제조방법

Images