KR20070082767A

KR20070082767A - 표시패널

Info

Publication number: KR20070082767A
Application number: KR1020060015824A
Authority: KR
Inventors: 한은희; 김희섭; 이창훈; 이준우; 루지안강
Original assignee: 삼성전자주식회사
Priority date: 2006-02-17
Filing date: 2006-02-17
Publication date: 2007-08-22

Abstract

표시패널에서, 게이트 라인은 화소영역을 통과하여 화소영역을 제1 및 제2 서브 화소영역으로 분할한다. 화소전극은 제1 서브 화소영역에 구비된 다수의 제1 화소전극, 제2 서브 화소영역에 구비된 다수의 제2 화소전극 및 다수의 제1 화소전극과 다수의 제2 화소전극을 연결시키는 제3 화소전극을 구비한다. 스위칭 소자의 제1 드레인 전극은 제1 서브 화소영역에서 제3 화소전극에 연결되고, 제2 드레인 전극은 제2 서브화소영역에서 제3 화소전극에 연결된다. 공통전극은 제1 및 제2 서브 화소영역에서보다 게이트 라인이 형성된 영역에서 넓은 폭을 갖는다. 따라서, 표시패널의 생산성을 향상시킬 수 있고, 표시품질을 개선할 수 있다.

Description

표시패널{DISPLAY PANEL}

도 1은 본 발명의 일 실시예에 따른 듀얼 필드 스위칭 모드 액정표시패널의 평면도이다.

도 2는 도 1에 도시된 절단선 Ⅰ-Ⅰ`에 따라 절단한 단면도이다.

도 3a 내지 도 3c는 도 1에 도시된 제1 표시기판의 공정 순서를 나타낸 평면도들이다.

도 4는 도 1에 도시된 제2 표시기판에 형성된 블랙 매트릭스를 나타낸 평면도이다.

도 5는 본 발명의 다른 실시예에 따른 DFS 모드 액정표시패널의 평면도이다.

도 6은 도 5에 도시된 절단선 Ⅱ-Ⅱ`에 따라 절단한 단면도이다.

도 7a 내지 도 7c는 도 5에 도시된 제1 표시기판의 공정 순서를 나타낸 평면도들이다.

*도면의 주요 부분에 대한 부호의 설명*

100, 103 : 제1 표시기판 120 : 박막 트랜지스터

123 : 제1 드레인 전극 124 : 제2 드레인 전극

130 : 게이트 절연막 140 : 보호막

150 : 유기 절연막 160 : 화소전극

200 : 제2 표시기판 300 : 액정층

400, 403 : 액정표시패널

본 발명은 표시패널에 관한 것으로, 더욱 상세하게는 듀얼 필드 스위칭 모드 액정표시패널에 관한 것이다.

일반적으로, 액정표시패널은 어레이 기판, 컬러필터기판 및 액정층으로 이루어진다. 어레이 기판에는 서로 소정의 간격으로 이격되고, 화소전압이 인가되는 다수의 화소전극 패턴이 형성되고, 컬러필터기판에는 공통전압이 인가되는 다수의 공통전극 패턴이 형성된다. 여기서, 각 공통전극 패턴은 인접하는 화소전극 패턴들 사이의 영역에 대응하도록 구비된다.

따라서, 화소전극 패턴들과 공통전극 패턴들에 각각 인가되는 화소전압과 공통전압의 전압차에 의해서 어레이 기판과 컬러필터기판과의 사이에는 프린지 필드(fringe field)가 형성되고, 프린지 필드에 의해서 액정층에 포함된 액정 분자들이 회전한다.

화소 전극 패턴들은 미세 패턴으로 형성되므로, 어레이 기판의 제조 공정 상에서 화소 전극 패턴들이 오픈되는 불량이 발생할 수 있다. 이러한 오픈 불량으로 인해서 화소전압을 입력받지 못하는 화소 전극 패턴들이 존재할 수 있고, 그 결과 화소영역에서 액정 분자들이 정상적으로 회전하지 못하는 경우가 발생한다. 따라 서, 이러한 오픈 불량으로 인해서 액정표시패널의 표시품질이 저하될 뿐만 아니라, 생산성이 저하될 수 있다.

따라서, 본 발명의 목적은 생산성을 향상시키고, 표시특성을 향상시키기 위한 표시패널을 제공하는 것이다.

본 발명에 따른 표시패널은 제1 표시기판 및 상기 제1 표시기판과 대향하여 결합하는 제2 표시기판으로 이루어진다. 상기 제1 표시기판은 제1 베이스 기판, 게이트 라인, 데이터 라인, 스위칭 소자 및 화소전극을 포함한다. 상기 제1 베이스 기판에는 화소영역이 정의되고, 상기 게이트 라인은 상기 화소영역을 통과하도록 상기 제1 베이스 기판 상에 형성되어 상기 화소영역을 제1 및 제2 서브 화소영역으로 분할한다. 상기 데이터 라인은 상기 화소영역에 인접하여 상기 게이트 라인과 절연되게 교차한다. 상기 스위칭 소자는 상기 게이트 라인과 데이터 라인에 전기적으로 연결되고, 상기 화소전극은 상기 스위칭 소자에 전기적으로 연결되고, 상기 화소전극에는 다수의 개구부가 형성된다.

상기 제2 표시기판은 상기 제1 베이스 기판과 마주하는 제2 베이스 기판 및 상기 제2 베이스 기판 상에 형성되고, 상기 다수의 개구부가 형성된 영역에 대응하여 구비된 공통전극으로 이루어진다.

여기서, 상기 스위칭 소자는 상기 게이트 라인에 전기적으로 연결된 게이트 전극, 상기 데이터 라인에 전기적으로 연결된 소오스 전극, 상기 소오스 전극과 이 격되고, 상기 제1 서브화소영역에서 상기 화소전극에 전기적으로 연결된 제1 드레인 전극, 및 상기 소오스 전극과 이격되고, 상기 제2 서브화소영역에서 상기 화소전극에 전기적으로 연결된 제2 드레인 전극을 포함한다.

이러한 표시패널에 따르면, 스위칭 소자는 화소전극에 데이터 전압을 인가하기 위한 두 개의 드레인 전극을 구비함으로써, 화소전극의 단선으로 인한 구동 불량을 방지할 수 있고, 그 결과 표시패널의 생산성을 향상시킬 수 있다.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.

도 1은 본 발명의 일 실시예에 따른 듀얼 필드 스위칭 모드 액정표시패널의 평면도이고, 도 2는 도 1에 도시된 절단선 Ⅰ-Ⅰ`에 따라 절단한 단면도이다. 도 3a 내지 도 3c는 도 1에 도시된 제1 표시기판의 공정 순서를 나타낸 평면도들이다.

도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 듀얼 필드 스위칭(Dual Field Switching: DFS) 모드 액정표시패널(400)은 제1 표시기판(100), 상기 제1 표시기판(100)과 마주하는 제2 표시기판(200) 및 상기 제1 표시기판(100)과 상기 제2 표시기판(200)과의 사이에 개재된 액정층(300)으로 이루어진다.

상기 제1 표시기판(100)은 제1 베이스 기판(110), 게이트 라인(GL), 데이터 라인(DL), 제1 및 제2 스토리지 라인(SL1, SL2), 박막 트랜지스터(120) 및 화소전극(160)을 포함한다.

도 1 내지 도 3a에 도시된 바와 같이, 상기 게이트 라인(GL), 제1 및 제2 스토리지 라인(SL1, SL2)은 상기 제1 베이스 기판(110) 상에 형성되고, 제1 방향(D1) 으로 연장된다. 상기 게이트 라인(GL), 제1 및 제2 스토리지 라인(SL1, SL2)은 게이트 절연막(130)에 의해서 커버된다. 상기 게이트 라인(GL)은 상기 제1 및 제2 스토리지 라인들(SL1, SL2) 사이에 구비되고, 서로 전기적으로 절연된다.

도 1, 도 2 및 도 3b에 도시된 바와 같이, 상기 데이터 라인(DL)은 상기 게이트 절연막(130) 상에 형성되고, 상기 제1 방향(D1)과 직교하는 제2 방향(D2)으로 연장된다. 따라서, 상기 데이터 라인(DL)은 상기 게이트 라인(GL), 제1 및 제2 스토리지 라인(SL1, SL2)과 절연되게 교차한다.

상기 제1 베이스 기판(110)에는 다수의 화소영역(PA)이 형성된다. 각 화소영역(PA)은 상기 제1 및 제2 스토리지 라인(SL1, SL2), 상기 데이터 라인(DL)에 의해서 정의되고, 상기 게이트 라인(GL)은 상기 각 화소영역(PA)을 통과한다. 상기 각 화소영역(PA)은 상기 게이트 라인(GL)을 기준으로 제1 서브화소영역(SPA1) 및 제2 서브화소영역(SPA2)으로 구분된다. 따라서, 상기 제1 서브화소영역(SPA1)은 상기 제1 스토리지 라인(SL1), 데이터 라인(DL) 및 게이트 라인(GL)에 의해서 정의되고, 상기 제2 서브화소영역(SPA2)은 상기 제2 스토리지 라인(SL2), 데이터 라인(DL) 및 게이트 라인(GL)에 의해서 정의된다.

상기 제1 표시기판(100)은 상기 제1 스토리지 라인(SL1)으로부터 분기되고, 상기 데이터 라인(DL)과 평행하게 연장되어 상기 제1 서브화소영역(SPA1) 내에 구비되는 제3 스토리지 라인(SL3)을 더 구비한다. 또한, 상기 제1 표시기판(100)은 상기 제2 스토리지 라인(SL2)으로부터 분기되고, 상기 데이터 라인(DL)과 평행하게 연장되어 상기 제2 서브화소영역(SPA2) 내에 구비되는 제4 스토리지 라인(SL4)을 더 구비한다.

한편, 상기 박막 트랜지스터(120)는 상기 게이트 라인(GL)으로부터 분기된 게이트 전극(121), 상기 데이터 라인(DL)으로부터 분기된 소오스 전극(122), 상기 소오스 전극(122)과 이격되고 상기 제1 서브화소영역(SPA1)에 구비된 제1 드레인 전극(123) 및 상기 소오스 전극(122)과 이격되고 상기 제2 서브화소영역(SPA2)에 구비된 제2 드레인 전극(124)으로 이루어진다.

상기 제1 드레인 전극(123)은 상기 제1 및 제3 스토리지 라인(SL1, SL3)과 마주하도록 L자 형상으로 구비되고, 상기 제2 드레인 전극(124)은 상기 제2 및 제4 스토리지 라인(SL2, SL4)과 마주하도록 L자 형상으로 구비된다. 따라서, 상기 제1 드레인 전극(123), 상기 제1 및 제3 스토리지 라인(SL1, SL3) 및 상기 게이트 절연막(130)에 의해서 스토리지 커패시터(Cst)가 형성되고, 상기 제2 드레인 전극(124), 상기 제2 및 제4 스토리지 라인(SL2, SL4) 및 상기 게이트 절연막(130)에 의해서 상기 스토리지 커패시터(Cst)가 더 형성된다.

상기 제1 표시기판(100)은 상기 데이터 라인(DL), 소오스 전극(122), 제1 및 제2 드레인 전극(123, 124)을 커버하는 보호막(140) 및 상기 보호막(140) 상에 구비된 유기 절연막(150)을 더 구비한다. 상기 보호막(140)과 상기 유기 절연막(150)에는 상기 제1 및 제2 드레인 전극(123, 124)을 노출시키기 위한 제1 및 제2 콘택홀(CH1, CH2)이 형성된다.

도 1, 도 2 및 도 3c를 참조하면, 상기 유기 절연막(150) 상에는 투명한 도전성 물질로 이루어진 상기 화소전극(160)이 형성된다. 상기 화소전극(160)은 상기 제1 서브화소영역(SPA1)에 구비된 다수의 제1 화소전극(161) 및 상기 제2 서브화소영역에(SPA2)에 구비된 다수의 제2 화소전극(162)을 포함한다. 상기 다수의 제1 화소전극(161)은 상기 게이트 라인(GL)에 대해서 제1 각도로 기울어져 연장되고, 상기 다수의 제2 화소전극(162)은 상기 게이트 라인(GL)에 대해서 제2 각도로 기울어져 연장되고, 상기 게이트 라인(GL)을 기준으로 상기 다수의 제1 화소전극(161)과 대칭된다. 상기 다수의 제1 화소전극(161)은 서로 소정의 간격으로 이격되고, 상기 다수의 제2 화소전극(162)은 서로 소정의 간격으로 이격된다. 따라서, 상기 제1 및 제2 서브화소영역(SPA1, SPA2)에는 상기 화소전극(160)이 제거된 개구부(164)가 형성된다.

상기 화소전극(160)은 상기 데이터 라인(DL)과 평행하게 연장되고, 상기 제1 화소전극들(161)을 서로 연결하고, 상기 제2 화소전극들(162)을 서로 연결하며, 상기 제1 및 제2 화소전극들(161, 162)을 서로 연결하는 제3 화소전극(163)을 더 포함한다. 상기 제3 화소전극(163)은 상기 제1 서브화소영역(SPA1)에서 상기 제1 콘택홀(CH1)을 통해 상기 제1 드레인 전극(123)과 전기적으로 연결되고, 상기 제2 서브화소영역(SPA2)에서 상기 제2 콘택홀(CH2)을 통해 상기 제2 드레인 전극(124)과 전기적으로 연결된다.

상기 게이트 라인(GL)으로 인가된 게이트 전압에 응답하여 상기 박막 트랜지스터(120)가 턴온되면, 상기 데이터 라인(DL)으로 인가된 데이터 전압이 상기 제1 및 제2 드레인 전극(123, 124)으로 출력된다. 상기 화소전극(160)은 상기 제3 화소전극(163)을 통해 상기 제1 및 제2 드레인 전극(123, 124)으로부터 데이터 전압을 입력받는다. 따라서, 상기 제3 화소전극(163)이 상기 제1 및 제2 드레인 전극(123, 124) 중 어느 하나와 콘택 불량이 발생하거나, 상기 제1 내지 제3 화소전극들(161, 162, 163)이 특정 지점에서 오픈되더라도, 상기 제1 내지 제3 화소전극들(161, 162, 163)에는 계속해서 상기 데이터 전압이 제공될 수 있다.

도면에 도시하지는 않았지만, 화소행 방향으로 서로 동일한 형상을 갖는 화소전극들이 배열되고, 화소열 방향으로는 180°로 회전된 화소전극들이 교호적으로 배열된다. 이때, 상기 화소열 방향으로 상기 박막 트랜지스터(120)는 상기 데이터 라인(DL)의 좌/우측에 교번적으로 연결된다. 따라서, 상기 화소열 방향으로 화소영역들 사이에 형성되는 비유효 표시영역의 폭을 감소시킬 수 있고, 그 결과 상기 액정표시패널(400)의 개구율이 향상되어 표시품질이 개선될 수 있다.

한편, 상기 제2 표시기판(200)은 제2 베이스 기판(210), 컬러필터층(220), 공통전극을 포함한다. 상기 제2 베이스 기판(210)은 상기 제1 베이스 기판(110)과 마주하고, 상기 컬러필터층(220)은 상기 제2 베이스 기판(210) 상에 형성된다. 도면에 도시하지는 않았지만, 상기 컬러필터층(220)은 레드, 그린 및 블루 색화소를 포함한다. 상기 공통전극은 상기 컬러필터층(220) 상에 형성되고, 상기 공통전극에는 공통전압이 인가된다.

상기 공통전극은 메인 공통전극(230), 제1 및 제2 서브공통전극(231, 232)을 포함한다. 상기 메인 공통전극(230)은 상기 데이터 라인(DL)이 형성된 영역에 대응하여 구비되고, 상기 데이터 라인(DL)과 평행하게 연장된다. 상기 제1 서브공통전극(231)은 상기 메인 공통전극(230)으로부터 분기되고, 상기 제1 서브화소영역 (SPA1)에서 상기 제1 화소전극(161)과 평행하게 연장되어 상기 화소전극(160)에 형성된 개구부(164)의 중앙을 통과한다. 제2 서브공통전극(232)은 상기 메인 공통전극(230)으로부터 분기되고, 상기 제2 서브화소영역(SPA2)에서 상기 제2 화소전극(162)과 평행하게 연장되어 상기 개구부(164)의 중앙을 통과한다.

따라서, 상기 제1 서브화소영역(SPA1)에서 상기 제1 화소전극(161)과 상기 제1 서브공통전극(231)과의 사이에는 상기 데이터 전압과 상기 공통전압과의 전압 차이에 의해 액정 분자들이 회전하는 프린지 필드(fringe field)가 형성된다. 또한, 상기 제2 서브화소영역(SPA2)에서 상기 제1 화소전극(162)과 상기 제2 서브공통전극(232)과의 사이에는 상기 데이터 전압과 상기 공통전압과의 전압 차이에 의해 액정 분자들이 회전하는 프린지 필드가 형성된다. 이와 같이, 프린지 필드에 의해서 액정 분자들의 광 투과도가 조절되고, 그 결과 상기 액정표시패널(400)에 영상이 표시될 수 있다.

상기 공통전극은 제1 및 제2 삼각 공통전극(233, 234)을 더 포함한다. 상기 제1 삼각 공통전극(233)은 상기 게이트 라인(GL)이 형성된 영역에 대응하여 삼각 형상으로 형성되고, 상기 제2 삼각 공통전극(234)은 상기 제1 및 제2 스토리지 라인(SL1, SL2)이 형성된 영역에 대응하여 삼각 형상으로 형성된다. 상기 제1 및 제2 삼각 공통전극들(233, 234)의 제1 변들은 상기 제1 화소전극(161)과 평행하고, 상기 제1 변들과 마주하는 제2 변들은 상기 제2 화소전극(162)과 평행하다.

상기 게이트 라인(GL)이 형성된 영역 및 상기 제1 및 제2 스토리지 라인(SL1, SL2)이 형성된 영역에서도 상기 제1 및 제2 삼각 공통전극(233, 234)에 의해 서 프린지 필드가 형성되어 상기 액정 분자들의 광 투과도가 조절된다. 따라서, 상기 게이트 라인(GL), 상기 제1 및 제2 스토리지 라인(SL1, SL2)이 형성된 영역에 블랙 매트릭스를 형성하지 않아도 빛샘 현상을 방지할 수 있다.

도 1 및 4를 참조하면, 블랙 매트릭스(240)는 데이터 라인(GL) 및 박막 트랜지스터(120)가 형성된 영역에 대응하여 제2 베이스 기판(210) 상에 형성된다. 따라서, 상기 블랙 매트릭스(240)가 형성되는 영역이 감소됨으로써, 상기 액정표시패널(400)의 개구율을 전체적으로 향상시킬 수 있다.

도 5는 본 발명의 다른 실시예에 따른 DFS 모드 액정표시패널의 평면도이고, 도 6은 도 5에 도시된 절단선 Ⅱ-Ⅱ`에 따라 절단한 단면도이다. 도 7a 내지 도 7c는 도 5에 도시된 제1 표시기판의 공정 순서를 나타낸 평면도들이다. 단, 도 5 내지 도 7c에 도시된 구성요소 중 도 1 내지 도 3c에 도시된 구성요소와 동일한 구성요소에 대해서는 동일한 참조부호를 병기하고, 그에 대한 구체적인 설명은 생략한다.

도 5 및 도 6을 참조하면, 본 발명의 다른 실시예에 따른 DFS 모드 액정표시패널(403)에서 제1 표시기판(103)은 제1 베이스 기판(110), 게이트 라인(GL), 데이터 라인(DL), 제1 및 제2 스토리지 라인(SL1, SL2), 박막 트랜지스터(120) 및 화소전극(160)을 포함한다.

도 5 내지 도 7a에 도시된 바와 같이, 상기 게이트 라인(GL), 제1 및 제2 스 토리지 라인(SL1, SL2)은 상기 제1 베이스 기판(110) 상에 형성되고, 제1 방향(D1)으로 연장된다. 상기 게이트 라인(GL), 제1 및 제2 스토리지 라인(SL1, SL2)은 게이트 절연막(130)에 의해서 커버된다. 상기 게이트 라인(GL)은 상기 제1 및 제2 스토리지 라인들(SL1, SL2) 사이에 구비되고, 서로 전기적으로 절연된다.

상기 제1 베이스 기판(110) 상에는 상기 제1 스토리지 라인(SL1)으로부터 분기되어 상기 게이트 라인(GL) 측으로 연장된 제1 스토리지 전극(SE1) 및 상기 제2 스토리지 라인(SL2)으로부터 분기되어 상기 게이트 라인(GL) 측으로 연장된 제2 스토리지 전극(SE2)이 더 구비된다.

도 5, 도 6 및 도 7b에 도시된 바와 같이, 상기 데이터 라인(DL)은 상기 게이트 절연막(130) 상에 형성되고, 제2 방향(D2)으로 연장되어 상기 게이트 라인(GL), 제1 및 제2 스토리지 라인(SL1, SL2)과 절연되게 교차한다.

상기 제1 베이스 기판(110)의 각 화소영역(PA)은 상기 제1 및 제2 스토리지 라인(SL1, SL2), 상기 데이터 라인(DL)에 의해서 정의되고, 상기 게이트 라인(GL)은 상기 각 화소영역(PA)을 통과한다. 상기 각 화소영역(PA)은 상기 게이트 라인(GL)을 기준으로 제1 서브화소영역(SPA1) 및 제2 서브화소영역(SPA2)으로 구분된다.

상기 제1 표시기판(103)은 상기 데이터 라인(DL), 소오스 전극(122), 제1 및 제2 드레인 전극(123, 124)을 커버하는 보호막(140)을 더 구비한다. 상기 보호막(140)에는 상기 제1 및 제2 드레인 전극(123, 124)을 노출시키기 위한 제1 및 제2 콘택홀(CH1, CH2)이 형성된다.

도 5, 도 6 및 도 7c를 참조하면, 상기 보호막(140) 상에는 투명한 도전성 물질로 이루어진 상기 화소전극(160)이 형성된다. 상기 화소전극(160)은 상기 제1 서브화소영역(SPA1)에서 상기 게이트 라인(GL)에 대해서 제1 각도로 기울어져 연장된 다수의 제1 화소전극(161)과 상기 제2 서브화소영역(SPA2)에서 상기 게이트 라인(GL)에 대해서 상기 제1 각도와 다른 극성을 갖는 제2 각도로 기울어져 연장된 다수의 제2 화소전극(162)을 포함한다. 상기 다수의 제1 화소전극(161)은 서로 소정의 간격으로 이격되고, 상기 다수의 제2 화소전극(162)은 서로 소정의 간격으로 이격된다. 따라서, 상기 제1 및 제2 서브화소영역(SPA1, SPA2)에는 상기 화소전극(160)이 제거된 개구부(164)가 형성된다.

한편, 상기 화소전극(160)은 상기 제1 스토리지 전극(SE1)과 오버랩되는 제4 화소전극(165) 및 상기 제2 스토리지 전극(SE2)과 오버랩되는 제5 화소전극(166)을 더 포함한다. 상기 제4 화소전극(165)은 상기 제1 화소전극(161)과 평행하게 연장되고, 상기 제5 화소전극(166)은 상기 제2 화소전극(162)과 평행하게 연장된다. 또한, 상기 제4 및 제5 화소전극(165, 166)은 상기 제3 화소전극(163)에 의해서 상기 제1 및 제2 화소전극(161, 162)과 전기적으로 연결된다.

상기 제1 서브화소영역(SPA1)에서 상기 제4 화소전극(165), 보호막(140), 게이트 절연막(130) 및 제1 스토리지 전극(SE1)에 의해서 스토리지 커패시터(Cst)가 형성되고, 상기 제2 서브화소영역(SPA2)에서 상기 제5 화소전극(166), 보호막(140), 게이트 절연막(130) 및 제2 스토리지 전극(SE2)에 의해서 상기 스토리지 커패시터(Cst)가 형성된다.

도면에 도시하지는 않았지만, 화소행 방향으로 서로 동일한 형상을 갖는 화소전극들이 배열되고, 화소열 방향으로는 180°로 회전된 화소전극들이 교호적으로 배열된다. 이때, 상기 화소열 방향으로 상기 박막 트랜지스터(120)는 상기 데이터 라인(DL)의 좌/우측에 교번적으로 연결된다. 따라서, 상기 화소열 방향으로 화소영역들 사이에 형성되는 비유효 표시영역의 폭을 감소시킬 수 있고, 그 결과 상기 액정표시패널(403)의 개구율이 향상되어 표시품질이 개선될 수 있다.

도 5 및 도 6에 도시된 바와 같이, 제2 표시기판에는 제1 및 제2 삼각 공통전극(233, 234)을 더 포함한다. 상기 제1 삼각 공통전극(233)은 상기 게이트 라인(GL)이 형성된 영역에 대응하여 삼각 형상으로 형성되고, 상기 제2 삼각 공통전극(234)은 상기 제1 및 제2 스토리지 라인(SL1, SL2)이 형성된 영역에 대응하여 삼각 형상으로 형성된다.

상기 게이트 라인(GL)이 형성된 영역 및 상기 제1 및 제2 스토리지 라인(SL1, SL2)이 형성된 영역에서도 상기 제1 및 제2 삼각 공통전극(233, 234)에 의해서 프린지 필드가 형성되어 상기 액정 분자들의 광 투과도가 조절된다. 따라서, 상기 게이트 라인(GL), 상기 제1 및 제2 스토리지 라인(SL1, SL2)이 형성된 영역에 블랙 매트릭스를 형성하지 않아도 빛샘 현상을 방지할 수 있다.

즉, 블랙 매트릭스는 데이터 라인(GL) 및 박막 트랜지스터(120)가 형성된 영역에 대응하여 제2 베이스 기판(210) 상에 형성된다. 따라서, 상기 블랙 매트릭스가 형성되는 영역이 감소됨으로써, 상기 액정표시패널(403)의 개구율을 전체적으로 향상시킬 수 있다.

이와 같은 표시패널에 따르면, 스위칭 소자는 화소전극에 데이터 전압을 인가하기 위한 두 개의 드레인 전극을 구비한다. 따라서, 제조 공정 상에서 화소전극이 단선되더라도, 계속해서 화소전극에는 데이터 전압이 인가될 수 있으므로, 구동 불량을 방지할 수 있고, 그 결과 표시패널의 생산성을 향상시킬 수 있다.

또한, 제1 및 제2 서브 화소영역에서보다 게이트 라인 및 제1 및 제2 스토리지 라인이 형성된 영역에 대응하여 공통전극의 폭을 증가시키기 위해 상기 공통전극을 삼각형 형상으로 형성한다.

따라서, 게이트 라인 및 제1 및 제2 스토리지 라인이 형성된 영역에서의 빛샘 현상을 방지할 수 있고, 게이트 라인 및 제1 및 제2 스토리지 라인이 형성된 영역에 블랙 매트릭스를 제거할 수 있으므로, 표시패널의 개구율이 전체적으로 향상될 수 있다. 결과적으로, 표시패널의 표시품질이 전체적으로 개선될 수 있다.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims

화소영역이 정의된 제1 베이스 기판, 상기 화소영역을 통과하도록 상기 제1 베이스 기판 상에 형성되어 상기 화소영역을 제1 및 제2 서브 화소영역으로 분할하는 게이트 라인, 상기 화소영역에 인접하여 상기 게이트 라인과 절연되게 교차하는 데이터 라인, 상기 게이트 라인과 데이터 라인에 전기적으로 연결된 스위칭 소자 및 상기 스위칭 소자에 전기적으로 연결되고 다수의 개구부가 형성된 화소전극으로 이루어진 제1 표시기판; 및

상기 제1 베이스 기판과 마주하는 제2 베이스 기판 및 상기 제2 베이스 기판 상에 형성되고, 상기 다수의 개구부가 형성된 영역에 대응하여 구비된 공통전극으로 이루어진 제2 표시기판을 포함하고,

상기 스위칭 소자는,

상기 게이트 라인에 전기적으로 연결된 게이트 전극;

상기 데이터 라인에 전기적으로 연결된 소오스 전극;

상기 소오스 전극과 이격되고, 상기 제1 서브화소영역에서 상기 화소전극에 전기적으로 연결된 제1 드레인 전극; 및

상기 소오스 전극과 이격되고, 상기 제2 서브화소영역에서 상기 화소전극에 전기적으로 연결된 제2 드레인 전극을 포함하는 것을 특징으로 하는 표시패널.
제1항에 있어서, 상기 화소전극은,

상기 제1 서브화소영역에서 상기 게이트 라인에 대해서 제1 각도로 기울어져 연장된 다수의 제1 화소전극;

상기 제2 서브화소영역에서 상기 게이트 라인에 대해서 제2 각도로 기울어져 연장되고, 상기 게이트 라인을 기준으로 상기 다수의 제1 화소전극과 대칭되는 다수의 제2 화소전극; 및

상기 다수의 제1 및 제2 화소전극을 연결하는 제3 화소전극을 포함하는 것을 특징으로 하는 표시패널.
제2항에 있어서, 제1 표시기판은,

상기 제1 서브화소영역에 인접하여 구비되고, 상기 게이트 라인과 평행하게 연장된 제1 스토리지 라인; 및

상기 제2 서브화소영역에 인접하여 구비되고, 상기 제2 게이트 라인과 평행하게 연장된 제2 스토리지 라인을 더 포함하는 것을 특징으로 하는 표시패널.
제3항에 있어서, 상기 제1 표시기판은,

상기 제1 스토리지 라인으로부터 분기되어 상기 데이터 라인과 평행하게 연장된 제3 스토리지 라인; 및

상기 제2 스토리지 라인으로부터 분기되어 상기 데이터 라인과 평행하게 연장된 제4 스토리지 라인을 더 포함하는 것을 특징으로 하는 표시패널.
제4항에 있어서, 상기 제1 드레인 전극은 상기 제1 및 제3 스토리지 라인들과 절연되게 마주하도록 연장되고,

상기 제2 드레인 전극은 상기 제2 및 제4 스토리지 라인들과 절연되게 마주하도록 연장된 것을 특징으로 하는 표시패널.
제5항에 있어서, 상기 제1 표시기판은,

상기 제1 드레인 전극과 상기 화소전극과의 사이 및 상기 제2 드레인 전극과 상기 화소전극과의 사이에 보호막 및 상기 보호막 상에 구비된 유기 절연막을 더 포함하는 것을 특징으로 하는 표시패널.
제3항에 있어서, 상기 제1 표시기판은,

상기 제1 스토리지 라인으로부터 상기 게이트 라인 측으로 분기되어 상기 제1 화소전극과 평행하게 연장된 제1 스토리지 전극; 및

상기 제1 스토리지 라인으로부터 상기 게이트 라인 측으로 분기되어 상기 제2 화소전극과 평행하게 연장된 제1 스토리지 전극을 더 포함하는 것을 특징으로 하는 표시패널.
제7항에 있어서, 상기 화소전극은 상기 제1 화소전극과 평행하고 상기 제1 스토리지 전극과 전기적으로 절연되게 오버랩되는 제4 화소전극 및 상기 제2 화소 전극과 평행하고 상기 제2 스토리지 전극과 전기적으로 절연되게 오버랩되는 제5 화소전극을 더 포함하는 것을 특징으로 하는 표시패널.
제8항에 있어서, 상기 제1 표시기판은,

상기 제4 화소전극과 상기 제1 스토리지 전극과의 사이 및 상기 제5 화소전극과 상기 제2 스토리지 전극과의 사이에 게이트 절연막 및 상기 게이트 절연막 상에 구비된 보호막을 더 포함하는 것을 특징으로 하는 표시패널.
제3항에 있어서, 상기 공통전극은 상기 화소영역에서보다 상기 제1 및 제2 스토리지 라인들이 형성된 영역 및 상기 게이트 라인이 형성된 영역에서 넓은 폭을 갖는 것을 특징으로 하는 표시패널.
제10항에 있어서, 상기 공통전극은 상기 제1 및 제2 스토리지 라인들이 형성된 영역 및 상기 게이트 라인이 형성된 영역에 대응하여 삼각형 형상을 갖는 것을 특징으로 하는 표시패널.
제11항에 있어서, 상기 제2 표시기판은,

상기 데이터 라인과 상기 스위칭 소자가 형성된 영역에 대응하여 상기 제2 베이스 기판 상에 형성된 블랙 매트릭스를 더 포함하는 것을 특징으로 하는 표시패널.