KR20070082628A - 반도체 칩 패키지 - Google Patents

반도체 칩 패키지 Download PDF

Info

Publication number
KR20070082628A
KR20070082628A KR1020060015449A KR20060015449A KR20070082628A KR 20070082628 A KR20070082628 A KR 20070082628A KR 1020060015449 A KR1020060015449 A KR 1020060015449A KR 20060015449 A KR20060015449 A KR 20060015449A KR 20070082628 A KR20070082628 A KR 20070082628A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
wire
substrate
fixing agent
circuit pattern
Prior art date
Application number
KR1020060015449A
Other languages
English (en)
Inventor
문기일
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060015449A priority Critical patent/KR20070082628A/ko
Publication of KR20070082628A publication Critical patent/KR20070082628A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 칩 패키지를 개시한다. 본 발명은, 회로패턴을 구비한 기판와, 상기 기판 상에 접착제에 의해 부착된 센터 패드형의 반도체 칩와, 상기 반도체 칩 본딩패드와 기판의 회로패턴간을 전기적으로 연결하는 와이어와, 상기 반도체 칩 상부면에 도포되어 와이어를 고정하는 고정제와, 상기 반도체 칩 및 와이어를 포함한 기판 상면을 밀봉하는 봉지제를 포함하는 것을 특징으로 한다.

Description

반도체 칩 패키지{Semiconductor chip package}
도 1 종래 기술에 따른 반도체 칩 패키지를 도시한 단면도.
도 2는 본 발명의 실시예에 따른 반도체 칩 패키지를 도시한 단면도.
도 3a 및 도 3b는 본 발명의 실시예에 따른 반도체 칩 패키지의 제조 공정을 설명하기 위한 제조별 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
10: 기판 10a: 회로패턴
20: 접착제 30: 반도체 칩
30a: 본딩패드 40: 와이어
50: 고정제 60: 봉지제
본 발명은 칩 패키지에 관한 것으로, 보다 상세하게는, 몰딩 공정시의 와이어 스위핑에 기인하는 와이어간 또는 와이어와 칩간의 쇼트 발생이 방지되도록 한 칩 패키지에 관한 것이다.
반도체 산업에서 집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실 장 신뢰성을 만족시키기 위해 지속적으로 발전되고 있다. 예컨데, 소형화에 대한 요구는 칩 크기에 근접한 패키지에 대한 기술 개발을 가속화시키고 있으며, 실장 신뢰성에 대한 요구는 실장작업의 효율성 및 실장후의 기계적·전기적 신뢰성을 향상시킬 수 있는 패키징 기술에 대한 중요성을 부각시키고 있다.
도 1은 종래 기술에 따라 제조된 칩 패키지를 도시한 단면도로서, 도시된 바와 같이, 반도체 칩(1)은 회로패턴(2a)을 구비한 기판(2) 상에 접착제(3)에 의해 부착되어 있고, 상기 반도체 칩(1)의 본딩패드(1a)와 기판(2)의 회로패턴(2a)은 와이어(4)에 의해 전기적으로 연결되어 있으며, 상기 반도체 칩(1) 및 와이어(4)를 포함한 기판(2)의 상부면이 봉지제(5)로 밀봉한다.
그러나, 전술한 바와 같은 종래의 칩 패키지는 칩(1)과 와이어(4)를 외부로부터 보호하기 위한 밀봉시, 와이어 스위핑(wire sweeping)이 일어남으로써 와이어들간 또는 와이어와 칩간에 접촉이 발생될 수 있으며, 이는 전기적 누설로 이어져 제품의 품질 저하를 야기한다. 이러한 현상은 각 반도체 칩에서의 본딩패드들간의 피치가 미세해짐에 따라 더욱 심각할 것으로 예상된다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 밀봉시의 와이어 스위핑을 방지할 수 있는 칩 패키지를 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 회로패턴을 구비한 기판; 상기 기판 상에 접착제에 의해 부착된 센터 패드형의 반도체 칩; 상기 반도체 칩 본딩패드와 기판의 회로패턴간을 전기적으로 연결하는 와이어; 상기 반도체 칩 상부면에 도포되어 와이어를 고정하는 고정제; 및 상기 반도체 칩 및 와이어를 포함한 기판 상면을 밀봉하는 봉지제를 포함하는 반도체 칩 패키지를 제공한다.
여기서, 상기 고정제는 실리콘인 것을 특징으로 한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 2는 본 발명의 실시예에 따른 반도체 칩 스택 패키지를 도시한 단면도이다.
도 2를 참조하면, 본 발명의 반도체 칩 패키지는 센터 패드형인 반도체 칩(30)이 회로패턴(10a)을 구비한 기판(10) 상에 부착되고, 상기 반도체 칩(30)의 본딩패드(20a)와 기판(30)의 회로패턴(30a)은 와이어(40)로 연결된다.
또한, 상기 반도체 칩(30) 상부면에 고정제(50)가 도포된 후, 큐어링을 수행하여 와이어(40)가 고정된다. 그리고, 상기 고정제(50)가 도포된 반도체 칩(30) 및 와이어(40)를 포함한 기판의 상부면을 몰딩 공정을 통해 봉지제(60)로 밀봉된다.
보다 자세하게, 본 발명의 반도체 칩 패키지에 있어서, 센터 패드형인 반도체 칩(30)은 회로패턴(30a)을 구비한 기판(10) 상에 접착제(20)에 의해 부착되고, 상기 반도체 칩(30)의 본딩패드(30a)는 와이어(40)에 의해 기판(10)의 회로패턴(10a)과 전기적으로 연결된다. 아울러, 상기 반도체 칩(30) 상부면에 실리콘인 고정제(50)가 도포되고, 큐어링 되어 상기 와이어(40)가 고정된다. 게다가, 상기 반 도체 칩(30) 및 와이어(40)를 포함한 기판의 상부면을 몰딩 공정을 통해 봉지제로 밀봉된다.
이와 같은 본 발명의 반도체 칩 패키지는 상기 반도체 칩 상에 실리콘인 고정제가 도포되고, 큐어링 되어지기 때문에, 상기 와이어가 고정된다. 따라서, 상기 몰딩 공정시 와이어 스위핑이 발생하지 않게되어 와이어들간 또는 와이어와 칩간의 전기적 접촉은 발생되지 않는다.
이하에서는 전술한 본 발명의 실시예에 따른 반도체 칩 패키지의 제조 공정을 간략하게 설명하도록 한다.
도 3a 및 도 3b는 본 발명의 실시예에 따른 반도체 칩 패키지 제조 공정을 설명하기 위한 단면도이다.
도 3a를 참조하면, 회로패턴(10a)을 구비한 기판(10) 상에 전기적으로 절연된 접착제(20)를 바른다. 그런다음, 상기 접착제(20) 상에 센터 패드형의 반도체 칩(30)을 패드 형성면이 위를 향하도록 배치시킨 후, 상기 기판(10) 상에 반도체 칩(30)을 부착시킨다.
다음으로, 상기 와이어(40)로 기판(10)의 회로패턴(10a)과 반도체 칩(30)의 본딩패드(30a)간을 전기적으로 연결시킨다.
도 3b를 참조하면, 상기 반도체 칩(30) 상부면에 실리콘막인 고정제(50)를 도포하고, 큐어링 공정을 거쳐 상기 와이어(40)를 고정시킨다. 그런다음, 외부 영향으로부터 반도체 칩(30)이 보호되도록 상기 고정제(50)가 도포된 반도체 칩(30) 및 와이어(40)를 포함한 기판의 상부면을 몰딩 공정을 통해 봉지제(60)로 밀봉하여 본 발명에 따른 반도체 칩 패키지를 완성한다.
전술한 바와 같은 공정을 통해서 제조된 본 발명의 반도체 칩 패키지는 고정제(50)가 반도체 칩(30) 상부면에 도포되어 몰딩 공정시 와이어 스위핑이 발생하지 않는다. 이에 따라, 본 발명의 반도체 칩 패키지는 와이어 스위핑에 기인하는 문제점을 방지할 수 있다.
이상에서와 같이, 본 발명은 반도체 칩의 상부면에 고정제를 도포하고, 큐어링 공정을 함으로서, 봉지제로 밀봉하는 몰딩 공정시 와이어 스위핑이 발생하지 않으며, 이에 따라, 와이어 스위핑으로 인해 제품의 품질이 저하되는 문제점을 방지할 수 있다.온다.
기타, 본 발명은 그 요지가 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (2)

  1. 회로패턴을 구비한 기판;
    상기 기판 상에 접착제에 의해 부착된 센터 패드형의 반도체 칩;
    상기 반도체 칩 본딩패드와 기판의 회로패턴간을 전기적으로 연결하는 와이어;
    상기 반도체 칩 상부면에 도포되어 와이어를 고정하는 고정제; 및
    상기 반도체 칩 및 와이어를 포함한 기판 상면을 밀봉하는 봉지제를 포함하는 것을 특징으로 하는 반도체 칩 패키지.
  2. 제 1 항에 있어서,
    상기 고정제는 실리콘인 것을 특징으로 하는 반도체 칩 패키지.
KR1020060015449A 2006-02-17 2006-02-17 반도체 칩 패키지 KR20070082628A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060015449A KR20070082628A (ko) 2006-02-17 2006-02-17 반도체 칩 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060015449A KR20070082628A (ko) 2006-02-17 2006-02-17 반도체 칩 패키지

Publications (1)

Publication Number Publication Date
KR20070082628A true KR20070082628A (ko) 2007-08-22

Family

ID=38612206

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060015449A KR20070082628A (ko) 2006-02-17 2006-02-17 반도체 칩 패키지

Country Status (1)

Country Link
KR (1) KR20070082628A (ko)

Similar Documents

Publication Publication Date Title
US7012325B2 (en) Ultra-thin semiconductor package device and method for manufacturing the same
US7432601B2 (en) Semiconductor package and fabrication process thereof
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
KR100829613B1 (ko) 반도체 칩 패키지 및 그 제조 방법
KR20080074468A (ko) 초음파를 이용한 반도체 칩의 표면실장방법
KR20070082628A (ko) 반도체 칩 패키지
KR100780690B1 (ko) 스택 패키지의 제조방법
KR20080099975A (ko) 반도체 패키지의 제조방법
KR20100109042A (ko) 반도체 패키지 및 이의 제조방법
KR20100002868A (ko) 반도체 패키지
KR20090089176A (ko) 스택 패키지
KR20080084075A (ko) 적층 반도체 패키지
JP4780136B2 (ja) 半導体装置の製造方法
KR20080044518A (ko) 반도체 패키지 및 이의 제조 방법
KR20080074654A (ko) 적층 반도체 패키지
KR20070067382A (ko) 반도체 패키지용 기판
KR20090098074A (ko) 스택 패키지의 제조방법
KR20060072967A (ko) 에프비지에이 패키지
TWI416698B (zh) 半導體封裝結構
CN116741649A (zh) 半导体封装方法及封装结构
JP2771475B2 (ja) 半導体装置
KR0142840B1 (ko) 다이패드가 노출된 반도체 패키지의 코팅방법
CN113380728A (zh) 一种扇出型封装方法及扇出型封装器件
JP2006351607A (ja) 回路基板及びその製造方法、並びに半導体パッケージの製造方法
KR20100002874A (ko) 반도체 패키지

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination