KR20070081529A - 커패시터 뱅크를 이용한 전압제어 발진기 및 주파수합성기. - Google Patents

커패시터 뱅크를 이용한 전압제어 발진기 및 주파수합성기. Download PDF

Info

Publication number
KR20070081529A
KR20070081529A KR1020060013482A KR20060013482A KR20070081529A KR 20070081529 A KR20070081529 A KR 20070081529A KR 1020060013482 A KR1020060013482 A KR 1020060013482A KR 20060013482 A KR20060013482 A KR 20060013482A KR 20070081529 A KR20070081529 A KR 20070081529A
Authority
KR
South Korea
Prior art keywords
controlled oscillator
voltage controlled
differential amplifier
capacitor bank
frequency synthesizer
Prior art date
Application number
KR1020060013482A
Other languages
English (en)
Inventor
이상철
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060013482A priority Critical patent/KR20070081529A/ko
Publication of KR20070081529A publication Critical patent/KR20070081529A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/124—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance
    • H03B5/1243—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance the means comprising voltage variable capacitance diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
    • H03B5/24—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/1803—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop the counter or frequency divider being connected to a cycle or pulse swallowing circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H03L7/1978—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider using a cycle or pulse removing circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2201/00—Aspects of oscillators relating to varying the frequency of the oscillations
    • H03B2201/02—Varying the frequency of the oscillations by electronic means
    • H03B2201/0208—Varying the frequency of the oscillations by electronic means the means being an element with a variable capacitance, e.g. capacitance diode

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 송수신기에 관한 것으로, 더욱 상세하게는 커패시터 뱅크를 이용하여 다양한 전압을 발생하는 전압제어 발진기와 전술한 전압제어 발진기를 포함하는 주파수 합성기에 관한 것이다.
본 발명에 따른 커패시터 뱅크를 이용한 전압제어 발진기는, 두 입력신호의 차이를 증폭하는 차동 증폭부, 차동 증폭부의 출력신호를 공진시켜 입력신호를 생성하는 LC공진기 및 차동 증폭부의 출력단에 접속된 커패시터 뱅크를 포함하는 것을 특징으로 이루어진다.
주파수 합성기, 전압제어 발진기, 커패시터 뱅크, VCO,

Description

커패시터 뱅크를 이용한 전압제어 발진기 및 주파수 합성기.{FREQUENCY SYNTHESIZER WHICH IS GENERATING DUAL BAND}
도 1은 종래의 위상고정루프(phase locked loop; PLL) 기반의 주파수 합성기(frequency synthesizer)이다.
도 2는 본 발명의 제1 실시예에 따른 위상고정루프 기반의 주파수 합성기이다.
도 3은 본 발명의 제1 실시예에 따른 커패시터 뱅크를 이용한 전압제어 발진기(241)이다.
도 4는 본 발명의 제1 실시예에 따른 커패시터 뱅크(242)이다.
** 도면의 주요 부분에 관한 부호의 설명 **
200: 주파수 합성기, 210: 위상 검출기
220: 충전 펌프, 230: 루프 필터
240: 전압제어 발진부, 250: 분주부
260: 변조기
본 발명은 송수신기에 관한 것으로, 더욱 상세하게는 커패시터 뱅크를 이용하여 다양한 전압을 발생하는 전압제어 발진기와 전술한 전압제어 발진기를 포함하는 주파수 합성기에 관한 것이다.
최근 무선통신시스템은 급속히 증가하는 주파수의 수요와 데이터의 전송량의 증가로 점차 광대역과 고주파수의 비중이 높아지고 있다.
현재 많이 사용되고 있는 통신방식으로 DSSS(Direct Sequence Spectrum Spread)는 IEEE 802.11b를 기반으로 한 2.4GHz의 주파수 대역을 사용하며, OFDM(Orthogonal Frequency Division Multiplexing)은 IEEE 802.11a를 기반으로 한 5GHz의 주파수 대역을 사용한다.
따라서 이러한 신호들을 변복조하기 위해서 위상고정루프(phase locked loop; PLL) 기반의 주파수 합성기(frequency synthesizer)가 필요하다.
도 1은 종래의 위상고정루프(phase locked loop; PLL) 기반의 주파수 합성기(frequency synthesizer)이다.
도시된 바와 같이, 종래의 위상고정루프 기반의 주파수 합성기(100)는 위상 검출기(110), 충전 펌프(120), 루프 필터(130), 전압제어 발진기(140) 및 분주기(150)을 포함한다.
위상 검출기(110)는 기준 주파수(Fref)와 분주기(150)의 출력 주파수(Fdiv) 를 비교하여 그 차이에 해당하는 펄스를 출력한다.
충전펌프(120)는 위상 검출기(110)에서 나온 펄스폭에 비례하는 전류를 펄스 부호에 따라 변경하면서 출력한다.
루프 필터(130)는 일종의 저역통과 여파기(Low Pass Filter; LPF) 구조이며, 루프 동작 중에 발생하는 각종 잡스런 주파수들을 걸러내고, 커패시터를 이용하여 축적된 전하량 변화를 통해 전압제어 발진기(140)에 전압을 인가한다.
전압제어 발진기(140)는 루프 필터(130)에서 출력된 전압에 따라 특정한 주파수를 출력한다.
분주기(150)는 전압제어 발진기(140)의 출력 주파수(Fout)를 임의의 비율인 분주비(N)로 나누어 출력한다.
여기서, 분주기(150)는 분주비가 N의 정수형(Integer-N)인 방식으로 출력으로 하나의 주파수만 발생한다.
그러나 이러한 방식은 노이즈에 취약하며 다수의 주파수 대역을 사용할 경우 이와 같은 회로를 다수 사용하기에 전반적인 칩 면적이 커지는 문제가 있다.
즉, 이와 같은 주파수 합성기(100)를 설계 할 경우에는 전압제어 발진기(140)의 발진 주파수를 분주기(150)에 의하여 분주될 때 발생하는 스퓨리어스 노이즈(spurious noise)가 발생한다.
또한, 이와 같은 주파수 합성기(100)는 좁은 채널 영역(channel spacing(을 가지며 넓은 대역(bandwidth)를 제공하지 못한다.
또한, 이와 같은 주파수 합성기(100)는 하나의 대역만 처리할 수 있는 통신 방식에만 적용가능 하다는 단점이 있다.
상술한 문제점을 해결하기 위한 본 발명의 목적은, 노이즈 특성을 향상시키고, 좁은 채널 영역으로 넓은 대역을 가지는 주파수 합성기를 제공하는 데 있다.
본 발명의 다른 목적은, 스위치에 의하여 커패시터 용량 조절이 가능한 구조를 적용하여 이중의 주파수 대역으로 발진할 수 있는 주파수 합성기를 제공하는 데 있다.
상술한 과제를 해결하기 위한 본 발명에 따른 커패시터 뱅크를 이용한 전압제어 발진기는, 두 입력신호의 차이를 증폭하는 차동 증폭부; 상기 차동 증폭부의 출력신호를 공진시켜 상기 입력신호를 생성하는 LC공진기; 및 상기 차동 증폭부의 출력단에 접속된 커패시터 뱅크;를 포함하는 것을 특징으로 한다.
여기서, 상술한 차동 증폭부는 전류원 및 두 입력신호의 차이를 증폭하는 한 쌍의 N형 트랜지스터를 포함하는 N형 차동 증폭기; 및 전압원 및 두 입력신호의 차이를 증폭하는 한 쌍의 P형 트랜지스터를 포함하는 P형 차동 증폭기를 포함하는 것이 바람직하다.
여기서, 상술한 LC공진기는 바랙터를 포함하는 것이 바람직하다.
여기서, 상술한 커패시터 뱅크는 주 커패시터 및 부 커패시터부를 포함하며, 서로 병렬로 접속되는 것이 바람직하다.
여기서, 상술한 부 커패시터부는 부 커패시터 및 스위치를 포함하며, 서로 직렬로 접속되는 것이 바람직하다.
또한, 본 발명에 따른 주파수 합성기는, 위상 검출기, 충전 펌프, 루프 필터 및 상술한 커패시터 뱅크를 이용한 전압제어 발진기를 포함하는 주파수 합성기에 있어서, 상기 전압제어 발진기의 출력 신호를 분주비만큼 분주하는 분주부; 및 상기 분주비를 결정하는 변주기;를 포함하는 것을 특징으로 한다.
여기서, 상술한 분주부는, 상기 전압제어 발진기의 발진 주파수 신호를 1/2 분주비만큼 분주하는 제1 분주기; 및 상기 제1 분주기의 출력 신호를 분주하는 제2 분주기;를 포함하는 것이 바람직하다.
여기서, 상술한 변주기는 델타-시그마(delta-sigma) 변주기인 것이 바람직하다.
여기서, 상술한 델타-시그마(delta-sigma) 변주기는 차동 증폭기와 래치비교기(latched comparator)를 포함하는 2차 변주기인 것이 바람직하다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술 되어 있는 실시예들을 참조하면 명확해질 것이다.
그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전 하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 2는 본 발명의 제1 실시예에 따른 위상고정루프(phase locked loop; PLL) 기반의 주파수 합성기(frequency synthesizer)이다.
도시된 바와 같이, 본 발명의 제1 실시예에 따른 위상고정루프 기반의 주파수 합성기(200)는 위상 검출기(210), 충전 펌프(220), 루프 필터(230), 전압제어 발진부(240), 분주부(250) 및 변조기(260)를 포함한다.
여기서, 전압제어 발진부(240)는 전압제어 발진기(241) 및 커패시터 뱅크(242)를 포함한다.
여기서, 분주부(250)는 제1 분주기(251) 및 제2 분주기(252)를 포함한다.
1. 본 발명의 제1 실시예에 따른 위상고정루프 기반의 주파수 합성기(200)의 연결관계는 다음과 같다.
위상 검출기(210)의 제1 입력단에는 기준 주파수(Fref)가 인가되고, 제2 입 력단에는 분주기(252)의 출력 주파수(Fdiv)가 인가된다.
위상 검출기(210)의 출력단은 충전 펌프(220)의 입력단에 연결된다.
차지 펌프(220)의 출력단은 루프 필터(230)의 입력단에 연결된다.
루프 필터(230)의 출력단은 전압제어 발진기(241)의 입력단에 연결된다.
전압제어 발진기(241)의 출력단은 커패시터 뱅크(242)의 입력단에 연결된다.
커패시터 뱅크(242)의 출력단은 제1 분주기(251)의 입력단과 제1 출력단에 연결된다.
제1 분주기(251)의 출력단은 제2 분주기(252)의 입력단과 제1 출력단에 연결된다.
제2 분주기(252)의 출력단은 위상 검출기(210)의 제1 입력단에 연결된다.
변조기(260)의 출력단은 제2 분주기(252)의 제어단에 연결된다.
2. 본 발명의 제1 실시예에 따른 위상고정루프 기반의 주파수 합성기(200)의 동작설명은 다음과 같다.
위상 검출기(210)는 기준 주파수(Fref)와 제2 분주기(252)의 출력 주파수(Fdiv)를 비교하여 그 차이에 해당하는 펄스를 출력한다.
충전펌프(220)는 위상 검출기(210)에서 나온 펄스폭에 비례하는 전류를 펄스 부호에 따라 변경하면서 출력한다.
루프 필터(230)는 일종의 저역통과 여파기(Low Pass Filter; LPF) 구조이며, 루프 동작 중에 발생하는 각종 잡스런 주파수들을 걸러내고, 커패시터를 이용하여 축적된 전하량 변화를 통해 전압제어 발진기(241)에 전압을 인가한다.
전압제어 발진기(241)는 루프 필터(230)에서 출력된 전압에 따라 특정한 주파수를 발진한다.
여기서, 전압제어 발진기(241)의 출력단에는 커패시터 뱅크(242)가 연결된다.
즉, 전압제어 발진기(241)의 발진 주파수를 커패시터 뱅크(242)에 의하여 가변하여 제1 출력단(Fout1)으로 출력한다.
이러한 구조에 의하여, 본 발명의 제1 실시예에 따른 위상고정루프 기반의 주파수 합성기(200)는 IEEE 802.11a의 표준 주파수 대역인 5.1GHz와 5.7GHz를 사용할 수 있다.
제1 분주기(251)는 커패시터 뱅크(242)의 발진 주파수 신호를 반으로 분주하여 제2 출력단(Fout2)으로 출력한다.
이러한 구조에 의하여, 본 발명의 제1 실시예에 따른 위상고정루프 기반의 주파수 합성기(200)는 IEEE 802.11b의 표준 주파수 대역인 2.4GHz를 사용할 수 있다.
제2 분주기(252)는 커패시터 뱅크(242)의 발진 주파수 신호를 임의의 분주비(N/N+1)로 나누어 출력한다.
변조기(260)에 의하여 임의의 분주비(N/N+1)를 결정한다.
여기서, 상술한 변조기(260)는 2차 델타-시그마 변조기(2nd-order delta-sigma modulator)를 사용한다.
상술한 2차 델타-시그마 변조기는 단일 루프(single loop) 구조이며, 노이즈 셰이핑(noise shaping)을 정확히 수행 하기 위해 차동 증폭기(fully differential op-amp)를 포함하며, 양자화기(quantizer)에는 래치(latch)가 필요 없는 래치비교기(latched comparator)를 포함하여 2차로 구성한다.
결국, 이러한 구성에 의하여 노이즈 특성이 강하고 듀얼밴드가 가능한 주파수 합성기(200)가 제공된다.
도 3은 본 발명의 제1 실시예에 따른 커패시터 뱅크를 이용한 전압제어 발진기(240)이다.
도시된 바와 같이, 본 발명의 제1 실시예에 따른 커패시터 뱅크를 이용한 전압제어 발진기(240)는 차동 증폭부(미도시) 및 LC공진기(241c)를 포함한다.
여기서, 커패시터 뱅크(미도시)에 관한 사항은 도 4에서 자세히 설명한다.
1. 본 발명의 제1 실시예에 따른 커패시터 뱅크를 이용한 전압제어 발진기(240)의 구성은 다음과 같다.
차동 증폭부(미도시)는 N형 차동 증폭기(241a) 및 P형 차동 증폭기 (241b)를 포함한다.
N형 차동 증폭기(241a)는 한 쌍의 N형 트랜지스터(MN31a, MN31b)를 포함한다.
P형 차동 증폭기(241b)는 한 쌍의 P형 트랜지스터(MP31a, MP31b)를 포함한다.
LC공진기(241c)는 제1 바랙터(M31), 제2 바랙터(M32), 제1 리액터(L31) 및 제2 리액터(L32)를 포함한다.
2. 본 발명의 제1 실시예에 따른 커패시터 뱅크를 이용한 전압제어 발진기(240)의 연결관계는 다음과 같다.
루프 필터의 주파수는 제3 노드(③)에 인가된다.
제1 바랙터(M31)의 일단은 제3 노드(③)에 연결된다.
제1 바랙터(M31)의 타단은 제1 노드(①)에 연결된다.
제2 바랙터(M32)의 일단은 제3 노드(③)에 연결된다.
제2 바랙터(M32)의 타단은 제2 노드(②)에 연결된다.
제1 리액터(L31)의 일단은 제2 리액터(L32)의 일단에 연결된다.
제1 리액터(L31)의 타단은 제1 노드(①)에 연결된다.
제2 리액터(L32)의 타단은 제2 노드(②)에 연결된다.
제1 N형 트랜지스터(MN31a)의 게이트단은 제2 노드(②)에 연결된다.
제1 N형 트랜지스터(MN31a)의 소오스단은 제4 노드(④)에 연결된다.
제1 N형 트랜지스터(MN31a)의 드레인단은 제1 노드(①)에 연결된다.
제2 N형 트랜지스터(MN31b)의 게이트단은 제1 노드(①)에 연결된다.
제2 N형 트랜지스터(MN31b)의 소오스단은 제4 노드(④)에 연결된다.
제2 N형 트랜지스터(MN31b)의 드레인단은 제2 노드(②)에 연결된다.
제1 P형 트랜지스터(MP31a)의 게이트단은 제2 노드(②)에 연결된다.
제1 P형 트랜지스터(MP31a)의 소오스단은 전원전압(Vdd)이 인가된다.
제1 P형 트랜지스터(MP31a)의 드레인단은 제1 노드(①)에 연결된다.
제2 P형 트랜지스터(MP31b)의 게이트단은 제1 노드(①)에 연결된다.
제2 P형 트랜지스터(MP31b)의 소오스단은 전원전압(Vdd)이 인가된다.
제2 P형 트랜지스터(MP31b)의 드레인단은 제2 노드(②)에 연결된다.
전류원(IS31)의 입력단은 제4 노드(④)에 연결된다.
3. 본 발명의 제1 실시예에 따른 커패시터 뱅크를 이용한 전압제어 발진기(240)의 동작설명은 다음과 같다.
차동 증폭부(미도시)는 두 입력신호의 차이를 증폭한다.
LC공진기(241c)는 차동 증폭부(미도시)의 출력신호를 공진시켜 입력신호를 생성한다.
여기서, 제1 바랙터(M31) 및 제2 바랙터(M32)는 inversion mode의 바랙터를 사용하여, 커패시턴스 값을 크게 가기 위해 inversion mode의 P형 차동 증폭기(241b)를 병렬로 연결하여 그 값을 크게 키웠다.
도 4는 본 발명의 제1 실시예에 따른 커패시터 뱅크(242)이다.
도시된 바와 같이, 본 발명의 제1 실시예에 따른 커패시터 뱅크(242)는 주 커패시터(Cdef) 및 부 커패시터부(242a)를 포함한다.
여기서, 부 커패시터부(242a)는 부 커패시터(C41) 및 스위치(SW41)를 포함한다.
여기서, 부 커패시터부(242a)는 병렬로 다수로 구성될 수 있다.
스위치(SW41)는 부 커패시터(C41)의 용량이 주 커패시터(Cdef)의 용량에 가감되도록 스위칭 한다.
결국, 스위칭(SW41)를 스위칭 하는 것으로 본 발명의 제1 실시예에 따른 위상고정루프 기반의 주파수 합성기(200)는 IEEE 802.11a의 표준 주파수 대역인 5.1GHz와 5.7GHz를 사용할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
상술한 본 발명의 구성에 따르면, 주파수 합성기의 노이즈 특성을 향상시키고, 좁은 채널 영역으로 넓은 대역을 처리할 수 있게 된다.
또한, 주파수 합성기의 스위치에 의하여 커패시터 용량 조절이 가능한 구조를 적용하여 이중의 주파수 대역으로 발진할 수 있게 된다.

Claims (9)

  1. 두 입력신호의 차이를 증폭하는 차동 증폭부;
    상기 차동 증폭부의 출력신호를 공진시켜 상기 입력신호를 생성하는 LC공진기; 및
    상기 차동 증폭부의 출력단에 접속된 커패시터 뱅크;
    를 포함하는, 커패시터 뱅크를 이용한 전압제어 발진기.
  2. 제1 항에 있어서,
    상기 차동 증폭부는,
    전류원 및 두 입력신호의 차이를 증폭하는 한 쌍의 N형 트랜지스터를 포함하는 N형 차동 증폭기; 및
    전압원 및 두 입력신호의 차이를 증폭하는 한 쌍의 P형 트랜지스터를 포함하는 P형 차동 증폭기;
    를 포함하는, 커패시터 뱅크를 이용한 전압제어 발진기.
  3. 제1 항에 있어서,
    상기 LC공진기는 바랙터를 포함하는, 커패시터 뱅크를 이용한 전압제어 발진기.
  4. 제1 항에 있어서,
    상기 커패시터 뱅크는 주 커패시터 및 부 커패시터부를 포함하며, 서로 병렬로 접속되는, 커패시터 뱅크를 이용한 전압제어 발진기.
  5. 제4 항에 있어서,
    상기 부 커패시터부는 부 커패시터 및 스위치를 포함하며, 서로 직렬로 접속되는, 커패시터 뱅크를 이용한 전압제어 발진기.
  6. 위상 검출기, 충전 펌프, 루프 필터 및 제1 항에 의한 커패시터 뱅크를 이용한 전압제어 발진기를 포함하는 주파수 합성기에 있어서,
    상기 전압제어 발진기의 출력 신호를 분주비만큼 분주하는 분주부; 및
    상기 분주비를 결정하는 변주기;
    를 포함하는, 주파수 합성기.
  7. 제6 항에 있어서,
    상기 분주부는,
    상기 전압제어 발진기의 발진 주파수 신호를 반으로 분주하는 제1 분주기; 및
    상기 제1 분주기의 출력 신호를 분주하는 제2 분주기;
    를 포함하는, 주파수 합성기.
  8. 제6 항에 있어서,
    상기 변주기는 델타-시그마(delta-sigma) 변주기인, 주파수 합성기.
  9. 제8 항에 있어서,
    상기 델타-시그마(delta-sigma) 변주기는 차동 증폭기와 래치비교기(latched comparator)를 포함하는 2차 변주기인, 주파수 합성기.
KR1020060013482A 2006-02-13 2006-02-13 커패시터 뱅크를 이용한 전압제어 발진기 및 주파수합성기. KR20070081529A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060013482A KR20070081529A (ko) 2006-02-13 2006-02-13 커패시터 뱅크를 이용한 전압제어 발진기 및 주파수합성기.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060013482A KR20070081529A (ko) 2006-02-13 2006-02-13 커패시터 뱅크를 이용한 전압제어 발진기 및 주파수합성기.

Publications (1)

Publication Number Publication Date
KR20070081529A true KR20070081529A (ko) 2007-08-17

Family

ID=38611412

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060013482A KR20070081529A (ko) 2006-02-13 2006-02-13 커패시터 뱅크를 이용한 전압제어 발진기 및 주파수합성기.

Country Status (1)

Country Link
KR (1) KR20070081529A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100929795B1 (ko) * 2004-03-29 2009-12-07 콸콤 인코포레이티드 전압 제어 발진기용 프로그램 가능 커패시터 뱅크
KR20160149362A (ko) * 2015-06-17 2016-12-28 한국전자통신연구원 위상 고정 루프 및 그것의 동작 방법
KR20200122878A (ko) * 2019-04-19 2020-10-28 한화시스템 주식회사 전압 제어 발진기 및 이를 포함하는 주파수 합성 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100929795B1 (ko) * 2004-03-29 2009-12-07 콸콤 인코포레이티드 전압 제어 발진기용 프로그램 가능 커패시터 뱅크
KR20160149362A (ko) * 2015-06-17 2016-12-28 한국전자통신연구원 위상 고정 루프 및 그것의 동작 방법
KR20200122878A (ko) * 2019-04-19 2020-10-28 한화시스템 주식회사 전압 제어 발진기 및 이를 포함하는 주파수 합성 장치

Similar Documents

Publication Publication Date Title
TWI528725B (zh) 寬頻頻率合成器及其頻率合成方法
KR100549221B1 (ko) 전압 제어 디지털 아날로그 발진기 및 이를 이용한 주파수합성기
KR100506058B1 (ko) 주파수 구분 전압 제어 발진기를 사용하는 위상 제어 루프회로
US8248172B2 (en) Wideband oscillation circuit
US20100321120A1 (en) Fractional-n frequency synthesizer and method thereof
US8736326B1 (en) Frequency synthesizer and frequency synthesis method thereof
CN102970031A (zh) 锁相环频率综合器和保持频率综合器环路带宽稳定的方法
KR101307498B1 (ko) 시그마-델타 기반 위상 고정 루프
US8467748B2 (en) Wireless communication unit, integrated circuit comprising a voltage controlled oscillator and method of operation therefor
KR20070081529A (ko) 커패시터 뱅크를 이용한 전압제어 발진기 및 주파수합성기.
CN105356878B (zh) 一种改进的三环宽带频率综合器的实现方法和装置
US8638141B1 (en) Phase-locked loop
KR100707221B1 (ko) 광대역 주파수 합성기
CN112425077B (zh) 直接调制合成器的高级多增益校准
KR100882350B1 (ko) 이중 대역 발진기 및 이를 이용한 주파수 합성기
CN113193867B (zh) 一种兼容c波段和毫米波频段的本振锁相频率综合器
JPWO2014106899A1 (ja) 高周波発振源
JP2002141797A (ja) 周波数シンセサイザ
Caruso et al. Wideband 2–16GHz local oscillator generation for short-range radar applications
Nabki et al. A compact and programmable high-frequency oscillator based on a MEMS resonator
US20140184274A1 (en) Fractional-n frequency synthesizer with low quantization noise
WO2010021220A1 (ja) Ｐｌｌ周波数シンセサイザ
Chen et al. A 5.2 GHz CMOS fractional-n frequency synthesizer with a MASH delta-sigma modulator
Saâd et al. A CMOS 0.35-μm, 3.3-V PLL synthesizer for Bluetooth transmitter
Ismaili et al. A comparison of frequency synthesizers up to 25 GHz for 130 nm CMOS implementation

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application