KR20070079876A - 입체형 소켓 보드 및 이를 포함하는 병렬 테스트 보드시스템 - Google Patents

입체형 소켓 보드 및 이를 포함하는 병렬 테스트 보드시스템 Download PDF

Info

Publication number
KR20070079876A
KR20070079876A KR1020060010916A KR20060010916A KR20070079876A KR 20070079876 A KR20070079876 A KR 20070079876A KR 1020060010916 A KR1020060010916 A KR 1020060010916A KR 20060010916 A KR20060010916 A KR 20060010916A KR 20070079876 A KR20070079876 A KR 20070079876A
Authority
KR
South Korea
Prior art keywords
board
socket
dut
stem
dimensional
Prior art date
Application number
KR1020060010916A
Other languages
English (en)
Other versions
KR100761836B1 (ko
Inventor
최득순
이성우
전택준
황인설
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060010916A priority Critical patent/KR100761836B1/ko
Priority to US11/700,906 priority patent/US20070184680A1/en
Publication of KR20070079876A publication Critical patent/KR20070079876A/ko
Application granted granted Critical
Publication of KR100761836B1 publication Critical patent/KR100761836B1/ko

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A45—HAND OR TRAVELLING ARTICLES
    • A45B—WALKING STICKS; UMBRELLAS; LADIES' OR LIKE FANS
    • A45B25/00—Details of umbrellas
    • A45B25/18—Covers; Means for fastening same
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • A—HUMAN NECESSITIES
    • A45—HAND OR TRAVELLING ARTICLES
    • A45B—WALKING STICKS; UMBRELLAS; LADIES' OR LIKE FANS
    • A45B11/00—Umbrellas characterised by their shape or attachment
    • A—HUMAN NECESSITIES
    • A45—HAND OR TRAVELLING ARTICLES
    • A45B—WALKING STICKS; UMBRELLAS; LADIES' OR LIKE FANS
    • A45B11/00—Umbrellas characterised by their shape or attachment
    • A45B2011/005—Umbrellas characterised by their shape or attachment characterised by their shape
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0416—Connectors, terminals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 집적회로 칩 테스트를 위한 입체형 소켓 보드(socket board) 및 이를 포함하는 병렬 테스트 보드 시스템에 관한 것이다. 본 발명의 입체형 소켓 보드는 적어도 하나 이상의 DUT(device under test) 소켓이 배치되는 상부 보드(upper board); 제 2 응용 회로가 배치되고, 일단부에서는 상부 보드의 가장자리부와 직교하며, 타단부에 전도성 패드부를 구비하는 적어도 하나 이상의 스템 보드(stem board); 및 상부 보드의 DUT 소켓 보드와 스템 보드의 제 2 응용회로를 전기적으로 연결하고, 휘어지는 복수의 도전체를 포함한다.
소켓 보드, 병렬 테스트, DUT 소켓, 집적회로 칩, 칩 이송 머신

Description

입체형 소켓 보드 및 이를 포함하는 병렬 테스트 보드 시스템{3 dimensional socket board and parallel test board system comprising thereof}
도 1은 종래의 시스템-온-칩 테스트용 병렬 테스트 보드를 나타내는 사시도이다.
도 2 는 본 발명에 따른 입체형 소켓 보드를 나타내는 사시도이다.
도 3은 본 발명의 프레임 블록을 나타내는 사시도이다.
도 4는 본 발명의 병렬 테스트 보드 시스템을 나타내는 사시도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100 : 상부 보드 101 : DUT 소켓
102 : 제 1 응용 회로 200a, 200b : 스템 보드
201 : 제 2 응용 회로 202 : 전도성 패드부
300 : 도전체 400 : 프레임 블록
500 : 입체형 소켓 보드 600 : 인터페이스 보드
700 : 기저 보드 602, 702 : 공통 응용 회로
800 : 스페이서 801 : 신호 케이블
1000 : 병렬 테스트 보드 시스템
본 발명은 반도체 집적 회로 장치의 테스트 장치에 관한 것으로서, 더욱 상세하게는, 시스템-온-칩의 테스트를 위한 입체형 소켓 보드(socket board) 및 이를 포함하는 병렬 테스트 보드 시스템에 관한 것이다.
시스템-온-칩은 특정 기능을 실현하는 기능 블록(functional block)인 IP(intellectual property) 코어들을 결합하여 하나의 칩으로 시스템화한 반도체 장치이다. 시스템-온-칩은 요구되는 모든 기능을 단일 칩에 구성함으로써 면적 및 무게의 감소, 동작 속도의 증가, 제품의 신뢰성 향상 및 가격의 절감이라는 장점을 가진다. 그러나, 다양한 기능을 테스트하기 위하여 테스트 수행 시간이 증가되고, 이로 인하여 시장으로의 진입 시간(time to market; TTM)과 비용이 증가되는 문제점이 있다.
최근, 시스템-온-칩에 대한 테스트 수행 시간을 단축하기 위하여, 종래에 논리회로에 대하여 적용되었던 병렬 테스트(parallel test)를 시스템-온-칩에 적용할 수 있는 병렬 테스트 보드가 활발히 개발되고 있다. 병렬 테스트 보드는 여러 개의 시스템-온-칩을 동시에 테스트하기 위하여 테스트 보드 상에 2 내지 8 개의 DUT(device under test) 소켓을 구비한다.
도 1은 종래의 시스템-온-칩 테스트용 병렬 테스트 보드를 나타내는 사시도이다.
도 1을 참조하면, 병렬 테스트 보드(50)는 주보드(10) 상에 시스템-온-칩(5) 이 장착되는 예를 들면 8 개의 DUT 소켓(20)을 구비한다. 각각의 DUT 소켓(20)의 주변부에는 시스템-온-칩(5)을 테스트하기 위한 응용 회로(application circuit; 30)가 배치된다. 응용 회로에 할당되는 영역(30a)은 DUT 소켓 그룹(21)에 할당되는 영역(20a)에 대하여 대략 30 - 50 % 해당하는 면적을 갖는다. 2×4 형태의 8개의 DUT 소켓(20)을 갖는 병렬 테스트 보드(50)의 경우, DUT 소켓 그룹(21)의 외곽부에 응용 회로에 할당되는 영역(30a)을 확보할 수 있다. 그러나, DUT 소켓(20)의 개수가 증가하여 예를 들면, 2 × 8 또는 4 × 8 의 DUT 소켓(20)을 갖는 병렬 테스트 보드(50)의 경우에는 DUT 소켓 그룹(21)의 외곽부만으로는 응용 회로에 할당되는 영역(30a)을 충분히 확보할 수 없다.
DUT 소켓(20)의 개수 증가에 따라 응용 회로에 할당되는 영역(30a)을 확보하기 위해서는, 주보드(10)의 크기를 증가시켜 DUT 소켓 그룹(21)의 외곽부 면적을 증가시키거나, DUT 소켓(20)들 사이에 응용 회로를 배치하여야 한다. 일반적으로, 시스템-온-칩 테스트 공정은 자동화된 칩 이송 머신(automated chip transfer machine)의 핸들러(미도시)가 한번에 수개의 시스템-온-칩(5)을 파지하여 주보드(10) 상에 배치된 각 DUT 소켓(20)에 동시에 삽입한다. 이때, 시스템-온-칩(5)은 핸들러에 배치된 복수의 트위저 또는 흡입부와 같은 파지부에 의하여 고정된다. 테스트가 완료되면, 상기 핸들러는 이를 분류하여 트레이와 같은 반도체 칩의 운반 및 저장 수단에 이를 집어넣는다.
DUT 소켓의 개수를 증가시키기 위해 주보드의 크기를 증가시킨 경우에는 상기 핸들러의 이동 거리가 증가하여 테스트 시간이 증가되며, 테스트 비용 상승의 원인이 된다. 또한, DUT 소켓 사이에 응용회로를 배치하는 경우에는 DUT 소켓 사이의 간격이 증가되어 상기 핸들러를 포함한 주변 설비의 변경이 필요할 수 있다. 또한, DUT 소켓 및 응용 회로에 고장인 생긴 경우 전체 병렬 테스트 보드를 교체하는 등 유지 보수 비용이 증가되는 문제점이 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 병렬 테스트 보드의 크기 및 DUT 소켓 사이의 간격을 증가시키지 않고서도 DUT 소켓의 개수를 증가시켜 시스템-온-칩의 테스트 시간을 단축할 수 있는 입체형 소켓 보드를 제공하는 것이다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는, 병렬 테스트 보드의 크기 및 DUT 소켓 사이의 간격을 증가시키지 않고서도 DUT 소켓의 개수를 증가시켜 시스템-온-칩의 테스트 시간을 단축시키고 유지 보수 비용이 절약되는 병렬 테스트 보드 시스템을 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 입체형 소켓 보드는, 적어도 하나 이상의 DUT(device under test) 소켓이 배치되는 상부 보드(upper board); 제 2 응용 회로가 배치되고, 일단부에서는 상기 상부 보드의 가장자리부와 직교하며, 타단부에 전도성 패드부를 구비하는 적어도 하나 이상의 스템 보드(stem board); 및 상기 상부 보드의 상기 DUT 소켓 보드와 상기 스템 보드의 상기 제 2 응용회로를 전기적으로 연결하고, 휘어지는 복수의 도전체를 포함한다. 바람직하게는, 상기 상부 보드는 직사각 형상을 가지며, 상기 스템 보드는 4 개의 분리된 스템 보드편으로 이루어질 수 있다.
상기 DUT 소켓은 TSOP(thin small outline package)형, BGA(ball gray array)형, DIP 패키지(dual inline package)형, QFP 패키지(quad flat package)형 또는 CSP 패키지(chip scale package)형을 포함하는 반도체 칩 패키지가 삽입되도록 설계 및 제조될 수 있다. 또한, 상기 DUT(device under test) 소켓들 사이의 간격은 칩 이송 머신(chip transfer machine)의 파지부 사이의 간격에 의하여 결정될 수 있다.
상기 상부 보드 상에는 상기 DUT 소켓과 전기적으로 연결된 제 1 응용 회로가 배치될 수 있다. 바람직하게는, 상기 제 1 응용 회로는 상기 DUT 소켓과 근거리에 배치되어야 하는 소자일 수 있다. 한편, 상기 제 2 응용 회로는 상기 DUT 소켓에 삽입되는 집적회로 칩에 대하여 직류 테스트, 교류 마진 테스트, 타이밍 생성 테스트 또는 기능 테스트를 수행할 수 있는 회로이다.
상기 도전체는 연성 인쇄회로보드(flexible printed circuit board)일 수 있다. 또한, 입체형 소켓 보드는 내부에 상기 상부 보드와 상기 스템 보드를 동시에 지지하는 프레임 블록(frame block)을 더 포함할 수 있다. 바람직하게는, 상기 상부 보드, 상기 스템 보드 및 상기 프레임 블록에는 상기 상부 보드 및 상기 스템 보드를 고정하는 체결부가 형성된다. 또한, 상기 프레임 블록은 전기적 또는 자기적 간섭을 차폐하는 재료로 이루어질 수 있다. 선택적으로는, 상기 프레임 블록은 전기적 또는 자기적 간섭을 차폐하는 영역을 포함할 수 있다.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 따른 병렬 테스트 보드 시스템은, 상술한 입체형 소켓 보드; 상기 입체형 소켓 보드가 삽입되는 보드 슬롯을 구비하는 인터페이스 보드; 상기 인터페이스 보드와 연결되며, 집적회로 칩 테스터와 연결된 기저 보드; 및 상기 인터페이스 보드와 상기 기저 보드를 이격시키는 스페이서를 포함한다.
바람직하게는, 상기 인터페이스 보드 또는 상기 기저 보드는 공통 응용 회로를 포함하며, 상기 공통 응용 회로는 가변 전원 공급부, 상기 제 1 및 제 2 응용 회로의 제어부, 아나로그 및/또는 디지털 채널 제어부 및 신호 출력부를 포함할 수 있다.
상기 인터페이스 보드와 상기 기저 보드는 복수의 신호 케이블에 의해서 연결된다. 바람직하게는, 상기 신호 케이블은 고주파 커넥터 또는 동축 케이블일 수 있다. 상기 스페이서는 수직으로 유격을 갖는 충격 완화 수단을 포함한다. 또한, 병렬 테스트 보드 시스템은 상기 입체형 소켓 보드가 삽입되는 영역을 노출시키는 개구부가 형성된 하우징을 더 포함할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 또한, 도면에서 각 구성요소의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이며, 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 2 는 본 발명에 따른 입체형 소켓 보드를 나타내는 사시도이다.
도 2를 참조하면, 입체형 소켓 보드(500)는 적어도 하나 이상의 DUT 소켓(101)이 배치되는 상부 보드(upper board; 100), 상부 보드(100)의 가장자리부에서 직교하는 스템 보드(stem board; 200a, 200b) 및 상부 보드(100)와 스템 보드(200a, 200b) 사이에 휘어짐이 가능한 복수의 도전체(300)를 포함한다. 바람직하게는, 상부 보드(100)는 직사각 형상을 가지며, 스템 보드(200a, 200b)는 4 개의 분리된 스템 보드편으로 이루어질 수 있다. 입체형 소켓 보드(500)는 도 1에 도시한 바와 같은 주보드(10)에 배치된 슬롯(미도시)에 삽입될 수 있다.
상부 보드(100)의 DUT 소켓(101)은 다양한 패키지 형태를 갖는 시스템-온-칩(5)이 삽입될 수 있는 구조를 갖도록 제조된다. 도 2에는 TSOP(thin small outline package)형 패키지를 도시하였으나, DUT 소켓(101)은 이 외에 BGA(ball gray array)형, DIP 패키지(dual inline package)형, QFP 패키지(quad flat package)형 또는 CSP 패키지(chip scale package)형 패키지를 수용할 수 있는 구조를 가질 수 있다. 또한, DUT 소켓(101) 사이의 간격(L)은 칩 이송 머신의 핸들러(미도시) 규격, 예를 들면, 핸들러에 배치된 트위저 또는 흡입부와 같은 파지부 사이의 간격에 의하여 결정될 수 있다.
바람직하게는, 상부 보드(100) 상에 DUT 소켓(101)과 함께 시스템-온-칩(5)을 테스트하기 위한 제 1 응용 회로(102)가 배치될 수 있다. 제 1 응용 회로(102)는 예를 들면, 신뢰성있는 테스트를 위하여 DUT 소켓(101)과 근거리에 배치되어야 하는 저항, 인덕터 및 콘덴서와 같은 수동 소자로 이루어진 회로일 수 있다.
스템 보드(200a, 200b)는 일단부가 상부 보드(100)의 가장자리부에서 직교하도록 배치된다. 스템 보드(200a, 200b)의 상면 또는 저면 상에는 시스템-온-칩(5)을 테스트하기 위한 제 2 응용 회로(201)가 배치된다. 제 2 응용 회로(201)는 시스템-온-칩(5)에 대하여 직류 테스트, 교류 마진 테스트, 타이밍 생성 테스트 또는 기능 블록(functional block)인 IP(intellectual property) 코어에 대한 기능 테스트 등을 수행할 수 있는 회로이다. 예를 들면, 시스템-온-칩(5)이 IP 코어로서 메모리 모듈 및 무선 통신 모듈을 포함하고 있는 경우에 제 2 응용 회로(201)는 통상적인 메모리 모듈 테스트를 위한 회로와 RF 발진/수신 회로를 포함할 수 있다. 이외에도, 스템 보드(201) 상에는 릴레이, 스위치, 버퍼, 전원과 같이 부피가 큰 소자를 포함한 회로가 배치될 수 있다.
본 발명에 따르면, 제 2 응용 회로(201)가 입체형 소켓 보드(500)의 측면에 위치하는 스템 보드(200a, 200b)에 배치되기 때문에, 병렬 테스트 보드의 주보드(도 1의 10) 상에서 제 2 응용 회로에 할당되는 영역(도 1의 30a)을 확보할 필요가 없다. 또한, 제 2 응용 회로에 할당되는 영역(도 1의 30a)은 병렬 테스트 보드가 아닌 스템 보드(200a, 200b)의 면적에 의하여 결정된다.
따라서, 본 발명의 입체형 소켓 보드(500)는 병렬 테스트 보드의 면적 제약 없이 제 1, 2 응용 회로(102, 201)에 할당되는 영역을 충분히 확보할 수 있다. 또한, DUT 소켓(101)의 개수를 증가시키더라도, 병렬 테스트 보드의 크기 및 DUT 소켓 사이의 간격(L)이 증가되지 않는다. 또한, 병렬 테스트 보드 상에서 제 2 응용 회로에 할당되는 영역(30a)이 제거되어, 전체 테스트 보드의 면적이 감소될 수 있 다. 그 결과, 본 발명의 입체형 소켓 보드는 동일한 칩 이송 머신(automated chip transfer machine)을 사용하는 경우 핸들러의 이동 거리가 짧아지고, 병렬 테스트되는 시스템-온-칩의 개수를 증가시켜, 테스트 공정 효율을 극대화할 수 있다.
스템 보드(200a, 200b)의 타단부에는 전도성 패드부(202)가 배치된다. 전도성 패드부(202)는 도 1에 도시된 병렬 테스트 보드의 슬롯(미도시)에 삽입되어 입체형 소켓 보드(500)를 기계적으로 지지할 뿐만 아니라, 입체형 소켓 보드(500)와 병렬 테스트 보드를 전기적으로 연결한다. 입체형 소켓 보드(500)는 병렬 테스트 보드에 용이하게 결합되거나 분리될 수 있다. 그 결과, 입체형 소켓 보드(500)의 고장시, 병렬 테스트 보드 전체가 아닌 고장난 입체형 소켓 보드(500)만을 교체할 수 있게 되어, 유지 및 보수 비용이 감소되는 이점이 있다.
입체형 소켓 보드(500)는 상부 보드(100)와 스템 보드(200a, 200b)를 전기적으로 연결시키면서, 상부 보드(100)와 스템 보드(200a, 200b)가 직교할 수 있도록 휘어짐이 가능한 복수의 도전체(parallel conductor)를 포함한다. 바람직하게는, 복수의 도전체(300)는 당해 기술 분야에서 알려진 연성 인쇄회로보드(flexible printed circuit board)일 수 있다.
도 3은 본 발명의 프레임 블록을 나타내는 사시도이다.
도 3을 참조하면, 입체형 소켓 보드(500)는 상부 보드(100)와 스템 보드(200a, 200b)를 동시에 지지하는 프레임 블록(frame block; 400)을 더 포함한다. 상부 보드(100), 스템 보드(200a, 200b) 및 프레임 블록(400)에는 각각 체결부(100c, 200c, 400c)가 형성될 수 있다. 예를 들면, 체결부(100c, 200c, 400c)로서 상부 보드(100) 및 스템 보드(200a, 200b)에 각각 홀을 형성한 경우, 볼트에 의해서 프레임 블록(400) 상에 상부 보드(100) 및 스템 보드(200a, 200b)를 결합할 수 있다.
입체형 소켓 보드(500)는 상부 보드(100)와 스템 보드(200a, 200b) 상에 배치된 DUT 소켓(101), 제 1 응용 회로(102) 및 제 2 응용 회로(201)가 종래의 테스트 보드에 비하여 서로 인접하여 배치되므로, 제 1 및 제 2 응용 회로들(102, 201) 사이에서 또는 제 1, 2 응용 회로(102, 201)와 DUT 소켓(101)에 삽입된 시스템-온-칩(5) 사이에서 전기적 또는 자기적 간섭이 발생할 수 있다. 따라서, 바람직하게는, 프레임 블록(400)은 전기적 또는 자기적 간섭을 차폐하는 재료로 이루어질 수 있다. 선택적으로는, 프레임 블록(400)에 전기적 또는 자기적 간섭을 차폐하는 영역(400a)을 형성할 수 있다. 전기적 또는 자기적 간섭을 차폐하기 위하여, 당해 분야에 알려진 바와 같은 금속성 또는 세라믹 재료가 사용될 수 있다. 본 발명의 입체형 소켓 보드(500)는 전기적 또는 자기적 간섭을 차폐하는 재료로 프레임 블록(400)을 형성하거나, 프레임 블록(400) 내에 전기적 또는 자기적 간섭을 차폐하는 영역(400a)을 구비함으로써, 전기적 또는 자기적 간섭에 의한 테스트 오류를 방지할 수 있다.
도 4는 본 발명의 병렬 테스트 보드 시스템을 나타내는 사시도이다.
도 4를 참조하면, 병렬 테스트 보드 시스템(1000)은 상술한 입체형 소켓 보드(500); 인터페이스 보드(600); 기저 보드(700); 및 인터페이스 보드(600)와 기저 보드(700)를 소정의 간격으로 이격시키는 스페이서(800)를 포함한다. 입체형 소켓 보드(1000)는 상술한 바와 같은 입체형 소켓 보드(도 2의 500)이다.
인터페이스 보드(600)는 입체형 소켓 보드(500)의 전도성 패드부(202)가 삽입되는 보드 슬롯(601)을 구비한다. 입체형 소켓 보드(500)의 전도성 패드부(202)는 보드 슬롯(601)에 삽입되어 전기적으로 연결되고 기계적으로 지지된다. 본 발명에 따른 입체형 소켓 보드(500)는 인터페이스 보드(600)에 용이하게 결합되거나 분리될 수 있다. 그 결과, 본 발명에 따르면, 입체형 소켓 보드(500)의 고장시, 인터페이스 보드(600) 및 기저 보드(700)병렬 테스트 보드 전체가 아닌 고장난 입체형 소켓 보드(500)만을 교체할 수 있게 되어, 병렬 테스트 보드 시스템(1000)의 유지 및 보수 비용이 감소된다.
제 1 및 제 2 응용 회로(102, 201)가 입체형 소켓 보드(500)에 배치되므로, 인터페이스 보드(600)와 기저 보드(700)에 배치되는 응용 회로(602, 702)는 단순하게 구성될 수 있다. 또한, 인터페이스 보드(600)와 기저 보드(700)의 면적은 종래의 병렬 테스트 보드(도 1의 50)에 비하여 감소된다. 바람직하게는, 인터페이스 보드(600) 또는 기저 보드(700)의 응용 회로(602, 702)는 직접회로 칩 테스트에 범용적으로 적용될 수 있는 공통 응용 회로일 수 있다. 예를 들면, 공통 응용 회로는 외부로부터 전원을 공급받아 다양한 전압을 생성하는 가변 직류 및/또는 교류 전원 공급부, 제 1 및 제 2 응용 회로(101, 201)의 제어부, 병렬 테스트를 위한 아나로그 및/또는 디지털 채널 제어부 및 외부의 테스터 장치로 결과신호를 전달하기 위한 신호 출력부 등을 포함할 수 있다.
본 발명의 테스트 보드 시스템(1000)은 범용성을 갖기 때문에 테스트 대상인 시스템-온-칩(5)이 변경될 때, 인터페이스 보드(600) 및 기저 보드(700)는 그대로 사용하고 입체형 소켓 보드(500)만을 교체하여 테스트를 수행할 수 있는 이점을 갖는다. 또한, 입체형 소켓 보드(500)에 제 1 및 제 2 응용 회로(102, 201)가 배치되므로, 인터페이스 보드(600) 상에 DUT 소켓(101)의 개수를 최대화할 수 있다. 그 결과, 본 발명의 테스트 보드 시스템(100)은 단위 시간당 테스트되는 시스템-온-칩(5)의 개수를 증가시켜 병렬 테스트 공정 효율을 극대화할 수 있다.
인터페이스 보드(600)와 기저 보드(700)는 복수의 신호 케이블(801)에 의해서 연결된다. 바람직하게는, 신호 케이블(801)은 고주파 커넥터 또는 동축 케이블일 수 있다. 그 결과, 테스트 신호 송수신시에 전자기적 간섭에 의한 신호의 크로스토크 현상을 개선할 수 있다.
인터페이스 보드(600)와 기저 보드(700)는 스페이서(800)에 의하여 소정의 간격으로 분리된다. 바람직하게는, 스페이서(800)는 예를 들면, 하이픽스보드(hi fix board)와 같이, 수직으로 유격을 갖는 충격 완화 수단(800a)을 포함할 수 있다. 인터페이스 보드(600)와 기저 보드(800)는 서로 분리됨으로써, DUT 소켓(101)에 시스쳄-온-칩(5)이 장착되거나 제거될 때 발생하는 충격을 완충시킴으로써 병렬 테스트 보드 시스템(1000)의 내구성을 증가시킨다. 또한, 병렬 테스트 보드 시스템(100)은 인터페이스 보드(600)와 기저 보드(700)를 보호하기 위하여 입체형 소켓 보드(500)가 삽입되는 영역을 노출시키는 개구부가 형성되어 있는 하우징을 더 포함할 수 있다.
본 명세서에서는 시스템-온-칩에 대하여 본 발명을 설명하고 있지만, 본 발 명의 입체형 소켓 보드 및 이를 포함하는 병렬 테스트 보드 시스템은 다른 집적회로칩의 병렬 테스트를 위하여도 적용될 수 있다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상술한 바와 같이 본 발명의 입체형 소켓 보드는 응용 회로가 배치되는 스템 보드를 포함함으로써, 병렬 테스트 보드의 주보드 상에서 응용 회로에 할당되는 영역을 확보할 필요가 없다. 그 결과, 병렬 테스트 보드의 크기 및 DUT 소켓 사이의 간격을 증가시키지 않고서도 DUT 소켓의 개수를 증가시켜, 병렬 테스트 효율을 극대화할 수 있다.
또한, 본 발명의 병렬 테스트 보드 시스템은 상술한 입체형 소켓 보드를 포함함으로써, 병렬 테스트 보드의 크기 및 DUT 소켓 사이의 간격을 증가시켜, 병렬 테스트 효율을 극대화할 수 있다. 또한, 병렬 테스트 보드 시스템은 인터페이스 보드 또는 기저 보드가 공통 응용 회로를 포함함으로써, 병렬 테스트 보드 시스템의 제조 및 유지 보수의 시간과 비용을 감소시킨다.

Claims (21)

  1. 적어도 하나 이상의 DUT(device under test) 소켓이 배치되는 상부 보드(upper board);
    제 2 응용 회로가 배치되고, 일단부에서는 상기 상부 보드의 가장자리부와 직교하며, 타단부에 전도성 패드부를 구비하는 적어도 하나 이상의 스템 보드(stem board); 및
    상기 상부 보드의 상기 DUT 소켓 보드와 상기 스템 보드의 상기 제 2 응용회로를 전기적으로 연결하고, 휘어지는 복수의 도전체를 포함하는 입체형 소켓 보드.
  2. 제 1 항에 있어서,
    상기 상부 보드는 직사각 형상을 가지며,
    상기 스템 보드는 4 개의 분리된 스템 보드편으로 이루어진 것을 특징으로 하는 입체형 소켓 보드.
  3. 제 1 항에 있어서,
    상기 DUT 소켓은 TSOP(thin small outline package)형, BGA(ball gray array)형, DIP 패키지(dual inline package)형, QFP 패키지(quad flat package)형 또는 CSP 패키지(chip scale package)형을 포함하는 반도체 칩 패키지가 삽입되는 것을 특징으로 하는 입체형 소켓 보드.
  4. 제 1 항에 있어서,
    상기 DUT(device under test) 소켓들 사이의 간격은 칩 이송 머신(chip transfer machine)의 파지부 사이의 간격에 의하여 결정되는 것을 특징으로 하는 테스트 보드.
  5. 제 1 항에 있어서,
    상기 상부 보드 상에는 상기 DUT 소켓과 전기적으로 연결된 제 1 응용 회로가 배치되는 것을 특징으로 하는 입체형 소켓 보드.
  6. 제 5 항에 있어서,
    상기 제 1 응용 회로는 상기 DUT 소켓과 근거리에 배치되어야 하는 소자를 포함하는 것을 특징으로 하는 입체형 소켓 보드.
  7. 제 1 항에 있어서,
    상기 제 2 응용 회로는 상기 DUT 소켓에 삽입되는 집적회로 칩에 대하여 직류 테스트, 교류 마진 테스트, 타이밍 생성 테스트 또는 기능 테스트를 수행하는 것을 특징으로 하는 입체형 소켓 보드.
  8. 제 1 항에 있어서,
    상기 도전체는 연성 인쇄회로보드(flexible printed circuit board)인 것을 특징으로 하는 입체형 소켓 보드.
  9. 제 1 항에 있어서,
    내부에 상기 상부 보드와 상기 스템 보드를 동시에 지지하는 프레임 블록(frame block)을 더 포함하는 것을 특징으로 하는 입체형 소켓 보드.
  10. 제 9 항에 있어서,
    상기 프레임 블록은 직육면체의 형상을 갖는 것을 특징으로 하는 입체형 소켓 보드.
  11. 제 9 항에 있어서,
    상기 상부 보드, 상기 스템 보드 및 상기 프레임 블록에는 상기 상부 보드 및 상기 스템 보드를 고정하는 체결부가 형성된 것을 특징으로 하는 입체형 소켓 보드.
  12. 제 9 항에 있어서,
    상기 프레임 블록은 전기적 또는 자기적 간섭을 차폐하는 재료로 이루어진 것을 특징으로 하는 입체형 소켓 보드.
  13. 제 9 항에 있어서,
    상기 프레임 블록은 전기적 또는 자기적 간섭을 차폐하는 영역을 포함하는 것을 특징으로 하는 입체형 소켓 보드.
  14. 청구항 제 1 항 기재의 입체형 소켓 보드;
    상기 입체형 소켓 보드가 삽입되는 보드 슬롯을 구비하는 인터페이스 보드;
    상기 인터페이스 보드와 연결되며, 집적회로 칩 테스터와 연결된 기저 보드; 및
    상기 인터페이스 보드와 상기 기저 보드를 이격시키는 스페이서를 포함하는 병렬 테스트 보드 시스템.
  15. 제 14 항에 있어서,
    상기 인터페이스 보드 또는 상기 기저 보드는 공통 응용 회로를 포함하는 것을 특징으로 하는 병렬 테스트 보드 시스템.
  16. 제 14 항에 있어서,
    상기 공통 응용 회로는 가변 전원 공급부, 상기 제 1 및 제 2 응용 회로의 제어부, 아나로그 및/또는 디지털 채널 제어부 및 신호 출력부를 포함하는 것을 특징으로 하는 병렬 테스트 보드 시스템.
  17. 제 14 항에 있어서,
    상기 인터페이스 보드와 상기 기저 보드는 복수의 신호 케이블에 의해서 연결되는 것을 특징으로 하는 병렬 테스트 보드 시스템.
  18. 제 17 항에 있어서,
    상기 신호 케이블은 고주파 커넥터 또는 동축 케이블인 것을 특징으로 하는 병렬 테스트 보드 시스템.
  19. 제 14 항에 있어서,
    상기 스페이서는 수직으로 유격을 갖는 충격 완화 수단을 포함하는 것을 특징으로 하는 병렬 테스트 보드 시스템.
  20. 제 14 항에 있어서,
    상기 입체형 소켓 보드가 삽입되는 영역을 노출시키는 개구부가 형성된 하우징을 더 포함하는 것을 특징으로 하는 병렬 테스트 보드 시스템.
  21. 제 14 항에 있어서,
    상기 입체형 소켓 보드에는 2 개의 DUT 소켓이 배치되며,
    상기 입체형 소켓 보드는 8 개 이상인 것을 특징으로 하는 병렬 테스트 보드 시스템.
KR1020060010916A 2006-02-04 2006-02-04 입체형 소켓 보드 및 이를 포함하는 병렬 테스트 보드시스템 KR100761836B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060010916A KR100761836B1 (ko) 2006-02-04 2006-02-04 입체형 소켓 보드 및 이를 포함하는 병렬 테스트 보드시스템
US11/700,906 US20070184680A1 (en) 2006-02-04 2007-02-01 Socket board and test board system having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060010916A KR100761836B1 (ko) 2006-02-04 2006-02-04 입체형 소켓 보드 및 이를 포함하는 병렬 테스트 보드시스템

Publications (2)

Publication Number Publication Date
KR20070079876A true KR20070079876A (ko) 2007-08-08
KR100761836B1 KR100761836B1 (ko) 2007-09-28

Family

ID=38334619

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060010916A KR100761836B1 (ko) 2006-02-04 2006-02-04 입체형 소켓 보드 및 이를 포함하는 병렬 테스트 보드시스템

Country Status (2)

Country Link
US (1) US20070184680A1 (ko)
KR (1) KR100761836B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101425606B1 (ko) * 2013-07-01 2014-09-16 주식회사 나노리퀴드디바이시스코리아 반도체 패키지 테스트 소켓용 필름형 컨택복합체의 제조방법
KR102115378B1 (ko) * 2019-05-31 2020-05-27 (주)대성이앤티 카드형 엣지 커넥터 및 번인 보드 테스트 장치

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100850280B1 (ko) * 2007-01-04 2008-08-04 삼성전자주식회사 초정밀 검사가 가능한 적층형 테스트 보드
TW201039500A (en) * 2009-04-17 2010-11-01 Asustek Comp Inc Interface card slot and the circuit board module having the same
TWI391058B (zh) * 2009-08-18 2013-03-21 Pegatron Corp 主機板及應用其的可攜式電子裝置
CN104316731B (zh) * 2014-10-29 2017-09-29 上海华岭集成电路技术股份有限公司 芯片测试板及芯片测试系统
JP2016170007A (ja) * 2015-03-12 2016-09-23 株式会社東芝 共通テストボード、ｉｐ評価ボード、及び半導体デバイスのテスト方法
KR102511698B1 (ko) 2017-11-27 2023-03-20 삼성전자주식회사 반도체 패키지의 신호 속도 테스트 장치
CN110278658B (zh) * 2018-03-16 2023-05-02 西门子公司 柔性电路板及其断路器
US11782809B2 (en) * 2020-06-30 2023-10-10 Tektronix, Inc. Test and measurement system for analyzing devices under test
CN116821045B (zh) * 2023-08-28 2023-11-14 悦芯科技股份有限公司 一种用于512dut存储器器件测试的板卡结构

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5008496A (en) * 1988-09-15 1991-04-16 Siemens Aktiengesellschaft Three-dimensional printed circuit board
US5205741A (en) * 1991-08-14 1993-04-27 Hewlett-Packard Company Connector assembly for testing integrated circuit packages
US6208521B1 (en) * 1997-05-19 2001-03-27 Nitto Denko Corporation Film carrier and laminate type mounting structure using same
KR100270869B1 (ko) * 1997-10-10 2001-01-15 윤종용 3차원복합입체회로기판
DE10134986B4 (de) * 2001-07-18 2004-04-29 Infineon Technologies Ag Verbindung gehäusegefaßter integrierter Speicherbausteine mit einer Leiterplatte
US6762599B1 (en) * 2002-09-03 2004-07-13 Credence Systems Corporation Semiconductor integrated circuit tester
US7034520B1 (en) * 2005-09-09 2006-04-25 Credence Systems Corporation Integrated circuit tester

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101425606B1 (ko) * 2013-07-01 2014-09-16 주식회사 나노리퀴드디바이시스코리아 반도체 패키지 테스트 소켓용 필름형 컨택복합체의 제조방법
KR102115378B1 (ko) * 2019-05-31 2020-05-27 (주)대성이앤티 카드형 엣지 커넥터 및 번인 보드 테스트 장치

Also Published As

Publication number Publication date
KR100761836B1 (ko) 2007-09-28
US20070184680A1 (en) 2007-08-09

Similar Documents

Publication Publication Date Title
KR100761836B1 (ko) 입체형 소켓 보드 및 이를 포함하는 병렬 테스트 보드시스템
US10656200B2 (en) High volume system level testing of devices with pop structures
KR100393316B1 (ko) 반도체디바이스시험장치
US7663389B2 (en) Automated test equipment with DIB mounted three dimensional tester electronics bricks
US5945837A (en) Interface structure for an integrated circuit device tester
WO2008008570A2 (en) Sawing tile corners on probe card substrates
US6891384B2 (en) Multi-socket board for open/short tester
KR100847508B1 (ko) 니들 및 이를 구비한 프로브 카드
KR100723518B1 (ko) 패드 체인을 구비하는 인터포우저 패턴
JPH0246755A (ja) 電子パッケージ
US20110156740A1 (en) Probe card
KR100814381B1 (ko) 반도체 패키지 소자 테스트 장치
US7352197B1 (en) Octal/quad site docking compatibility for package test handler
US20060170437A1 (en) Probe card for testing a plurality of semiconductor chips and method thereof
KR100787087B1 (ko) 최종시험공정에서의 반도체 특성 시험용 소켓 핀
JP2001349925A (ja) 半導体集積回路の検査装置および検査方法
EP0295948A2 (en) Improved VLSI package having multiple power planes
US6507205B1 (en) Load board with matrix card for interfacing to test device
US10816594B2 (en) Apparatus for testing a signal speed of a semiconductor package and method of manufacturing a semiconductor package
CN219715670U (zh) 测试小板及性能测试组件
US8314630B2 (en) Test section unit, test head and electronic device testing apparatus
KR100267214B1 (ko) 핸들러의 컨넥터와 테스터의 전원 연결방법
KR100307201B1 (ko) 반도체 소자 테스트 시스템
JPH07159486A (ja) 集積回路試験装置
KR20100001554A (ko) 프로브카드

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee