KR20070079013A - 테스트 결과 관계 추론 방법 및 다수의 머신 판독가능 매체 - Google Patents
테스트 결과 관계 추론 방법 및 다수의 머신 판독가능 매체 Download PDFInfo
- Publication number
- KR20070079013A KR20070079013A KR1020070009352A KR20070009352A KR20070079013A KR 20070079013 A KR20070079013 A KR 20070079013A KR 1020070009352 A KR1020070009352 A KR 1020070009352A KR 20070009352 A KR20070009352 A KR 20070009352A KR 20070079013 A KR20070079013 A KR 20070079013A
- Authority
- KR
- South Korea
- Prior art keywords
- data structure
- dut
- test
- data
- identifiers
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31703—Comparison aspects, e.g. signature analysis, comparators
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318314—Tools, e.g. program interfaces, test suite, test bench, simulation hardware, test compiler, test program languages
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/76—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
일 실시예에서, 테스트 결과의 관계를 추론하기 위한 방법은, 1) 다수의 피검사 장치(DUT)에 대한 테스트를 수행하는 테스터로부터 순차적 테스트 데이터를 수신하고, 2) DUT 식별자를 수신하면, DUT 식별자 중 상기 수신된 DUT 식별자에 의해 식별된 DUT에 대한 데이터 구조가 존재하는지를 판별하며, 3) 그 데이터 구조가 존재하지 않는 것으로 판별하면, 데이터 구조를 생성하여, i) DUT 식별자 중 상기 수신된 DUT 식별자와 연관된 임의의 테스트 결과와 ii) 데이터 구조를 연관시키고, 4) 그 데이터 구조가 존재하는 것으로 판별하면, 그 데이터 구조의 모태로서 모태 데이터 구조를 생성하여, i) DUT 식별자 중 상기 수신된 DUT 식별자와 연관된 임의의 테스트 결과와 ii) 그 모태 데이터 구조를 연관시키되, 모태 데이터 구조는 그것과 연관된 테스트 결과가 재검사 결과임을 추론에 의해 나타낸다. 다른 실시예도 개시된다.
Description
도 1은 테스트 결과들 간의 관계를 추론하는 예시적인 방법을 나타낸 도면,
도 2는 도 1의 방법을 구현하기 위한 예시적인 시스템을 나타낸 도면이다.
도면의 주요 부분에 대한 부호의 설명
200 : 시스템 202 : 순차적 테스트 데이터
204A, 204B, 208A, 208B, 212A, 212B : DUT 식별자
206A, 206B, 210A, 210B, 214A, 214B : 테스트 결과
216 : 데이터 파퓰레이터 218 : 데이터 저장부
220, 224 : 데이터 구조 222, 226, 230 : 모체 포인터
228 : 모태 데이터 구조
애질런트 테크놀러지스사가 제공하는 93000 SOC(System On a Chip) 계열 테 스터와 같은 테스터는 복잡한 회로기기의 신속한 테스팅을 제공한다. 이러한 테스터는 대량의 순차적 테스트 데이터를 제공할 수 있으며, 이에 따라 순차적 테스트 데이터에 포함된 테스트 결과는 특정 테스트 결과 또는 테스트 결과 세트를 생성하게 하는 테스팅 종류와 관련된 비교적 적은 수의 지표와 관련된다. 따라서 테스트 결과들 간의 관계를 추론하기 위한 단순한 방식이 유용하다.
일 실시예에서, 테스트 결과의 관계를 추론하기 위한 방법은, 1) 다수의 피검사 장치(DUT)에 대한 테스트를 수행하는 테스터로부터 순차적 테스트 데이터 - 순차적 테스트 데이터는 (1) 다수의 식별자와, (2) 임의의 테스트 결과를 포함하되, DUT 식별자 중 하나는 식별된 DUT와 연관된 임의의 테스트 결과 - 를 수신하고, 2) DUT 식별자를 수신하면, DUT 식별자 중 상기 수신된 DUT 식별자에 의해 식별된 DUT에 대한 데이터 구조가 존재하는지를 판별하며, 3) 그 데이터 구조가 존재하지 않는 것으로 판별하면, 데이터 구조를 생성하여, i) DUT 식별자 중 상기 수신된 DUT 식별자와 연관된 임의의 테스트 결과와 ii) 데이터 구조를 연관시키고, 4) 그 데이터 구조가 존재하는 것으로 판별하면, 그 데이터 구조의 모태(child)로서 모태 데이터 구조(child data structure)를 생성하여, i) DUT 식별자 중 상기 수신된 DUT 식별자와 연관된 임의의 테스트 결과와 ii) 그 모태 데이터 구조를 연관시킨다. 모태 데이터 구조는 그것과 연관된 테스트 결과가 재검사 결과임을 추론에 의해 나타낸다.
다른 실시예에서, 다수의 머신 판독가능 매체는, 머신에 의해 실행될 때, 머신이 전술한 단락에서 설명한 방법의 작용을 수행하게 하는 일련의 명령을 저장하고 있다.
다른 실시예도 개시된다.
본 발명의 예시적인 실시예는 도면에 예시되어 있다.
종래기술에서 지적한 바와 같이, 애질런트 테크놀러지스사가 제공하는 93000 SOC(System On a Chip) 계열 테스터와 같은 테스터는 대량의 순차적 테스트 데이터를 제공할 수 있으며, 이에 따라 순차적 테스트 데이터에 포함된 테스트 결과는 특정 테스트 결과 또는 테스트 결과 세트를 생성하게 하는 테스팅 종류와 관련된 비교적 적은 수의 지표와 관련된다. 따라서 테스트 결과들 간의 관계를 추론하기 위한 단순한 방식이 유용하다. 이를 위해, 도 1은 테스트 결과들 간의 관계를 추론하기 위한 예시적인 방법(100)을 나타내고 있다.
그 방법(100)은 다수의 피검사 장치(Devices Under Test: DUTs)에 대한 테스트를 수행하는 테스터로부터 순차적 테스트 데이터를 수신하는 것으로 시작한다. 도 1의 블록(102)을 참조하라. 몇몇 경우에 순차적 테스트 데이터는 테스터로부터 직접 수신될 수 있고, 다른 경우에는 순차적 테스트 데이터는 디스크 상의 파일 또는 인-메모리 데이터 구조(in-memory data structure)와 같은 중간 데이터 저장부에 의해 수신될 수 있다. 순차적 테스트 데이터는 1) 다수의 DUT 식별자와, 2) 식별된 DUT와 관련된 임의의 테스트 결과를 포함하는데, 이러한 임의의 테스트 결과는 DUT 식별자 중 일부의 뒤를 잇는다. 예를 들어, DUT 식별자는 DUTs의 데카르트 좌표(예를 들면, (x, y) 좌표)와 같은 웨이퍼 상의 DUTs의 위치를 포함할 수 있다. 이와 달리, DUT 식별자는 알파 또는 숫자문자식 DUT 식별자를 포함할 수도 있다. 또한, DUT 식별자는 데카르트 좌표, 웨이퍼 식별자 및 로트 식별자(lot identifier)와 같은 식별자들의 조합을 포함할 수도 있다.
DUT 식별자 중 하나를 수신하면, 방법(100)은 DUT 식별자에 의해 식별되는 DUT에 대한 데이터 구조가 존재하는지를 판별한다(블록(104)). 그러한 데이터 구조가 존재하지 않는 것으로 판별되면, 데이터 구조가 생성되고, DUT 식별자와 관련된 임의의 테스트 결과는 새로이 생성된 데이터 구조와 연관된다(블록(106)). 그러나, 데이터 구조가 이미 존재하는 것으로 판별되면, 모태 데이터 구조(child data structure)가 (데이터 구조의 모태로서) 생성되고, DUT 식별자와 연관된 임의의 테스트 결과는 모태 데이터 구조와 연관된다. 모태 데이터 구조의 예상치 못한 의존성(즉, 동일한 DUT와 연관된 모체 데이터 구조(parent data structure)에 대한 의존성)은 모태 데이터 구조와 연관된 테스트 결과가 재검사 결과임을 추론에 의해서 나타낸다.
재검사 결과를 식별하고 그러한 재검사 결과를 초기 테스트 결과와 구별하기 위한 능력은, 그러한 결과들을 구별할 수 없을 때 데이터 평균 및 기타의 데이터 해석을 왜곡할 수 있다는 점에서, 유용할 수 있다.
또한, 선택적으로, 모태 데이터 구조를 생성하면, 방법(100)은 모태 데이터 구조의 "모체 포인터(parent pointer)"를 설정하여 모태의 모체 데이터 구조(child's parent data structure)를 지적하는 단계를 포함할 수 있다(블록(110)). 마찬가지로, 또한 DUT에 대한 초기 데이터 구조를 생성하면, 방법(100)은 데이터 구조의 "모체 포인터"를 설정하여 DUT의 초기 데이터 구조의 모체를 지적하는 단계를 포함할 수도 있다(블록(112)). 또는, 모체 데이터 구조와 연관된 포인터는 그들의 모태를 지적하도록 설정될 수도 있다.
일 실시예에서, 방법(100)은, 1) DUT 식별자가 임의의 테스트 결과와 연관되는지의 여부를 판별하는 단계와, 2) 그 DUT 식별자가 임의의 테스트 결과와 연관되지 않는 경우에, 식별된 DUT에 대한 초기 또는 모태 데이터 구조의 생성을 무시하는 단계를 더 포함한다.
도 1에 도시한 방법 단계의 순서는 중요한 것이 아니며, 그러한 단계의 병행 프로세싱을 포함하는 다른 순서도 가능하다는 점에 유의한다.
도 1에 도시한 방법(100)은 머신에 의해 실행될 때 머신이 방법(100)의 작용을 수행하게 하는 머신 판독가능 매체 상에 저장된 일련의 명령에 의해 구현될 수도 있다. 머신 판독가능 매체는 단일 위치나 네트워크 전반에 분포된 위치에, 예를 들어 꽤 많은 수의 고정 매체(fixed media) 또는 제거가능 매체(removable media)(예를 들면, 하나 이상의 고정 디스크, 랜덤 액세스 메모리(RAMs), 판독 전용 메모리(ROMs) 또는 컴팩트 디스크)나 이러한 매체들의 혼합물을 포함할 수도 있다. 일련의 명령은 일반적으로 소프트웨어를 포함하지만, 펌웨어도 포함할 수 있다.
도 2는 방법(100)(도 1)을 구현하기 위한 예시적인 시스템(200)의 블록도를 나타낸다. 시스템(200)은 데이터 파퓰레이터(216) 및 데이터 저장부(218)를 포함한다. 데이터 파퓰레이터(216)는, DUT 식별자(204A, 208A, 212A) 및 그들의 연관된 테스트 결과(206A, 210A, 214A)를 포함하는 순차적 테스트 데이터(202)를 수신한다. 일 실시예에서는 순차적 테스트 데이터(202)가 테스터로부터 직접 수신될 수 있고, 다른 경우에는 순차적 테스트 데이터(202)가 디스크 상의 파일 또는 인-메모리 데이터 구조와 같은 중간 데이터 저장부에 의해 수신될 수도 있다.
DUT 식별자(204A)를 수신하면, 데이터 파퓰레이터(216)는 데이터 저장부(218)를 액세스하여 DUT "A"에 대한 데이터 구조가 존재하는지의 여부를 판별할 수 있다. 그러한 데이터 구조가 존재하지 않음을 발견하면, 데이터 파퓰레이터(216)는 데이터 구조(220)를 생성하고, DUT 식별자(204B) 및 테스트 결과(206B)를 데이터 구조(220)와 연관시키며, 데이터 구조(220)의 모체 포인터(222)를 모체 데이터 구조(232)(예를 들어, "웨이퍼" 데이터 구조)로 설정할 수 있다.
DUT 식별자(208A)를 수신하면, 데이터 파퓰레이터(216)는 데이터 저장부(218)를 액세스하여 DUT "B"에 대한 데이터 구조가 존재하는지의 여부를 판별할 수 있다. 그러한 데이터 구조가 존재하지 않음을 발견하면, 데이터 파퓰레이터(216)는 데이터 구조(224)를 생성하고, DUT 식별자(208B) 및 테스트 결과(210B)를 데이터 구조(224)와 연관시키며, 데이터 구조(224)의 모체 포인터(226)를 모체 데이터 구조(232)로 설정할 수 있다.
DUT 식별자(212A)를 수신하면, 데이터 파퓰레이터(216)는 데이터 저장 부(218)를 액세스하여 DUT "B"에 대한 데이터 구조가 존재하는지의 여부를 판별할 수 있다. 그러한 데이터 구조가 이미 존재함을 발견하면, 데이터 파퓰레이터(216)는 모태 데이터 구조(228)를 생성하고, DUT 식별자(212B) 및 테스트 결과(214B)를 데이터 구조(228)와 연관시키며, 데이터 구조(228)의 모체 포인터(230)를 DUT "B"에 대해 생성되었던 초기 데이터 구조(224)로 설정할 수 있다.
일 실시예에서, 각각의 데이터 구조(220, 224, 228)는 메모리 내에 생성된 데이터 객체이다. 그러나, 데이터 구조(220, 224, 228, 232)는 또한 데이터베이스 레코드, 파일 또는 고객 구조(예를 들어, "스트럭츠(structs))"도 포함할 수 있다.
본 발명은 테스트 결과들 간의 관계를 추론하는 데 유용한 단순한 방식을 제공할 수 있다.
Claims (20)
- 테스트 결과들 간의 관계를 추론하는 방법으로서,다수의 피검사 장치(Devices Under Test: DUTs)에 대한 테스트를 수행하는 테스터로부터 순차적 테스트 데이터 - 상기 순차적 테스트 데이터는 1) 다수의 DUT 식별자와, 2) 식별된 DUT와 관련된 임의의 테스트 결과를 포함하되, 상기 임의의 테스트 결과는 상기 DUT 식별자 중 일부의 뒤에 이어짐 - 를 수신하는 단계와,상기 DUT 식별자 중 하나를 수신하면, 상기 DUT 식별자 중 상기 수신된 식별자에 의해 식별된 DUT에 대한 데이터 구조가 존재하는지를 판별하는 단계와,상기 데이터 구조가 존재하지 않는 것으로 판별하면, 상기 데이터 구조를 생성하고, i) 상기 DUT 식별자 중 상기 수신된 식별자와 연관된 임의의 테스트 결과를 ii) 상기 데이터 구조와 연관시키는 단계와,상기 데이터 구조가 존재하는 것으로 판별하면, 상기 데이터 구조의 모태(child)로서 모태 데이터 구조(child data structure)를 생성하고, i) 상기 DUT 식별자 중 상기 수신된 식별자와 연관된 상기 임의의 테스트 결과를 ii) 상기 모태 데이터 구조와 연관시키되, 상기 모태 데이터 구조는 그와 연관된 테스트 결과가 재검사 결과임을 추론에 의해 나타내는 단계를 포함하는테스트 결과 관계 추론 방법.
- 제 1 항에 있어서,상기 모태 데이터 구조의 모체 포인터(parent pointer)를 상기 데이터 구조로 설정하는 단계를 더 포함하는테스트 결과 관계 추론 방법.
- 제 1 항에 있어서,상기 데이터 구조의 모체 포인터를 모체 객체(parent object)로 설정하는 단계를 더 포함하는테스트 결과 관계 추론 방법.
- 제 1 항에 있어서,상기 DUT 식별자 중 상기 수신된 식별자를 수신하면,상기 DUT 식별자 중 상기 수신된 식별자가 임의의 테스트 결과와 연관되는지를 판별하는 단계와,상기 DUT 식별자 중 상기 수신된 식별자가 임의의 테스트 결과와 연관되지 않는다면, 상기 데이터 구조 또는 상기 모태 데이터 구조를 생성하지 않는 단계를 더 포함하는테스트 결과 관계 추론 방법.
- 제 1 항에 있어서,상기 데이터 구조 및 모태 데이터 구조는 생성 시에 데이터 객체로서 생성되는테스트 결과 관계 추론 방법.
- 제 1 항에 있어서,상기 DUT 식별자는 웨이퍼 상의 DUT들의 위치를 포함하는테스트 결과 관계 추론 방법.
- 제 6 항에 있어서,상기 DUT 식별자는 웨이퍼 식별자(wafer identifiers)를 더 포함하는테스트 결과 관계 추론 방법.
- 제 1 항에 있어서,상기 테스터로부터 상기 순차적 테스트 데이터를 수신하는 단계는 중간 데이터 저장부에 의해 상기 순차적 테스트 데이터를 수신하는 단계를 포함하는테스트 결과 관계 추론 방법.
- 제 8 항에 있어서,상기 데이터 저장부는 파일인테스트 결과 관계 추론 방법.
- 제 1 항에 있어서,다수의 재검사 결과 세트는 각각 상기 데이터 구조의 다수의 모태 데이터 구조와 연관되는테스트 결과 관계 추론 방법.
- 머신에 의해 실행될 때,상기 머신이다수의 피검사 장치(Devices Under Test: DUTs)에 대한 테스트를 수행하는 테스터로부터 순차적 테스트 데이터 - 상기 순차적 테스트 데이터는 1) 다수의 DUT 식별자와, 2) 식별된 DUT와 관련된 임의의 테스트 결과를 포함하되, 상기 임의의 테스트 결과는 상기 DUT 식별자 중 일부의 뒤에 이어짐 - 를 수신하는 동작과,상기 DUT 식별자 중 하나를 수신하면, 상기 DUT 식별자 중 상기 수신된 식별자에 의해 식별된 DUT에 대한 데이터 구조가 존재하는지를 판별하는 동작과,상기 데이터 구조가 존재하지 않는 것으로 판별하면, 상기 데이터 구조를 생성하고, i) 상기 DUT 식별자 중 상기 수신된 식별자와 연관된 임의의 테스트 결과를 ii) 상기 데이터 구조와 연관시키는 동작과,상기 데이터 구조가 존재하는 것으로 판별하면, 상기 데이터 구조의 모태(child)로서 모태 데이터 구조(child data structure)를 생성하고, i) 상기 DUT 식별자 중 상기 수신된 식별자와 연관된 상기 임의의 테스트 결과를 ii) 상기 모태 데이터 구조와 연관시키되, 상기 모태 데이터 구조는 그와 연관된 테스트 결과가 재검사 결과임을 추론에 의해 나타내는 동작을 수행하게 하는일련의 명령을 저장하는다수의 머신 판독가능 매체.
- 제 11 항에 있어서,상기 일련의 명령은, 상기 머신에 의해 실행될 때, 상기 머신이 상기 모태 데이터 구조의 모체 포인터(parent pointer)를 상기 데이터 구조로 설정하게 하는다수의 머신 판독가능 매체.
- 제 11 항에 있어서,상기 일련의 명령은, 상기 머신에 의해 실행될 때, 상기 머신이 상기 데이터 구조의 모체 포인터를 모체 객체(parent object)로 설정하게 하는다수의 머신 판독가능 매체.
- 제 11 항에 있어서,상기 일련의 명령은, 상기 머신에 의해 실행될 때, 상기 DUT 식별자 중 상기 수신된 식별자를 수신하면, 상기 머신이,상기 DUT 식별자 중 상기 수신된 식별자가 임의의 테스트 결과와 연관되는지를 판별하게 하고,상기 DUT 식별자 중 상기 수신된 식별자가 임의의 테스트 결과와 연관되지 않는다면, 상기 데이터 구조 또는 상기 모태 데이터 구조를 생성하지 않게 하는다수의 머신 판독가능 매체.
- 제 11 항에 있어서,상기 데이터 구조 및 모태 데이터 구조는 생성 시에 데이터 객체로서 생성되는다수의 머신 판독가능 매체.
- 제 11 항에 있어서,상기 DUT 식별자는 웨이퍼 상의 DUT들의 위치를 포함하는다수의 머신 판독가능 매체.
- 제 16 항에 있어서,상기 DUT 식별자는 웨이퍼 식별자(wafer identifiers)를 더 포함하는다수의 머신 판독가능 매체.
- 제 11 항에 있어서,상기 테스터로부터 상기 순차적 테스트 데이터를 수신하는 작용은 중간 데이터 저장부에 의해 상기 순차적 테스트 데이터를 수신하는 동작을 포함하는다수의 머신 판독가능 매체.
- 제 18 항에 있어서,상기 데이터 저장부는 파일인다수의 머신 판독가능 매체.
- 제 1 항에 있어서,상기 일련의 명령은, 상기 머신에 의해 실행될 때, 상기 머신이 각각 다수의 재검사 결과 세트를 상기 데이터 구조의 다수의 모태 데이터 구조와 연관시키는다수의 머신 판독가능 매체.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/345,047 US7404121B2 (en) | 2006-01-31 | 2006-01-31 | Method and machine-readable media for inferring relationships between test results |
US11/345,047 | 2006-01-31 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20070079013A true KR20070079013A (ko) | 2007-08-03 |
Family
ID=38472744
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070009352A KR20070079013A (ko) | 2006-01-31 | 2007-01-30 | 테스트 결과 관계 추론 방법 및 다수의 머신 판독가능 매체 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7404121B2 (ko) |
JP (1) | JP2007206067A (ko) |
KR (1) | KR20070079013A (ko) |
CN (1) | CN101025746B (ko) |
TW (1) | TW200739105A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013180861A1 (en) * | 2012-06-01 | 2013-12-05 | Litepoint Corporation | Method for transferring and confirming transfer of predefined data to a device under test (dut) during a test sequence |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109977105A (zh) * | 2019-04-04 | 2019-07-05 | 深圳市恒安特斯网络科技有限公司 | 一种儿童英语水平评估系统及方法 |
US20220270699A1 (en) * | 2021-02-23 | 2022-08-25 | Changxin Memory Technologies, Inc. | Method and apparatus for batch testing device, related computer device and medium |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3549608B2 (ja) * | 1995-04-04 | 2004-08-04 | 富士通株式会社 | 識別子による階層構造データの構造判定方法および装置 |
US6925589B1 (en) * | 1998-10-29 | 2005-08-02 | International Business Machines Corporation | Method for translating physical cell-coordinates of a memory product to n-dimensional addresses |
US6377065B1 (en) * | 2000-04-13 | 2002-04-23 | Advantest Corp. | Glitch detection for semiconductor test system |
CN100422754C (zh) * | 2000-04-24 | 2008-10-01 | 陆放 | 集成电路实时检测的系统结构及其测试方法 |
US6988232B2 (en) * | 2001-07-05 | 2006-01-17 | Intellitech Corporation | Method and apparatus for optimized parallel testing and access of electronic circuits |
JP2003196142A (ja) * | 2001-12-25 | 2003-07-11 | Sony Corp | ライトワンス型メモリ装置及びファイル管理方法 |
KR100493058B1 (ko) * | 2003-04-15 | 2005-06-02 | 삼성전자주식회사 | 소켓 이상 유무를 실시간으로 판단하는 반도체 소자의전기적 검사방법 |
US6961674B2 (en) * | 2003-08-11 | 2005-11-01 | Hewlett-Packard Development Company, L.P. | System and method for analysis of cache array test data |
-
2006
- 2006-01-31 US US11/345,047 patent/US7404121B2/en active Active
-
2007
- 2007-01-30 JP JP2007019434A patent/JP2007206067A/ja active Pending
- 2007-01-30 KR KR1020070009352A patent/KR20070079013A/ko not_active Application Discontinuation
- 2007-01-30 TW TW096103304A patent/TW200739105A/zh unknown
- 2007-01-31 CN CN2007100031086A patent/CN101025746B/zh not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013180861A1 (en) * | 2012-06-01 | 2013-12-05 | Litepoint Corporation | Method for transferring and confirming transfer of predefined data to a device under test (dut) during a test sequence |
CN104471544A (zh) * | 2012-06-01 | 2015-03-25 | 莱特普茵特公司 | 在测试序列期间传输预定义数据和确认预定义数据传输至待测设备(dut)的方法 |
US10296433B2 (en) | 2012-06-01 | 2019-05-21 | Litepoint Corporation | Method for transferring and confirming transfer of predefined data to a device under test (DUT) during a test sequence |
Also Published As
Publication number | Publication date |
---|---|
TW200739105A (en) | 2007-10-16 |
US7404121B2 (en) | 2008-07-22 |
CN101025746A (zh) | 2007-08-29 |
JP2007206067A (ja) | 2007-08-16 |
US20070208972A1 (en) | 2007-09-06 |
CN101025746B (zh) | 2010-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Pomeranz et al. | Forward-looking fault simulation for improved static compaction | |
CN106708909B (zh) | 数据质量的检测方法和装置 | |
US10678673B2 (en) | Software program fault localization | |
US5548718A (en) | Method and system for determining software reliability | |
US7389215B2 (en) | Efficient presentation of functional coverage results | |
JP2001273160A (ja) | テストパターン選別装置、テストパターン選別方法およびテストパターン選別プログラムを格納したコンピュータ読取り可能な記録媒体 | |
US7698690B2 (en) | Identifying code that wastes time performing redundant computation | |
US20100274520A1 (en) | Creation of test plans | |
CN106326067A (zh) | 一种在压力测试下对cpu性能进行监控的方法及装置 | |
CN111381147B (zh) | 一种众核芯片的测试方法、装置及测试设备 | |
US6707313B1 (en) | Systems and methods for testing integrated circuits | |
KR20070079013A (ko) | 테스트 결과 관계 추론 방법 및 다수의 머신 판독가능 매체 | |
CN101034402B (zh) | 对器件测试中生成的自定义事件进行处理的方法和装置 | |
US20070180369A1 (en) | Method and apparatus for automatically formatting data based on a best match test result type | |
CN104063307A (zh) | 一种软件测试方法和系统 | |
Fowler | DECoN: a detection and visualization tool for exonic copy number variants | |
KR20070079057A (ko) | 테스트 결과 포맷 장치 | |
KR20220053870A (ko) | 스캔 셀 재배치 방법 및 스캔 셀 재배치 장치 | |
CN108763092B (zh) | 一种基于交叉验证的代码缺陷检测方法及装置 | |
US20070260938A1 (en) | Method, code, and apparatus for logging test results | |
Remersaro et al. | ATPG heuristics dependant observation point insertion for enhanced compaction and data volume reduction | |
CN107423177A (zh) | 一种sas链路的测试方法及装置 | |
CN109189673B (zh) | 一种软件的测试方案、测试用例的确定方法及装置 | |
JP2007249949A (ja) | フォーマットする試験結果の文脈を提供する変数値を格納する装置 | |
Chen et al. | A test pattern ordering algorithm for diagnosis with truncated fail data |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |