CN100516913C - 一种数字测试向量处理方法 - Google Patents
一种数字测试向量处理方法 Download PDFInfo
- Publication number
- CN100516913C CN100516913C CNB2005101168937A CN200510116893A CN100516913C CN 100516913 C CN100516913 C CN 100516913C CN B2005101168937 A CNB2005101168937 A CN B2005101168937A CN 200510116893 A CN200510116893 A CN 200510116893A CN 100516913 C CN100516913 C CN 100516913C
- Authority
- CN
- China
- Prior art keywords
- error vector
- address
- vector
- clock
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本发明公开了一种数字测试向量处理方法，包括，上位机运行主控程序，测试向量与期望向量比较产生错误向量，则错误向量计数器开始计数，计数结果通知上位机处理错误向量；采用错误向量地址生成器产生错误向量地址；采用错误向量地址选择器选择错误向量地址作为错误向量存贮器的地址输入，同时错误向量列地址生成器产生的错误向量列地址作为错误向量存贮器的数据输入；错误向量存贮器通知上位机读取存贮结果，处理错误向量。所述方法，只需要处理错误向量，从而节约了存贮空间，可以实现一个通道一个存贮器，真正做到了数字测试中1∶1的设计，使得数字测试处理简单，数字测试速度快，测试夹具简单，测试稳定性提高。
Description
技术领域
本发明涉及数字测试过程中向量处理的一种方法，该方法用硬件电路实现，集成在一个专用IC芯片内。
背景技术
进行数字测试时，由数字控制板向驱动接收板发送激励数据或测量数据，测试结果由驱动接收板发送回数字控制板，中间需进行频繁的数据交换。
目前，在线测试仪常采用分批读取测试结果的方法，即每个测试节点上存放一位响应结果，在一次测试完成后，读取测试结果，在测试的同时有一个全局标志，指示本次测试是否有错误发生，如果本次测试结果全部和期望值相同，则处理器不分析测试结果，如果有一个与期望值不同，则处理器逐个分析测试结果，并记录所在期望值的位置，通知上位机显示出错信息。
如对于有13个输出需要测试的某被测器件，测试仪系统在进行资源分配时把这13个输出节点分成3组，前两组均为6个，后1组为1个。
在进行具体测试时，对于每个向量集，测试仪把该向量集的所有的测试激励和期望值全部放到驱动接收板的每一个节点的存储器中，然后施加激励时钟和测量时钟，这一组的6个测试点的测试结果全部被读取到数字控制板的存储器中，然后下一个向量集，直到本被测器件的所有向量全部结束。
测试仪上还有一个信号标明在这组6个测试点的所有向量测试过程中是否有至少一个错误发生，如有，则处理器对读入的结果进行再处理，找到出错的节点和位置，如没有，处理器不用对结果进行再处理。在这组6个测试点全部结束后再进行下一组6个测试点的测试，如此循环直到三组测试全部完成。
目前存在两种数字测试向量处理技术。
一种是Teradyne公司Z1800系列测试仪提出的。其测量向量的处理在主控制板上进行，激励向量放在驱动接收器上。处理的时候，由于驱动接收器通道是固定的，测量向量需要分批处理。这样测试速度会变慢，且测试不稳定。
另一种是Eddie L Williamson JR.等人提出的，其公开号是US2003/0084388 A1，公开日期为2003年5月1日。其处理方法是把激励向量和测量向量都放在驱动接收器上，存贮所有的测量向量结果，这样占用比较大的测量向量存贮器空间，因此几个通道共用一个存贮器，导致测试夹具设计复杂，给用户带来不方便。
发明内容
本发明的目的是为了克服现有数字测试不是真正的1∶1设计的缺点，解决现有测试中测试速度慢，测试不稳定，测试夹具设计复杂等问题。
为了实现上述发明目的，本发明提出了一种新的向量测试处理方法：激励向量和测试向量都放在驱动接收器中，只存贮和处理错误向量，一个通道对应一个存贮器。其实现方案如下。
一种数字测试向量处理方法，包括：
步骤1、上位机运行主控程序，测试向量与期望向量比较产生错误向量，则错误向量个数计数器开始计数，计数结果通知上位机处理错误向量；
步骤2、采用错误向量地址生成器产生错误向量地址；
步骤3、采用错误向量地址选择器选择错误向量地址作为错误向量存贮器的地址输入，同时错误向量列地址生成器产生的错误向量列地址作为错误向量存贮器的数据输入；
步骤4、错误向量存贮器通知上位机读取存贮结果，处理错误向量。
如果测试向量与期望向量比较没有错误向量产生，则上位机继续运行新程序。
当错误向量信号与测量时钟一起作为时钟信号，且时钟有效时，错误向量地址生成器把错误向量地址加载进去，生成错误向量地址。
测量时钟作为错误向量列地址生成器时钟，时钟有效时，采用错误向量列地址生成器开始计数，生成错误向量列地址。
在读写使能控制信号下，在时钟有效时，采用错误向量存贮器把错误向量列地址存入到错误向量地址中。
开启错误向量输出三态门时，错误向量存贮器存贮的错误向量列地址输出到数据总线上，由上位机读出。
测量时钟和错误向量一起作为错误向量个数计数器时钟，在时钟有效时，计数器开始计数，结果输出到错误向量个数输出三态门电路。
开启错误向量个数输出三态门时，错误向量个数总数输出到数据总线上，由上位机读出。
本发明所提出的向量处理方法，只需要处理错误向量，从而节约了存贮空间，可以实现一个通道一个存贮器，真正做到了数字测试中1∶1的设计，使得数字测试处理简单，数字测试速度快，测试夹具简单，测试稳定性提高。
附图说明
图1是本发明具体实施实例流程图；
图2是本发明具体实施实例处理逻辑框图。
具体实施方式
在本发明具体实施实例中，其技术方案实现如下所述。
1)错误向量计数器计数错误向量个数。如果没有错误向量，则通知上位机不进行处理。如果有错误向量，则通知上位机处理错误向量。
2)错误向量地址生成器产生错误向量地址。
3)错误向量地址选择器选择普通地址或者错误向量地址为错误向量存贮器地址输入。
4)错误向量列地址产生错误向量存贮器数据输入。
5)错误向量存贮器结果送给上位机进行处理。
上位机运行主控程序，当测试向量与期望向量比较产生错误向量的时候，则错误向量计数器开始计数，计数结果通知上位机处理错误向量。
在有错误向量产生的时候，错误向量地址生成器产生错误向量地址，错误向量地址选择器选择错误向量地址作为错误向量存贮器的地址输入，同时错误向量列地址生成器产生的错误向量列地址作为错误向量存贮器的数据输入。错误向量存贮器通知上位机读取存贮结果。如果测试向量与期望向量比较没有错误向量产生，则上位机继续运行新程序。
图2为本发明具体实施实例逻辑框图，结合附图对技术方案在本实例中的实施作进一步的详细描述：
(1)错误向量地址生成器电路101功能描述：错误向量地址生成器实质是一个计数器。错误向量信号与测量时钟一起作为该计数器的时钟信号，在时钟有效时，错误向量地址生成器把错误向量地址加载进去，生成错误向量地址。
(2)错误向量地址选择器电路102功能描述：错误向量地址选择器是一个两路选择器，在控制信号控制下选择错误向量地址输出到错误向量存贮器中作为地址输入。
(3)错误向量列地址生成器电路103功能描述：错误向量列地址生成器实质是一计数器。测量时钟作为错误向量列地址生成器时钟，时钟有效时，错误向量列地址计数器开始计数，生成向量列地址。输出到错误向量存贮器中作为数据输入。
(4)错误向量存贮器电路104功能描述：在错误向量存贮器读写使能控制信号下，在时钟有效时，把错误向量列地址存入到错误向量地址中，结果输出到错误向量输出三态门电路。
(5)错误向量输出三态门电路105功能描述：开启该门时，错误向量存贮器存贮的错误向量列地址输出到数据总线上，由上位机读出。
(6)错误向量个数计数器电路106功能描述：测量时钟和错误向量一起作为错误向量个数计数器时钟，在时钟有效时，计数器开始计数。结果输出到错误向量个数输出三态门电路。
(7)错误向量个数输出三态门电路107功能描述：开启该门时，错误向量个数总数输出到数据总线上，由上位机读出。
Claims (8)
1、一种数字测试向量处理方法，其特征在于，包括：
步骤1、上位机运行主控程序，测试向量与期望向量比较产生错误向量，则错误向量个数计数器开始计数，计数结果通知上位机处理错误向量；
步骤2、采用错误向量地址生成器产生错误向量地址；
步骤3、采用错误向量地址选择器选择错误向量地址作为错误向量存贮器的地址输入，同时错误向量列地址生成器产生的错误向量列地址作为错误向量存贮器的数据输入；
步骤4、错误向量存贮器通知上位机读取存贮结果，处理错误向量。
2、如权利要求1所述的数字测试向量处理方法，其特征在于：
如果测试向量与期望向量比较没有错误向量产生，则上位机继续运行新程序。
3、如权利要求1所述的数字测试向量处理方法，其特征在于：
当错误向量信号与测量时钟一起作为时钟信号，且时钟有效时，错误向量地址生成器把错误向量地址加载进去，生成错误向量地址。
4、如权利要求1所述的数字测试向量处理方法，其特征在于：
测量时钟作为错误向量列地址生成器时钟，时钟有效时，采用错误向量列地址生成器开始计数，生成错误向量列地址。
5、如权利要求1所述的数字测试向量处理方法，其特征在于：
在读写使能控制信号下，在时钟有效时，采用错误向量存贮器把错误向量列地址存入到错误向量地址中。
6、如权利要求1所述的数字测试向量处理方法，其特征在于：
开启错误向量输出三态门时，错误向量存贮器存贮的错误向量列地址输出到数据总线上，由上位机读出。
7、如权利要求1所述的数字测试向量处理方法，其特征在于：
测量时钟和错误向量一起作为错误向量个数计数器时钟，在时钟有效时，计数器开始计数，结果输出到错误向量个数输出三态门电路。
8、如权利要求1所述的数字测试向量处理方法，其特征在于：开启错误向量个数输出三态门时，错误向量个数总数输出到数据总线上，由上位机读出。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005101168937A CN100516913C (zh) | 2005-10-31 | 2005-10-31 | 一种数字测试向量处理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005101168937A CN100516913C (zh) | 2005-10-31 | 2005-10-31 | 一种数字测试向量处理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1959426A CN1959426A (zh) | 2007-05-09 |
| CN100516913C true CN100516913C (zh) | 2009-07-22 |
Family
ID=38071217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005101168937A Active CN100516913C (zh) | 2005-10-31 | 2005-10-31 | 一种数字测试向量处理方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100516913C (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101135718B (zh) * | 2007-09-10 | 2010-06-02 | 中兴通讯股份有限公司 | 一种驱动器电路 |
| CN101458301B (zh) * | 2007-12-13 | 2011-11-02 | 上海华虹Nec电子有限公司 | 自动测试设备实现匹配测试的方法 |
| CN111208407B (zh) * | 2018-11-21 | 2022-05-31 | 上海春尚电子科技有限公司 | 一种数字集成电路芯片辅助测试系统 |
| CN109581199A (zh) * | 2019-01-22 | 2019-04-05 | 上海艾为电子技术股份有限公司 | 数字量产测试机、激励信号获取方法及待测数据比较方法 |
| CN111337820A (zh) * | 2020-04-24 | 2020-06-26 | 江西联智集成电路有限公司 | 数字芯片扫描链测试方法、装置、设备及介质 |
-
2005
- 2005-10-31 CN CNB2005101168937A patent/CN100516913C/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN1959426A (zh) | 2007-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4769817A (en) | Concurrent fault simulation for logic designs | |
| US7653855B2 (en) | Random number test circuit, random number generation circuit, semiconductor integrated circuit, IC card and information terminal device | |
| CN100516913C (zh) | 一种数字测试向量处理方法 | |
| JP2006518855A (ja) | コンパクタを使用する試験応答の圧縮 | |
| US20060130029A1 (en) | Programming language model generating apparatus for hardware verification, programming language model generating method for hardware verification, computer system, hardware simulation method, control program and computer-readable storage medium | |
| CN103620431A (zh) | 用于使用高速输入/输出接口进行测试的集成电路 | |
| EP0663092A1 (en) | Robust delay fault built-in self-testing method and apparatus | |
| CN103430155A (zh) | 具有与模式无关的测试访问机制的测试调度 | |
| TW201216048A (en) | Test system | |
| CN115587554B (zh) | 组合逻辑标准单元的atpg库模型生成系统 | |
| CN115952754B (zh) | 用于生成标准单元目标显示结构的数据处理系统 | |
| CN100545667C (zh) | 预处理过程和电路性能变量的测量的晶片上方法和装置 | |
| US6707313B1 (en) | Systems and methods for testing integrated circuits | |
| Mendes et al. | A framework for performance evaluation of complex event processing systems | |
| Krishna et al. | Low power memory built in self test address generator using clock controlled linear feedback shift registers | |
| Zhou et al. | Software-based self-test of processors under power constraints | |
| Imbeault et al. | Obtaining the Apex of the Unitarity Triangle from B→ π K Decays | |
| US7676776B2 (en) | Spare gate array cell distribution analysis | |
| Krstic et al. | Primitive delay faults: Identification, testing, and design for testability | |
| Chakravarty et al. | A study of I/sub DDQ/subset selection algorithms for bridging faults | |
| CN112613263B (zh) | 仿真验证方法、装置、电子设备和计算机可读存储介质 | |
| US6854102B1 (en) | System and method of acquiring delay, setup and hold values for integrated circuit cells | |
| KR101503555B1 (ko) | 팬-아웃/팬-인 매트릭스를 이용한 오류 캐치 ｒａｍ 지원 | |
| Zhang et al. | Three-stage optimization of pre-bond diagnosis of TSV defects | |
| CN109560771A (zh) | 检测样品的方法、计算机可读存储介质及计算机设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |