KR20070078955A - Method for forming mim capacitor - Google Patents
Method for forming mim capacitor Download PDFInfo
- Publication number
- KR20070078955A KR20070078955A KR1020060009453A KR20060009453A KR20070078955A KR 20070078955 A KR20070078955 A KR 20070078955A KR 1020060009453 A KR1020060009453 A KR 1020060009453A KR 20060009453 A KR20060009453 A KR 20060009453A KR 20070078955 A KR20070078955 A KR 20070078955A
- Authority
- KR
- South Korea
- Prior art keywords
- storage node
- mold insulating
- insulating layer
- mim capacitor
- etching
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
도 1a 내지 도 1c는 종래의 문제점을 나타낸 도면. 1A to 1C illustrate a conventional problem.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 실린더형 MIM 캐패시터 형성방법을 설명하기 위한 공정별 단면도2A through 2E are cross-sectional views of processes for explaining a method of forming a cylindrical MIM capacitor according to an embodiment of the present invention.
도 3a는 종래의 문제점을 나타낸 도면.3A illustrates a conventional problem.
도 3b는 본 발명의 효과를 나타낸 도면.Figure 3b is a view showing the effect of the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
10: 반도체기판 20: 층간절연막10: semiconductor substrate 20: interlayer insulating film
30: 스토리지 노드 콘택 40: 몰드절연막30: storage node contact 40: mold insulating film
50: 홀 60: 스토리지 노드용 금속막50: hole 60: metal film for the storage node
60a: 스토리지 노드 70: 감광막60a: storage node 70: photoresist
80: 유전체막 90: 플레이트 노드80: dielectric film 90: plate node
100: 실린더형 MIM 캐패시터 100: cylindrical MIM capacitor
본 발명은 반도체 소자의 캐패시터 형성방법에 관한 것으로, 보다 상세하게 는, 스토리지 노드(storage lode)간의 마이크로 브릿지(micro bridge) 발생을 최소화 할 수 있는 엠아이엠(MIM) 캐패시터 형성방법에 관한 것이다.The present invention relates to a method of forming a capacitor of a semiconductor device, and more particularly, to a method of forming an MIM capacitor capable of minimizing the occurrence of micro bridges between storage nodes.
반도체 메모리 소자의 수요가 급증함에 따라 디램과 같은 메모리 소자에서 소정의 데이터를 저장하는 기억 장소로서 기능하는 고용량의 캐패시터(capacitor)를 얻기 위한 다양한 기술들이 제안되고 있다. 여기서, 캐패시터는 스토리지 노드(storage node)와 플레이트 노드(plate node) 사이에 유전체막(dielectric)이 개재된 구조로서, 그 용량은 전극 표면적과 유전체막의 유전율에 비례하며, 전극들간의 간격, 즉, 유전체막의 두께에 반비례한다.As the demand for semiconductor memory devices soars, various techniques have been proposed for obtaining high capacity capacitors that function as storage locations for storing predetermined data in memory devices such as DRAMs. Here, the capacitor is a structure in which a dielectric film is interposed between the storage node and the plate node, the capacitance of which is proportional to the surface area of the electrode and the dielectric constant of the dielectric film, and the distance between the electrodes, that is, It is inversely proportional to the thickness of the dielectric film.
이러한, 캐패시터는 전형적으로 PIP(Poly-Insulator-Poly) 구조로 형성되어 왔는데, 소자의 고성능화를 위해 보다 우수한 캐패시터(capacitor)가 요구됨에 따라, 최근에는 MIM(Metal-Insulator-Metal) 구조가 부각되고 있다These capacitors have been typically formed of a poly-insulator-poly (PIP) structure, and as a superior capacitor is required for high performance of the device, a metal-insulator-metal (MIM) structure has recently emerged. have
한편, 고용량의 캐패시터를 얻기 위해서는 유전율이 큰 유전체막을 사용하거나, 전극 표면적을 확대시키거나, 또는, 전극들간의 거리를 줄이는 것이 요구된다. 그런데, 전극들간의 거리, 즉, 유전체막의 두께를 줄이는 것은 그 한계가 있는 바, 고용량의 캐패시터를 형성하기 위한 연구는 유전율이 큰 유전체막을 사용하거나, 또는, 전극 표면적을 넓히는 방식으로 진행되고 있다.On the other hand, in order to obtain a high capacity capacitor, it is required to use a dielectric film having a high dielectric constant, to enlarge the electrode surface area, or to reduce the distance between the electrodes. However, reducing the distance between the electrodes, that is, the thickness of the dielectric film has its limitation, and researches for forming a capacitor having a high capacity have been conducted by using a dielectric film having a high dielectric constant or increasing the electrode surface area.
일반적으로, 상기 전극 표면적을 넓힌 예로서는, 스토리지 노드를 오목형(concave)과 실린더형(cylinder)으로 형성한 경우를 들 수 있으며, 최근에는 오목형 보다는 실린더형을 더 선호하는 추세이다. In general, an example of increasing the electrode surface area may include a case in which the storage node is formed into a concave shape and a cylindrical shape, and in recent years, a cylindrical shape is more preferred than a concave shape.
이것은, 내부 면적만을 사용하는 오목형 보다는 내부 면적은 물론 외부 면적 까지도 전극 면적으로 사용하는 실린더형이 캐패시터 높이를 더 낮게 가져갈 수 있기 때문이다. 즉, 고용량을 얻기 위해서는 전극 높이를 높게 하는 것이 유리하지만, 이 경우 단차로 인해 후속 공정의 진행이 다소 어려워질 수 있는 바, 가급적 전극 높이를 낮게 가져가는 것이 후속 공정 진행 측면에서 바람직하기 때문이다.This is because a cylindrical shape using an electrode area as an internal area as well as an external area may have a lower capacitor height than a concave type using only an internal area. That is, it is advantageous to increase the electrode height in order to obtain a high capacity, but in this case, it may be somewhat difficult to proceed with the subsequent process due to the step.
여기서, 현재 수행되고 있는 MIM(Metal-Insulator-Metal) 캐패시터 형성방법을 간략하게 설명하도록 한다.Here, the method of forming a metal-insulator-metal (MIM) capacitor currently being performed will be described briefly.
먼저, 스토리지 노드 콘택(storage lode contact)를 포함한 소정의 하지층이 형성된 실리콘 기판을 마련한다. 그런다음, 상기 스토리지 노드를 포함한 하지층 상에 절연막을 두껍게 증착한 후, 상기 절연막의 일부분을 선택적으로 식각하여 상기 스토리지 노드 콘택을 노출시키면서 후속에서 형성될 스토리지 노드(storage node) 영역을 한정하는 홀을 형성한다. First, a silicon substrate having a predetermined base layer including a storage node contact is formed. Thereafter, a thick insulating film is deposited on the underlying layer including the storage node, and then a portion of the insulating film is selectively etched to expose the storage node contact while defining a storage node region to be subsequently formed. To form.
다음으로, 상기 홀의 표면 및 절연막 상에 스토리지 노드용 금속막을 증착한 후, 이를 식각하여 스토리지 노드를 형성하고 나서, 상기 절연막을 제거하기 위해 세정 공정을 수행한다. 이어서, 상기 스토리지 노드 상에 유전체막(dielectric)과 플레이트 노드(plate node)을 차례로 형성함으로써, MIM 캐패시터 형성을 완성한다. Next, after depositing a metal layer for a storage node on the surface of the hole and the insulating film, and then etching to form a storage node, a cleaning process is performed to remove the insulating film. Subsequently, a dielectric film and a plate node are sequentially formed on the storage node, thereby completing MIM capacitor formation.
그러나, 종래의 기술에 따른 MIM 캐패시터 형성방법은 다음과 같은 문제점이 있다. However, the method of forming a MIM capacitor according to the related art has the following problems.
상기와 같이, MIM 캐패시터를 형성하기 위해서는 스토리지 노드 형성 후, 세정 공정을 진행하여 절연막을 제거하게 되는데, 이는 금속(metal)에 대한 식각 능 력은 미미하여, 상기 스토리지 노드용 금속막 식각시 발생된 금속 성분의 파티클(particle)의 제거가 불가능한 실정이다. As described above, in order to form the MIM capacitor, after the storage node is formed, the cleaning process is performed to remove the insulating layer. The etching ability of the metal is insignificant, so that the metal generated during the metal layer etching for the storage node is insufficient. It is impossible to remove particles of the component.
이로 인해, 상기와 같은 파티클은 스토리지 노드 간에 브릿지(bridge)를 발생하게 되는 원인이 되어, 결국, 소자 수율에 치명적인 악영향을 미친다.As a result, such particles cause bridges between storage nodes, which in turn have a fatal adverse effect on device yield.
도 1a 및 도 1b를 참조하면, 종래의 스토리지 노드 간에 발생한 마이크로 브릿지(micro bridge) 현상을 보여주는 도면이다.1A and 1B, a diagram illustrating a micro bridge phenomenon occurring between conventional storage nodes.
또한, 상기 산화막을 제거하기 위한 세정 공정시 산화막의 내부에 잔류하고 있던 카본(carbon)이 나타나게 되어, 이 또한, 스토리지 노드 간에 브릿지(bridge)를 발생시키는 원인이 되고 있다. In addition, carbon remaining in the oxide film appears during the cleaning process for removing the oxide film, which also causes a bridge between storage nodes.
도 1c를 참조하면, 마이크로 브릿지(micro bridge)를 XPS(X-ray Photoelectron Spectroscopy)로 성분 분석한 피크(peak)를 나타낸 도면이다. Referring to FIG. 1C, a peak obtained by component analysis of a micro bridge by X-ray Photoelectron Spectroscopy (XPS) is illustrated.
따라서, 상기 세정 공정은 소자의 신뢰성 측면을 고려할 때, 반도체 제조 공정에서 매우 중요한 공정의 하나이다.Therefore, the cleaning process is one of the very important processes in the semiconductor manufacturing process, considering the reliability of the device.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로써, 스토리지 노드에 형성된 파티클을 제거할 수 있는 엠아이엠(MIM) 캐패시터 형성방법을 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a method for forming an MIM capacitor capable of removing particles formed in a storage node, which has been devised to solve the conventional problems as described above.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 스토리지 노드 콘택을 구비한 층간절연막이 형성된 반도체 기판 상에 몰드절연막을 형성하는 단계; 상기 몰 드절연막을 식각하여 스토리지 노드 콘택을 노출시키면서 스토리지 노드가 형성될 영역을 한정하는 홀을 형성하는 단계; 상기 홀 표면 및 몰드절연막 상에 스토리지 노드용 금속막을 형성하는 단계; 상기 몰드절연막 상에 형성된 금속막을 식각해서 홀 표면에 스토리지 노드를 형성하는 단계; 상기 스토리지 노드가 형성된 기판 결과물에 대해 딥-이웃 공정을 수행해서 몰드절연막을 제거하는 단계; 상기 금속막의 식각 및 몰드절연막의 제거시 발생된 파티클이 제거되도록 세정 공정을 수행하는 단계;를 포함하는 MIM 캐패시터 형성방법을 제공한다.In order to achieve the above object, the present invention, forming a mold insulating film on a semiconductor substrate formed with an interlayer insulating film having a storage node contact; Etching the mold insulating layer to expose a storage node contact to form a hole defining a region where a storage node is to be formed; Forming a metal layer for a storage node on the hole surface and the mold insulating layer; Etching the metal layer formed on the mold insulating layer to form a storage node on a hole surface; Performing a deep-neighbor process on a substrate resultant on which the storage node is formed to remove a mold insulating layer; And performing a cleaning process to remove particles generated during the etching of the metal film and the removal of the mold insulating film.
여기서, 상기 스토리지 노드용 금속막은 TiN막인 것을 특징으로 한다.Here, the storage node metal film is a TiN film.
상기 몰드절연막은 PE-TEOS막인 것을 특징으로 한다.The mold insulating film is characterized in that the PE-TEOS film.
상기 딥-아웃 공정은 BOE 용액으로 수행하는 것을 특징으로 한다.The dip-out process is characterized in that it is carried out with a BOE solution.
상기 세정 공정은 황산과 과산화수소의 혼합비가 50:1인 캐미컬을 사용하여 수행하는 것을 특징으로 한다.The cleaning process is characterized in that it is carried out using a chemical of 50: 1 mixing ratio of sulfuric acid and hydrogen peroxide.
상기 세정 공정은 85∼95℃의 온도 수행하는 것을 특징으로 한다.The cleaning process is characterized in that to perform a temperature of 85 ~ 95 ℃.
(실시예)(Example)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
먼저, 본 발명의 기술적 원리를 설명하면, 본 발명은 실린더형 MIM 캐패시터 형성방법에 관한 것으로써, 반도체기판 상에 스토리지 노드가 형성될 영역을 한정하는 홀이 형성된 몰드산화막을 형성한 후, 상기 홀 표면에 스토리지 노드를 형성한다. 다음으로, 상기 몰드산화막을 제거하기 위해 딥-아웃 공정을 수행하고 나서, 지금까지의 공정 결과로 인해 기판 전면에 생긴 파티클을 제거하기 위해 세정 공정을 수행한다. 여기서, 상기 세정 공정은 황산과 과산화수소의 혼합비가 50:1인 캐피컬을 사용하도록 한다.First, the technical principle of the present invention will be described. The present invention relates to a cylindrical MIM capacitor forming method, wherein a hole is formed on a semiconductor substrate to form a mold oxide film defining a region where a storage node is to be formed. Form a storage node on the surface. Next, a dip-out process is performed to remove the mold oxide film, and then a cleaning process is performed to remove particles formed on the entire surface of the substrate due to the process results thus far. Here, the cleaning process is to use a chemical ratio of 50: 1 sulfuric acid and hydrogen peroxide.
이렇게 하면, 딥-아웃 공정 후에, 세정 공정을 추가로 진행함으로서, 스토리지 노드 형성시 기판 전면에 발생된 파티클을 제거할 수가 있다. 이렇게, 파티클이 제거됨에 따라 스토리지 노드간에 발생된 브릿지에 의한 소자의 전기적 특성 저하에 따른 수율(yield) 저하를 방지할 수 있다.In this way, after the dip-out process, the cleaning process is further performed to remove particles generated on the entire surface of the substrate during formation of the storage node. In this manner, as particles are removed, a yield decrease due to a decrease in electrical characteristics of the device due to a bridge generated between storage nodes may be prevented.
자세하게, 도 2a 내지 도 2e는 본 발명의 실시예에 따른 실린더형 MIM 캐패시터 형성방법을 설명하기 위한 공정별 단면로서, 이를 설명하면 다음과 같다In detail, Figures 2a to 2e is a cross-sectional view for each process for explaining a method of forming a cylindrical MIM capacitor according to an embodiment of the present invention, as follows.
도 2a를 참조하면, 도전패턴(미도시)이 형성된 반도체기판(10) 상에 층간절연막(20)을 증착한 후, 이를 식각하여 콘택홀을 형성한다. 그런다음, 상기 콘택홀을 매립하도록 기판 전면 상에 콘택용 금속막을 증착한 후, 이를 CMP하여 스토리지 노드 콘택(30)을 형성한다.Referring to FIG. 2A, after the
다음으로, 상기 스토리지 노드 콘택(30)을 포함한 층간절연막(20) 상에 두껍게 몰드절연막(40)을 PE-TEOS(Plasma Enhanced-TEOS)막으로 형성한다. Next, a thick
도 2b를 참조하면, 상기 몰드절연막(40)을 식각하여 스토리지 노드 콘택(30)을 노출시키면서 스토리지 노드가 형성될 영역을 한정하는 홀(50)을 형성한다. 그런다음, 상기 홀(50) 표면 및 몰드절연막(40) 상에 TiN막으로 스토리지 노드용 금속막(60)을 형성한다.Referring to FIG. 2B, the
그런다음, 상기 홀(50)을 완전히 매립하도록 기판 결과물 상에 감광막(70)을 도포한다.Then, a
도 2c를 참조하면, 상기 몰드절연막(40)이 노출될 때까지 감광막(70)과 스토리지 노드용 금속막(60)을 식각한다. 다음으로, 상기 홀(50) 내에 잔류된 감광막을 제거하여 스토리지 노드(60a)를 형성한다. 이때, 상기 스토리지 노드(60a) 형성을 위한 식각시 기판 전면에 금속 성분의 파티클이 발생한다.Referring to FIG. 2C, the
도 2d를 참조하면, 상기 스토리지 노드(60a)간을 분리시키기 위해 스토리지 노드(60a)가 형성된 기판 결과물에 대해 딥-아웃(dip-out) 공정을 수행하여 몰드절연막을 제거한다. 여기서, 상기 딥-아웃 공정은 BOE:순수가 1:20의 부피비로 혼합된 용액을 사용하여 수행한다. Referring to FIG. 2D, the mold insulating layer is removed by performing a dip-out process on the substrate product on which the
이때, 상기 몰드절연막을 제거하기 위한 딥-아웃 공정시 PE-TEOS의 메인 소오스(main source)인 카본(carbon)이 기판에 잔류하게 된다. 상기 카본은 PE-TEOS막 증착시 반응이 되지않고 옥사이드(oxide) 내부에 잔류하여 있다가 딥-아웃 공정시 나타나게 된다. In this case, carbon, which is a main source of PE-TEOS, remains on the substrate during the dip-out process for removing the mold insulating layer. The carbon does not react during the deposition of the PE-TEOS film and remains inside the oxide, which appears during the dip-out process.
그런다음, 상기 스토리지 노드용 금속막의 식각 및 몰드절연막의 제거시 발생된 파티클들이 제거되도록 기판 결과물에 대해 세정 공정을 수행한다. 여기서, 상기 세정 공정은 황산과 과산화수소의 혼합비가 50:1인 캐미컬, Revised SPM(Sulfuric Proxide Mix) 캐미컬을 사용하여 85∼95℃의 온도에서 수행하도록 한다. Thereafter, a cleaning process is performed on the substrate product to remove particles generated during the etching of the metal layer for the storage node and the removal of the mold insulating layer. Here, the cleaning process is carried out at a temperature of 85 ~ 95 ℃ using a chemical, Revised SPM (Sulfuric Proxide Mix) of the chemical mixing ratio of sulfuric acid and hydrogen peroxide 50: 1.
여기서, 본 발명은 상기 스토리지 노드(60a) 형성을 위한 스토리지 노드용 금속막(60) 식각 및 스토리지 노드(60a)를 분리하기 위한 몰드절연막 제거시 발생 된 파티클들을 딥-아웃 공정 후에, 추가로 세정 공정을 수행하여 제거하도록 한다. Here, the present invention further cleans particles generated during etching of the
다시말해, 종래에는 딥-아웃 공정시, 이는 금속(metal)에 대한 식각 능력은 미미하여, 상기 스토리지 노드용 금속막(60) 식각시 발생된 금속 성분의 파티클(particle)의 제거가 불가능한 실정이다. 도 3a에서와 같이, 상기 딥-아웃 공정 후, 기판에 대한 디펙트(defect) 중 50개를 리뷰(review)한 결과 49개가 마이크로 브릿지(micro bridge)가 검출된 것을 알 수 있다. In other words, conventionally, during the dip-out process, since the etching ability to the metal is insignificant, it is impossible to remove particles of the metal component generated during the etching of the
이에, 본 발명은 딥-아웃 공정 진행 후에, 추가적인 세정 공정을 수행하여 기판 전면에 발생된 파티클들을 제거한다. 도 3b에서와 같이, 상기 세정 공정 후, 기판에 대한 디펙트 중 71개를 리뷰한 결과 약 20％ 정도의 마이크로 브릿지가 검출된 것을 알 수 있다.Thus, after the dip-out process, the present invention performs an additional cleaning process to remove particles generated on the entire surface of the substrate. As shown in FIG. 3B, after reviewing 71 of defects on the substrate after the cleaning process, it can be seen that about 20% of the microbridges were detected.
아울러, 상기 SPM 캐미컬을 이용한 세정 공정은 스토리지 노드의 소실(loss)을 방지할 수 있는 잇점도 있다.In addition, the cleaning process using the SPM chemical has an advantage of preventing the loss of the storage node.
도 2e를 참조하면, 상기 스토리지 노드(60a) 상에 유전체막(80)과 플레이트 노드(90)를 차례로 형성하여, 본 발명에 따른 실린더형 MIM 캐패시터(100)를 형성한다.Referring to FIG. 2E, the
전술한 바와 같이, 본 발명은 딥-아웃 공정 후, 추가적인 세정 공정을 수행함으로서, 기판 전면에 발생하는 파티클들을 제거할 수 있어, 결과적으로, 파티클로 인해 발생하는 스토리지 노드간의 마이크로 브릿지를 최소화 시킬 수 있다.As described above, the present invention can remove particles generated on the front surface of the substrate by performing an additional cleaning process after the dip-out process, thereby minimizing the microbridges between the storage nodes generated by the particles. have.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.As mentioned above, although the present invention has been illustrated and described with reference to specific embodiments, the present invention is not limited thereto, and the following claims are not limited to the scope of the present invention without departing from the spirit and scope of the present invention. It can be easily understood by those skilled in the art that can be modified and modified.
이상에서와 같이, 본 발명은 스토리지 노드를 분리하기 위한 몰드절연막 제거 후, 추가적으로 세정 공정을 수행함으로서, 기판 전면에 발생된 파티클을 제거할 수가 있다. 이로인해, 파티클로 인해 스토리지 노드간의 발생된 마이크로 브릿지 현상을 최소화할 수 있어 소자의 특성을 향상시킬 수 있다.As described above, the present invention can remove particles generated on the entire surface of the substrate by additionally performing a cleaning process after removing the mold insulating layer for separating the storage node. As a result, the microbridge phenomenon caused by the particles between the storage nodes can be minimized, thereby improving device characteristics.
또한, 본 발명은 종래에 사용하는 장비를 그대로 이용함에 따라 장비 투자 비용을 절감할 수 있어 반도체 제조 단가를 낮출 수 있는 잇점을 가지고 있다. In addition, the present invention has the advantage that it is possible to reduce the equipment investment cost by using the equipment used in the conventional as it is to lower the semiconductor manufacturing cost.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060009453A KR20070078955A (en) | 2006-01-31 | 2006-01-31 | Method for forming mim capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060009453A KR20070078955A (en) | 2006-01-31 | 2006-01-31 | Method for forming mim capacitor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20070078955A true KR20070078955A (en) | 2007-08-03 |
Family
ID=38599759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060009453A KR20070078955A (en) | 2006-01-31 | 2006-01-31 | Method for forming mim capacitor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20070078955A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100884345B1 (en) * | 2007-10-24 | 2009-02-18 | 주식회사 하이닉스반도체 | Method for fabricating capacitor in semiconductor device |
-
2006
- 2006-01-31 KR KR1020060009453A patent/KR20070078955A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100884345B1 (en) * | 2007-10-24 | 2009-02-18 | 주식회사 하이닉스반도체 | Method for fabricating capacitor in semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI440140B (en) | Capacitor structure and fabrication method thereof | |
| KR100630689B1 (en) | Method for manufacturing semiconductor device having trench type metal-insulator-metal capacitor | |
| TWI231568B (en) | Method for forming ruthenium storage node of semiconductor device | |
| KR100960933B1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2008172193A (en) | Etchant composition for preventing leaning of capacitor and method of manufacturing capacitor using the same | |
| KR20070078955A (en) | Method for forming mim capacitor | |
| KR101035395B1 (en) | Method of manufacturing semiconductor device | |
| KR20080088987A (en) | Planarization method of dielectric layer in semiconductor device | |
| CN115996561A (en) | Method for forming capacitor and semiconductor device | |
| CN114823540A (en) | Manufacturing method of semiconductor structure and semiconductor structure | |
| WO2019151043A1 (en) | Dram and production method of same | |
| KR100876880B1 (en) | Cylindrical Capacitor Formation Method | |
| KR100863521B1 (en) | Method for fabricating capacitor with cylinder storage node | |
| KR20070060349A (en) | Method for forming storage node of semiconductor device | |
| KR20100044558A (en) | Method of manufacturing semiconductor device | |
| KR20100044033A (en) | Method for manufacturing capacitor of semiconductor device | |
| KR101044005B1 (en) | Method for manufacturing capacitor of semiconductor device | |
| KR20070054933A (en) | Method of manufacturing semiconductor device | |
| KR20010063707A (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR100688724B1 (en) | Method for manufacturing high volume mim capacitor | |
| KR100884345B1 (en) | Method for fabricating capacitor in semiconductor device | |
| KR100641984B1 (en) | Method of fabricating MIMMetal-Insulator-Metal capacitor | |
| KR20070016636A (en) | Method for forming MIM capacitor | |
| KR100866127B1 (en) | Method for forming capacitor of semiconductor device | |
| KR20050100106A (en) | Method for fabricating a cylinder type capacitor in a semiconductor memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |