KR20070016636A - Method for forming MIM capacitor - Google Patents
Method for forming MIM capacitor Download PDFInfo
- Publication number
- KR20070016636A KR20070016636A KR1020050071460A KR20050071460A KR20070016636A KR 20070016636 A KR20070016636 A KR 20070016636A KR 1020050071460 A KR1020050071460 A KR 1020050071460A KR 20050071460 A KR20050071460 A KR 20050071460A KR 20070016636 A KR20070016636 A KR 20070016636A
- Authority
- KR
- South Korea
- Prior art keywords
- mim capacitor
- lower electrode
- capacitor
- cleaning process
- substrate
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
- H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
본 발명은 MIM 캐패시터의 형성방법을 개시한다. 개시된 본 발명의 방법은, 금속막을 에치백하여 MIM 캐패시터의 하부전극을 형성함과 아울러 이웃하는 하부전극들간을 분리시키는 단계; 및 상기 에치백시 발생된 파티클이 제거되도록 결과물에 대해 스크러빙 방식의 세정 공정을 수행하는 단계;를 포함하는 것을 특징으로 한다. 본 발명에 따르면, 상기 스크러빙 방식의 세정 공정은 수소수를 사용하여 기판에 발생된 파티클을 제거할 수 있다.The present invention discloses a method of forming a MIM capacitor. The disclosed method includes etching back a metal film to form a bottom electrode of a MIM capacitor and separating adjacent bottom electrodes; And performing a scrubbing cleaning process on the resultant to remove particles generated during the etch back. According to the present invention, the scrubbing cleaning process may remove particles generated on the substrate using hydrogen water.
Description
도 1은 종래의 MIM 캐패시터 하부 전극용 금속막 에치백 공정 및 후속 포스트 세정 공정 후의 defect를 나타낸 SEM 사진.1 is a SEM photograph showing a defect after a metal film etchback process and a subsequent post-cleaning process for a conventional MIM capacitor lower electrode.
도 2a 내지 도 2c는 본 발명에 따른 MIM 캐패시터 형성방법을 설명하기 위한 공정별 단면도2A to 2C are cross-sectional views for each process for explaining a method of forming a MIM capacitor according to the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
10: 반도체 기판 20: 하지층10: semiconductor substrate 20: base layer
30: 캐패시터용 플러그 40: 산화막30: plug for capacitor 40: oxide film
50: 홀 60: MIM 캐패시터 하부 전극용 금속막50: hole 60: metal film for the MIM capacitor lower electrode
60a: MIM 캐패시터 금속 하부 전극 70: 감광막60a: MIM capacitor metal lower electrode 70: photosensitive film
본 발명은 반도체 소자의 캐패시터 형성방법에 관한 것으로, 보다 상세하게는, 하부 전극용 금속막 에치백 후 기판 전면에 발생된 파티클을 제거할 수 있는 엠아이엠(MIM) 캐패시터 형성방법에 관한 것이다.The present invention relates to a method of forming a capacitor of a semiconductor device, and more particularly, to a method of forming an MIM capacitor capable of removing particles generated on the entire surface of the substrate after etching the metal film for the lower electrode.
캐패시터는 디램과 같은 메모리 소자에서 소정의 데이터를 저장하는 기억 장 소로서 기능한다. 이러한 캐패시터는 하부 전극과 상부 전극 사이에 유전체막이 개재된 형상을 갖으며, 전형적으로 PIP(Poly-Insulator-Poly) 구조로 형성되어 왔다. 그런데, 소자의 고성능화를 위해 보다 우수한 캐패시터가 요구됨에 따라, 최근에는 MIM(Metal-Insulator-Metal) 구조가 부각되고 있다. The capacitor functions as a storage place for storing predetermined data in a memory device such as a DRAM. Such a capacitor has a shape in which a dielectric film is interposed between a lower electrode and an upper electrode, and is typically formed of a poly-insulator-poly (PIP) structure. However, as a superior capacitor is required for high performance of the device, a metal-insulator-metal (MIM) structure has recently emerged.
이하에서는 종래의 MIM 캐패시터 형성방법을 간략하게 설명하도록 한다.Hereinafter, a conventional method of forming a MIM capacitor will be briefly described.
먼저, 캐패시터용 플러그를 포함한 소정의 하지층이 형성된 실리콘 기판 상에 산화막을 형성하고, 상기 산화막의 일부분을 선택적으로 식각하여 상기 콘택 플러그를 노출시키면서 캐패시터 하부 전극이 형성될 영역을 한정하는 홀을 형성한다. 그런다음, 상기 홀의 측벽 및 캐패시터용 플러그 상에 금속 하부 전극을 형성한다. 다음으로, 상기 기판 결과물에 대해 포스트(post) 세정공정을 수행한 후, 상기 금속 하부 전극 상에 유전체막과 금속 상부 전극을 차례로 형성함으로써, MIM 캐패시터 형성을 완성한다.First, an oxide film is formed on a silicon substrate on which a predetermined base layer including a capacitor plug is formed, and a portion of the oxide film is selectively etched to expose the contact plug, thereby forming a hole defining a region where a capacitor lower electrode is to be formed. do. Then, a metal lower electrode is formed on the side wall of the hole and the plug for the capacitor. Next, after performing a post cleaning process on the substrate resultant, a dielectric film and a metal upper electrode are sequentially formed on the metal lower electrode, thereby completing MIM capacitor formation.
그러나, 종래의 MIM 캐패시터 형성방법은 다음과 같은 문제점이 있다. However, the conventional MIM capacitor formation method has the following problems.
MIM 캐패시터 형성 공정 중, 금속 하부 전극을 형성하기 위한 금속막의 에치백 공정시 기판 전면에 파티클(particle)이 다량 발생하게 된다. 또한, 포스트 세정 공정시에도 파티클이 발생하게 된다. During the MIM capacitor formation process, a large amount of particles are generated on the entire surface of the substrate during the etch back process of the metal film for forming the metal lower electrode. In addition, particles are generated during the post-cleaning process.
도 1은, 종래의 하부 전극용 금속막의 에치백 공정 및 후속 포스트 세정 공정 후에 기판에 발생된 결함을 보여주는 사진이다.1 is a photograph showing a defect generated in a substrate after an etch back process and a subsequent post-cleaning process of a conventional lower electrode metal film.
한편, 종래에는 이러한 파티클을 제거하기 위해 포스트 세정 공정 후 스크러빙(scrubbing) 방식의 세정 공정을 추가로 진행하고 있다. 그러나, 이러한 추가 세 정을 진행하더라도 큰 사이즈의 파티클은 제거가 가능하나 작은 사이즈의 파티클은 제거가 되지 않고 그대로 존재하며, 이러한 파티클로 인해 캐패시터간 브릿지 현상이 발생하게 되어, 결국, 소자의 전기적 특성이 저하된다Meanwhile, in order to remove such particles, a scrubbing method is further performed after the post-cleaning process. However, even with such additional cleaning, particles of large size can be removed, but particles of small size remain unremoved. Such particles cause bridges between capacitors, resulting in electrical characteristics of the device. Is degraded
그러므로, 상기 파티클을 제거하기 위한 세정 공정은 소자의 신뢰성 측면을 고려할 때, 반도체 제조 공정에서 매우 중요한 공정의 하나이다. Therefore, the cleaning process for removing the particles is one of the very important process in the semiconductor manufacturing process, considering the reliability of the device.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 하부 전극용 금속막의 에치백 후 기판 전면에 발생된 파티클을 제거할 수 있는 엠아이엠(MIM) 캐패시터 형성방법을 제공함에 그 목적이 있다.Accordingly, the present invention has been made to solve the above conventional problems, and provides a method for forming an MIM capacitor that can remove particles generated on the entire surface of the substrate after the etch back of the lower electrode metal film. There is a purpose.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 금속막을 에치백하여 MIM 캐패시터의 하부전극을 형성함과 아울러 이웃하는 하부전극들간을 분리시키는 단계; 및 상기 에치백시 발생된 파티클이 제거되도록 결과물에 대해 스크러빙 방식의 세정 공정을 수행하는 단계;를 포함한다.In order to achieve the above object, the present invention comprises the steps of etching back the metal film to form a lower electrode of the MIM capacitor and separating the neighboring lower electrodes; And performing a scrubbing cleaning process on the resultant to remove particles generated during etch back.
상기 스크러빙 방식의 세정 공정은 수소수를 사용하여 수행하는 것을 특징으로 한다.The scrubbing process is characterized in that it is carried out using hydrogen water.
(실시예)(Example)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 MIM 캐패시터 형성방법을 설명 하기 위한 공정 단면도이다.2A to 2C are cross-sectional views illustrating a method of forming a MIM capacitor according to an embodiment of the present invention.
도 2a를 참조하면, 캐패시터용 플러그(30)를 포함한 소정의 하지층(20)이 형성된 실리콘 기판(10)을 마련한다. 그런다음, 상기 캐패시터용 플러그(30)를 포함한 하지층(2) 상에 산화막(40)을 두껍게 증착한 후, 상기 산화막(40)의 일부분을 선택적으로 식각하여 상기 캐패시터용 플러그(30)를 노출시키면서 후속에서 형성될 캐패시터 하부 전극 영역을 한정하는 홀(50)을 형성한다.Referring to FIG. 2A, a
도 2b를 참조하면, 상기 홀(50) 표면 및 산화막(40) 상에 하부 전극용 금속막(60)을 증착한다. 그런다음, 상기 하부 전극용 금속막(60) 상에 상기 홀(50)을 완전히 매립시킬 수 있을 정도의 두께로 감광막(70)을 도포한다. Referring to FIG. 2B, the lower
도 2c를 참조하면, 상기 하부 전극용 금속막(60)이 노출될 때까지 감광막(70)을 에치백(etch back)하고, 연이어, 산화막(40)이 노출될 때까지 하부 전극용 금속막(60)을 에치백한 후, 상기 감광막을 제거하여 MIM 캐패시터의 금속 하부 전극(60a)을 형성함과 아울러 이웃하는 하부 전극(60a)들간을 분리시킨다. 이 때, 상기 하부 전극 형성 및 이웃하는 하부 전극들간 분리를 위한 금속막의 에치백시 기판 전면에 파티클이 발생하게 된다. Referring to FIG. 2C, the
계속해서, 상기 기판 결과물에 대해 포스트(post) 세정 공정을 진행한다. 이 때, 상기 포스트 세정 공정후에도 기판 전면에 많은 파티클이 잔류하게 된다.Subsequently, a post cleaning process is performed on the substrate resultant. At this time, many particles remain on the entire surface of the substrate even after the post cleaning process.
이어서, 상기 기판 전면에 발생된 파티클을 제거하기 위해서 기판 결과물에 대해 전기 분해 방식으로 생성된 이온인 H+가 용해된 기능수인 수소수를 사용하여 스크러빙(scrubbing) 방식의 세정 공정을 수행한다.Subsequently, in order to remove particles generated on the entire surface of the substrate, a scrubbing process is performed using hydrogen water, which is a functional water in which H +, an ion generated by electrolysis, is dissolved in the substrate result.
여기서, 본 발명에서는 상기 하부 전극용 금속막 에치백시 발생된 파티클을 제거하기 위해 전기 분해 방식으로 생성된 이온인 H+ 가 용해된 기능수인 수소수를 사용하여 스크러빙 방식의 세정 공정을 수행함으로써, 기판 전면에 발생된 파티클을 제거할 수 있다. 즉, 상기 전기 분해 방식으로 생성된 이온인 H+ 가 용해된 기능수인 수소수를 스크러빙 방식의 세정 공정에 사용하게 되면, 스크러빙 자체 효과인 물리적인 힘으로 큰 사이즈의 파티클을 제거하고, 강한 산화력을 가지고 있어 금속 미립자 제거에 효과를 갖는 수소수로 물리적인 힘으로도 제거되지 않는 작은 사이즈의 파티클도 제거할 수 있다. Herein, in the present invention, a scrubbing method is performed using hydrogen water, which is a functional water in which H +, an ion generated by electrolysis, is dissolved to remove particles generated during etchback of the lower electrode metal film. Particles generated on the front of the substrate can be removed. That is, when the hydrogen water, the functional water in which the H +, which is generated by the electrolysis method, is dissolved, is used in the scrubbing cleaning process, particles of large size are removed by the physical force of the scrubbing itself and strong oxidizing power is obtained. Hydrogen water, which has the effect of removing metal fine particles, can remove particles of small size that are not removed even by physical force.
이 후, 도시하지는 않았으나, 상기 캐패시터 하부 전극 상에 유전체막과 금속 상부 전극을 차례로 형성하여, 본 발명에 따른 MIM 캐패시터를 형성한다. Thereafter, although not shown, a dielectric film and a metal upper electrode are sequentially formed on the capacitor lower electrode to form a MIM capacitor according to the present invention.
한편, 여기에서는 본 발명의 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통사의 지식을 가진 자가 용이하게 알 수 있다.Meanwhile, although illustrated and described in connection with specific embodiments of the present invention, the present invention is not limited thereto, and the following claims are not limited to the scope of the present invention without departing from the spirit and scope of the present invention. It can be easily understood by those skilled in the art that it can be modified and modified.
이상에서와 같이, 포스트 세정 후에 전기 분해 방식으로 생성된 이온인 H+가 용해된 기능수인 수소수를 사용하여 스크러빙 방식의 세정 공정으로 수행함으로써, 금속 하부 전극을 형성하기 위한 금속막의 에치백시 기판 전면에 발생된 파티클을 완전히 제거할 수 있으며, 이에 따라, 소자의 수율을 향상시킬 수 있다.As described above, the substrate is subjected to the etch-back of the metal film for forming the metal lower electrode by performing the scrubbing cleaning process using hydrogen water, which is a functional water in which H +, an ion generated by electrolysis, is dissolved after post-cleaning. Particles generated on the front surface can be completely removed, thereby improving the yield of the device.
또한, 본 발명은 기존 스크러빙 장비를 그대로 사용하기 때문에 장비 투자를 최소화 할 수 있고, 또한, 케미칼을 사용하지 않으므로 별도의 폐수 처리 비용이 들지 않는다.In addition, the present invention can minimize the equipment investment because it uses the existing scrubbing equipment as it is, and also does not use a chemical waste water treatment costs do not cost.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050071460A KR20070016636A (en) | 2005-08-04 | 2005-08-04 | Method for forming MIM capacitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050071460A KR20070016636A (en) | 2005-08-04 | 2005-08-04 | Method for forming MIM capacitor |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20070016636A true KR20070016636A (en) | 2007-02-08 |
Family
ID=43650702
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050071460A KR20070016636A (en) | 2005-08-04 | 2005-08-04 | Method for forming MIM capacitor |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20070016636A (en) |
-
2005
- 2005-08-04 KR KR1020050071460A patent/KR20070016636A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108666274B (en) | Method for forming semiconductor memory device | |
JPH11330404A (en) | Manufacture of dram cell capacitor | |
KR100825020B1 (en) | Method of manufacturing capacitor for semiconductor memory device | |
JP4067959B2 (en) | Method for forming charge storage electrode | |
KR20070016636A (en) | Method for forming MIM capacitor | |
CN114823540A (en) | Manufacturing method of semiconductor structure and semiconductor structure | |
US20050164512A1 (en) | Method of manufacturing semiconductor device | |
KR100639000B1 (en) | Method of fabricating metal-insulator-metal capacitor | |
KR100479809B1 (en) | Method for fabricating capacitor of semiconductor device | |
KR100925031B1 (en) | Method for manufacturing semiconductor device with cylinder type capacitor | |
KR100483575B1 (en) | Method for forming charge storage electrode of semiconductor device | |
KR20070078955A (en) | Method for forming mim capacitor | |
KR100338814B1 (en) | Method for manufacturing a semiconductor device | |
KR101060580B1 (en) | Method of manufacturing semiconductor device | |
KR100567068B1 (en) | Method of manufacturing semiconductor device | |
KR100876880B1 (en) | Cylindrical Capacitor Formation Method | |
KR20070028075A (en) | Method for forming mim capacitor | |
KR20040039983A (en) | Method of manufacturing capacitor for semiconductor device | |
KR20040001886A (en) | Method for making capacitor in semiconductor device | |
KR100878495B1 (en) | Method of manufacutring capacitor for semiconductor device | |
KR100683486B1 (en) | Method of manufacturing capacitor for semiconductor device | |
KR20100056805A (en) | Method for forming capacitor in semiconductor device | |
KR20070084722A (en) | Method of fabricating the semiconductor device having cylinder typed overlay vernier | |
KR20100120468A (en) | Method for forming bottom electrode of capacitor | |
KR20100035958A (en) | Method for forming semiconductor devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |