KR20100120468A - Method for forming bottom electrode of capacitor - Google Patents

Method for forming bottom electrode of capacitor Download PDF

Info

Publication number
KR20100120468A
KR20100120468A KR1020090039294A KR20090039294A KR20100120468A KR 20100120468 A KR20100120468 A KR 20100120468A KR 1020090039294 A KR1020090039294 A KR 1020090039294A KR 20090039294 A KR20090039294 A KR 20090039294A KR 20100120468 A KR20100120468 A KR 20100120468A
Authority
KR
South Korea
Prior art keywords
film
nitride film
etching
capacitor
lower electrode
Prior art date
Application number
KR1020090039294A
Other languages
Korean (ko)
Inventor
김찬우
최기수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090039294A priority Critical patent/KR20100120468A/en
Publication of KR20100120468A publication Critical patent/KR20100120468A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/0029—Processes of manufacture
    • H01G9/0032—Processes of manufacture formation of the dielectric layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

PURPOSE: A method is provided to improve the profile of the lower electrode of a capacitor by preventing the loss of a NFC(Nitride Floating Capacitor) nitride film during a stopper nitride film etching process. CONSTITUTION: A stopper nitride film is deposited on a storage node contact(200). A first oxide film, a nitride film, and a second oxide film are sequentially deposited on the stopper nitride. A lower electrode forming region is formed by etching the first oxide film, the nitride film, and the second oxide film. A protection film material(212) is deposited on the entire surface. A protection film is formed in the side of the lower electrode forming region by etching the protection film material. The stopper nitride film is etched. The protection film material is removed.

Description

커패시터의 하부전극 형성 방법{Method for forming bottom electrode of capacitor}Method for forming bottom electrode of capacitor

본 발명은 디램(DRAM)에서 쓰이는 반도체 소자에 관한 것으로, 특히 커패시터의 하부전극을 형성하는 공정에서 측벽에 보호막을 형성함으로써 프로파일(profile)을 개선하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor devices used in DRAM, and more particularly, to a method of improving a profile by forming a protective film on sidewalls in a process of forming a lower electrode of a capacitor.

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 보다 상세하게는 안정적인 측면 프로파일(profile)을 확보하기 위한 디램(DRAM) 커패시터의 하부전극 형성방법에 관한 것이다. 디램 소자는 전하의 형태로 정보 데이타를 저장하는 메모리 셀 영역과 데이터의 입출력을 위한 주변회로 영역으로 구성되며, 기본적으로 하나의 트랜지스터와 하나의 커패시터로 구성되어 있다. 현재, 반도체 소자의 고집적화를 달성하기 위하여 셀 면적의 감소 및 동작 전압의 저전압화에 관한 연구 개발이 활발하게 진행되고 있으며, 반도체 소자의 고집적화가 이루어질수록 커패시터의 면적이 급격하게 감소되지만 기억소자의 동작에 필요한 전하, 즉 단위 면적에 확보되는 정전용량은 증가되어야 한다. The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of forming a lower electrode of a DRAM capacitor to secure a stable side profile. The DRAM element is composed of a memory cell region for storing information data in the form of electric charge and a peripheral circuit region for inputting / outputting data. The DRAM element basically includes one transistor and one capacitor. At present, research and development on reducing the cell area and lowering the operating voltage have been actively conducted to achieve high integration of semiconductor devices, and as the integration of semiconductor devices increases, the area of the capacitor decreases rapidly, but the operation of the memory device is reduced. The charge required for, i.e., the capacitance secured in the unit area, must be increased.

디램 등의 메모리 소자의 셀에 사용되는 커패시터의 기본 구조는 하부 전극, 유전체막 및 상부 전극으로 구성된다. 이러한 커패시터는 작은 면적내에서 보다 큰 고정전용량을 얻기 위해서 얇은 유전체막 두께 확보, 3차원적인 커패시터의 구조를 통한 유효 면적 증가, 유전율이 높은 물질을 사용하여 유전체막을 형성하는 등의 몇 가지 조건이 만족되어야만 한다. 이를 위해, 커패시터를 실린더형으로 형성하며 제조 방법은 산화막에 저장전극 영역을 형성하고, 저장전극 영역 내측에 티타늄 질화막(TiN)을 증착하여 하부전극을 형성한 후 산화막을 제거하기 위한 풀 딥아웃(full dip-out) 공정을 실시하고, 유전체막 및 상부전극을 형성하는 것이다. 커패시터의 면적을 내부와 외부로 확장함으로써 큰 정전용량과 소자의 신뢰성을 확보할 수 있지만, 고집적화에 따라 하부전극의 높이가 높아지고 간격이 좁아지면서 후속 딥아웃 공정시 브릿지(bridge)가 발생되는 문제점이 있다. 이를 보완하기 위해 커패시터와 커패시터 사이에 지지층을 형성하여 서로 묶는 NFC(nitride floating capacitor) 공정이 적용되었다. The basic structure of a capacitor used in a cell of a memory element such as a DRAM is composed of a lower electrode, a dielectric film, and an upper electrode. These capacitors have several conditions, such as securing a thin dielectric film thickness, increasing the effective area through a three-dimensional capacitor structure, and forming a dielectric film using a high dielectric constant material in order to obtain a larger fixed capacitance in a small area. Must be satisfied. To this end, the capacitor is formed in a cylindrical shape and the manufacturing method forms a storage electrode region on the oxide film, deposits a titanium nitride film (TiN) inside the storage electrode region to form a lower electrode, and then pulls out a full dipout for removing the oxide film ( A full dip-out process is performed to form a dielectric film and an upper electrode. It is possible to secure large capacitance and device reliability by expanding the area of the capacitor inside and outside, but the high integration and the height of the lower electrode and the gap are narrowed, resulting in a bridge during the subsequent deep-out process. have. In order to compensate for this, a NFC (nitride floating capacitor) process is formed in which a support layer is formed between the capacitors and the capacitors are bundled together.

도 1a 내지 도 1d 는 종래의 커패시터를 서로 지지하기 위한 NFC 질화막을 증착한 후 하부전극을 형성하기 위한 공간을 식각하고 스토리지노드 콘택 상부의 질화막을 식각하는 단계를 나타낸 단면도이다.1A to 1D are cross-sectional views illustrating a process of etching a space for forming a lower electrode after etching an NFC nitride film for supporting a conventional capacitor and etching the nitride film over the storage node contact.

도 1a 를 참조하면, 스토리지노드 콘택(100)을 절연막(102)으로 매립하고 상부에 질화막(104)을 증착한다. 상기 질화막(104)은 이후 공정에서 스토리지노드 콘택(100)이 손실되지 않도록 식각저지막의 역할을 하는 스토퍼(stopper) 질화막(104)이다. 그 다음, 스토퍼 질화막(104) 상부에 절연막의 역할을 하는 제1 산화막(106)을 증착한다. 이어서, 상부에 커패시터를 서로 지지하는 역할을 하게 되는 NFC 질화막(108)을 증착하고 다시 상부에 제2 산화막(110)을 형성한다. Referring to FIG. 1A, the storage node contact 100 is filled with an insulating film 102 and a nitride film 104 is deposited thereon. The nitride film 104 is a stopper nitride film 104 that serves as an etch stop layer so that the storage node contact 100 is not lost in a subsequent process. Next, a first oxide film 106 serving as an insulating film is deposited on the stopper nitride film 104. Subsequently, the NFC nitride film 108 which serves to support the capacitors on top of each other is deposited, and the second oxide film 110 is formed on the top.

도 1b 를 참조하면, 제2 산화막(110) 상부에 감광막(미도시)을 도포하고 마스크(미도시)를 형성하여 노광 및 현상 공정을 실시한 후 스토퍼 질화막(104) 상부까지 식각(etch)하여 커패시터의 하부전극이 증착될 공간을 형성한다. 이어서, 스트립 공정으로 감광막을 제거하고 클리닝 공정으로 잔류하는 불순물을 제거한다. Referring to FIG. 1B, a photoresist (not shown) is coated on the second oxide layer 110, a mask (not shown) is formed, an exposure and development process is performed, and the capacitor is etched to the top of the stopper nitride layer 104. The lower electrode of the to form a space to be deposited. Subsequently, the photoresist film is removed by a stripping process and impurities remaining in the cleaning process are removed.

도 1c 를 참조하면, 스토리지노드 콘택(100)과 하부전극이 전기적으로 연결될수 있도록 스토퍼 질화막(104)을 식각하는 공정을 실시한다. 이 때, 스토퍼 질화막(104)을 식각하는 과정에서 상부에 존재하는 NFC 질화막(108a)이 서로 유사한 식각비를 가지는 물질이기 때문에 식각제에 NFC 질화막(108a)이 어택(attack)을 받게 되어 측면이 손상된다. 따라서, 손상된 NFC 질화막(108b)으로 인해 커패시터의 하부전극 프로파일(profile)에 휘어짐이 발생하게 된다. 이로 인해, 후속 공정에서 하부전극을 형성하면 하부전극의 중간폭이 상부보다 넓어지기 때문에 이웃한 하부전극과의 브리지가 일어나는 보잉(Bowing) 현상이 일어나게 된다.Referring to FIG. 1C, a process of etching the stopper nitride layer 104 may be performed so that the storage node contact 100 and the lower electrode may be electrically connected to each other. At this time, since the NFC nitride film 108a on the upper portion in the process of etching the stopper nitride film 104 is a material having a similar etching ratio to each other, the NFC nitride film 108a is attacked by the etchant. Damaged. Therefore, the damaged NFC nitride film 108b causes bending of the lower electrode profile of the capacitor. For this reason, when the lower electrode is formed in a subsequent process, the intermediate width of the lower electrode becomes wider than that of the upper part, thereby causing a bowing phenomenon in which bridges with neighboring lower electrodes occur.

또한, 도 1d 에 도시한 바와 같이 손상되어 측면이 좁아진 NFC 질화막(108a)으로 인해 상부의 제2 산화막 패턴(110a)도 후속 클리닝 공정을 하는 과정에서 손실되어 계면이 좁아진 제1 산화막 패턴(110b)이 형성된다. In addition, as shown in FIG. 1D, the second oxide layer pattern 110a on the upper side may also be lost during the subsequent cleaning process due to the NFC nitride layer 108a having the narrowed side, and thus, the first oxide layer pattern 110b having the narrower interface. Is formed.

그 결과로, 후속 공정에서 하부전극을 형성하기 위해 티타늄 질화막(TiN)을 증착하는 공정을 실시하면 좁아진 제1 산화막 패턴(110b)의 측면에 형성되는 하부전극 사이에 브리지(bridge)가 발생할 위험이 높아진다. As a result, when a process of depositing a titanium nitride film (TiN) to form a lower electrode in a subsequent process, there is a risk that a bridge is generated between the lower electrodes formed on the side of the narrowed first oxide pattern 110b. Increases.

본 발명의 목적은 디램 커패시터에서 특히 커패시터의 하부전극이 형성될 영역과 스토리지노드 콘택을 연결하기 위한 스토퍼 질화막을 식각하는 과정에서 발생될 수 있는 NFC 질화막의 손실을 방지함으로써 커패시터 하부전극의 프로파일을 향상시키고 소자의 신뢰성을 개선하는 것이다.An object of the present invention is to improve the profile of the capacitor lower electrode by preventing the loss of the NFC nitride layer, which may occur in the process of etching the stopper nitride layer for connecting the storage node contact and the region where the lower electrode of the capacitor is to be formed, in particular in the DRAM capacitor. To improve the reliability of the device.

본 발명은 스토리지노드 콘택 상부에 스토퍼 질화막을 증착하는 단계, 상기 스토퍼 질화막 상부에 제1 산화막, 질화막, 제2 산화막을 순차 증착하고 하부전극이 형성될 공간을 식각하는 단계, 전면에 보호막 물질을 증착하는 단계, 상기 보호막 물질을 식각하여 상기 공간의 측벽에 보호막 물질을 형성하는 단계, 상기 스토퍼 질화막을 식각하는 단계 및 상기 보호막 물질을 제거하는 단계를 포함하는 반도체 소자의 제조 방법을 제공한다.The present invention includes depositing a stopper nitride layer on an upper portion of a storage node contact, sequentially depositing a first oxide layer, a nitride layer, and a second oxide layer on the stopper nitride layer, and etching a space where a lower electrode is to be formed, and depositing a protective layer material on the entire surface. Forming a protective film material on the sidewall of the space by etching the protective film material, etching the stopper nitride film, and removing the protective film material.

바람직하게는, 상기 측벽에 보호막을 형성하기 위한 물질은 옥사이드, 폴리실리콘, 티타늄 질화막 및 이들의 조합으로 이루어진 일군으로부터 선택된 어느 하나를 포함하는 것을 특징으로 한다.Preferably, the material for forming the protective film on the side wall is characterized in that it comprises any one selected from the group consisting of oxides, polysilicon, titanium nitride film and combinations thereof.

바람직하게는, 상기 스토퍼 질화막이 상기 보호막 물질보다 식각비가 큰 것을 특징으로 한다.Preferably, the stopper nitride layer has a larger etching ratio than the protective layer material.

바람직하게는, 상기 제1 산화막 및 제2 산화막은 질화막과 식각비가 서로 다른 것을 특징으로 한다.Preferably, the first oxide film and the second oxide film are characterized in that the etch ratio and the nitride film are different from each other.

바람직하게는, 상기 질화막과 상기 스토퍼 질화막은 식각비가 유사한 것을 특징으로 한다.Preferably, the nitride film and the stopper nitride film are characterized in that the etching ratio is similar.

상술한 본 발명에 의한 커패시터 하부전극의 형성방법은 종래의 방법에서 NFC 질화막을 보호하기 위한 측벽막을 형성함으로써 NFC 질화막 측면의 손실을 막고 상부에 존재하는 산화막의 프로파일을 수직하게 형성함으로써 인접한 패턴의 상부가 브리지 되는 것을 방지하는 효과를 제공한다. 따라서 수직한 커패시터의 하부전극 프로파일을 얻을 수 있으므로 소자의 신뢰도를 향상시킬 수 있다. The method of forming the capacitor lower electrode according to the present invention described above forms a sidewall film for protecting the NFC nitride film in the conventional method, thereby preventing loss of the side of the NFC nitride film and vertically forming the profile of the oxide film present thereon to form an upper portion of the adjacent pattern. To prevent bridges from being bridged. Therefore, since the lower electrode profile of the vertical capacitor can be obtained, the reliability of the device can be improved.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2d 는 커패시터를 서로 지지하기 위한 NFC 질화막을 증착한 후 하부전극을 형성하기 위한 공간을 식각하고 이를 보호하기 위한 측벽을 형성하여 식각하는 공정을 나타낸 단면도이다.2A to 2D are cross-sectional views illustrating a process of etching a space for forming a lower electrode after forming an NFC nitride film for supporting capacitors and forming a sidewall for protecting the capacitor.

도 2a 를 참조하면, 스토리지노드 콘택(200)을 절연막(202)으로 매립하고 상부에 질화막(204)을 증착한다. 상기 질화막(204)은 이후 공정에서 스토리지노드 콘택(200)이 손실되지 않도록 식각저지막의 역할을 하는 스토퍼(stopper) 질화막(204)이다. 그 다음, 스토퍼 질화막(204) 상부에 절연막의 역할을 하는 제1 산화막(206)을 증착한다. 이어서, 상부에 커패시터를 서로 지지하는 역할을 하게 되는 NFC 질화막(208)을 증착하고 다시 상부에 제2 산화막(210)을 형성한다. Referring to FIG. 2A, the storage node contact 200 is filled with an insulating film 202 and a nitride film 204 is deposited thereon. The nitride layer 204 is a stopper nitride layer 204 that serves as an etch stop layer so that the storage node contact 200 is not lost in a subsequent process. Next, a first oxide film 206 serving as an insulating film is deposited on the stopper nitride film 204. Subsequently, the NFC nitride film 208 which serves to support the capacitors on top of each other is deposited, and a second oxide film 210 is formed on the top.

도 2b 를 참조하면, 제2 산화막(210) 상부에 감광막(미도시)을 도포하고 마스크(미도시)를 형성하여 노광 및 현상 공정을 실시한 후 스토퍼 질화막(204) 상부까지 식각(etch)하여 커패시터의 하부전극이 증착될 공간을 형성한다. 이어서, 스트립 공정으로 감광막을 제거하고 클리닝 공정으로 잔류하는 불순물을 제거한다. Referring to FIG. 2B, a photoresist (not shown) is coated on the second oxide layer 210, a mask (not shown) is formed, an exposure and development process is performed, and the capacitor is etched to the top of the stopper nitride layer 204. The lower electrode of the to form a space to be deposited. Subsequently, the photoresist film is removed by a stripping process and impurities remaining in the cleaning process are removed.

도 2c 를 참조하면, 측벽에 보호막을 형성하기 위한 물질(212)을 전면에 증착한다. 이 때 사용하는 물질은 NFC 질화막(208), 제1 산화막(206) 및 제2 산화막(210)보다 식각내성이 강한 옥사이드(oxide), 폴리실리콘 및 티타늄 질화막(TiN) 중 한가지를 선택하는 것이 바람직하다. 본 발명에서는 티타늄 질화막을 선택하는 것으로 가정한다.Referring to FIG. 2C, a material 212 for forming a protective film on sidewalls is deposited on the front surface. In this case, it is preferable to select one of oxide, polysilicon, and titanium nitride (TiN) having stronger etching resistance than the NFC nitride layer 208, the first oxide layer 206, and the second oxide layer 210. Do. In the present invention, it is assumed that a titanium nitride film is selected.

도 2d 를 참조하면, 티타늄 질화막(212)을 질화막(202), 제1 산화막(200) 및 제2 산화막(204)과의 식각비 차이를 이용하여 측면이 소실되지 않도록 전면식각을 실시한후 상부와 하부의 티타늄 질화막(207)을 제거하여 측벽에 형성된 티타늄 질화막 패턴(212a)을 형성한다. 상기 측벽에 형성된 티타늄 질화막(212a)이 이후의 식각 공정에서 보호막의 역할을 하게 된다.Referring to FIG. 2D, the titanium nitride film 212 may be etched using the difference in etching ratio between the nitride film 202, the first oxide film 200, and the second oxide film 204 so that the side surface is not lost. The lower titanium nitride film 207 is removed to form the titanium nitride film pattern 212a formed on the sidewall. The titanium nitride film 212a formed on the sidewall serves as a protective film in the subsequent etching process.

도 2e 를 참조하면, 도 2d 에서 형성한 보호막(212a)이 있는 상태에서 하단의 스토퍼 질화막(204)을 식각한 후에 측벽의 보호막(212a)을 스트립 공정으로 제거한다. Referring to FIG. 2E, after the lower stopper nitride film 204 is etched while the protective film 212a formed in FIG. 2D is present, the protective film 212a of the sidewall is removed by a strip process.

이 때, 측벽의 보호막(212a)은 스토퍼 질화막(204)을 식각하는 공정에서 사용되는 식각제가 NFC 질화막(208)을 손상시키는 것을 방지하는 역할을 하며, 제2 산화막(210)이 소실되어 기울기가 생기는 것을 방지한다. 상기 제2 산화막(210)에 기울기가 생기게 되면 후속 공정에서 하부전극을 형성하기 위한 물질을 증착하고 상부를 화학기계적 평탄화 공정을 실시할시에 상부 폭이 좁아져 브리지가 발생될 확율이 증가한다. 따라서, 측벽의 보호막(212a)이 스토리지 노드의 프로파일을 수직하게 형성하는 역할을 하게 되므로 브리지 현상이 발생하는 것을 막을 수 있다.At this time, the protective film 212a of the sidewall serves to prevent the etchant used in the process of etching the stopper nitride film 204 from damaging the NFC nitride film 208, and the second oxide film 210 is lost to be inclined. Prevent from occurring When the second oxide film 210 is inclined, the upper width is narrowed when the material for forming the lower electrode is deposited in the subsequent process and the upper part is subjected to the chemical mechanical planarization process, thereby increasing the probability of generating the bridge. Therefore, since the protective layer 212a of the sidewall serves to vertically form the profile of the storage node, it is possible to prevent the bridge phenomenon from occurring.

또한, 본 발명의 프로세스에 따라 공정을 진행시 NFC 질화막(208)이 손실되어 하부전극 중간 부분의 폭이 상부의 폭보다 넓어지게 되어 이웃한 커패시터 간의 선폭이 작아져 브리지를 유발하는 보잉(bowing) 현상이 발생하지 않게 된다.In addition, the NFC nitride film 208 is lost during the process according to the process of the present invention so that the width of the middle portion of the lower electrode is wider than the width of the upper portion, the line width between neighboring capacitors becomes smaller, causing bowing. The phenomenon does not occur.

본 발명의 반도체 소자 제조 방법은, 스토리지노드 콘택과 하부전극을 전기적으로 연결시키기 위하여 스토리지노드 콘택을 보호하는 역할을 했던 스토퍼 질화막을 식각하는 공정에서 발생하는 문제를 해결하기 위한 것이다. 커패시터의 무너짐을 방지하기 위하여 증착하는 NFC 질화막이 스토퍼 질화막 식각시 측면이 같이 식각되는 것을 방지하기 위하여 식각내성이 큰 물질을 측벽에 형성한 후 식각함으로써, 하부전극의 프로파일을 수직하게 하는 것이 본 발명의 특징이다. The method of manufacturing a semiconductor device of the present invention is to solve a problem occurring in a process of etching a stopper nitride film, which serves to protect the storage node contact in order to electrically connect the storage node contact and the lower electrode. In order to prevent the NFC nitride layer deposited to prevent the capacitor from collapsing, the side surface of the NFC nitride layer is etched after forming a material having a large etching resistance on the sidewall to etch it, thereby making the profile of the lower electrode vertical. It is a feature of.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다. It will be apparent to those skilled in the art that various modifications, additions, and substitutions are possible, and that various modifications, additions and substitutions are possible, within the spirit and scope of the appended claims. As shown in Fig.

도 1a 내지 도 1e 는 종래의 커패시터 하부전극 형성 방법을 나타낸 단면도. 1A to 1E are cross-sectional views illustrating a conventional method of forming a capacitor lower electrode.

도 2a 내지 도 2e 는 본 발명의 커패시터 하부전극 형성 방법을 나타낸 단면도.2A to 2E are cross-sectional views illustrating a method of forming a capacitor lower electrode of the present invention.

Claims (5)

스토리지노드 콘택 상부에 스토퍼 질화막을 증착하는 단계;Depositing a stopper nitride layer on the storage node contact; 상기 스토퍼 질화막 상부에 제1 산화막, 질화막, 제2 산화막을 순차 증착하고 하부전극이 형성될 공간을 식각하는 단계;Sequentially depositing a first oxide film, a nitride film, and a second oxide film on the stopper nitride film and etching a space where a lower electrode is to be formed; 전면에 보호막 물질을 증착하는 단계;Depositing a protective film material on the entire surface; 상기 보호막 물질을 식각하여 상기 공간의 측벽에 보호막 물질을 형성하는 단계;Etching the passivation material to form a passivation material on sidewalls of the space; 상기 스토퍼 질화막을 식각하는 단계; 및Etching the stopper nitride film; And 상기 보호막 물질을 제거하는 단계Removing the protective film material 를 포함하는 반도체 소자의 제조 방법.Method for manufacturing a semiconductor device comprising a. 제 1항에 있어서, The method of claim 1, 상기 측벽에 보호막을 형성하기 위한 물질은 옥사이드, 폴리실리콘, 티타늄 질화막 및 이들의 조합으로 이루어진 일군으로부터 선택된 어느 하나를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.The material for forming the protective film on the sidewall includes any one selected from the group consisting of oxides, polysilicon, titanium nitride film and combinations thereof. 제 1항에 있어서,The method of claim 1, 상기 스토퍼 질화막이 상기 보호막 물질보다 식각비가 큰 것을 특징으로 하는 반도체 소자의 제조 방법.The stopper nitride film has a larger etching ratio than the protective film material. 제 1항에 있어서,The method of claim 1, 상기 제1 산화막 및 제2 산화막은 질화막과 식각비가 서로 다른 것을 특징으로 하는 반도체 소자의 제조 방법. The first oxide film and the second oxide film is a method of manufacturing a semiconductor device, characterized in that the etching ratio and the etching film are different from each other. 제 1항에 있어서, The method of claim 1, 상기 질화막과 상기 스토퍼 질화막은 식각비가 유사한 것을 특징으로 하는 반도체 소자의 제조 방법.The nitride film and the stopper nitride film is a semiconductor device manufacturing method, characterized in that the etching ratio is similar.
KR1020090039294A 2009-05-06 2009-05-06 Method for forming bottom electrode of capacitor KR20100120468A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090039294A KR20100120468A (en) 2009-05-06 2009-05-06 Method for forming bottom electrode of capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090039294A KR20100120468A (en) 2009-05-06 2009-05-06 Method for forming bottom electrode of capacitor

Publications (1)

Publication Number Publication Date
KR20100120468A true KR20100120468A (en) 2010-11-16

Family

ID=43406028

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090039294A KR20100120468A (en) 2009-05-06 2009-05-06 Method for forming bottom electrode of capacitor

Country Status (1)

Country Link
KR (1) KR20100120468A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11462610B2 (en) 2019-07-30 2022-10-04 Samsung Electronics Co., Ltd. Methods of fabricating capacitor and semiconductor device and semiconductor devices and apparatus including the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11462610B2 (en) 2019-07-30 2022-10-04 Samsung Electronics Co., Ltd. Methods of fabricating capacitor and semiconductor device and semiconductor devices and apparatus including the same

Similar Documents

Publication Publication Date Title
KR20080088276A (en) Method for fabricating capacitor in semiconductor device
KR100960933B1 (en) Semiconductor device and method of manufacturing the same
US7579253B2 (en) Method for cleaning a semiconductor wafer
US8163623B2 (en) Using a mesh to form a lower electrode in a capacitor
KR20090110691A (en) Semiconductor device and method for manufacturing the same
CN114823540B (en) Method for manufacturing semiconductor structure and semiconductor structure
KR20100120468A (en) Method for forming bottom electrode of capacitor
KR100849066B1 (en) Method for forming mim capacitor of cylinder type
CN113675200A (en) Semiconductor structure and preparation method thereof
KR100566300B1 (en) Method for fabrication of capacitor bottom electrode of semiconductor device
KR100885483B1 (en) Capacitor and method for fabrication of the same
KR20080085557A (en) Method for manufacturing semiconductor device
KR20100051344A (en) Semiconductor device and method for forming using the same
KR20140028946A (en) Semiconductor device and method for manufacturing the same
KR20040002010A (en) Method of forming a storage node in a capacitor
CN104752154A (en) Method for manufacturing capacitor
KR20080003031A (en) Method for forming cylinder type mim capacitor
US11997845B2 (en) Method for manufacturing semiconductor structure and semiconductor structure
KR100958622B1 (en) Semiconductor Device and Method for manufacturing the Same
KR100863521B1 (en) Method for fabricating capacitor with cylinder storage node
KR101067889B1 (en) Nitride floating capacitor mask and manufacturing method of the same
KR100876880B1 (en) Cylindrical Capacitor Formation Method
KR100881830B1 (en) Method for fabricating capacitor of semiconductor device
KR20060035473A (en) Method of cylinder type capacitor
KR100866127B1 (en) Method for forming capacitor of semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination