KR20070075356A - Laminate for cof, cof film carrier tape and electronic device - Google Patents

Laminate for cof, cof film carrier tape and electronic device Download PDF

Info

Publication number
KR20070075356A
KR20070075356A KR1020070003873A KR20070003873A KR20070075356A KR 20070075356 A KR20070075356 A KR 20070075356A KR 1020070003873 A KR1020070003873 A KR 1020070003873A KR 20070003873 A KR20070003873 A KR 20070003873A KR 20070075356 A KR20070075356 A KR 20070075356A
Authority
KR
South Korea
Prior art keywords
cof
insulating layer
layer
thermoplastic polyimide
laminate
Prior art date
Application number
KR1020070003873A
Other languages
Korean (ko)
Other versions
KR101378052B1 (en
Inventor
마리 미야모토
유이치 토쿠다
아키라 시마다
Original Assignee
신닛테츠가가쿠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신닛테츠가가쿠 가부시키가이샤 filed Critical 신닛테츠가가쿠 가부시키가이샤
Publication of KR20070075356A publication Critical patent/KR20070075356A/en
Application granted granted Critical
Publication of KR101378052B1 publication Critical patent/KR101378052B1/en

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/28Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/281Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polyimides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145Organic substrates, e.g. plastic
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/032Organic insulating material consisting of one material
    • H05K1/0346Organic insulating material consisting of one material containing N
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Laminated Bodies (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

A laminate for COF(chip on film) is provided to inhibit dimensional change or deformation of film carrier tapes by heat during an Au-Sn step in a COF manufacture process and improve electric connection reliance of electronic parts and film carrier tapes. The laminate for COF has conductors(20) on one surface or both surfaces of an insulating layer(10). The insulating layer(10) is a multi-layered structure composed of at least two polyimide-based resins. The insulating layer(10) has a glass transition temperature of 350°C or higher and a thermal expansion coefficient of 70ppm/°C or less at 300-350°C. The COF film carrier tape is obtained by processing the laminate for COF.

Description

COF용 적층판, COF 필름 캐리어 테이프 및 전자장치{LAMINATE FOR COF, COF FILM CARRIER TAPE AND ELECTRONIC DEVICE}COP Laminated Plate, COF Film Carrier Tape and Electronic Device {LAMINATE FOR COF, COF FILM CARRIER TAPE AND ELECTRONIC DEVICE}

도 1은 COF용 적층판의 단면도,1 is a cross-sectional view of a laminate for COF,

도 2는 IC칩을 캐리어 테이프에 실장하는 예를 나타내는 개념도.2 is a conceptual diagram illustrating an example of mounting an IC chip on a carrier tape.

< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>

1 : IC칩 2 : 범프1: IC chip 2: bump

3, 10 : 절연층 4 : 회로3, 10: insulation layer 4: circuit

20 : 도체 11, 13 : 열가소성 폴리이미드층20: conductor 11, 13 thermoplastic polyimide layer

12 : 비열가소성 폴리이미드층12: non-thermoplastic polyimide layer

본 발명은 IC(집적회로) 혹은 LSI(대규모 집적회로) 등 전자부품을 실장하는 COF(Chip on Film)용 적층판 및 그것을 가공하여 얻어지는 COF 필름 캐리어 테이프 및 전자장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a laminate for a chip on film (COF) for mounting electronic components such as IC (Integrated Circuit) or LSI (Large Integrated Circuit), and a COF film carrier tape and an electronic device obtained by processing the same.

카메라, 퍼스널 컴퓨터, 휴대전화, 액정 디스플레이 등의 전자기기의 보급 및 발달에 따라, IC 또는 LSI 등 전자부품을 실장하는 프린트 배선판의 수요가 급 증하고 있다. 최근에는 전자기기의 소형화, 경량화, 박형화, 고정채화, 고기능화가 요구되고, 작은 공간에서 실장할 수 있는 전자부품 실장용 필름 캐리어 테이프를 사용한 실장방식이 채용되고 있다.BACKGROUND With the spread and development of electronic devices such as cameras, personal computers, mobile phones, and liquid crystal displays, the demand for printed wiring boards for mounting electronic components such as ICs or LSIs is increasing rapidly. BACKGROUND ART In recent years, a mounting method using a film carrier tape for mounting an electronic component that can be mounted in a small space is required, which requires miniaturization, light weight, thinness, fixed colorization, and high functionality of an electronic device.

전자부품 실장용 필름 캐리어 테이프에는, TAB 테이프나 T-BGA 테이프가 있지만, 보다 작은 공간, 보다 고밀도의 실장을 행하는 실장방식으로서 COF가 실용화되어 있다.TAB tape and T-BGA tape exist in the film carrier tape for electronic component mounting, but COF is put into practical use as a mounting method which mounts a smaller space and a higher density.

COF는 미가공의 반도체 IC를 필름상의 배선판 위에 직접 탑재한 복합부품의 것이며, 대부분의 경우, COF는 보다 큰 리지드 배선판이나 디스플레이판에 접속하여 사용되고 있다. 그리고, 필름상의 배선판은 폴리이미드 등의 유기 폴리머 필름과 금속박을 적층한 적층판으로 만들어진다.COF is a composite component in which a raw semiconductor IC is directly mounted on a film-like wiring board. In most cases, COF is used in connection with a larger rigid wiring board or display board. And the film-form wiring board is made from the laminated board which laminated | stacked organic polymer films, such as polyimide, and metal foil.

필름상의 배선판은 금속박 적층판의 금속박면 상에 감광성 수지층을 적층하고, 원하는 배선패턴에 대응한 노광을 행하여, 필요한 부분의 감광성 수지를 광경화시키고, 현상에 의해 미노광부분의 감광성 수지를 제거한 후, 에칭에 의해 경화 레지스트에 피복되어 있지 않은 기판의 피복금속층을 제거하거나, 도금에 의해 경화 레지스트에 덮여져 있지 않은 부분에 도금 금속을 석출시킨다. 마지막으로, 박리에 의해 경화 레지스트를 제거하여, 원하는 반도체 패턴을 갖는 배선판을 얻는다는 방법이 채용된다. 감광성 수지를 적층하는 방법으로서는, 액상 레지스트 도포, 건조하는 방법이나 감광성 수지 적층체를 라미네이트하는 방법이 있다.The film-like wiring board laminates the photosensitive resin layer on the metal foil surface of the metal foil laminate, performs exposure corresponding to the desired wiring pattern, photocures the necessary portion of the photosensitive resin, and removes the photosensitive resin of the unexposed portion by development. The coating metal layer of the substrate which is not covered with the cured resist is removed by etching, or the plating metal is deposited on the part which is not covered with the cured resist by plating. Finally, the method of removing a hardening resist by peeling and obtaining the wiring board which has a desired semiconductor pattern is employ | adopted. As a method of laminating | stacking photosensitive resin, there exist a method of apply | coating a liquid resist, drying, and the method of laminating a photosensitive resin laminated body.

COF용 적층판으로서는, 주로 폴리이미드 수지 필름에 구리를 스퍼터하여 얻어지는 폴리이미드 동장적층판이 사용되어 왔다. 스퍼터 방식의 경우, 금속층의 핀 홀에 의해 수율이 악화되기 쉽기 때문에, 핀홀이 없는 폴리이미드 금속 적층판이 요망되고 있다. 핀홀이 없는 금속 적층판으로서는, 스테인레스박, 압연동박이나 전해동박과 폴리이미드를 적층한 것이 있다. 적층판은 캐스팅이나 라미네이트 방식에 의해 동박 상에 폴리이미드를 적층하여 얻어지지만, 접착력 등을 향상시키기 위해서 열가소성 폴리이미드층을 금속박 상에 형성하는 것이 있다. As a laminated board for COF, the polyimide copper clad laminated board obtained by sputtering copper to a polyimide resin film mainly has been used. In the case of a sputtering system, since the yield tends to worsen by the pinhole of a metal layer, the polyimide metal laminated board without a pinhole is desired. As a metal laminated plate without a pinhole, there exist some which laminated | stacked stainless foil, rolled copper foil, electrolytic copper foil, and polyimide. Although a laminated board is obtained by laminating | stacking a polyimide on copper foil by casting or a lamination method, in order to improve adhesive force etc., a thermoplastic polyimide layer may be formed on metal foil.

한편, IC칩 실장은 ACF, NCP, 초음파 접합 등 저온에서 실장하는 방식으로부터, Au-Au 접합, Au-Sn 접합 등 300℃ 이상의 고온에서 실장하는 방식이 있지만, TAB 라인에서의 실장방식이나, 칩과 배선의 접속신뢰성의 점에서 Au-Au 접합, Au-Sn 접합이 많이 채용되고 있다.On the other hand, IC chip mounting is carried out at a low temperature such as ACF, NCP, ultrasonic bonding, or at a high temperature of 300 ° C. or higher such as Au-Au bonding or Au-Sn bonding. Many Au-Au junctions and Au-Sn junctions are employed in terms of connection reliability between the wiring and the wiring.

스퍼터 방식으로 얻어지는 폴리이미드 적층판의 경우, 열가소성 수지층이 없기 때문에 300℃ 이상의 칩 실장시에 금속배선이 폴리이미드층에 침입된다는 현상은 일어나지 않지만, 금속배선과의 접착성이 떨어지는 것이나 상기와 같은 문제가 있다.In the case of the polyimide laminate obtained by the sputtering method, since there is no thermoplastic resin layer, the phenomenon that the metal wiring penetrates into the polyimide layer during chip mounting of 300 ° C. or higher does not occur, but the adhesiveness with the metal wiring is inferior or the above problems. There is.

동박에 폴리이미드층을 도포 또는 압착 등에 의해 적층하는 경우는, 동박과 폴리이미드층 사이의 접착력을 높이고, 또한 내열성을 부여하기 위해서는 열가소성 폴리이미드를 사용하는 것이 일반적으로 필요하게 되지만, 300℃이상의 IC칩 실장시에, 금속배선과 IC칩의 범프에 어긋남이 발생하고, 배선이 열가소성 폴리이미드층에 침입하며, 언더필(underfill)이 들어가지 않는 등의 문제가 있다. 폴리이미드층이 열변형을 일으킴으로써 배선과 IC칩의 범프에 어긋남이 생겨도, 배선과 IC칩의 범프가 접합되지 않거나, 인접하는 배선에 접촉하여 쇼트를 일으키는 등의 전기 적 접속신뢰성에 문제가 발생한다. 또, 배선이 열가소성 폴리이미드층에 침입하거나, 폴리이미드층이 크게 물결 변형하기 때문에, IC칩과 폴리이미드의 간극이 좁아지거나, 응력이 집중되는 개소가 발생하므로, 언더필이 들어가지 않고, 에지쇼트가 발생하며, 배선이 폴리이미드층으로부터 박리되는 등의 문제가 발생한다.When laminating | stacking a polyimide layer to copper foil by coating, crimping | bonding, etc., in order to raise the adhesive force between copper foil and a polyimide layer, and to provide heat resistance, it is generally necessary to use thermoplastic polyimide, but IC of 300 degreeC or more is used. When the chip is mounted, there is a problem in that bumps between the metal wiring and the IC chip occur, the wiring penetrates into the thermoplastic polyimide layer, and underfill does not enter. Even if the polyimide layer is thermally deformed, the wiring and the IC chip bumps may be misaligned, and the wiring and the IC chip bumps may not be joined, or short circuits may occur due to contact with adjacent wiring. do. In addition, since the wiring penetrates into the thermoplastic polyimide layer and the polyimide layer greatly deforms, the gap between the IC chip and the polyimide becomes narrow, or a point where stress is concentrated occurs. Occurs, and problems such as peeling of the wiring from the polyimide layer occur.

[특허문헌 1] 일본 특허 2574535호 공보[Patent Document 1] Japanese Patent No. 2574535

[특허문헌 2] 일본 특허공개 2003-340961호 공보[Patent Document 2] Japanese Patent Publication No. 2003-340961

특허문헌 1에서는, 폴리이미드 표면에 동의 무전해 도금을 실시하고, 필요에 따라서 전해 도금을 실시한 기판을 120∼420℃의 열처리를 실시한 구리폴리이미드 기판에 있어서, 폴리이미드 수지가 120∼420℃의 범위에서 열팽창계수 15∼20ppm/℃인 휘어짐을 개선한 구리폴리이미드 기판의 제조방법이 기재되어 있지만, 스퍼터 방식이기 때문에 금속층의 핀홀에 의해 수율이 악화되기 쉬운 것이나, 도체와 폴리이미드층의 접착성이 낮기 때문에 IC칩 실장시에 금속배선이 폴리이미드층으로부터 박리되는 등의 문제가 있었다.In patent document 1, the copper polyimide board | substrate which performed copper electroless plating on the polyimide surface and heat-processed 120-420 degreeC as needed, The polyimide resin is 120-420 degreeC. Although the manufacturing method of the copper polyimide board | substrate which improved the curvature which has a thermal expansion coefficient of 15-20 ppm / degree in the range is described, since it is a sputter | spatter system, the yield tends to worsen by the pinhole of a metal layer, and the adhesiveness of a conductor and a polyimide layer Since this is low, there existed a problem of metal wiring peeling from a polyimide layer at the time of IC chip mounting.

특허문헌 2에서는, 폴리이미드층의 습도팽창계수가 0∼10%RH 미만이고, 또한 열팽창계수가 10∼25ppm/℃인 폴리이미드 금속적층판이 기재되어 있지만, 300℃이상의 IC칩 실장시에 폴리이미드층이 크게 변형되어, 배선과 IC칩의 범프에 어긋남이 발생하고, 금속배선이 열가소성 폴리이미드층에 침입하고, 언더필이 들어가지 않는 문제가 있었다.In patent document 2, although the polyimide metal laminated board whose humidity expansion coefficient of a polyimide layer is less than 0-10% RH, and whose thermal expansion coefficient is 10-25 ppm / degreeC is described, polyimide at the time of IC chip mounting of 300 degreeC or more is described. There was a problem that the layer was greatly deformed, misalignment occurred between the wiring and the bumps of the IC chip, the metal wiring penetrated into the thermoplastic polyimide layer, and the underfill did not enter.

상기와 같이, 폴리이미드의 열팽창계수를 소정 범위 이하로 하는 것이나 열변형 온도를 소정 범위 이상으로 하는 것은 개시되어 있지만, COF 제조공정에 있어 서의 Au-Sn 공정(eutectic crystal)을 이용하는 플립칩 실장의 경우는, 300℃ 이상의 고온, 고압에 노출되기 때문에, 폴리이미드층이 열변형을 일으켜 금속배선과 IC칩의 범프에 어긋남이 생기거나, 금속배선과 폴리이미드층의 박리가 발생하거나, 배선이 침입한다는 문제가 있었다.As described above, it is disclosed that the coefficient of thermal expansion of the polyimide is less than or equal to the predetermined range and the temperature of the deformation temperature is greater than or equal to the predetermined range, but flip chip mounting using the Au-Sn process (eutectic crystal) in the COF manufacturing process is disclosed. In the case of, the polyimide layer is thermally deformed because it is exposed to high temperature and high pressure of 300 ° C. or higher, causing misalignment between the bumps of the metal wiring and the IC chip, peeling of the metal wiring and the polyimide layer, or wiring. There was a problem of intrusion.

본 발명은, 치수안정성, 금속배선과의 밀착성이 우수하고, COF 제조공정에 있어서의 Au-Sn 공정시에 있어서, 필름 캐리어 테이프가 열에 의한 치수변화나 변형을 억제하여, 금속배선과 IC칩의 범프에 어긋남이 발생하는 문제나, 배선이 열가소성 폴리이미드층에 침입하는 문제, 배선이 폴리이미드층으로부터 박리되는 문제 등이 발생하지 않고, 언더필 충전에도 적합한, 전자부품과 필름 캐리어 테이프의 접속신뢰성을 향상시킬 수 있는 COF용 적층판 및 COF 필름 캐리어 테이프 및 전자장치를 제공하는 것을 목적으로 한다.The present invention is excellent in dimensional stability and adhesion to metal wiring, and during the Au-Sn process in the COF manufacturing process, the film carrier tape suppresses the dimensional change and deformation caused by heat, and the metal wiring and the IC chip The reliability of the connection between the electronic component and the film carrier tape, which is suitable for underfill filling, does not cause a problem that a bump occurs, a problem that the wiring penetrates into the thermoplastic polyimide layer, or a problem that the wiring is peeled from the polyimide layer. An object of the present invention is to provide a laminate for COF, a COF film carrier tape, and an electronic device that can be improved.

본 발명은, 절연층의 편면 또는 양면에 도체를 갖는 COF용 적층판에 있어서, 상기 절연층이 2층 이상의 폴리이미드계 수지로 이루어지는 다층 구조이고, 절연층의 유리전이온도가 350℃이상, 또한 300∼350℃의 열팽창계수가 70ppm/℃ 이하인 것을 특징으로 하는 COF용 적층판이다. 또, 본 발명은, 상기 COF용 적층판을 가공하여 얻어지는 COF 필름 캐리어 데이프이다. 또한, 본 발명은 상기 COF용 적층판을 회로가공하여 얻어진 배선기판 상에, 전자부품이 탑재된 전자장치이기도 하다.The present invention is a laminate for COF having a conductor on one or both sides of the insulating layer, wherein the insulating layer is a multilayer structure made of two or more polyimide resins, and the glass transition temperature of the insulating layer is 350 ° C or higher and 300 The thermal expansion coefficient of -350 degreeC is 70 ppm / degrees C or less, The laminated sheet for COF characterized by the above-mentioned. Moreover, this invention is COF film carrier tape obtained by processing the said laminated board for COF. The present invention is also an electronic device in which an electronic component is mounted on a wiring board obtained by circuit processing the laminate for COF.

상기 COF용 적층판에 있어서, 다음의 어느 하나 이상을 충족함으로써 보다 양호한 COF용 적층판을 부여한다.In the said laminated board for COF, a favorable COF laminated board is provided by satisfying any one or more of the following.

1) 절연층이 비열가소성 폴리이미드층의 편면 또는 양면에 열가소성 폴리이미드층을 갖고, 하기 식(1)에 의해 계산되는 z가 20이하인 것.1) The insulating layer has a thermoplastic polyimide layer on one side or both sides of a non-thermoplastic polyimide layer, and z calculated by the following formula (1) is 20 or less.

z=α×x-β×y (1)z = α × x-β × y (1)

단, only,

α: 열가소성 폴리이미드층의 300∼350℃의 열팽창계수(ppm/℃)α: 300 to 350 ° C. thermal expansion coefficient (ppm / ° C.) of the thermoplastic polyimide layer

x : 열가소성 폴리이미드층 두께가 절연층 총두께에 차지하는 비율x: ratio of thermoplastic polyimide layer thickness to total thickness of insulating layer

β: 비열가소성 폴리이미드층의 300∼350℃의 열팽창계수(ppm/℃)β: 300 to 350 ° C. thermal expansion coefficient (ppm / ° C.) of the non-thermoplastic polyimide layer

y : 비열가소성 폴리이미드층의 두께가 절연층 총두께에 차지하는 비율.y: The ratio of the thickness of a non-thermoplastic polyimide layer to the total thickness of an insulating layer.

2) 절연층과 직접 접하고 있는 도체 표면의 표면조도(Rz)가 1.0㎛이하인 것.2) The surface roughness (Rz) of the surface of the conductor directly in contact with the insulating layer is 1.0 µm or less.

3) 절연층이 폴리이미드의 전구체 용액을 도체에 직접 도포하고, 이미드 전화하여 얻어지는 것인 것.3) The insulating layer is obtained by directly applying a precursor solution of polyimide to a conductor and imid-converting it.

또한, 본 발명은 상기 COF용 적층판을 회로가공하여 얻어진 배선기판 상에 전자부품이 탑재된 전자장치이기도 하지만, 이 전자장치는, 이하의 방법에 의해 제조하는 것이 가능하다. 즉, 절연층의 편면 또는 양면에 도체를 갖고, 상기 절연층은 2층이상의 폴리이미드계 수지로 이루어지는 다층 구조이며, 절연층의 유리전이온도가 350℃이상, 또한 300∼350℃의 열팽창계수가 70ppm/℃이하인 적층판을 준비하고, 상기 적층판의 도체를 임의의 회로패턴으로 가공한 후, 상기 회로가공된 척층기판 상에 전자부품을 300℃이상에서 실장하는 전자부품이 탑재된 전자장치의 제조방법이다. 여기서, 적층판은 상기 1)∼3)의 COF용 적층판의 바람직한 요건을 충 족하는 것이 보다 바람직하다.The present invention is also an electronic device in which an electronic component is mounted on a wiring board obtained by circuit processing the laminate for COF, but the electronic device can be manufactured by the following method. That is, the conductive layer has a conductor on one or both sides of the insulating layer, and the insulating layer has a multilayer structure made of two or more polyimide resins, and the glass transition temperature of the insulating layer is 350 ° C or higher and the coefficient of thermal expansion of 300 to 350 ° C. A method for manufacturing an electronic device, in which an electronic component is mounted, wherein a laminate having a thickness of 70 ppm or less is prepared, the conductor of the laminate is processed into an arbitrary circuit pattern, and then the electronic component is mounted on the circuit processed chuck layer substrate at 300 ° C. or higher. to be. Here, it is more preferable that the laminated sheet meets the preferable requirements of the laminated laminate for COF of 1) to 3).

이하에 본 발명을 상세하게 설명한다. The present invention will be described in detail below.

COF용 적층판은, 도체로 이루어지는 금속박과 절연층으로 구성되고, 금속박은 절연층의 편면에만 있어도, 양면에 있어도 좋다. 절연층은 2층 이상의 다층 구조로 되어 있고, 각 층은 폴리이미드 수지로 이루어진다. 절연층은 비열가소성 폴리이미드층과 열가소성 폴리이미드층을 각 1층 이상 갖고, 적어도 1층의 열가소성 폴리이미드층이 금속박과 접하고 있는 것이 바람직하다. 본 발명에 있어서의 절연층의 바람직한 두께 범위는, 35∼55㎛의 범위이다.The laminated sheet for COF is comprised from the metal foil and the insulating layer which consist of a conductor, and the metal foil may exist only in the single side | surface of an insulating layer, or may be in both surfaces. The insulating layer has a multilayer structure of two or more layers, and each layer is made of polyimide resin. The insulating layer preferably has at least one non-thermoplastic polyimide layer and at least one thermoplastic polyimide layer, and at least one thermoplastic polyimide layer is in contact with the metal foil. The preferable thickness range of the insulating layer in this invention is the range of 35-55 micrometers.

사용하는 금속박의 재질은 관계없으며, 예를 들면 스테인레스, 동, 철, 알루미늄 등이 예시되지만, 동 또는 동합금이 우수하다. 금속박에는 아연도금, 니켈도금, 실란커플링제 등에 의한 표면처리를 실시해도 좋다. 금속박의 두께에는 제한은 없지만, 금속배선의 파인피치화에 따라 5∼50㎛의 범위가 바람직하고, 5∼25㎛의 범위가 보다 바람직하다. 또, 폴리이미드의 투명성을 향상시키고, IC칩 실장성을 향상시키기 위해서는, 절연층과 접하고 있는 동박면의 표면조도(Rz)는 1.0㎛이하인 것이 바람직하다.The material of the metal foil to be used is irrelevant. For example, stainless steel, copper, iron, aluminum and the like are exemplified, but copper or copper alloy is excellent. The metal foil may be subjected to surface treatment by zinc plating, nickel plating, a silane coupling agent, or the like. Although there is no restriction | limiting in the thickness of metal foil, According to the fine pitch of metal wiring, the range of 5-50 micrometers is preferable, and the range of 5-25 micrometers is more preferable. Moreover, in order to improve the transparency of polyimide and to improve IC chip mountability, it is preferable that the surface roughness Rz of the copper foil surface which contact | connects an insulating layer is 1.0 micrometer or less.

절연층은 유리전이온도(Tg)가 350℃이상이고, 바람직하게는 350℃∼450℃의 범위이다. 여기서, 절연층의 유리전이온도는 동적 점탄성 측정장치로 측정할 수 있다. 구체적으로는 실시예에 나타내는 조건으로 측정된다.The glass transition temperature (Tg) of an insulating layer is 350 degreeC or more, Preferably it is the range of 350 degreeC-450 degreeC. Here, the glass transition temperature of the insulating layer can be measured by a dynamic viscoelasticity measuring device. Specifically, it measures on the conditions shown in an Example.

또 절연층은 300∼350℃의 열팽창계수(300∼350℃의 범위에서 측정한 열팽창계수의 평균치)는, 70ppm/℃이하일 필요가 있고, 바람직하게는 0∼50ppm/℃이하이 다. 이하, 이 300∼350℃의 열팽창계수를 단지 열팽창계수라고도 말한다.In addition, the insulating layer needs to have a thermal expansion coefficient of 300 to 350 ° C. (an average value of the thermal expansion coefficient measured in the range of 300 to 350 ° C.) to be 70 ppm / ° C. or less, and preferably 0 to 50 ppm / ° C. or less. Hereinafter, this 300-350 degreeC thermal expansion coefficient is also only called thermal expansion coefficient.

절연층이 적어도 1층의 비열가소성 폴리이미드층과 적어도 1층의 열가소성 폴리이미드층을 갖는 다층 구조로 되어 있는 경우, 절연층의 바람직한 구성은, 비열가소성 폴리이미드층의 편면 또는 양면에 인접하여 열가소성 폴리이미드층을 형성한 2층 또는 3층의 다층 구조이고, 또한 적어도 1층의 열가소성 폴리이미드층이 금속박과 접하고 있는 것이 바람직하다. 본 발명에 있어서 열가소성 폴리이미드는, Tg보다 높은 온도에서 크게 선팽창계수가 변화하는 것, 구체적으로는 Tg보다 높은 온도에서 선팽창계수가 100ppm/℃ 이상 변화하는 것을 말한다.When the insulating layer has a multilayer structure having at least one non-thermoplastic polyimide layer and at least one thermoplastic polyimide layer, the preferred structure of the insulating layer is adjacent to one or both sides of the non-thermoplastic polyimide layer. It is preferable that it is the multilayer structure of the two layers or three layers which provided the polyimide layer, and at least 1 layer of thermoplastic polyimide layer is in contact with metal foil. In the present invention, the thermoplastic polyimide means that the coefficient of linear expansion greatly changes at a temperature higher than Tg, specifically, that the coefficient of linear expansion varies by 100 ppm / ° C or more at a temperature higher than Tg.

그리고, 절연층은 상기 식(1)에 의해 구해지는 z의 값을 20이하로 하는 것이 바람직하고, 10이하로 하는 것이 보다 바람직하다. 예를 들면, 식(1)에 있어서, α가 50ppm/℃, β가 30ppm/℃, 열가소성 폴리이미드층 두께가 10㎛, 비열가소성 폴리이미드층 두께가 30㎛인 경우, 절연층 두께가 40㎛, x는 0.25, y는 0.75로 계산되기 때문에, z=50×0.25-30×0.75=-10.0으로 된다. z의 값을 20이하로 하는 것이 바람직하지만, 20∼-20의 범위에 있는 것이 보다 바람직하다. z의 범위를 이 범위로 함으로써, 칩 실장시의 칩 밑의 물결 변형이 억제되어, 언더필을 충전한 경우에 발생하는 보이드의 발생도 억제된다. 또한, 식(1)은 α>β이고, x<y인 경우에 보다 유효하다.And as for an insulating layer, it is preferable to set the value of z calculated by the said Formula (1) to 20 or less, and it is more preferable to set it to 10 or less. For example, in Formula (1), when (alpha) is 50 ppm / degreeC, (beta) is 30 ppm / degreeC, thermoplastic polyimide layer thickness is 10 micrometers, and non-thermoplastic polyimide layer thickness is 30 micrometers, an insulation layer thickness is 40 micrometers. Since x is calculated as 0.25 and y is 0.75, z = 50 x 0.25-30 x 0.75 = -10.0. Although it is preferable to make the value of z into 20 or less, it is more preferable to exist in the range of 20--20. By setting the range of z to this range, wave distortion under the chip at the time of chip mounting is suppressed, and generation | occurrence | production of the void which arises when the underfill is filled is also suppressed. In addition, Formula (1) is more effective when (alpha)> (beta) and x <y.

비열가소성 폴리이미드층과 열가소성 폴리이미드층의 두께에 관해서는, 특별히 제한은 없지만 상기 요건을 충족하고, 비열가소성 폴리이미드층의 두께를 2∼100㎛의 범위로 하는 것이 바람직하다. 비열가소성 폴리이미드층의 보다 바람직하 는 두께 범위는 5∼50㎛의 범위이다. 열가소성 폴리이미드층의 바람직한 두께 범위는 0.5∼10㎛, 보다 바람직하게는 1∼5㎛의 범위이고, 비열가소성 폴리이미드층의 두께의 1/20∼1/2의 범위인 것이 좋다.Although there is no restriction | limiting in particular about the thickness of a non-thermoplastic polyimide layer and a thermoplastic polyimide layer, It is preferable to satisfy the said requirement and to make thickness of a non-thermoplastic polyimide layer into the range of 2-100 micrometers. The more preferable thickness range of a non-thermoplastic polyimide layer is the range of 5-50 micrometers. The preferable thickness range of a thermoplastic polyimide layer is 0.5-10 micrometers, More preferably, it is the range of 1-5 micrometers, It is good that it is the range of 1 / 20-1 / 2 of the thickness of a non-thermoplastic polyimide layer.

상기 절연층을 구성하는 폴리이미드층으로 되는 폴리이미드 또는 그 전구체는, 특정의 디아민과 특정의 테트라카르복실산 2무수물을 그 특성에 맞도록 적절히 선택하여, 용매 중에서 중합함으로써 얻을 수 있다.The polyimide which becomes the polyimide layer which comprises the said insulating layer, or its precursor can be obtained by selecting a specific diamine and specific tetracarboxylic dianhydride suitably according to the characteristic, and superposing | polymerizing in a solvent.

비열가소성 폴리이미드층을 형성하는 비열가소성 폴리이미드의 합성에 사용되는 디아민으로서는, o-페닐렌디아민, p-페닐렌디아민, m-페닐렌디아민, 4,4'-디아미노페닐에테르, 3,4'-디아미노디페닐에테르, 3,3'-디아미노디페닐에테르, 4,4'-디아미노-비페닐, 4,4'-디아미노-2,2'-디메틸비페닐, 2,2'-비스[4-(4-아미노페녹시)페닐]프로판, 알킬기나 알콕시기 등의 치환기를 가져도 좋은 4,4'-디아미노-벤즈아닐리드 등이 예시된다. 이들은 단독 또는 2종류 이상 사용하여도 좋다. 또, 그 밖의 디아민과 병용하는 것도 가능하지만, 상기 디아민 성분의 사용량은 70몰% 이상인 것이 바람직하다.As a diamine used for the synthesis | combination of the non-thermoplastic polyimide which forms a non-thermoplastic polyimide layer, o-phenylenediamine, p-phenylenediamine, m-phenylenediamine, 4,4'- diaminophenyl ether, 3, 4'-diaminodiphenylether, 3,3'-diaminodiphenylether, 4,4'-diamino-biphenyl, 4,4'-diamino-2,2'-dimethylbiphenyl, 2, 4,4'- diamino- benzanilide etc. which may have substituents, such as 2'-bis [4- (4-aminophenoxy) phenyl] propane, an alkyl group and an alkoxy group, are illustrated. These may be used alone or in combination of two or more. Moreover, although it can also use together with another diamine, it is preferable that the usage-amount of the said diamine component is 70 mol% or more.

비열가소성 폴리이미드의 합성에 사용되는 테트라카르복실산 2무수물로서는, 피로멜리트산 2무수물, 3,3',4,4'-비페닐테트라카르복실산 2무수물, 2,2',3,3'-비페닐테트라카르복실산 등이 예시된다. 이들은 단독 또는 2종류 이상 사용하여도 좋다. 또, 그 밖의 테트라카르복실산 2무수물과 병용하는 것도 가능하지만, 상기 테트라카르복실산 성분의 사용량은 70몰% 이상인 것이 바람직하다.As tetracarboxylic dianhydride used for the synthesis | combination of a non-thermoplastic polyimide, pyromellitic dianhydride, 3,3 ', 4,4'-biphenyl tetracarboxylic dianhydride, 2,2', 3,3 '-Biphenyltetracarboxylic acid and the like are exemplified. These may be used alone or in combination of two or more. Moreover, although it is also possible to use together with other tetracarboxylic dianhydride, it is preferable that the usage-amount of the said tetracarboxylic-acid component is 70 mol% or more.

또한, 비열가소성 폴리이미드층을 형성하는 비열가소성 폴리이미드로서는, 시판의 비열가소성 폴리이미드 필름, 또는 그 중간체인 폴리이미드 용액 또는 그 전구체 용액을 사용할 수 있다. 예를 들면, 우베코우산 가부시키가이샤의 유피렉스(등록상표) S, SGA, SN, 도레이 듀퐁 가부시키가이샤의 카프톤(등록상표) H, V, EN, 카네후치 카가쿠 고교 가부시키가이샤의 아피칼(등록상표) AH, NPI, HP 등의 필름 또는 그 중간체가 예시된다.As the non-thermoplastic polyimide forming the non-thermoplastic polyimide layer, a commercially available non-thermoplastic polyimide film or a polyimide solution or a precursor solution thereof may be used. For example, Uffy Kosan Kaibushiki Co., Ltd. of U. pirex (registered trademark) S, SGA, SN, Toray DuPont Kabushi Kaisha, Kapton (registered trademark) H, V, EN, Kanefuchi Kagaku Kogyo Co., Ltd. Apical (R) AH, NPI, the film of HP, etc. or its intermediate are illustrated.

열가소성 폴리이미드층을 형성하는 열가소성 폴리이미드의 합성에 사용되는 디아민으로서는, 1,3-비스(4-아미노페녹시)벤젠, 4,4'-비스(3-아미노페녹시)비페닐, 4,4'-비스(4-아미노페녹시)비페닐, 3,3'-디아미노벤조페논, 2,2-비스(4-4-아미노페녹시)페닐)프로판 등이 예시된다. 이들은 단독 또는 2종 이상 사용하여도 좋다. 또, 그 외의 디아민과 병용하는 것도 가능하지만, 상기 디아민 성분의 사용량은 70몰% 이상인 것이 바람직하다.As a diamine used for the synthesis | combination of the thermoplastic polyimide which forms a thermoplastic polyimide layer, 1, 3-bis (4-amino phenoxy) benzene, 4, 4'-bis (3-amino phenoxy) biphenyl, 4, 4'-bis (4-aminophenoxy) biphenyl, 3,3'-diaminobenzophenone, 2,2-bis (4-4-aminophenoxy) phenyl) propane and the like are exemplified. You may use these individually or 2 types or more. Moreover, although it can also use together with other diamine, it is preferable that the usage-amount of the said diamine component is 70 mol% or more.

열가소성 폴리이미드의 합성에 사용되는 테트라카르복실산 2무수물로서는, 피로멜리트산 2무수물, 3,3'4,4'-비페닐테트라카르복실산 2무수물, 2,2',3,3'-비페닐테트라카르복실산 등이 예시된다. 이들은 단독 또는 2종류 이상 사용하여도 좋다. 또, 그 밖의 테트라카르복실산 2무수물과 병용하는 것도 가능하지만, 상기 테트라카르복실산의 사용량은 70몰% 이상인 것이 바람직하다.As tetracarboxylic dianhydride used for the synthesis | combination of a thermoplastic polyimide, a pyromellitic dianhydride, 3,3'4,4'-biphenyl tetracarboxylic dianhydride, 2,2 ', 3,3'- Biphenyl tetracarboxylic acid etc. are illustrated. These may be used alone or in combination of two or more. Moreover, although it is also possible to use together with other tetracarboxylic dianhydride, it is preferable that the usage-amount of the said tetracarboxylic acid is 70 mol% or more.

본 발명의 COF용 적층판은, 금속박 표면에 열가소성 폴리이미드 또는 그 전구체 용액(이하, 바니시라고도 한다)를 도포하고, 다음에 비열가소성 폴리이미드 또는 그 전구체 용액을 도포하여, 건조, 필요에 따라서 열처리에 의해 경화시키는 방법으로 제조할 수 있다. 바니시를 도포하는 방법으로서는, 다이코터, 콤마코터, 롤코터, 그라비어코터, 커튼코터, 스프레이코터 등의 공지의 방법을 채용할 수 있다. 이 경우, 필요에 따라 또한 열가소성 혹은 비열가소성 폴리이미드 또는 그 전구체 용액을 다층으로 도포할 수 있다. 열가소성 폴리이미드층 또는 비열가소성 폴리이미드층을 다층으로 형성하는 경우는, 이들은 동일하거나 달라도 좋다. 도포한 바니시를 건조, 경화하는 방법은, 통상의 가열건조로를 이용할 수 있다. 건조로의 분위로서는, 공기, 불활성가스(inert gas; 질소, 아르곤) 등을 이용할 수 있다. 건조, 경화의 온도로서는 60℃∼400℃ 정도의 온도범위가 바람직하게 이용된다. 경화는 폴리이미드 전구체가 폴리이미드로 될 때까지 행한다. 또, 동박 두께가 큰 경우는, 필요에 따라 에칭처리 등에 의해 동박 두께를 소정의 두께로 한다.In the laminate for COF of the present invention, a thermoplastic polyimide or a precursor solution thereof (hereinafter also referred to as varnish) is applied to a metal foil surface, and then a non-thermoplastic polyimide or a precursor solution thereof is applied to the laminate and dried and, if necessary, subjected to heat treatment. It can manufacture by the method of hardening. As a method of applying the varnish, a known method such as a die coater, comma coater, roll coater, gravure coater, curtain coater, spray coater or the like can be adopted. In this case, if necessary, a thermoplastic or non-thermoplastic polyimide or a precursor solution thereof may be applied in multiple layers. When forming a thermoplastic polyimide layer or a non-thermoplastic polyimide layer in multiple layers, they may be same or different. As a method for drying and curing the applied varnish, a normal heat drying furnace can be used. As the drying furnace, air, inert gas (nitrogen, argon) or the like can be used. As temperature of drying and hardening, the temperature range of about 60 to 400 degreeC is used preferably. Hardening is performed until a polyimide precursor turns into a polyimide. Moreover, when copper foil thickness is large, copper foil thickness is made into predetermined thickness by an etching process etc. as needed.

양면에 금속박을 갖는 적층한은 절연층을 3층 이상으로 하고, 최외층을 열가소성 폴리이미드층으로 하며, 이 최외층의 열가소성 폴리이미드층의 표면에 금속박을 열압착하는 것 등에 의해 제조하는 것이 바람직하다.It is preferable to make three or more laminated silver insulation layers which have metal foil on both surfaces, and to make a outermost layer into a thermoplastic polyimide layer, and to heat-bond metal foil to the surface of the thermoplastic polyimide layer of this outermost layer, etc. Do.

또, 본 발명의 COF용 적층판은 비열가소성 폴리이미드 필름의 편면 또는 양면에 열가소성 폴리이미드 또는 그 전구체 용액을 도포하고, 상기 방법과 마찬가지로 하여, 다층의 폴리이미드층으로서 열가소성 폴리이미드층의 표면에 금속박을 열압착함으로써 제조하는 것도 가능하다. 열압착하는 방법에 대해서는, 특별히 제한은 없지만, 예컨대 가열프레스법, 열라미네이트법 등의 공지의 방법을 채용할 수 있다.In addition, in the laminate for COF of the present invention, a thermoplastic polyimide or a precursor solution thereof is applied to one or both sides of a non-thermoplastic polyimide film, and in the same manner as the above method, a metal foil is formed on the surface of the thermoplastic polyimide layer as a multilayer polyimide layer. It is also possible to manufacture by thermocompression bonding. There is no restriction | limiting in particular about the method of thermocompression bonding, For example, well-known methods, such as a heat press method and a thermal lamination method, can be employ | adopted.

COF용 적층판으로부터, COF용 필름 캐리어 테이프를 제조하는 방법은, 공지이며 이들의 방법을 적절히 선택 사용할 수 있다. 예를 들면, COF용 적층판을 소정 폭의 필름으로 절단하고, 필름의 양측에는 스프로켓을 설치한 후, 금속박면 측에 감광성 수지층을 형성하고, 소정의 회로가 얻어지는 마스크를 통해서 노광하고, 이어서 에칭처리하여 미노광부분 또는 노광부분 중 어느 하나를 제거한다. 다음에, 남은 수지층을 레지스트로서 노출된 금속박을 에칭처리하여 회로패턴을 형성하고, 또한 필요에 따라 레지스트를 제거함으로써 COF용 필름 캐리어 테이프로 하는 등의 방법이 있다.The method of manufacturing the film carrier tape for COF from the laminated board for COF is well-known, These methods can be selected suitably and used. For example, the laminate for COF is cut into a film of a predetermined width, sprockets are provided on both sides of the film, a photosensitive resin layer is formed on the metal foil surface side, and exposed through a mask to obtain a predetermined circuit, followed by etching. The treatment removes either the unexposed portion or the exposed portion. Next, the remaining resin layer is subjected to etching treatment of the exposed metal foil as a resist to form a circuit pattern, and to remove the resist as necessary to form a film carrier tape for COF.

본 발명의 전자장치는, 상기 COF용 적층판을 회로가공하여 얻어진 배선기판 상에, 전자부품이 탑재된 것이다. 그리고, 이 전자장치는 이하와 같이 하여 제조할 수 있다. 즉, 우선 절연층의 편면 또는 양면에 도체를 갖는 적층판을 준비한다. 이 적층판의 절연층은 2층이상의 폴리이미드계 수지로 이루어지는 다층 구조이며, 절연층의 유리전이온도가 350℃이상, 또한 300∼350℃의 열팽창계수가 70ppm/℃이하이지만, 특히 절연층이 비열가소성 폴리이미드층의 편면 또는 양면에 열가소성 폴리이미드층을 갖고, 상기 식(1)에 의해 계산되는 z값이 20이하인 것이 바람직하다.In the electronic device of the present invention, an electronic component is mounted on a wiring board obtained by circuit processing the laminate for COF. And this electronic device can be manufactured as follows. That is, first, a laminated plate having a conductor on one or both sides of the insulating layer is prepared. The insulating layer of the laminate has a multilayer structure composed of two or more polyimide resins, and the glass transition temperature of the insulating layer is 350 ° C or higher and the thermal expansion coefficient of 300 to 350 ° C or lower is 70 ppm / ° C, but the insulating layer is particularly It is preferable to have a thermoplastic polyimide layer on the single side | surface or both surfaces of a thermoplastic polyimide layer, and z value calculated by said formula (1) is 20 or less.

다음에, 적층체의 도체를 임의의 회로패턴으로 가공한다. 도체의 회로패턴 형성은, 상기 COF용 적층판으로부터 COF용 필름 캐리어 테이프를 제조하는 방법과 같은 방법을 적용할 수 있다. 이와 같이 하여 회로가공된 배선기판 상에 전자부품이 실장되지만, 여기서 말하는 전자부품은 IC칩이나 LSI칩으로 대표되는 반도체 소자 등의 전자부품에 상기 배선기판 상의 도체회로 도통을 취하기 위한 범프를 설치한 것이 적합하고, 실장은 300℃이상에서 행해진다. 또, 전자부품이 범프를 갖는 범프 부착의 전자부품인 경우, 배선기판의 회로패턴의 일부와 전자부품의 범프가 접하도록 하여 행해진다. 본 발명의 전자장치의 제조방법에 의하면, 적층체의 절연층이 특정의 요건을 충족한 것을 사용하기 때문에 300℃이상의 고온에서의 실장을 행한 경우에도, 본 발명의 COF 적층판에 의한 효과와 같은 효과를 누릴 수 있고, 양호한 전자장치를 제조할 수 있다. 또, 본 발명의 전자장치의 제조방법에 있어서는, 준비하는 적층판이 특징의 하나이기 때문에, 적층판의 바람직하는 형태는 본 발명의 전자장치의 제조방법에 있어서도 적합하다.Next, the conductor of the laminate is processed into an arbitrary circuit pattern. The circuit pattern formation of a conductor can apply the method similar to the method of manufacturing the film carrier tape for COF from the said laminated board for COF. In this way, the electronic component is mounted on the circuit processed wiring board. However, the electronic component referred to herein includes bumps for conducting conductive circuit conduction on the wiring board to electronic components such as semiconductor devices represented by IC chips or LSI chips. It is suitable, and mounting is performed at 300 degreeC or more. In the case where the electronic component is a bumped electronic component having a bump, a part of the circuit pattern of the wiring board and the bump of the electronic component are performed. According to the manufacturing method of the electronic device of this invention, since the insulating layer of a laminated body meets specific requirements, even if it mounts at high temperature of 300 degreeC or more, the effect similar to the effect by the COF laminated board of this invention. It is possible to enjoy a good electronic device. Moreover, in the manufacturing method of the electronic device of this invention, since the laminated board to prepare is one of the characteristics, the preferable aspect of a laminated board is suitable also in the manufacturing method of the electronic device of this invention.

도 1은, 편면 도체의 COF용 적층판의 층구조를 설명하기 위한 단면도이고, 절연층(10)과 도체(20)로 되어 있다. 절연층(10)은 열가소성 폴리이미드층(11), 비열가소성 폴리이미드층(12) 및 열가소성 폴리이미드층(13)의 3층으로 구성되어 있고, 열가소성 폴리이미드층(13)이 도체(10)와 접하고 있다.1: is sectional drawing for demonstrating the layer structure of the COF laminated board of a single-sided conductor, Comprising: The insulating layer 10 and the conductor 20 are shown. The insulating layer 10 is comprised of three layers, the thermoplastic polyimide layer 11, the non-thermoplastic polyimide layer 12, and the thermoplastic polyimide layer 13, and the thermoplastic polyimide layer 13 is the conductor 10 Is in contact with.

도 2는 IC칩을 COF용 필름 캐리어 테이프에 실장하는 예를 나타내는 개념도이고, IC칩(1)의 금도금된 범프(2)가 COF용 필름 캐리어 테이프의 절연층(3) 상에 형성되어 있는 회로(4)에 접합되는 상태를 나타낸다. 이 때, 350∼400℃ 정도의 고온에서 열압착되기 때문에 압착부의 절연층(3) 두께가 당초 두께 T1에서 T2로 침입하게 된다. 이 두께의 차(T1-T2)를 가급적 작게 하는 것이 요망되고 있다.FIG. 2 is a conceptual diagram showing an example of mounting an IC chip on a film carrier tape for COF, wherein a gold-plated bump 2 of the IC chip 1 is formed on the insulating layer 3 of the film carrier tape for COF. The state joined to (4) is shown. At this time, since the thermocompression bonding is carried out at a high temperature of about 350 to 400 ° C., the thickness of the insulating layer 3 of the crimp portion enters T2 from the original thickness T1. It is desired to make this thickness difference T1-T2 as small as possible.

(실시예)(Example)

이하에, 본 발명을 실시예에 의해 더욱 상세하게 설명한다.Below, an Example demonstrates this invention further in detail.

실시예에 사용되는 약어는 다음과 같다.Abbreviations used in the examples are as follows.

PMDA : 무수 피로멜리트산PMDA: pyromellitic anhydride

BPDA : 3,3',4,4'-비페닐테트라카르복실산 2무수물BPDA: 3,3 ', 4,4'-biphenyltetracarboxylic dianhydride

DAPE : 4,4'-디아미노디페닐에테르DAPE: 4,4'-diaminodiphenyl ether

MT : 4,4-디아미노-2,2'-디메틸비페닐MT: 4,4-diamino-2,2'-dimethylbiphenyl

BAPP : 2,2-비스(4-(4-아미노페녹시)페닐)프로판BAPP: 2,2-bis (4- (4-aminophenoxy) phenyl) propane

BAPB : 4,4'-비스(4-아미노페녹시)비페닐BAPB: 4,4'-bis (4-aminophenoxy) biphenyl

TPE : 1,3-비스(4-아미노페녹시)벤젠TPE: 1,3-bis (4-aminophenoxy) benzene

DMAc : 디메틸아세트아미드DMAc: Dimethylacetamide

<실시예 1><Example 1>

DMAc 425g에 MT 28.1g과 TPE 4.3g을 1L의 분리할 수 있는 플라스크 중에서 교반하면서 용해시켰다. 다음에, PMDA 25.3g과 BPDA 8.5g을 이 용액에 조금씩 투입하고, 중합반응을 행하여 고점도의 비열가소성 폴리이미드 전구체 용액A를 얻었다.425 g of DMAc were dissolved with stirring 28.1 g of MT and 4.3 g of TPE in 1 L of a detachable flask. Next, 25.3 g of PMDA and 8.5 g of BPDA were added little by little to this solution to carry out a polymerization reaction to obtain a high viscosity non-thermoplastic polyimide precursor solution A.

마찬가지로, DMAc 425g에 BAPP 18.0g과 BAPB 24.3g을 용해시킨 후, 이 용액에 PMDA 24.5g을 투입하여 중합반응을 행하여, 고점도의 열가소성 폴리이미드 전구체 용액B를 얻었다.Similarly, 18.0 g of BAPP and 24.3 g of BAPB were dissolved in 425 g of DMAc, and then 24.5 g of PMDA was added to the solution to carry out a polymerization reaction to obtain a high viscosity thermoplastic polyimide precursor solution B.

다음에, 상기에서 얻어진 폴리이미드 전구체 용액B를, 두께 18㎛, 도포표면의 표면조도(Rz)가 0.9㎛인 전해동박(미츠이 킨조쿠 코우산(주) 제품 NA-VLP) 상에 이미드 전화한 후의 필름 두께가 3㎛로 되도록 바코트하였다. 그 후, 130℃에서 5분 건조하였다. 그 후, 건조한 폴리이미드층의 위에, 적층하도록 폴리이미드 전구체 용액A를 이미드 전화 후의 필름 두께가 33㎛가 되도록 바코트하고, 130℃에서 5분 건조하였다. 또한 마찬가지로 하여, 이 필름의 위에 폴리이미드 전구체 용액B를 이미드 전화한 후의 두께가 4㎛가 되도록 바코트하고, 130℃에서 5분 건조하였다. 다음에, 건조한 적층체를 진공항온조에 투입하여 200℃에서 30분, 300℃에서 30분, 350℃에서 30분, 370℃에서 10분 열처리를 하여, 폴리이미드층의 두께가 40㎛인 COF용 적층판을 얻었다.Next, the polyimide precursor solution B obtained above was imide-converted on the electrolytic copper foil (NA-VLP by Mitsui Kinzoku Co., Ltd.) whose thickness is 18 micrometers and surface roughness Rz of a coating surface is 0.9 micrometer. Barcoat was carried out so that the film thickness after this might become 3 micrometers. Then, it dried for 5 minutes at 130 degreeC. Then, the polyimide precursor solution A was bar-coated so that the film thickness after imide inversion might be set to 33 micrometers, and it dried at 130 degreeC for 5 minutes on the dry polyimide layer. In the same manner, the film was subjected to a bar coat so as to have a thickness of 4 μm after the polyimide precursor solution B was imid-converted on the film, and dried at 130 ° C. for 5 minutes. Next, the dried laminate was put into a vacuum thermostat and heat treated at 200 ° C. for 30 minutes, at 300 ° C. for 30 minutes, at 350 ° C. for 30 minutes, and at 370 ° C. for 10 minutes, so that the polyimide layer had a thickness of 40 μm. A laminated board was obtained.

여기서, 폴리이미드 전구체 용액A로부터 얻어진 비열가소성 폴리이미드A층의 300∼350℃의 열팽창계수는 30ppm/℃였다. 또, 폴리이미드 전구체 용액B로부터 얻어진 열가소성 폴리이미드B층의 300∼350℃에서의 열팽창계수는 52ppm/℃이고, 폴리이미드층 전체의 유리전이온도는 363℃, 열팽창계수는 38ppm/℃이였다.Here, the thermal expansion coefficient of 300-350 degreeC of the non-thermoplastic polyimide A layer obtained from the polyimide precursor solution A was 30 ppm / degreeC. The thermal expansion coefficient at 300 to 350 ° C of the thermoplastic polyimide B layer obtained from the polyimide precursor solution B was 52 ppm / ° C, the glass transition temperature of the entire polyimide layer was 363 ° C, and the thermal expansion coefficient was 38 ppm / ° C.

열팽창계수는 열기계 분석장치(TMA)를 이용하여 300∼350℃의 치수변화로부터 구하고, 유리전이온도는 동적 점탄성으로 측정하여 손실탄성율의 피크값을 유리전이온도로 하였다.The coefficient of thermal expansion was determined from a dimensional change of 300 to 350 ° C. using a thermomechanical analyzer (TMA). The glass transition temperature was measured by dynamic viscoelasticity, and the peak value of the loss modulus was defined as the glass transition temperature.

얻어진 COF용 적층판에, 60㎛ 피치의 배선패턴을 형성하여 COF 필름 캐리어 테이프로 하였다. 또한, 내측 리드부에는 주석도금을 실시하고 있다. 그 후, COF 필름 캐리어 테이프의 내측 리드부로 금범프를 갖는 IC를 실장하여, 언더필을 충전, 가열경화하였다. 실장은 플립칩 홀더「TFC-2100」시바우라 메카트로닉스(주) 제품을 사용하고, 본딩 헤드툴 온도는 420℃, 스테이지 온도는 100℃, 접합압력은 1범프당의 하중이 20gf로 되도록 행하였다.The wiring pattern of 60 micrometer pitch was formed in the obtained laminated board for COF, and it was set as the COF film carrier tape. In addition, tin plating is performed on the inner lead portion. Thereafter, an IC having gold bumps was mounted on the inner lead portion of the COF film carrier tape, and the underfill was filled and heat cured. Mounting was carried out using a flip chip holder "TFC-2100" manufactured by Shibaura Mechatronics Co., Ltd., with a bonding head tool temperature of 420 ° C, a stage temperature of 100 ° C, and a joining pressure of 20 gf per bump.

다음에, IC를 실장한 COF 필름 캐리어 테이프의 폴리이미드면으로부터 현미경으로 관찰하여 폴리이미드층의 물결 등의 변형이 없고, 언더필과 폴리이미드 계면에 보이드가 없는 것을 확인하였다. 또, IC를 실장한 COF 필름 캐리어 테이프의 단면을 관찰하고, 도 2에 나타내는 T1-T2=T3(실장에 의한 수지 변형량)로서 내측 리드배선 침입량을 측정하고, 내측 리드의 밀착상태와 내측 리드와 범프의 접속상태를 확인하였다. 본 실시예에서는 T3은 1.0㎛이고, 내측 리드와 범프의 접속상태는 양호하였다.Next, it observed under the microscope from the polyimide surface of the COF film carrier tape which mounted IC, and confirmed that there was no deformation | transformation, such as a wave of a polyimide layer, and there was no void in an underfill and a polyimide interface. In addition, the cross section of the COF film carrier tape mounted with IC was observed, and the inner lead wiring penetration amount was measured as T1-T2 = T3 (resin deformation amount due to mounting) shown in FIG. The connection state between and bumps was checked. In this embodiment, T3 was 1.0 占 퐉, and the connection state between the inner lead and the bump was good.

<실시예 2><Example 2>

DMAc 425g에 BAPP 28.1g과 TPE 13.3g을 1L의 분리할 수 있는 플라스크 중에서 교반하면서 용해시켰다. 다음에, PMDA 25.4g을 이 용액에 조금씩 투입하고, 중합반을 행하여 고점도의 열가소성 폴리이미드 전구체 용액C를 얻었다.28.1 g of BAPP and 13.3 g of TPE were dissolved in 1 L of a detachable flask in 425 g of DMAc while stirring. Next, 25.4 g of PMDA was added little by little to this solution, and a polymerization board was carried out to obtain a high viscosity thermoplastic polyimide precursor solution C.

그 후, 실시예 1에서 얻어진 비열가소성 폴리이미드 전구체 용액A와 열가소성 폴리이미드 전구체 용액C를 이용하여, 실시예 1과 동일한 조작을 행하여, 폴리이미드층의 두께가 C/A/C의 순서로 5㎛/30㎛/5㎛인 40㎛의 COF용 적층판을 얻었다. 열가소성 폴리이미드C층의 300∼350℃의 열팽창계수는 82ppm/℃이고, 폴리이미드층 전체의 유리전이온도는 367℃, 300∼350℃의 열팽창계수는 45ppm/℃였다. COF 필름 캐리어 테이프로 가공하여, IC를 실장, 언더필을 충전한 결과, 폴리이미드층의 변형 및 언더필과 폴리이미드 계면에 보이드는 없었다. 또, T3는 1.5㎛이고, 내측 리드의 밀착상태 및 내측 리드와 범프의 접속상태는 양호하였다.Thereafter, the same operation as in Example 1 was performed using the non-thermoplastic polyimide precursor solution A and the thermoplastic polyimide precursor solution C obtained in Example 1, and the thickness of the polyimide layer was 5 in the order of C / A / C. The laminated board for 40 micrometers of COF of micrometer / 30 micrometers / 5 micrometers was obtained. The thermal expansion coefficient of 300-350 degreeC of the thermoplastic polyimide C layer was 82 ppm / degreeC, and the glass transition temperature of the whole polyimide layer was 367 degreeC, and the thermal expansion coefficient of 300-350 degreeC was 45 ppm / degreeC. As a result of processing with a COF film carrier tape and mounting the IC and filling the underfill, there was no void in the deformation of the polyimide layer and the underfill and polyimide interfaces. Moreover, T3 was 1.5 micrometers, and the adhesive state of an inner lead and the connection state of an inner lead and bump were favorable.

<실시예 3><Example 3>

실시예 1에서 얻어진 비열가소성 폴리이미드 전구체 용액A를, 두께 18㎛, 도포표면의 표면조도(Rz)가 0.9㎛인 전해동박(미츠이 킨조쿠 코우산(주) 제품 NA-VLP) 상에 이미드 전화한 후의 폴리이미드층 두께가 35㎛로 되도록 바코트하였다. 그 후, 130℃에서 5분 건조하였다. 그 후, 건조한 폴리이미드층의 위에, 적층하도 록 실시예 2에서 얻어진 열가소성 폴리이미드 전구체 용액C를 이미드 전화 후의 폴리이미드층 두께가 5㎛가 되도록 바코트하고, 130℃에서 5분 건조하였다. 다음에, 건조한 적층체를 진공항온조에 투입하여 200℃에서 30분, 300℃에서 30분, 350℃에서 30분, 370℃에서 10분 열처리를 하여, 폴리이미드층의 두께가 40㎛인 COF용 적층판을 얻었다.The non-thermoplastic polyimide precursor solution A obtained in Example 1 was imide-converted on an electrolytic copper foil (NA-VLP manufactured by Mitsui Kinzoku Co., Ltd.) having a thickness of 18 µm and a surface roughness (Rz) of the coated surface of 0.9 µm. Barcoat was carried out so that the thickness of the polyimide layer after the formation would be 35 m. Then, it dried for 5 minutes at 130 degreeC. Then, the thermoplastic polyimide precursor solution C obtained in Example 2 was bar-coated so that the polyimide layer thickness after imide conversion might be set to 5 micrometers, and it dried at 130 degreeC for 5 minutes on the dried polyimide layer. Next, the dried laminate was put into a vacuum thermostat and heat treated at 200 ° C. for 30 minutes, at 300 ° C. for 30 minutes, at 350 ° C. for 30 minutes, and at 370 ° C. for 10 minutes, so that the polyimide layer had a thickness of 40 μm. A laminated board was obtained.

폴리이미드층 전체의 유리전이온도는 366℃, 300∼350℃의 열팽창계수는 45ppm/℃이고, 실시예 1과 마찬가지로 해서 COF 필름 캐리어 테이프로 가공하여, IC를 실장, 언더필을 충전한 결과, 폴리이미드층의 변형 및 언더필과 폴리이미드 계면에 보이드는 없었다. 또, T3는 0.5㎛이고, 내측 리드의 밀착상태 및 내측 리드와 범프의 접속상태는 양호하였다.The glass transition temperature of the whole polyimide layer was 366 degreeC and the thermal expansion coefficient of 300-350 degreeC was 45 ppm / degreeC, and it processed similarly to Example 1 with COF film carrier tape, and mounted IC and filled underfill, There was no void in the deformation of the mid layer and the underfill and polyimide interfaces. Moreover, T3 was 0.5 micrometer and the adhesive state of an inner lead and the connection state of an inner lead and bump were favorable.

<비교예 1>Comparative Example 1

DMAc 425g에 BAPP 43.2g을 1L의 분리할 수 있는 플라스크 중에서 교반하면서 용해시켰다. 다음에, PMDA 19.1g과 BPDA 4.5g, PMDA 24.5g을 이 용액에 조금씩 투입하고, 중합반응을 행하여 고점도의 열가소성 폴리이미드 전구체 용액D를 얻었다. 그 후, 실시예 1에서 얻어진 비열가소성 폴리이미드 전구체 용액A와 열가소성 폴리이미드 전구체 용액D를 이용하여, 실시예 1과 같은 조작을 행하여, 폴리이미드층의 두께가 D/A/D의 순서로 3㎛/33㎛/4㎛인 40㎛의 COF용 적층판을 얻었다. 열가소성 폴리이미드D층의 300∼350℃의 열팽창계수는 800ppm/℃이고, 폴리이미드층 전체의 유리전이온도는 323℃, 300∼350℃의 열팽창계수는 352ppm/℃였다. COF 필름 캐리어 테이프로 가공하여, IC를 실장, 언더필을 충전한 결과, 폴리이미드층이 크게 물 결 변형하고, 언더필과 폴리이미드 계면에 보이드가 발생하여 있었다. T3는 4㎛이고, 내측 리드의 밀착상태는 양호하였지만, 내측 리드와 범프의 접속상태는 불량이었다.43.2 g of BAPP was dissolved in 425 g of DMAc while stirring in 1 L of a detachable flask. Subsequently, 19.1 g of PMDA, 4.5 g of BPDA, and 24.5 g of PMDA were added little by little to this solution to carry out a polymerization reaction to obtain a high viscosity thermoplastic polyimide precursor solution D. Thereafter, the same operation as in Example 1 was performed using the non-thermoplastic polyimide precursor solution A and the thermoplastic polyimide precursor solution D obtained in Example 1, and the thickness of the polyimide layer was 3 in the order of D / A / D. The laminated board for COF of 40 micrometers which is micrometer / 33 micrometers / 4 micrometers was obtained. The thermal expansion coefficient of 300-350 degreeC of the thermoplastic polyimide D layer was 800 ppm / degreeC, and the glass transition temperature of the whole polyimide layer was 323 degreeC, and the thermal expansion coefficient of 300-350 degreeC was 352 ppm / degreeC. As a result of processing with a COF film carrier tape and mounting the IC and filling the underfill, the polyimide layer was greatly deformed and voids were generated at the underfill and the polyimide interface. T3 was 4 micrometers, and the contact | adherence state of the inner lead was favorable, but the connection state of the inner lead and bump was bad.

<비교예 2>Comparative Example 2

실시예 1에서 얻어진 비열가소성 폴리이미드 전구체 용액A와 열가소성 폴리이미드 전구체 용액C를 이용하여, 실시예 1과 같은 조작을 행하여, 폴리이미드층의 두께가 C/A/C의 순서로 10㎛/20㎛/10㎛인 40㎛의 COF용 적층판을 얻었다. 폴리이미드층 전체의 유리전이온도는 367℃, 300∼350℃의 열팽창계수는 80ppm/℃였다. COF 필름 캐리어 테이프로 가공하여, IC를 실장, 언더필을 충전한 결과, 폴리이미드층이 물결 변형하고, 언더필과 폴리이미드 계면에 보이드가 발생하여 있었다. T3는 2㎛이고, 내측 리드의 밀착상태는 양호하였지만, 내측 리드와 범프의 접속상태는 불량이었다.Using the non-thermoplastic polyimide precursor solution A and the thermoplastic polyimide precursor solution C obtained in Example 1, operation similar to Example 1 was performed, and the thickness of a polyimide layer is 10 micrometer / 20 in order of C / A / C. The laminated board for 40 micrometers of COF which is 10 micrometers / 10 micrometers was obtained. The glass transition temperature of the whole polyimide layer was 367 degreeC, and the thermal expansion coefficient of 300-350 degreeC was 80 ppm / degreeC. As a result of processing with a COF film carrier tape and mounting the IC and filling the underfill, the polyimide layer was wave-deformed and voids were generated at the underfill and the polyimide interface. T3 was 2 micrometers, and the contact state of the inner lead was favorable, but the connection state of the inner lead and bump was bad.

<비교예 3>Comparative Example 3

열가소성 폴리이미드 전구체 용액C를 D로 변경한 이외는, 실시예 3과 같은 조작을 행하여, 폴리이미드층의 두께가 40㎛의 COF용 적층판을 얻었다. 폴리이미드층 전체의 유리전이온도는 322℃, 300∼350℃의 열팽창계수는 250ppm/℃였다. 실시예 1과 마찬가지로 해서 COF 필름 캐리어 테이프로 가공하여, IC를 실장, 언더필을 충전한 결과, 폴리이미드층이 크게 물결 변형하고, 언더필과 폴리이미드 계면에 보이드가 발생하여 있었다. T3는 0.5㎛이고, 내측 리드의 밀착상태는 양호하였지만, 내측 리드와 범프의 접속상태는 불량이었다.Except having changed the thermoplastic polyimide precursor solution C into D, operation similar to Example 3 was performed and the laminated board for COF of 40 micrometers in thickness of a polyimide layer was obtained. The glass transition temperature of the whole polyimide layer was 322 degreeC, and the thermal expansion coefficient of 300-350 degreeC was 250 ppm / degreeC. In the same manner as in Example 1, processing with a COF film carrier tape and mounting the IC and filling the underfill resulted in a large wave deformation of the polyimide layer, and voids were generated at the underfill and the polyimide interface. T3 was 0.5 µm and the adhesion state of the inner lead was good, but the connection state of the inner lead and the bump was poor.

식(1)에 의해 계산된 z 및 그 밖의 결과를 정리하여 표 1 및 표 2에 나타낸다. 또, 각 폴리이미드층의 Tg는 폴리이미드층A : 371℃, 폴리이미드층B : 359℃, 폴리이미드층C : 365℃ 및 폴리이미드층D : 305℃이다.Z and the other results calculated by equation (1) are collectively shown in Table 1 and Table 2. Moreover, Tg of each polyimide layer is polyimide layer A: 371 degreeC, polyimide layer B: 359 degreeC, polyimide layer C: 365 degreeC, and polyimide layer D: 305 degreeC.

Figure 112007003403427-PAT00001
Figure 112007003403427-PAT00001

Figure 112007003403427-PAT00002
Figure 112007003403427-PAT00002

본 발명에 의하면, 치수안정성, 금속배선과 절연층의 밀착성이 우수하고, 핀홀이 없으며, COF 제조를 위한 300℃이상의 고온이 가해지는 IC칩 실장공정에 있어서의 Au-Au 접합 혹은 Au-Sn 공정시에 있어서, 필름 캐리어 테이프의 열에 의한 치수변화나 변형을 억제할 수 있고, 금속배선과 IC칩의 범프에 어긋남이 없고, 금속배선의 폴리이미드층에의 침입을 방지하여, 언더필 충전도 가능한 전자부품과 필름 캐리어 테이프의 전기적 접속신뢰성을 향상시킨 COF용 적층판 및 COF 필름 캐리어 테이프를 제공할 수 있다.According to the present invention, the Au-Au bonding or Au-Sn process in the IC chip mounting process is excellent in dimensional stability, adhesion between the metal wiring and the insulating layer, there is no pinhole, and a high temperature of 300 ° C. or higher is applied for manufacturing COF. In the city, the dimensional change and deformation caused by the heat of the film carrier tape can be suppressed, the bumps of the metal wiring and the IC chip can be prevented, the metal wiring can be prevented from entering the polyimide layer, and the underfill filling can also be performed. The laminated board for COF and COF film carrier tape which improved the electrical connection reliability of a component and a film carrier tape can be provided.

Claims (7)

절연층의 편면 또는 양면에 도체를 갖는 COF용 적층판에 있어서, 상기 절연층이 2층 이상의 폴리이미드계 수지로 이루어지는 다층 구조이고, 절연층의 유리전이온도가 350℃이상, 또한 300∼350℃의 열팽창계수가 70ppm/℃ 이하인 것을 특징으로 하는 COF용 적층판.In a laminate for COF having conductors on one or both sides of the insulating layer, the insulating layer has a multilayer structure made of two or more polyimide resins, and the glass transition temperature of the insulating layer is 350 ° C or higher and 300 to 350 ° C. Laminated sheet for COF, characterized in that the thermal expansion coefficient is 70ppm / ℃ or less. 제1항에 있어서, 절연층이 비열가소성 폴리이미드층의 편면 또는 양면에 열가소성 폴리이미드층을 갖고, 하기 식(1)에 의해 계산되는 z가 20이하인 것을 특징으로 하는 COF용 적층판.The laminate according to claim 1, wherein the insulating layer has a thermoplastic polyimide layer on one or both sides of the non-thermoplastic polyimide layer, and z calculated by the following formula (1) is 20 or less. z=α×x-β×y (1)z = α × x-β × y (1) (여기서, α는 열가소성 폴리이미드층의 300∼350℃의 열팽창계수(ppm/℃)이고, x는 열가소성 폴리이미드층 두께가 절연층 총두께에 차지하는 비율이며, β는 비열가소성 폴리이미드층의 300∼350℃의 열팽창계수(ppm/℃)이며, y는 비열가소성 폴리이미드층의 두께가 절연층 총두께에 차지하는 비율이다.)(Where α is the thermal expansion coefficient (ppm / ° C.) of 300 to 350 ° C. of the thermoplastic polyimide layer, x is the ratio of the thickness of the thermoplastic polyimide layer to the total thickness of the insulating layer, and β is 300 of the non-thermoplastic polyimide layer. Thermal expansion coefficient (ppm / ° C) of ˜350 ° C., and y is a ratio of the thickness of the non-thermoplastic polyimide layer to the total thickness of the insulating layer.) 제1항 또는 제2항에 있어서, 절연층과 직접 접하고 있는 도체 표면의 표면조도(Rz)가 1.0㎛이하인 것을 특징으로 하는 COF용 적층판.The laminate sheet for COF according to claim 1 or 2, wherein the surface roughness Rz of the conductor surface directly in contact with the insulating layer is 1.0 µm or less. 제1항 내지 제3항 중 어느 한 항에 있어서, 절연층이 폴리이미드의 전구체 용액을 도체에 직접 도포하고, 이미드 전화하여 얻어지는 것임을 특징으로 하는 COF용 적층판.The laminated sheet for COF according to any one of claims 1 to 3, wherein the insulating layer is obtained by directly applying a precursor solution of polyimide to the conductor and imid-converting it. 제1항 내지 제4항 중 어느 한 항에 기재된 COF용 적층판을 가공하여 얻어지는 것을 특징으로 하는 COF용 필름 캐리어 테이프.It is obtained by processing the laminated sheet for COF of any one of Claims 1-4, The film carrier tape for COF characterized by the above-mentioned. 제4항에 기재된 COF용 적층판을 회로가공하여 얻어진 배선기판 상에, 전자부품이 탑재된 것을 특징으로 하는 전자장치.An electronic device is mounted on a wiring board obtained by circuit processing a laminate for COF according to claim 4. 절연층의 편면 또는 양면에 도체를 갖고, 상기 절연층은 2층이상의 폴리이미드계 수지로 이루어지는 다층 구조이며, 절연층의 유리전이온도가 350℃이상, 또한 300∼350℃의 열팽창계수가 70ppm/℃이하인 적층판을 준비하고,Conductor is provided on one or both sides of the insulating layer, and the insulating layer has a multilayer structure made of two or more polyimide resins, and the glass transition temperature of the insulating layer is 350 ° C or higher and the thermal expansion coefficient of 300 to 350 ° C is 70 ppm / Preparing a laminate having a temperature lower than or equal to 상기 적층판의 도체를 임의의 회로패턴으로 가공한 후,After processing the conductor of the laminated plate in an arbitrary circuit pattern, 상기 회로가공된 배선기판 상에 전자부품을 300℃이상에서 실장하는 것을 특징으로 하는 전자부품이 탑재된 전자장치의 제조방법.A method for manufacturing an electronic device mounted with the electronic component, characterized in that the electronic component is mounted on the circuit processed wiring board at 300 ° C or higher.
KR1020070003873A 2006-01-12 2007-01-12 Laminate for cof, cof film carrier tape and electronic device KR101378052B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00004807 2006-01-12
JP2006004807 2006-01-12

Publications (2)

Publication Number Publication Date
KR20070075356A true KR20070075356A (en) 2007-07-18
KR101378052B1 KR101378052B1 (en) 2014-03-27

Family

ID=38500451

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070003873A KR101378052B1 (en) 2006-01-12 2007-01-12 Laminate for cof, cof film carrier tape and electronic device

Country Status (2)

Country Link
KR (1) KR101378052B1 (en)
TW (1) TWI397136B (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9269756B2 (en) 2013-07-24 2016-02-23 Samsung Display Co., Ltd. Organic light emitting display apparatus
KR101966958B1 (en) * 2018-09-07 2019-04-09 (주)아이피아이테크 Polyimide film for semiconductor packaging

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113163595A (en) * 2021-03-30 2021-07-23 荣耀终端有限公司 Chip on film, roll and display device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4128031B2 (en) * 2002-06-14 2008-07-30 三井化学株式会社 Polyimide metal laminate
TW200500204A (en) * 2002-12-05 2005-01-01 Kaneka Corp Laminate, printed circuit board and method for manufacturing them
JP2004189981A (en) * 2002-12-13 2004-07-08 Kanegafuchi Chem Ind Co Ltd Thermoplastic polyimide resin material and laminated body, and manufacturing method of printed wiring board
TWI296569B (en) * 2003-08-27 2008-05-11 Mitsui Chemicals Inc Polyimide metal laminated matter
US7316791B2 (en) 2003-12-30 2008-01-08 E.I. Du Pont De Nemours And Company Polyimide based substrate comprising doped polyaniline

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9269756B2 (en) 2013-07-24 2016-02-23 Samsung Display Co., Ltd. Organic light emitting display apparatus
KR101966958B1 (en) * 2018-09-07 2019-04-09 (주)아이피아이테크 Polyimide film for semiconductor packaging
WO2020050481A1 (en) * 2018-09-07 2020-03-12 (주)아이피아이테크 Semiconductor package polyimide film
US11492519B2 (en) 2018-09-07 2022-11-08 Ipi Tech Inc Polyimide film for semiconductor package

Also Published As

Publication number Publication date
TWI397136B (en) 2013-05-21
KR101378052B1 (en) 2014-03-27
TW200805528A (en) 2008-01-16

Similar Documents

Publication Publication Date Title
US8426029B2 (en) Metallic laminate and method for preparing the same
JP4528093B2 (en) Multilayer substrate having at least two dissimilar polyamide layers and a conductive layer and useful for electronics-type applications, and compositions related thereto
KR100517009B1 (en) Multilayer Wiring Substrate and Manufacturing Method Thereof
KR20070007083A (en) Heat-resistant resin laminated film, multilayer film with metal layer including same, and semiconductor device
EP1424352A1 (en) Low temperature polymide adhesive compositions and methods relating thereto
KR20030029956A (en) Resin Composition
JP4642479B2 (en) COF laminate and COF film carrier tape
JP5000310B2 (en) COF laminate, COF film carrier tape, and electronic device
TWI387017B (en) Copper clad laminate for cof and carrier tape for cof
US7175736B2 (en) Laminate for electronic circuit
EP1881748A2 (en) Multi-layer laminate substrates useful in electronic type appliactions
KR100793177B1 (en) Double side conductor laminates and its manufacture
JP5064035B2 (en) Manufacturing method of laminate for COF substrate
KR101378052B1 (en) Laminate for cof, cof film carrier tape and electronic device
JP4763964B2 (en) Method for producing polyimide metal laminate
KR20080041855A (en) Double side conductor laminates
JP5055244B2 (en) Polyimide metal laminate
JP2023067521A (en) resin composition
JP5053429B2 (en) Multilayer circuit board manufacturing method
JP4987756B2 (en) Multilayer circuit board manufacturing method
JP2010283390A (en) Circuit base material of multilayer circuit substrate
JP2003327931A (en) Adhesive substrate having heat radiation plate for fixing lead frame

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190306

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200303

Year of fee payment: 7