KR20070073834A - 인쇄가능한 비-휘발성 패시브 메모리 소자 및 그 제조 방법 - Google Patents

인쇄가능한 비-휘발성 패시브 메모리 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20070073834A
KR20070073834A KR1020077009733A KR20077009733A KR20070073834A KR 20070073834 A KR20070073834 A KR 20070073834A KR 1020077009733 A KR1020077009733 A KR 1020077009733A KR 20077009733 A KR20077009733 A KR 20077009733A KR 20070073834 A KR20070073834 A KR 20070073834A
Authority
KR
South Korea
Prior art keywords
conductive
electrode system
memory device
passive memory
support
Prior art date
Application number
KR1020077009733A
Other languages
English (en)
Inventor
룩 레엔데르스
미쉘 웨트르스
Original Assignee
아그파-게바에르트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아그파-게바에르트 filed Critical 아그파-게바에르트
Publication of KR20070073834A publication Critical patent/KR20070073834A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G11C13/0016—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/202—Integrated devices comprising a common active layer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

하나 이상의 전도성 표면 또는 표면 층을 갖고, 지지체의 하나 이상의 측면 상에 패시브 메모리 소자를 갖는 지지체를 포함하는 패시브 메모리 장치 (passive memory device)로서, 상기 패시브 메모리 소자는 제1 전극 시스템, 절연 시스템 및 제2 전극 시스템을 포함하고, 상기 제1 전극 시스템은 상기 제2 전극 시스템으로부터 절연되고, 상기 제1 전극 시스템은 지지체의 전도성 표면 또는 전도성 층이고; 상기 제2 전극 시스템은 복수 개의 고립 전도성 영역 및/또는 서로서로 분리되어 있는 복수 개의 전도성 핀이고; 전도성 브리지는 하나 이상의 상기 고립 전도성 영역, 또는 하나 이상의 상기 전도성 핀과 상기 제1 전극 시스템 사이에 존재하고; 상기 제1 전극 시스템이 금속 지지체의 전도성 표면인 예외적인 경우를 제외하고, 상기 시스템들 및 상기 전도성 브리지는 통상적인 인쇄 공정을 사용하여 인쇄가능한 것을 특징으로 하는 패시브 메모리 장치; 및
상기 지지체를 제공하는 단계, 상기 지지체가 비-금속성인 경우 상기 전도성 층을 상기 지지체 상에 구현하는 단계, 절연 패턴 시스템을 상기 전도성 표면 또는 전도성 층 상에 구현하는 단계, 선택적으로, 상기 절연 패턴 시스템 상의 복수 개의 고립 전도성 영역을 제공하는 단계, 및 제1 전극 시스템과 하나 이상의 상기 고립 전도성 영역 및/또는 서로서로 분리되어 있는 복수 개의 전도성 핀 사이의 미리 지정된 지점들에서 전도성 브리지들을 제공하는 단계를 포함하는 패시브 메모리 장치를 제조하는 방법으로서, 선택적으로, 전도성 층을 제공하는 단계, 절연 패 턴 시스템을 제공하는 단계, 선택적으로, 제2 전극 시스템을 제공하는 단계 및 전도성 브리지들을 제공하는 단계 중 하나 이상의 단계를 통상적인 인쇄 공정으로써 구현하는 것을 특징으로 하는 방법이 개시된다.

Description

인쇄가능한 비-휘발성 패시브 메모리 소자 및 그 제조 방법{Printable organic non-volatile passive memory element and method of making thereof}
본 발명은 인쇄가능한 패시브 메모리 소자 및 그 제조 방법에 관한 것이다.
최근, 예를 들면, 패키징 (packaging) 내의 모조-방지 태그 (anti-counterfeiting tag)와 같이, 휴대가능하고 저가이면서 유연성을 갖는 정보를 저장하는 패시브 메모리 소자-포함 태그 (passive memory device-containing tags) 및 라벨 (label)에 대한 수요가 증가하고 있다. 정보의 기록이 가능한 경우을 포함하는 그러한 비-휘발성 메모리 소자의 제조는 간편하고 저렴하며, 바람직하게는 태그, 라벨 및 패키지 (package) 인쇄 공정 (printing process) 또는 그 자체가 패키징 공정 (packaging process)으로 통합될 수 있어야 하고, 복잡하지 않으면서 저렴한 물질로 구성되고, 최소한의 공정 단계를 수반해야 한다. 패키지용에 있어서는, 메모리 소자 (memory device)는 상대적으로 견고하고, 기계적 충격, 온도 변화 및 다른 환경적인 영향에 대하여 상당한 정도로 둔감한 것이 중요하다.
통상적인 실리콘계 (silicon-based) 반도체 메모리는 고가이고 복잡한 공정을 요구하는 단점을 가지는데, 이러한 고온의 공정온도 및 비-유연성 (non-flexibility) 때문에, 패키징 기재 (packaging substrates)로의 용도로서 적당하지 않다. 더욱이, 실리콘계 반도체 메모리는 폐기시 상당한 환경적인 문제들을 가지고 있다. US 6,542,397은 하나 이상의 복수 개의 메모리 셀을 포함하는 지정 메모리 (designated memory)를 포함하는 장치로서, 각 지정 메모리 셀은 그 내부에 위치한 내-변환성 (resistance-altering) 구성 요소를 갖지만, 단지 실리콘계 읽기-전용 저항 메모리 (read-only resistor memory)만을 예시하는 것을 특징으로 하는 장치를 개시한다. US 6,649,499는 복수 개의 메모리 셀 내로 내-변환성 구성 요소를 확산하는 단계 및 상기 내-변환성 구성 요소의 삽입된 부분의 일부 이상을 하나 이상의 메모리 셀의 전도성 층으로부터 이동시키는 단계를 포함하는 메모리의 제조 방법으로서, 상기 복수 개의 메모리 셀은 다결정 실리콘 (polycrystalline silicon) 및 하나 이상의 1A족 원소를 포함하는 내-변환성 구성요소를 포함하는 것을 특징으로 하는 메모리의 제조 방법을 개시한다. 이러한 저항 메모리에서, 미리 선택된 교차점 (pre-selected crossing point)에서의 저항의 변화로써 정보가 저장된다. 각 메모리 셀 내의 저항이 비트 라인 (bit line) 및 워드 라인 (word line)의 저항보다 상당히 높은 경우, 인접한 워드 라인 간의 교차소통 (crosstalk)이 감소된다. 그러나, 이로써 대안적인 전류 통로 (current paths)의 생성을 예방하지 못한다.
US 6,107,666은 기판; 및 하나 이상의 메모리 어레이를 포함하는 고밀도 ROM 장치로서, 상기 메모리 어레이는: 상기 기판 표면 상부에 위치하는 제1 절연층, 제1 절연층 상부에 위치하고 제1 방향으로 연장되는 복수 개의 비트 라인, 상기 복수 개의 비트 라인 상부로 형성된 제2 절연층, 상기 제2 절연층 내에 형성되고, 상기 비트 라인을 일부를 노출하는 하나 이상의 비아 (via), 및 상기 제2 절연층 상부에 위치하고, 상기 제1 방향과 교차하여 각을 형성하는 제2 방향으로 연장되는 다수의 워드 라인을 포함하며, 상기 비트 라인은 서로서로 필수적으로 동일한 간격을 두고 있는 있고, 상기 워드 라인은 서로서로 필수적으로 동일한 간격을 두고 있으며, 상기 워드 라인의 일부는 상기 비아를 통하여 상기 비트 라인과 연결되고, 상기 워드 라인의 일부는 상기 제2 절연층에 의해서 상기 비트 라인으로부터 고립되는 것을 특징으로 하는 고밀도 ROM 장치를 개시한다. US 6,107,666은 실리콘 (silicon)에 기초하지 않으면서도, 그 내부에 금속 비트 라인 및 워드 라인이 존재하는 읽기 전용 메모리 장치를 개시한다. 전기 배선 (electrical interconnect)은 비트 라인과 워드 라인 사이에 존재하는 미리 선택된 비아들 내의 금속을 적용함으로써 제조된다.
그러나, US 6,107,666, US 6,542,397 및 US 6,649,499에서 개시된 저항 메모리 셀의 제조 방법들은 모두 금속 또는 실리콘 (silicon) 구조를 적용하기 위하여 300℃ 내지 400℃ 범위의 고온을 요구하는 증발 및 에칭 방법에 의존하는데, 이는 고분자-계 또는 페이퍼-계 (paper-based) 기판 (substrate)의 용융 또는 심각한 열화를 초래하므로, 따라서 패키징용으로 적합하지 않다. 따라서 그러한 금속 또는 실리콘 (silicon) 구조는 태그, 라벨 및 패키지 인쇄 공정으로 또는 패키징 공정으로 그 자체를 통합하기에 적합하지 않거나, 또는 환경 친화적으로 폐기 처분하기에 적합하지 않다.
안티-퓨즈 원리 (anti-fuse principle)를 사용하여 WORM 메모리 내에 정보가 전기적으로 저장될 수 있다. 예를 들면, US 6,656,763는 유기 메모리 셀 제조방법으로서: 제 1 전극을 제공하는 단계와; 전도 촉진 화합물을 포함하는 수동 층을 상기 제 1 전극 위에 형성하는 단계와; 스핀-온 기술을 사용하여 상기 수동 층 위에 유기 반도체 층을 형성하는 단계와, 여기서 상기 스핀-온 기술은 i)공액 유기 폴리머, 공액 유기 금속 화합물, 공액 유기 금속 폴리머, 버키볼, 및 탄소 나노튜브 중 적어도 하나와 ⅱ)글리콜 에테르 에스테르, 글리콜 에테르, 퓨란, 및 약 4 내지 7개의 탄소 원자를 포함하는 알킬 알콜로 구성된 그룹으로부터 선택된 적어도 하나의 용매의 혼합물을 적용하는 것을 포함하며; 그리고 상기 유기 반도체 층 위에 제 2 전극을 제공하는 단계를 포함하는 것을 특징으로 하는 유기 메모리 셀 제조방법을 개시한다.
또한, US 2004/0149,552Al은 제1 전도체; 제2 전도체; 및 상기 제1 전도체 및 제2 전도체와 접촉하면서 그 사이에 개재된 전도성 유기 고분자 층을 포함하는 전자 스위치 (electronic switch)로서, 상기 전도성 유기 고분자 층은 상기 전도성 유기 고분자가 상기 제1 전도체 및 상기 제2 전도체 사이의 전류를 비교적 높은 전도도로 흐르게 하는 제1 상태와 상기 전도성 유기 고분자가 상기 제1 전도체 및 상기 제2 전도체 사이의 전류를 상대적으로 낮은 전도도로 흐르게 하는 제2 상태 중의 하나인 것을 특징으로 하는 전자 스위치를 개시한다. 워드 라인 및 비트 라인 사이에 개재된 반도체 층의 저항은 '고' 전압 펄스를 인가함으로써 전기적으로 변환될 수 있고, 이로써 저항을 증가시킨다. 대안의 전류 통로 (alternative current path)를 예방하기 위해, 다이오드를 형성하기 위한 각각의 메모리 셀 내의 워드 라인 및 비트 라인 사이에 추가적인 층을 포함할 것을 필요로 하기 때문에, 이로써 제조 공정이 더욱 복잡하게 된다.
당업계에서는 여러 상이한 유형의 장치를 위한 메모리의 인쇄가 고안되어 왔다. US 2003/0230,746Al은 제1 측면 및 제2 측면을 갖는 제1 반도체성 고분자; 상기 제1 반도체성 고분자층의 상기 제1 측면에 연결된, 서로서로 실질적으로 평행한 복수 개의 제1 전기 도체 (first electrical conductor); 및 상기 제1 반도체성 고분자층의 상기 제2 측면에 연결되어 서로서로 실질적으로 평행하고, 또한 상기 복수 개의 제1 전기 도체와 상호 실질적으로 직각을 이루는 복수 개의 제2 전기 도체 (second electrical conductor)를 포함하는 메모리 장치로서, 상기 제1 반도체성 고분자에 있어서 상기 제1 반도체성 고분자 필름은 유기 도판트를 포함하고, 상기 제2 반도체성 고분자에 있어서 전기 전하는 상기 유기 도판트 상에 국부화되는 것을 특징으로 하는 메모리 장치를 개시한다. 두 개의 전도성 라인 패턴 사이에 적층된 도핑된 반도체 필름의 구조는 간단하다. 그러나, 이러한 메모리들은 휘발성이고, 만약 전원이 인가되지 않으면 정보가 손실된다. US 2001/039124A1은 메모리 셀 위치에서 전극 표면 상의 절연 필름을 코팅하는 단계 (covering)가 존재하는지 여부에 따른 상태를 저장하는 메모리 장치 제조 방법으로서, 상기 방법은 잉크젯 헤드를 사용하여 전극 표면으로 절연 물질을 소정의 메모리 셀 위치에서 선택적으로 분사하여, 소정의 메모리 셀 위치에서 전극 표면을 절연 물질로써 코팅하는 단계를 포함하는 것을 특징으로 하는 메모리 장치 제조 방법을 개시한다.
WO 02/0029706A1은 전자적으로 판독가능한 코드를 저장하는 바 코드 회로 (bar code circuit); 및 바 코드 회로에 연결되어 바 코드 판독기가 바 코드 회로 내에 저장된 코드에 접속하는 것을 허용하는 인터페이스를 포함하는 전자적 바 코드 (electronic bar code)로서, 상기 코드는 고분자 인쇄 공정에 의해 정의되는 것을 특징으로 하는 전자적 바 코드를 개시한다. 그러나, 인쇄 전자 회로는 패시브 매트릭스가 아니라, 다수의 전자 구성 성분으로 이루어져서, 그 구성 성분의 존재 여부 또는 그 연결이 저장 정보를 결정한다.
US 5,464,989은 주요 표면을 갖는 반도체 기판; 상기 반도체 기판의 주요 표면 (main surface) 상에서 열 (column) 방향으로 연장되는 평행한 복수 개의 제1 시그널 라인 (signal line)과 상기 반도체 기판의 주요 표면 상에서 행 (row) 방향으로 연장되는 평행한 복수 개의 제2 시그널 라인; 상기 복수 개의 제1 시그널 라인 및 상기 복수 개의 제2 시그널 라인 사이에 형성된 절연 필름; 및 복수 개의 제1 시그널 라인 중 어느 하나 및 상기 복수 개의 제2 시그널 라인의 어느 하나를 선택하여, 상기 선택된 제1 시그널 라인 및 선택된 제2 시그널 라인 사이의 전위 차이를 인가함으로써 상기 선택된 제1 시그널 라인 및 선택된 제2 시그널 라인 간의 전기장을 유발하기 위한 선택 수단을 포함하는 복수 개의 메모리 셀을 갖는 마스크 ROM으로서, 상기 제2 시그널 라인은 복수 개의 크로스오버 (crossover)에서 상기 복수 개의 제1 시그널 라인을 가로지르고, 각각 상기 복수 개의 메모리 셀의 각 메모리 셀을 형성하고, 상기 절연 필름은 데이터를 저장하기 위한 상기 복수 개의 각 크로스오버에서, i) 상기 선택 수단에 의해 선택된 제1 시그널 라인 및 상기 선택하는 수단에 의해 선택된 제2 시그널 라인 사이에서 전기장을 얻는다고 하더라도, 상기 선택된 제1 시그널 라인 및 상기 선택된 제2 시그널 라인 간의 절연 상태를 유지하기 위하여 필요한 제1 두께, ii) 상기 선택 수단에 의해 선택된 제1 시그널 라인 및 제2 시그널 라인 사이에서 전기장을 얻는 경우, 제1 터널 전류 (tunnel current)가 상기 선택된 제1 시그널 라인 및 상기 선택된 제2 시그널 라인 사이로 흐르게 하는 제2 두께, iii) 상기 선택하는 수단에 의해 선택된 제1 시그널 라인 및 제2 시그널 라인 사이에서 전기장을 얻는 경우, 제2 터널 전류가 상기 선택된 제1 시그널 라인 및 상기 선택된 제2 시그널 라인 사이로 흐르게 하는 제3 두께 중 하나를 갖는 것을 특징으로 하는 마스크 ROM을 개시한다. 이와 같이 US 5,464,989에서 개시된 패시브 매트릭스 ROM의 제조 방법은 하나의 메모리 셀 내의 다중의 비트 레벨의 저장과 함께 터널 현상이 발생되는 고립 산화물 필름에 의해 분리되는 전도성 전극에 기초한다. 산화물 층 두께를 변화시킴으로써 층을 통한 상이한 터널 전류를 유도하고, 이는 각 셀에서의 정보의 다중 레벨에 대하여 엔코딩한다.
WO 02/079316A는 두 개의 알콕시기가 동일하거나 다르고 또는 선택적으로 치환된 옥시-알킬렌-옥시 브리지를 함께 형성하는 3,4-디알콕시티오펜의 폴리머 또는 코폴리머, 폴리음이온, 및 비뉴턴 결합제를 함유하는 수성 조성물; 상기 수성 조성물을 선택적인 서브 지지체, 유전층, 형광체층 (phosphor layer), 또는 선택적으로 투명한 전도성 코팅에 적용하는 단계 및 그리하여 적용된 수성 조성물을 건조하는 단계를 포함하는, 전도성층을 제조하는 방법; 전도성층을 제조하는 상기 방법에 따라 정전기 방지층 및 전기전도성층; 상기 수성 조성물을 포함하는 인쇄 잉크 또는 페이스트; 및 상기 인쇄 잉크를 제공하는 단계, 상기 인쇄 잉크를 선택적인 서브 지지체, 유전층, 형광체층 또는 선택적으로 투명한 전도성 코팅에 인쇄하는 단계를 포함하는 인쇄방법을 개시한다. 그러나, WO 02/079316A는 단지 정전기 방지 또는 전기전도성층을 선택적인 서브 지지체, 유전체 층, 형광체 층 또는 선택적으로 투명한 전도성층으로의 적용을 개시하는데, 이는 램프, 디스플레이, 백라이트, 예를 들면, LCD, 차량 계기판 및 키스위치 백라이팅 (keyswitch backlighting), 응급실 조명, 휴대폰, 개인용 디지털 보조기기, 가전제품, 표시등 (indicator lamp) 및 광 발광을 필요로 하는 기타 응용 분야에서 사용될 수 있는 전계 발광 소자의 제조에 있어서의 단계일 수 있다.
WO 03/000765A는 두개의 알콕시기가 동일 또는 상이하거나 함께 임의로 치환된 옥시-알킬렌-옥시 브릿지를 나타내는 3,4-디알콕시티오펜의 중합체 또는 공중합체, 폴리음이온 및 라텍스 바인더를 용매 또는 수성 매질에 포함하는 비염료 함유 플렉소 인쇄용 잉크로서, 상기 3,4-디알콕시티오펜의 중합체 또는 공중합체가 상기 잉크 중에 0.1중량% 이상의 농도로 존재하며, 비색 첨가성 투명 인쇄를 생성할 수 있는 비염료 함유 플렉소 인쇄용 잉크; 상기 플렉소 인쇄용 잉크의 제조방법; 및 상기 플렉소 인쇄용 잉크를 이용한 플렉소 인쇄방법을 개시한다. 그러나, WO 03/000765A는 단지 대전 방지 및 전기전도성 패턴을 선택적인 서브 지지체, 유전체 층, 형광체 층 및 투명 전도성 층에 도포하기 위하여 그러한 잉크를 사용하는 것을 개시하는데, 이는 고주파 태그 (radiofrequency tag)의 일부로서 용량성 안테나 (capacitive antenna) 내의, 램프, 디스플레이, 백라이트, 예를 들면, LCD, 차량 계기판 및 키스위치 백-라이팅, 응급실 조명, 휴대폰, 개인용 디지털 보조 기기, 가전 제품, 표시등 및 광 발광을 필요로 하는 기타 응용 분야에서 사용될 수 있는 전계 발광 소자 내의, 장난감과 같은 단일 또는 한정된 용도의 품목에 있어서의 전기 회로 (electrical circuitry for single) 제조에 있어서의 하나의 단계일 수 있다.
따라서, 태그, 라벨, 또는 패키지 인쇄 공정 또는 패키징 공정 그 자체로 용이하게 통합될 수 있는, 쉽고, 저렴한 정보 저장 수단에 대한 요구가 있다. 또한, 그러한 쉽고, 저렴한 정보 저장 수단은 환경 친화적으로 폐기될 수 있어야 한다.
선행 기술:
이하, 하기 선행 기술 문헌은 본 출원인이 인식하고 있다:
1995년 11월 7일에 간행된 US 5,464,989
2000년 8월 22일에 간행된 US 6,107,666
2003년 4월 1일에 간행된 US 6,542,397
2003년 11월 18일에 간행된 US 6,649,499
2003년 12월 2일에 간행된 US 6,656,763
2001년 11월 8일에 간행된 US 2001/039124A1
2003년 12월 18일에 간행된 US 2003/0230746A1
2004년 8월 5일에 간행된 US 2004/0149552A1
2002년 4월 11일에 간행된 WO 02/029706A1
2002년 10월 10일에 간행된 WO 02/079316A1
2003년 1월 3일에 간행된 WO 03/000765A1
Applied Physics Letters, volume 84(24), 5019쪽-5021쪽 (2004), 발간일 2004년 6월 14일에 개재된, Shawn Smith 및 Stephen R. Forrest의 "A low switching voltage organic-on-inorganic heterojunction memory element utilizing a conductive polymer fuse on a doped silicon substrate"
따라서, 본 발명의 일 태양은 저렴한 비-휘발성 메모리 소자를 제공하는 것이다.
따라서, 본 발명의 다른 태양은 태그, 라벨, 또는 패키지 인쇄 공정 또는 패키징 공정 그 자체로 쉽게 통합될 수 있으면서도, 쉽고 저렴한 정보 저장 수단을 구현하는 것이다.
본 발명의 또 다른 태양은 환경 친화적으로 폐기될 수 있는 쉽고 저렴한 정보 저장 수단을 구현하는 것이다.
본 발명의 또 다른 태양은 전기 전도성 또는 반도체성 물질의 패드가 전도성 표면에 제공되고, 제1 및 제2 전극 사이에 고립 물질이 제공되어 직접적인 물리적 및 전기적 접촉 없이 두 전극 면 (plane)이 서로에 대하여 그 상부에 위치하게 되고, 전기 전도성 또는 반도체성 미리-선택된 위치로 제공되어, 제1 및 제2 전극 모두와 접촉하여 전기적 상호 접속 (전도성 브리지: conductive bridge)를 형성하는 것을 특징으로 하는 전기 장치를 구현하는 것이다.
본 발명의 또 다른 태양들과 잇점들은 이하 발명의 상세한 설명으로부터 명백하게 될 것이다.
놀랍게도, 제1 전극 시스템, 패턴화된 제2 전극 시스템, 상기 제1 전극 및 상기 패턴화된 제2 전극 시스템 사이의 절연 시스템 (insulating system), 및 상기 제1 전극 및 상기 패턴화된 제2 전극 시스템 사이의 하나 이상의 전도성 브리지를 포함하는 소자로서, 상기 제1 전극 시스템은 전도성 표면 (conductive surface) 또는 전도성 층 (conductive layer)이고, 하나 이상의 전도성 브리지가 없는 경우 제1 및 제2 전극 시스템 간의 어떠한 직접적인 전기적 접촉이 없는 것을 특징으로 하는 소자는 통상적인 인쇄 공정에 의해서 인쇄 가능하다는 것이 발견되었다.
본 발명의 태양들은 제1 전극 시스템 및 제2 전극 시스템을 포함하는 패시브 메모리 소자 (passive memory element)로서, 상기 제1 전극 시스템이 패턴화된 절연 시스템에 의해 상기 제2 전극 시스템으로부터 절연되고, 상기 제1 전극 시스템이 전도성 표면 또는 전도성 층이고; 상기 제2 전극 시스템이 복수 개의 고립 전도성 영역 및/또는 서로서로 분리되어 있는 복수 개의 전도성 핀 (pin)이고; 전도성 브리지 (bridge)들이 상기 제2 전극 시스템의 하나 이상의 상기 고립 전도성 영역 및 상기 제1 전극 시스템 사이에 존재하거나, 또는 하나 이상의 전도성 블롭 (blob)이 상기 제1 전극 시스템과 인접하고 있지 않은 상기 절연 시스템의 측면 상에 미리 지정된 하나 이상의 지점으로부터 상기 전도성 표면 또는 상기 전도성 층까지 제공되어서, 상기 제1 및 상기 제2 전극 시스템 사이에 있는 단지 판독 (read-out) 목적용의 전도성 브리지를 상기 제2 전극 시스템의 상기 복수 개의 전도성 핀 중 하나 상에서 상기 패턴화된 절연 시스템 상의 상기 전도성 블롭의 일부와 접촉하게 하고; 상기 하나 이상의 전도성 브리지가 없는 경우 상기 제1 및 상기 제2 전극 시스템 간의 어떠한 직접적인 전기적 접촉이 없고; 및 상기 제1 전극 시스템이 금속 지지체의 전도성 표면인 경우를 제외하고, 상기 시스템들, 상기 하나 이상의 전도성 브리지 및 상기 하나 이상의 전도성 블롭은 통상적인 인쇄 공정을 사용하여 인쇄가능한 것을 특징으로 하는 패시브 메모리 소자에 의해 구현된다.
본 발명의 태양들은, 또한, 하나 이상의 패시브 메모리 소자, 및 상기 패시브 메모리 소자가 구비되어 있는 하나 이상의 측면 상에 하나 이상의 전도성 표면 또는 표면 층을 갖는 지지체를 포함하는 제1 패시브 메모리 장치 (passive memory device)로서, 상기 패시브 메모리 소자는 제1 전극 시스템 및 제2 전극 시스템을 포함하고, 상기 제1 전극 시스템은 패턴화된 절연 시스템에 의해서 상기 제2 전극 시스템으로부터 절연되고, 상기 제1 전극 시스템은 전도성 표면 또는 전도성 층이고; 상기 제2 전극 시스템은 복수 개의 고립 전도성 영역 및, 선택적으로, 서로서로 분리되어 있는 복수 개의 전도성 핀이고; 전도성 브리지는 상기 제2 전극 시스템의 하나 이상의 상기 고립 전도성 영역과 상기 제1 전극 시스템 사이에 존재하고; 상기 하나 이상의 전도성 브리지가 없는 경우, 상기 제1 및 패턴화된 상기 제2 전극 시스템 간에 어떠한 직접적인 전기적 접촉이 없고; 및 상기 제1 전극 시스템이 금속 지지체의 전도성 표면인 예외적인 경우를 제외하고, 상기 시스템들 및 상기 전도성 브리지는 통상적인 인쇄 공정을 사용하여 인쇄가능한 것을 특징으로 하는 제1 패시브 메모리 장치에 의해 구현된다.
본 발명이 태양들은, 또한, 지지체, 및 상기 지지체의 측면 상에: 상기 지지체의 전도성 표면 또는 상기 지지체 상의 전도성 층, 상기 전도성 표면 또는 상기 전도성 층 상의 패턴화된 절연 시스템 및 상기 전도성 표면 또는 상기 전도성 층을 상기 패턴화된 절연 시스템 상의 하나 이상의 위치로 연결하는 하나 이상의 블롭을 포함하는 제2 패시브 메모리 장치용 예비체 (precursor)로서, 상기 선택적인 전도성 층, 상기 패턴화된 절연 시스템 및 상기 하나 이상의 블롭은 통상적인 인쇄 공정을 사용하여 인쇄가능한 것을 특징으로 하는 제2 패시브 메모리 장치용 예비체에 의해 구현된다.
본 발명의 태양들은, 또한, 하나 이상의 패시브 메모리 소자 및 상기 패시브 메모리 소자가 구비되어 있는 하나 이상의 측면 상에 하나 이상의 전도성 표면 또는 표면 층을 갖는 지지체를 포함하는 제2 패시브 메모리 장치로서, 상기 패시브 메모리 소자는 제1 전극 시스템으로서의 상기 지지체의 상기 전도성 표면 또는 상기 지지체 상의 상기 표면 층, 절연 시스템을 포함하고, 하나 이상의 전도성 블롭 (blob)은 상기 제1 전극 시스템과 인접하고 있지 않은 상기 절연 시스템의 측면 상에 미리 지정된 하나 이상의 지점으로부터 상기 제1 전극 시스템까지 제공되어서, 상기 제1 및 상기 제2 전극 시스템 사이에 있는 단지 판독 (read-out) 목적용의 전도성 브리지를 상기 제2 전극 시스템의 상기 복수 개의 전도성 핀 중 하나 상에서 상기 패턴화된 절연 시스템 상의 상기 전도성 블롭의 일부와 접촉하게 하고; 상기 하나 이상의 전도성 브리지가 없는 경우 상기 제1 및 상기 제2 전극 시스템 간의 어떠한 직접적인 전기적 접촉이 없고; 및 상기 제1 전극 시스템이 금속 지지체의 전도성 표면인 경우를 제외하고, 상기 시스템들, 상기 하나 이상의 전도성 브리지 및 상기 하나 이상의 전도성 블롭은 통상적인 인쇄 공정을 사용하여 인쇄가능한 것을 특징으로 하는 제2 패시브 메모리 장치에 의해 구현된다.
본 발명의 태양들은, 또한, 하나 이상의 패시브 메모리 소자, 및 상기 패시브 메모리 소자가 구비된 하나 이상의 측면 상에 하나 이상의 전도성 표면 또는 전도성 층을 갖는 지지체를 포함하는 패시브 메모리 장치를 제조하는 방법으로서,
상기 패시브 메모리 소자는 제1 전극 시스템 및 제2 전극 시스템을 포함하고, 상기 제1 전극 시스템이 상기 제2 전극 시스템으로부터 절연되고, 상기 제1 전극 시스템이 전도성 표면 또는 전도성 층이고; 상기 제2 전극 시스템이 복수 개의 고립 전도성 영역 및, 선택적으로, 서로서로 분리되어 있는 복수 개의 전도성 핀 (pin)이고; 전도성 브리지 (bridge)들이 상기 제2 전극 시스템의 하나 이상의 상기 전도성 영역과 상기 제1 전극 시스템 사이에 존재하고; 상기 하나 이상의 전도성 브리지가 없는 경우 상기 제1, 및 상기 패턴화된 제2 전극 시스템 간의 어떠한 직접적인 전기적 접촉이 없고; 및 상기 제1 전극 시스템이 금속 지지체의 전도성 표면인 경우를 제외하고, 상기 시스템들 및 상기 하나 이상의 전도성 브리지는 통상적인 인쇄 공정을 사용하여 인쇄가능하며,
상기 방법은: 상기 지지체를 제공하는 단계, 상기 지지체가 비-금속성인 경우 상기 전도성 층을 상기 지지체 상에 구현하는 단계; 패턴화된 절연 시스템을 상기 전도성 표면 또는 전도성 층 상에 구현하는 단계, 상기 패턴화된 절연 시스템 상의 복수 개의 고립 전도성 영역을 제공하는 단계, 및 하나 이상의 상기 고립 전도성 영역과 상기 전도성 표면 또는 상기 전도성 층 사이의 미리 지정된 지점들에 전도성 브리지들을 제공하는 단계를 포함하고,
전도성 층을 선택적으로 제공하는 단계, 패턴화된 절연 시스템을 제공하는 단계, 복수 개의 고립 전도성 영역을 제공하는 단계 및 전도성 브리지들을 제공하는 단계 중 하나 이상의 단계를 통상적인 인쇄 공정으로써 구현하는 것을 특징으로 하는 방법에 의해 구현된다.
본 발명의 태양들은, 또한, 제2 패시브 메모리 장치용 예비체 (precursor) 제조 방법으로서,
상기 예비체는 지지체, 및 상기 지지체의 하나 이상의 측면 상에: 상기 지지체의 전도성 표면 또는 상기 지지체 상의 전도성 층, 상기 전도성 표면 또는 상기 전도성 층 상의 패턴화된 절연 시스템, 및 상기 전도성 표면 또는 상기 전도성 층을 상기 패턴화된 절연 시스템 상의 하나 이상의 위치로 연결하는 하나 이상의 블롭을 포함하고,
상기 선택적인 전도성 층, 상기 패턴화된 절연 시스템 및 상기 하나 이상의 전도성 블롭이 통상적인 인쇄 기술을 사용하여 인쇄가능하고,
상기 제조 방법은: 상기 지지체를 제공하는 단계, 상기 지지체가 비-금속성인 경우 상기 전도성 층을 상기 지지체 상에 구현하는 단계, 패턴화된 절연 시스템을 구현하는 단계, 및 상기 제1 전극 시스템과 인접하고 있지 않은 상기 절연 시스템의 측면으로부터 상기 전도성 표면 또는 상기 전도성 층까지 미리 지정된 지점들에서 전도성 블롭 (blob)을 제공하는 단계를 포함하고,
선택적으로 전도성 층을 제공하는 단계, 상기 절연 시스템을 제공하는 단계, 상기 전도성 블롭을 제공하는 단계 중 하나 이상의 상기 단계들을 통상적인 인쇄 공정으로써 구현하는 것을 특징으로 하는 방법에 의해 구현된다.
본 발명의 태양들은, 또한, 제2 패시브 메모리 장치의 제조 방법으로서,
상기 패시브 메모리 장치는 하나 이상의 패시브 메모리 소자, 및 상기 패시브 메모리 소자가 구비되어 있는 하나 이상의 측면 상의 하나 이상의 전도성 표면 또는 표면 층을 갖는 지지체를 포함하고, 상기 패시브 메모리 소자는 제1 전극 시스템으로서의 상기 지지체의 전도성 표면 또는 상기 지지체 상의 표면 층, 절연 시스템을 포함하고, 하나 이상의 전도성 블롭 (blob)은 상기 제1 전극 시스템과 인접하고 있지 않은 상기 절연 시스템의 측면 상에 미리 지정된 하나 이상의 지점으로부터 상기 제1 전극 시스템까지 제공되어서, 상기 제1 및 상기 제2 전극 시스템 사이에 있는 단지 판독 (read-out) 목적용의 전도성 브리지를 상기 제2 전극 시스템의 상기 복수 개의 전도성 핀 중 하나 상에서 상기 패턴화된 절연 시스템 상의 상기 전도성 블롭의 일부와 접촉하게 하고; 상기 하나 이상의 전도성 브리지가 없는 경우 상기 제1 및 상기 제2 전극 시스템 간의 어떠한 직접적인 전기적 접촉이 없고; 및 상기 제1 전극 시스템이 금속 지지체의 전도성 표면인 경우를 제외하고, 상기 시스템들, 상기 하나 이상의 전도성 브리지 및 상기 하나 이상의 전도성 블롭은 통상적인 인쇄 공정을 사용하여 인쇄가능하며,
상기 방법은: 상기 지지체를 제공하는 단계, 상기 지지체가 비-금속성인 경우 상기 전도성 층을 상기 지지체 상에 구현하는 단계, 상기 패턴화된 절연 시스템을 구현하는 단계, 상기 제1 전극 시스템과 인접하고 있지 않은 상기 절연 시스템의 측면 상의 미리 지정된 하나 이상의 지점들로부터 상기 전도성 표면 또는 상기 전도성 층까지 하나 이상의 전도성 블롭을 제공하는 단계, 및 단지 판독 목적용만으로의 복수 개의 핀들을 상기 제2 전극 시스템으로서 구현하는 단계를 포함하고,
선택적으로 전도성 층을 제공하는 단계, 상기 절연 시스템을 제공하는 단계, 상기 전도성 블롭을 제공하는 단계, 및 상기 제2 전극 시스템을 제공하는 단계 중 하나 이상의 상기 단계들을 통상적인 인쇄 공정으로써 구현하는 것을 특징으로 하는 제2 패시브 메모리 장치의 제조 방법에 의해 구현된다.
본 발명의 바람직한 구현예들은 이하 본 발명의 상세한 설명에서 개시된다.
정의
본 발명을 설명하면서 사용되는 용어, "패시브 메모리 (passive memory)"는 비-휘발성 메모리, 즉, 읽기-전용 메모리를 의미하고, 가역 메모리 (reversible memory)와는 구별된다.
본 발명을 설명하면서 사용되는 용어, "지지체 (support)"는 "자가-지지 물질 (self-supporting material)"을 의미하고, 지지체 상에 코팅될 수 있으나, 자신이 자가-지지 (self-supporting)하지 않는 "층"과는 구별된다. 이는 또한 도전성 표면 층으로 또는 절연층으로 부착하기 위해 필요한 임의의 처리 또는 그러한 부착을 돕기 위해 사용된 층을 포함할 수 있다.
본 발명에서 개시되어 사용되는 용어, "인쇄가능한"은 통상적인 충격 및/또는 비-충격 인쇄 공정에 의해 인쇄될 수 있음을 의미하고, 예를 들면, 실리콘계 (silicon-based) 전자 기기와 같은 통상적인 전자 기기의 제조에 사용되는 증발, 에칭, 확산 공정과 같은 공정들은 배제된다.
본 발명을 설명하면서 사용되는 용어, "통상적인 인쇄 공정"은 잉크-젯 인쇄, 요판 인쇄 (intaglio printing), 스크린 인쇄 (screen printing), 플렉소 그래픽 인쇄 (flexographic printing), 오프셋 인쇄 (offset printing), 스탬프 인쇄 (stamp printing), 그라비어 인쇄 (gravure printing), 및 열 및 레이져 유도법 (thermal and laser-induced processes)를 포함하는데, 그러나 이에 한정되어서는 안 된다.
본 발명을 설명하면서 사용되는 용어, "충격 인쇄 공정 (impact printing process)"은 인쇄 (print)가 제조되는 매체와 프린팅 시스템 간에 접촉이 있는 인쇄 공정을 의미하며, 그 예로서는, 예를 들어, 데이지-휠 (daisy-wheel)과 같은 잉크 리본 (ink ribbon)을 두드려 (striking) 작동하는 프린터, 도트-매트릭스 및 라인 프린터 (dot-matrix and line printer) 및 융기 인쇄 물질 (thermographic material)이 열 헤드 (thermal head) 내의 가열 소자와 직접 접촉함으로써 인쇄되는 직접 열방식 프린터 (direct thermal printer) 및 마스터 (master)가 원하는 이미지 또는 형상에 해당하는 영역 상의 잉크 층으로 덮히고, 그 후에 잉크가 오프셋, 그라비어 또는 플렉소그래픽 인쇄와 같은 매체로 변환되는 것을 특징으로 하는 프린터가 있다.
본 발명을 설명하면서 사용되는 용어, "비-충격 인쇄 공정"은 인쇄 (print)가 제조되는 매체와 프린팅 시스템 간에 접촉이 없는 인쇄 공정을 의미하며, 그 예를 들면, 인쇄가 인쇄 매체를 두드릴 필요 없이 제조되는 전자사진 프린터 (electrophotographic printer), 전자기록 프린터 (electrographic printer), 레이져 프린터 (laser printer), 잉크 젯 프린터가 있다.
본 발명을 설명하면서 사용되는 용어, "전도성 브리지"는 제1 및 제2 전극 시스템 간의 전기적 접촉을 제공하는 임의의 형상을 갖는 전도성 블롭을 의미하고, 이는 영구적일 수 있거나 또는 단지 판독 (read-out) 목적만으로의 용도일 수 있다. 영구적인 전도성 브리지의 예는 고립 영역 (제2 전극 시스템) 및 전도성 표면 또는 전도성 층 (제1 전극 시스템) 사이에 있다. 단지 판독 목적용만으로의 전도성 브리지의 예는, 전도성 표면 또는 전도성 층 (제1 전극 시스템)과 제1 전극 시스템과 인접하지 않는 절연 시스템의 측면 상의 위치 사이에 브리지를 형성하는 전도성 블롭의 말단 사이를 절연 시스템 상에서 미리 지정된 핀 (제2 전극 시스템)과 접촉시켜 형성되는 것이다.
본 발명을 설명하면서 사용되는 용어, "패턴"은 선, 정사각형, 원 또는 임의의 무작위한 형상의 임의의 형태일 수 있는 비-연속적인 층을 의미한다.
본 발명을 설명하면서 사용되는 용어, "층"은, 예를 들어 지지체로 칭해지는 것의 전 영역을 덮는 코팅을 의미한다.
본 발명을 설명하면서 사용되는 용어, "전도성 핀"은 전도성 표면에 접촉시킬 수 있는 전도성 물체를 의미하고, 임의의 형상 및 임의의 외관을 가질 수 있는바, 예를 들면, 10㎛ 내지 10mm 범위의 크기를 갖는 정사각형, 직사각형, 원형 또는 타원형 외관을 가질 수 있는데, 단, 인접하는 핀과 접촉하지 않고, 전도성 표면 또는 전도성 층과 접촉한다. 따라서, 상기 전도성 핀은 전도성 패드 (pad)일 수 있다.
본 발명을 설명하면서 사용되는 용어, "금속화된 지지체"는, 예를 들면, 프린팅, 라미네이션, 금속 호일의 부착, 스퍼터링 및 증발과 같이 당업자에게 공지된 임의의 공정에 의해 그 하나 이상의 표면이 금속으로 코팅된 지지체를 의미한다.
본 발명을 설명하면서 사용되는 용어, "절연층"은 전도성 층을 분리하는 데에 사용되는 높은 전기적 저항을 갖는 층으로서, 이는 절연층의 어느 측면과 인접하는 전도성 층들 간에 원치 않는 전류 흐름을 막고, 특히, 5V에서 측정된 < 5㎂의 2 개의 전극 간의 누설 전류 (leak current)를 제공하는 층이다
"전도성"이라는 용어는 물질의 전기 저항 (electric resistance)과 관련되는데, 층의 전기 저항은 일반적으로 표면 저항 Rs (단위 Ω; 종종 Ω/스퀘어로 정의됨)의 용어로써 표현된다. 대안으로, 전도도 (conductivity)는 비(부피)저항 (specific (volume) resistivity) Rv = Rs·d의 용어로써 표현되는데, 여기서 d는 층의 두께이고, Rv 또는 ρ는 옴-cm 단위이다. 본 발명을 설명하면서 사용되는 용어, "전도성"은 < 106 Ω/스퀘어, 바람직하게는 < 104 Ω/스퀘어의 표면 저항을 갖거나, 또는 < 102 옴-cm, 바람직하게는 1 옴-cm의 비저항을 갖는 물질을 의미한다.
본 발명을 설명하면서 사용되는 용어, "고유 전도성 고분자 (intrinsically conductive polymer)"는 (폴리)-컨쥬게이티드 π-전자 시스템 (예를 들면, 이중 결합, 방향족 또는 헤테로방향족 고리, 또는 삼중 결합)을 갖고 또한, 그 전도성 특성이 상대 습도와 같은 환경적 요인에 의해 영향받지 않는 유기 고분자를 의미한다.
본 발명을 설명하면서 사용되는 용어, "투명한 (transparent)"은 입사광의 70% 이상을 확산하지 않으면서 전달하는 특성을 갖는 것을 의미한다.
본 발명을 설명하면서 사용되는 용어, "유연한 (flexible)"은 드럼 (drum)과 같이 손상되지 않으면서 구부러진 물체의 만곡을 따를 수 있는 것을 의미한다.
본 발명을 설명하면서 사용되는 용어, "PEDOT"는 폴리(3,4-에틸렌디옥시티오펜)을 나타낸다.
본 발명을 설명하면서 사용되는 용어, "PSS"는 폴리(스티렌 술폰산) 또는 폴리(스티렌 술포네이트)를 나타낸다.
본 발명을 설명하면서 사용되는 용어, "PANI"는 폴리아닐린을 나타낸다.
패시브 메모리 소자
본 발명의 태양들은 제1 전극 시스템 및 제2 전극 시스템을 포함하는 패시브 메모리 소자 (passive memory element)로서, 상기 제1 전극 시스템이 패턴화된 절연 시스템에 의해 상기 제2 전극 시스템으로부터 절연되고, 상기 제1 전극 시스템이 전도성 표면 또는 전도성 층이고; 상기 제2 전극 시스템이 복수 개의 고립 전도성 영역 및/또는 서로서로 분리되어 있는 복수 개의 전도성 핀 (pin)이고; 전도성 브리지 (bridge)들이 상기 제2 전극 시스템의 하나 이상의 상기 고립 전도성 영역 및 상기 제1 전극 시스템 사이에 존재하거나, 또는 하나 이상의 전도성 블롭 (blob)은 상기 제1 전극 시스템과 인접하고 있지 않은 상기 절연 시스템의 측면 상에 미리 지정된 하나 이상의 지점으로부터 상기 전도성 표면 또는 상기 전도성 층까지 제공되어서, 상기 제1 및 상기 제2 전극 시스템 사이에 있는 단지 판독 (read-out) 목적용의 전도성 브리지를 상기 제2 전극 시스템의 상기 복수 개의 전도성 핀 중 하나 상에서 상기 패턴화된 절연 시스템 상의 상기 전도성 블롭의 일부와 접촉하게 하고; 상기 하나 이상의 전도성 브리지가 없는 경우 상기 제1 및 상기 제2 전극 시스템 간의 어떠한 직접적인 전기적 접촉이 없고; 및 상기 제1 전극 시스템이 금속 지지체의 전도성 표면인 경우를 제외하고, 상기 시스템들, 상기 하나 이상의 전도성 브리지 및 상기 하나 이상의 전도성 블롭은 통상적인 인쇄 공정을 사용하여 인쇄가능한 것을 특징으로 하는 패시브 메모리 소자에 의해서 구현된다.
본 발명에 따른 패시브 메모리 소자의 제1 구현예에 따르면, 상기 제2 전극 시스템은 복수의 전도성 핀이고, 이는 판독 장치 (read-out device)의 일부이다.
본 발명에 따른 패시브 메모리 소자의 제2 구현예에 따르면, 상기 제2 전극 시스템은 복수의 고립 전도성 영역이다.
본 발명에 따른 패시브 메모리 소자는 오픈 릴 식 인쇄 (reel-to-reel printing)에 의한 저렴한 방법으로 제조될 수 있다. 상기 인쇄 방법은 a) 선택적으로, 비-금속성 지지체 상에 제1 전극 시스템이 되게 전도성 층을 인쇄하는 단계, b) 전도성 기판 (substrate) 상에 절연 물질의 패턴을 인쇄하는 단계, 및 c) 선택적으로, 상기 절연 물질 상에 제2 전극의 전도성 패드를 인쇄하여, 이로써 두 개의 전극 평면이 직접 물리적, 전기적 접촉 없이 서로에 대하여 상부에 위치하도록 제2 전극 패턴을 구현하는 단계 중 하나 이상의 단계 중 하나 이상의 단계를 포함한다. 이어서, 미리 선택된 위치에 전도성 물질의 개별 인쇄로써, 전도성 브리지를 형성하여 정보를 저장하거나, 또는 패시브 메모리 소자의 인쇄 단계 내의 제2 전극 패턴의 인쇄 단계와 함께 저장된다.
기판의 전도성 표면과 제2 전극 패턴 사이의 미리 선택된 위치 상에 전도성 브리지를 적용함으로써 정보를 저장하는 그러한 오프-라인 단계는 동일하거나 또는 다른 위치에서, 동시에 또는 시간 차를 두고, 예를 들면, 잉크-젯 인쇄에 의해서 수행될 수 있다. 이는 각각의 패시브 메모리 소자를 다른 정보로 개별화 (personalization)시키는 것을 가능하게 한다.
본 발명에 따르면, 패시브 메모리 소자는 인쇄 공정에 의해 제조될 수 있다. 정보는 인쇄 공정을 통하여 전도성 브리지를 생성함으로써 저장될 수 있다.
본 발명의 또 다른 구현예에서, 두 개 이상의 인쇄 단계의 조합으로써 메모리 장치에 정보를 저장하는데, 예를 들면, 정보의 일 부분은 제2 전극과 함께 인쇄되고, 두 번째 부분은 추가적인 '전도성 브리지'가 인쇄되는 다른 인쇄 단계에서 인쇄된다. 정보의 첫 번째 부분은 제작자의 이름과 같이 고정된 정보 (fixed information)를 포함할 수 있고, 한편, 두 번째 부분은 제조 날짜 또는 제조 번호와 같이 변할 수 있다.
본 발명에 따른 패시브 메모리 소자의 제3 구현예에 따르면, 패시브 메모리 소자는 제1 전극 시스템, 절연 시스템 및 제2 전극 시스템을 포함하는데, 상기 제1 전극 시스템은 상기 제2 전극 시스템으로부터 절연되고, 상기 제1 전극 시스템은 지지체의 전도성 표면 또는 전도성 층이고, 상기 제2 전극 시스템은 복수 개의 고립 전도성 영역, 또는 서로서로 분리되어 있는 복수 개의 전도성 핀이고, 하나 이상의 전도성 브리지가 하나 이상의 전도성 핀과 제1 전극 시스템 사이에 존재하고, 상기 제1 전극 시스템이 전도성 표면인 예외적인 경우를 제외하고, 상기 시스템 및 상기 전도성 브리지는 통상적인 인쇄 공정을 사용하여 인쇄가능하다.
패시브 메모리 소자 - 작동
본 발명은, 전도성 표면 또는 전도성 층 (제1 전극)과 제2 전극 시스템 사이의 미리 선택된 위치에서의 전기적 상호 접속 (전도성 브리지)을 제공함으로써 정보를 저장하는 인쇄 공정에 의해 제조될 수 있는 하나 이상의 단순한 패시브 메모리 소자를 포함하는 패시브 메모리 장치를 제공한다. 전도성 브리지의 존재 여부 (presence or absence)에 의해서 정보가 저장된다. 전도성 표면 또는 전도성 층 및 제2 전극 시스템은 절연 시스템 (물질)에 의해 서로 전기적으로 절연된다. 미리 선택된 위치에 전도성 시스템을 인쇄하는 방법에 의해서, 전도성 표면 또는 전도성 층 (제1 전극 시스템)과 제2 전극 시스템 사이에 전도성 브리지가 형성된다. 전도성 표면 또는 전도성 층 (제1 전극 시스템)과 제2 전극 시스템 사이의 모든 가능한 위치에 있어서 저항을 측정함으로써 데이터의 판독이 가능하다. 저항도 (resistivity)가 전기적으로 접촉되어서, 또는 전기 용량적으로 (capacitively) 판독될 수 있고, 이진 코드 (binary code)의 논리값의 대응된다.
본 발명에 따르면, 패시브 메모리 장치 내의 패시브 메모리 소자 구조는, 바람직하게는 전도성 표면 상에서의 전기적인 전도성 패드의 2-차원적 배열 (two-dimensional array)을 포함하고, 제1 및 제2 전극 사이의 절연 물질을 포함하여, 제1 및 제2 전극의 미리 선택된 위치에서 제1 및 제2 전극 모두와 접촉하여 전도성 브리지를 형성하는 경우, 두 개의 전극 평면이 직접적인 물리적 및 전기적 접촉 없이 서로에 대하여 상부에 위치하고, 전기적 전도성 또는 반도체성 물질을 포함한다.
본 발명의 또 다른 태양은 전도성 표면과 각 전도성 패드 사이의 저항을 연속하여 측정함에 의한 메모리 장치 내의 비밀 정보 회복에 관한 것으로서, 이때 전기적 전도성 브리지에 대응하는 낮은 저항은 하나의 이진 상태 (binary state)를 나타내고, 전기적 전도성 브리지를 갖지 않는 전도성 패드에 대응하는 높은 저항은 제2 이진 상태를 나타낸다.
패시브 메모리 장치 - 구성 (configuration)
본 발명의 태양들은 하나 이상의 패시브 메모리 소자, 및 상기 패시브 메모리 소자가 구비되어 있는 하나 이상의 측면 상에 하나 이상의 전도성 표면 또는 표면 층을 갖는 지지체를 포함하는 제1 패시브 메모리 장치 (passive memory device)로서, 상기 패시브 메모리 소자는 제1 전극 시스템 및 제2 전극 시스템을 포함하고, 상기 제1 전극 시스템은 패턴화된 절연 시스템에 의해서 상기 제2 전극 시스템으로부터 절연되고, 상기 제1 전극 시스템은 전도성 표면 또는 전도성 층이고; 상기 제2 전극 시스템은 복수 개의 고립 전도성 영역 및, 선택적으로, 서로서로 분리되어 있는 복수 개의 전도성 핀이고; 전도성 브리지는 상기 제2 전극 시스템의 하나 이상의 상기 고립 전도성 영역과 상기 제1 전극 시스템 사이에 존재하고; 상기 하나 이상의 전도성 브리지가 없는 경우, 상기 제1 및 패턴화된 상기 제2 전극 시스템 간에 어떠한 직접적인 전기적 접촉이 없고; 및 상기 제1 전극 시스템이 금속 지지체의 전도성 표면인 예외적인 경우를 제외하고, 상기 시스템들 및 상기 전도성 브리지는 통상적인 인쇄 공정을 사용하여 인쇄가능한 것을 특징으로 하는 제1 패시브 메모리 장치에 의해서 구현된다.
본 발명의 태양들은 하나 이상의 패시브 메모리 소자 및 상기 패시브 메모리 소자가 구비되어 있는 하나 이상의 측면 상에 하나 이상의 전도성 표면 또는 표면 층을 갖는 지지체를 포함하는 제2 패시브 메모리 장치로서, 상기 패시브 메모리 소자는 제1 전극 시스템으로서의 상기 지지체의 상기 전도성 표면 또는 상기 지지체 상의 상기 표면 층, 절연 시스템을 포함하고, 하나 이상의 전도성 블롭 (blob)은 상기 제1 전극 시스템과 인접하고 있지 않은 상기 절연 시스템의 측면 상에 미리 지정된 하나 이상의 지점으로부터 상기 제1 전극 시스템까지 제공되어서, 상기 제1 및 상기 제2 전극 시스템 사이에 있는 단지 판독 (read-out) 목적용의 전도성 브리지를 상기 제2 전극 시스템의 상기 복수 개의 전도성 핀 중 하나 상에서 상기 패턴화된 절연 시스템 상의 상기 전도성 블롭의 일부와 접촉하게 하고; 상기 하나 이상의 전도성 브리지가 없는 경우 상기 제1 및 상기 제2 전극 시스템 간의 어떠한 직접적인 전기적 접촉이 없고; 및 상기 제1 전극 시스템이 금속 지지체의 전도성 표면인 경우를 제외하고, 상기 시스템들, 상기 하나 이상의 전도성 브리지 및 상기 하나 이상의 전도성 블롭은 통상적인 인쇄 공정을 사용하여 인쇄가능한 것을 특징으로 하는 제2 패시브 메모리 장치에 의해서 구현된다.
본 발명에 따른 패시브 메모리 장치의 제1 구현예에 따르면, 상기 제1 또는 제2 패시브 메모리 장치는 금속성 실리콘 (metallic silicon)을 포함하지 않는다.
본 발명에 따른 패시브 메모리 장치의 제2 구현예에 따르면, 지지체는 유연하거나, 경직된 플라스틱, 유리, 종이, 판재 (board), 판지 (carton) 또는 이들 물질 중 하나 이상의 복합체 물질이다.
본 발명에 따른 패시브 메모리 장치의 제3 구현예에 따르면, 지지체는 금속성 지지체, 금속화된 지지체 또는 전도성 층이 구비된 지지체이다.
본 발명에 따른 패시브 메모리 장치의 제4 구현예에 따르면, 전도성 표면, 패턴화된 제2 전극 시스템 및 하나 이상의 전도성 브리지 중 하나 이상이, 예를 들면 금속, 반도체성 금속 산화물 및 탄소와 같은 무기 전도성 매체, 또는, 예를 들면 고유 전도성 유기 고분자 (intrinsically conductive organic polymer)를 포함한다.
본 발명에 따른 패시브 메모리 장치의 제5 구현예에 따르면, 전도성 표면, 패턴화된 제2 전극 시스템, 하나 이상의 전도성 브리지 중 하나 이상이 고유 전도성 유기 고분자인 유기 전도성 매체를 포함한다.
본 발명에 따른 패시브 메모리 장치의 제6 구현예에 따르면, 전도성 표면, 패턴화된 제2 전극 시스템, 하나 이상의 전도성 브리지 중 하나 이상이 폴리티오펜, 폴리아닐린 또는 폴리피롤을 포함한다.
본 발명에 따른 패시브 메모리 장치의 제7 구현예에 따르면, 전도성 표면, 패턴화된 제2 전극 시스템, 하나 이상의 전도성 브리지 중 하나 이상이 폴리(3,4-디옥시알킬렌티오펜)을 포함한다.
본 발명에 따른 패시브 메모리 장치의 제8 구현예에 따르면, 전도성 표면, 패턴화된 제2 전극 시스템, 하나 이상의 전도성 브리지 중 하나 이상이 폴리(3,4-디옥시에틸렌티오펜)을 포함한다.
본 발명에 따른 패시브 메모리 장치의 제9 구현예에 따르면, 전도성 표면, 패턴화된 제2 전극 시스템, 하나 이상의 전도성 브리지 중 하나 이상이 탄소를 포함한다.
본 발명에 따른 패시브 메모리 장치의 제10 구현예에 따르면, 전도성 표면, 패턴화된 제2 전극 시스템, 하나 이상의 전도성 브리지 중 하나 이상이, 예를 들면, 은 또는 금과 같은 금속을 포함한다.
본 발명에 따른 패시브 메모리 장치의 제11 구현예에 따르면, 전도성 표면, 상기 패턴화된 제2 전극 시스템, 하나 이상의 전도성 브리지 중 하나 이상이, 예를 들면, 바나듐 펜톡사이드, 인듐 주석 산화물 또는 금속 안티모네이트와 같은 반도체성 금속 산화물 또는 도핑된 금속 산화물을 포함한다.
전극 및 전도성 브리지의 전도도 (conductivity)가 충분히 확보되어, 전도성 브리지 없이 측정된 전류보다 상당히 높은 전류가 전도성 브리지를 통해 흐르게 할 필요가 있다. 저항은, 바람직하게는 스퀘어 당 1 Ω 내지 100 kΩ의 범위이고, 더욱 바람직하게는 스퀘어 당 20,000 Ω 이하이다. 고립 전도성 영역의 폭과 너비는 5㎛ 내지 10㎜, 더욱 바람직하게는 100㎛ 내지 0.5㎜의 범위일 수 있다.
상기 메모리 장치 내의 '전도성 브리지'의 위치는 각각의 장치에 있어서 다를 수 있고, 이로써 이름, 주소, 생일 등 또는 제품의 제조 날짜/시간 및 가격과 같은 개별화된/개개의 (personalized/individual) 정보를 저장한다.
본 발명에 따른 패시브 메모리 장치의 제12 구현예에 따르면, 패시브 메모리 장치는 투명하고, 이로써 육안으로는 거의 보이지 않게 된다. 이는 전극 및 '전도성 브리지'용 전도성 물질로서, 예를 들면 PEDOT:PSS를 사용하고, 또한, 투명한 고립 물질, 예를 들면, UV-경화성 잉크를 사용하여 구현될 수 있다.
본 발명에 따른 패시브 메모리 장치의 제13 구현예에 따르면, 패시브 메모리 장치는 하나 이상의 안전성 특성, 예를 들면 자성, 적외선-흡수, 열변색성, 광변색성, 코인-리액티브 (coin-reactive), 광학적으로 변화하는 (optically variable), 형광 또는 인광 화합물 등에 기초하고 있는 안정성 잉크와 조합될 수 있고, 동위 원소, DNA, 항체 또는 특정 검출 가능한 성분 등에 기초한 화학적 또는 생물학적 태건트 (taggant)가 메모리 장치의 층들 중 하나에 포함될 수 있다. 메모리 장치는 홀로그램, 탬퍼 프루프 안전 필름 (tamper proof security film), 바코드 등으로 오버코팅 (overcoat)되거나 오버프린트 (overprint) 될 수 있다.
본 발명에 따른 패시브 메모리 장치의 제15 구현예에 따르면, 상기 '전도성 브리지'는 착색될 수 있는데, 예를 들면 카본 블랙계 잉크를 사용하는 검정색일 수 있다.
본 발명에 따른 패시브 메모리 장치의 제16 구현예에 따르면, '전도성 브리지'의 위치를 시각적으로 숨기기 위해서, 나머지 위치들에 전도성 브리지 없이 비-전도성 블랙 브리지가 인쇄될 수 있다. 상기 전도성 및 비-전도성 브리지는, 예를 들면 안료 또는 염료를 첨가함으로써 임의의 색을 가질 수 있다.
본 발명에 따른 패시브 메모리 장치의 제17 구현예에 따르면, 메모리 장치는 이미지 또는 균질하게 착색되거나 불투명한 층으로 오버프린트되어 '전도성 브리지'의 위치를 시각적으로 숨긴다.
본 발명에 따른 패시브 메모리 장치의 제18 구현예에 따르면, 착색되거나 불투명한 호일이 메모리 장치에 적층되어 '전도성 브리지'의 위치를 시각적으로 숨긴다.
본 발명에 따른 패시브 메모리 장치의 제19 구현예에 따르면, 제1 패시브 메모리 장치는 하나 이상의 전도성 표면 또는 표면 층을 갖는 지지체 및 상기 지지체의 하나 이상의 측면 상에 패시브 메모리 소자를 포함하고, 상기 패시브 메모리 소자는 상기 지지체의 전도성 표면 또는 표면 층, 복수의 고립 전도성 영역 및 상기 지지체의 전도성 표면 또는 전도성 영역과 복수의 고립 전도성 영역 사이의 패턴화된 절연 시스템을 포함하고, 복수의 고립 전도성 영역의 하나 이상의 미리 지정된 고립 전도성 영역과 상기 지지체의 전도성 표면 또는 표면 층 사이에 전도성 브리지가 존재하고, 상기 패시브 메모리 장치는 통상적인 인쇄 공정을 사용하여 제조 가능하고, 실리콘 (silicon) 금속을 포함하지 않으며, 하나 이상의 전도성 브리지가 없는 경우 제1 및 패턴화된 제2 전극 시스템 간의 어떠한 직접적인 전기적 접촉이 없다.
상기 제2 패시브 메모리 장치의 제15 구현예에 따르면, 제2 패시브 메모리 장치는 하나 이상의 전도성 표면 또는 전도성 층을 갖는 지지체 및 상기 지지체의 하나 이상의 측면 상의 패시브 메모리 소자를 포함하고, 청구항 1에 따르면 상기 패시브 메모리 소자는 상기 지지체의 전도성 표면 또는 표면 층, 서로서로 고립되어 있으며 패턴화된 절연 시스템과 접촉하여 이로써 제2 전극이 되는 복수의 전도성 핀을 포함하고, 전도성 브리지는 하나 이상의 미리 지정된 전도성 핀과 상기 지지체의 전도성 표면 또는 표면 층 사이에 있고, 전도성 핀을 포함하지 않는 상기 패시브 메모리 소자는 통상적인 인쇄 공정을 사용하여 제조 가능하고, 실리콘 (silicon) 금속을 포함하지 않으며, 하나 이상의 전도성 브리지가 없는 경우 제1 및 하나 이상의 복수의 전도성 핀들 사이의 어떠한 직접적인 전기적 접촉이 없다.
일 구현예에서, 제1 전극은 연속적이고, 제2 전극은 1-차원 (한 개의 열 (row)의 전도성 라인들, 도 1a) 또는 2-차원 (어레이 구성에서 전도성 또는 반도체성 물질의 패치/도트)이다. 제1 전극은 패키지, 예를 들면, 금속성 블리스터 패키지 (metallic blister package)의 주요 부분일 수 있다. 제2 전극은 제1 전극으로부터 물리적 및 전기적으로 분리되어 있다. 전도성 브리지는 제1 및 제2 전극 사이에 미리 선택된 위치들에서 제조된다. 이는 개별적인 인쇄 단계일 수 있거나, 또는 제2 전극의 인쇄 단계와 조합될 수 있다 (도 1b).
도 2는 더욱 단순한 구현예를 나타내는데, 여기서는 제2 전극이 인쇄되지 않고, 전도성 브리지 및 전도성 패치가 단지 미리 선택된 위치에서 인쇄된다. 전기적 판독은 전도성 물질이 존재하지 않는 영역 (단지 제1 전극 시스템 상의 절연 물질)과 고립 전도성 영역 및 전도성 브리지가 존재하는 영역을 구별할 것이다.
절연 시스템
본 발명을 설명하면서 사용되는 용어, "절연 시스템"은 영구 절연 시스템, 즉 그 특성이 정상적인 주변 조건 (normal ambient condition) 하에서 변하지 않고, 그 저항이 고 전압 전기적 펄스를 인가함으로써 변하지 않으며, US 6,656,763에서 개시된 바와 같은 그 전도도가 도핑에 의해 영향받을 수 있는 반도체성 층, 및 US 2004/0149552A1에서 개시된 바와 같은 각각이 절연층의 측면들 중 하나와 연속하고 있는 인접한 제1 및 제2 전극 간의 상대적으로 큰 전압 차이에 대하여 그 전도도 상태가 변할 수 있는 고분자 층을 포함하지 않는다.
적당한 절연 물질은 무기 및 유기 물질인데, 예를 들면 아크릴레이트, 올레핀, 메타크릴레이트, 아크릴아미드, 메타크릴아미드, 아크릴로니트릴, 염화비닐, 비닐알콜, 염화비닐리덴, 불화비닐, 불화비닐리덴, 다른 불화에틸렌 화합물, 비닐알콜, 비닐아세탈, 비닐아세테이트, 스티렌 및 부타디엔로 이루어진 군으로부터 선택된 호모폴리머 또는 코폴리머와 같은 예를 들어 폴리머성 물질; 실리카, 알루미나, 알루미나 수화물과 같은 무기 충진제, 및 유리 섬유와 같은 무기 섬유를 들 수 있다. 절연 시스템은 또한 UV-경화성 잉크 또는 바니시 (varnish)일 수 있다.
메모리 패시브 장치의 제조 방법
본 발명의 태양들은 하나 이상의 패시브 메모리 소자, 및 상기 패시브 메모리 소자가 구비된 하나 이상의 측면 상에 하나 이상의 전도성 표면 또는 전도성 층을 갖는 지지체를 포함하는 패시브 메모리 장치를 제조하는 방법으로서,
상기 패시브 메모리 소자는 제1 전극 시스템 및 제2 전극 시스템을 포함하고, 상기 제1 전극 시스템이 상기 제2 전극 시스템으로부터 절연되고, 상기 제1 전극 시스템이 전도성 표면 또는 전도성 층이고; 상기 제2 전극 시스템이 복수 개의 고립 전도성 영역 및, 선택적으로, 서로서로 분리되어 있는 복수 개의 전도성 핀 (pin)이고; 전도성 브리지 (bridge)들이 상기 제2 전극 시스템의 하나 이상의 상기 전도성 영역과 상기 제1 전극 시스템 사이에 존재하고; 상기 하나 이상의 전도성 브리지가 없는 경우 상기 제1, 및 상기 패턴화된 제2 전극 시스템 간의 어떠한 직접적인 전기적 접촉이 없고; 및 상기 제1 전극 시스템이 금속 지지체의 전도성 표면인 경우를 제외하고, 상기 시스템들 및 상기 하나 이상의 전도성 브리지는 통상적인 인쇄 공정을 사용하여 인쇄가능하며,
상기 방법은: 상기 지지체를 제공하는 단계, 상기 지지체가 비-금속성인 경우 상기 전도성 층을 상기 지지체 상에 구현하는 단계; 패턴화된 절연 시스템을 상기 전도성 표면 또는 전도성 층 상에 구현하는 단계, 상기 패턴화된 절연 시스템 상의 복수 개의 고립 전도성 영역을 제공하는 단계, 및 하나 이상의 상기 고립 전도성 영역과 상기 전도성 표면 또는 상기 전도성 층 사이의 미리 지정된 지점들에 전도성 브리지들을 제공하는 단계를 포함하고,
전도성 층을 선택적으로 제공하는 단계, 패턴화된 절연 시스템을 제공하는 단계, 복수 개의 고립 전도성 영역을 제공하는 단계 및 전도성 브리지들을 제공하는 단계 중 하나 이상의 단계를 통상적인 인쇄 공정으로써 구현하는 것을 특징으로 하는 방법에 의해 구현된다.
본 발명의 태양들은 제2 패시브 메모리 장치의 제조 방법으로서,
상기 패시브 메모리 장치는 하나 이상의 패시브 메모리 소자, 및 상기 패시브 메모리 소자가 구비되어 있는 하나 이상의 측면 상의 하나 이상의 전도성 표면 또는 표면 층을 갖는 지지체를 포함하고, 상기 패시브 메모리 소자는 제1 전극 시스템으로서의 상기 지지체의 전도성 표면 또는 상기 지지체 상의 표면 층, 절연 시스템을 포함하고, 하나 이상의 전도성 블롭 (blob)은 상기 제1 전극 시스템과 인접하고 있지 않은 상기 절연 시스템의 측면 상에 미리 지정된 하나 이상의 지점으로부터 상기 제1 전극 시스템까지 제공되어서, 상기 제1 및 상기 제2 전극 시스템 사이에 있는 단지 판독 (read-out) 목적용의 전도성 브리지를 상기 제2 전극 시스템의 상기 복수 개의 전도성 핀 중 하나 상에서 상기 패턴화된 절연 시스템 상의 상기 전도성 블롭의 일부와 접촉하게 하고; 상기 하나 이상의 전도성 브리지가 없는 경우 상기 제1 및 상기 제2 전극 시스템 간의 어떠한 직접적인 전기적 접촉이 없고; 및 상기 제1 전극 시스템이 금속 지지체의 전도성 표면인 경우를 제외하고, 상기 시스템들, 상기 하나 이상의 전도성 브리지 및 상기 하나 이상의 전도성 블롭은 통상적인 인쇄 공정을 사용하여 인쇄가능하며,
상기 방법은: 상기 지지체를 제공하는 단계, 상기 지지체가 비-금속성인 경우 상기 전도성 층을 상기 지지체 상에 구현하는 단계, 상기 패턴화된 절연 시스템을 구현하는 단계, 상기 제1 전극 시스템과 인접하고 있지 않은 상기 절연 시스템의 측면 상의 미리 지정된 하나 이상의 지점들로부터 상기 전도성 표면 또는 상기 전도성 층까지 하나 이상의 전도성 블롭을 제공하는 단계, 및 단지 판독 목적용만으로의 복수 개의 핀들을 상기 제2 전극 시스템으로서 구현하는 단계를 포함하고,
선택적으로 전도성 층을 제공하는 단계, 상기 절연 시스템을 제공하는 단계, 상기 전도성 블롭을 제공하는 단계, 및 상기 제2 전극 시스템을 제공하는 단계 중 하나 이상의 상기 단계들을 통상적인 인쇄 공정으로써 구현하는 것을 특징으로 하는 제2 패시브 메모리 장치의 제조 방법에 의해 구현된다.
메모리 장치 내의 모드 층들, 고립 전도성 영역, 절연 패턴 시스템 및 '전도성 브리지'는 잉크-젯 인쇄, 요판 인쇄 (intaglio printing), 스크린 인쇄 (screen printing), 플렉소그래픽 인쇄 (flexographic printing), 오프셋 인쇄 (offset printing), 스탬프 인쇄 (stamp printing), 그라비어 인쇄 (gravure printing), 및 열 및 레이져 유도법 (thermal and laser-induced processes)을 포함하는 통상적인 인쇄 공정이 적용될 수 있고, 그러나 상기 예로 한정되는 것은 아니다. 메모리 장치 내의 모든 층에 대하여 하나의 인쇄 공정이 사용될 수 있거나, 둘 이상의 인쇄 공정의 조합이 사용될 수 있다.
본 발명에 따른 방법의 제1 구현예에 따르면, 제1 또는 제2 패시브 메모리 장치는 금속성 실시콘 (metallic silicon)을 포함하지 않는다.
본 발명에 따른 방법의 제2 구현예에 따르면, 상기 통상적인 인쇄 공정은, 예를 들어 잉크-젯 인쇄, 전자사진 인쇄 (electrophotographic printing) 및 전자기록 인쇄 (electrographic printing)와 같은 비-충격 인쇄 공정이다.
본 발명에 따른 방법의 제3 구현예에 따르면, 상기 통상적인 인쇄 공정은 오프셋 인쇄, 스크린 인쇄, 플렉소그래픽 인쇄 및 스탬프 인쇄와 같은 충격 인쇄 공정이다.
본 발명에 따른 방법의 제4 구현예에 따르면, 상기 통상적인 인쇄 공정은 잉크-젯 인쇄, 요판 인쇄, 스크린 인쇄, 플렉소그래픽 인쇄, 오프셋 인쇄, 스탬프 인쇄, 그라비어 인쇄, 전자사진 인쇄, 전자기록 인쇄, 및 열 및 레이져 유도법으로 이루어진 군으로부터 선택된다.
본 발명의 방법에 따른 인쇄는 패키지 상, 라벨 상, 티켓, ID-카드, 은행 카드, 법적인 서류 및 지폐 (banknote)에서 직접 수행될 수 있다. 메모리 장치는 신원확인 시스템, 보안 특성, 모조방지 특성 (anti-counterfeiting feature) 등으로서 작용할 수 있다.
본 발명에 따른 제1 패시브 메모리 장치 제공 방법의 제5 구현예에 따르면, 상기 절연 패턴, 제2 전극 패턴 및 하나 이상의 전도성 브리지는 동일한 인쇄 공정에 의해서 형성된다.
본 발명에 따른 제1 패시브 메모리 장치 제공 방법의 제6 구현예에 따르면, 상기 절연 패턴, 제2 전극 패턴 및 하나 이상의 전도성 브리지는 잉크-젯 인쇄에 의해서 형성된다.
본 발명에 따른 제2 패시브 메모리 장치 제공 방법의 제6 구현예에 따르면, 상기 방법은 하나 이상의 전도성 표면 또는 표면 층을 갖는 지지체 및 상기 지지체의 하나 이상의 측면 상에 패시브 메모리 소자를 포함하는 제2 패시브 메모리 장치를 제공하기 위한 것으로서, 상기 패시브 메모리 소자는 상기 지지체의 전도성 표면 또는 표면 층, 복수의 고립 전도성 영역 및 상기 금속성 지지체와 복수의 고립 전도성 영역 사이의 패턴화된 절연 시스템을 포함하고, 복수의 고립 전도성 영역의 하나 이상의 미리 지정된 고립 전도성 영역과 상기 지지체의 전도성 표면 또는 표면 층 사이에 전도성 브리지가 존재하고, 각각의 복수의 전도성 핀은 복수의 고립 전도성 영역 중 하나와 접촉하고, 상기 패시브 메모리 소자는 통상적인 인쇄 공정을 사용하여 제조 가능하고, 실리콘 (silicon) 금속을 포함하지 않으며, 하나 이상의 전도성 브리지가 없는 경우 제1 및 패턴화된 제2 전극 시스템 간의 어떠한 직접적인 전기적 접촉이 없으며, 상기 방법은: 상기 전도성 표면 층 상에 상기 절연 패턴 시스템을 구현하는 단계, 상기 절연 패턴 시스템 상에 복수의 고립 전도성 영역을 제공하는 단계 및 하나 이상의 고립 전도성 영역과 전도성 표면 층 사이의 미리 지정된 지점들에 전도성 브리지를 제공하여 각각의 고립 전도성 영역을 전도성 핀들 중 하나와 전기적으로 접촉하게 하는 단계를 포함하고, 절연 패턴 시스템을 제공하는 단계, 복수의 고립 전도성 영역을 제공하는 단계 및 전도성 브리지를 제공하는 단계들 중 하나 이상이 통상적인 인쇄 공정으로써 구현된다.
전도성 스크린 인쇄 잉크
WO 02/079316A은 두 개의 알콕시기가 동일하거나 다르고 또는 선택적으로 치환된 옥시-알킬렌-옥시 브리지를 함께 형성하는 3,4-디알콕시티오펜의 폴리머 또는 코폴리머, 폴리음이온, 및 비뉴턴 결합제를 함유하는 수성 조성물; 상기 수성 조성물을 선택적인 서브 지지체, 유전층, 형광체층 (phosphor layer), 또는 선택적으로 투명한 전도성 코팅에 적용하는 단계 및 그리하여 적용된 수성 조성물을 건조하는 단계를 포함하는, 전도성층을 제조하는 방법; 전도성층을 제조하는 상기 방법에 따라 정전기 방지층 및 전기전도성층; 상기 수성 조성물을 포함하는 인쇄 잉크 또는 페이스트; 및 상기 인쇄 잉크를 제공하는 단계, 상기 인쇄 잉크를 선택적인 서브 지지체, 유전층, 형광체층 또는 선택적으로 투명한 전도성 코팅에 인쇄하는 단계를 포함하는 인쇄방법을 개시한다. WO-A 02/079316에서 개시된 스크린 인쇄 잉크 제재 (formulation)는 특히 본 명세서에서 인용에 의해 통합된다.
WO-A 03/048228는 산소가 실질적으로 부존재하는 조건에서 제조된 (3,4-디알콕시티오펜)의 중합체 또는 공중합체 및 폴리음이온의 수계 분산액으로부터 두 개의 알콕시기가 동일 또는 상이하거나 함께 임의 치환된 옥시-알킬렌-옥시 브릿지를 나타내는 3,4-디알콕시티오펜의 중합체 또는 공중합체 0.08 내지 3.0중량%, 폴리음이온 및 하나 이상의 비수계 용매를 포함하는 조성물의 제조 방법으로서, i) 하나 이상의 비수계 용매를 (3,4-디알콕시티오펜)의 중합체 또는 공중합체 및 폴리음이온의 수계 분산액과 혼합하는 단계 및 ii) 상기 단계 i)에서 제조된 혼합물로부터 물을 증발시켜서 상기 혼합물의 수분 함량을 적어도 65중량%까지 감소시키는 단계를 포함하는 제조 방법; 전술한 방법에 따라서 제조된, 소정의 투명도에서 개선된 전도도를 갖는 층을 형성할 수 있는 인쇄용 잉크, 인쇄용 페이스트 또는 코팅 조성물; 상기 코팅 조성물을 이용하여 소정의 투명도에서 개선된 전도도를 갖는 층을 제조할 수 있는 코팅 방법; 및 ; 상기 인쇄용 잉크 또는 페이스트를 이용하여, 이로써 소정의 투명도에서 향상된 전도성을 갖는 층을 제조하는 인쇄 방법을 개시한다. WO-A 03/048228에서 개시된 스크린 인쇄 잉크 제재 (formulation)는 특히 본 명세서에서 인용에 의해 통합된다.
WO-A 03/048229는 (3,4-디알콕시티오펜)의 중합체 또는 공중합체 및 비수계 용매를 포함하는 조성물에 관한 것이다. ; 또한 본 발명은 (3,4-디알콕시티오펜)의 중합체 또는 공중합체 및 폴리음이온의 수계 분산액으로부터 두 개의 알콕시기가 동일 또는 상이하거나 함께 알킬, 알콕시, 알킬옥시알킬, 카르복시, 알킬술포네이토, 알킬옥시알킬술포네이토 및 카르복시 에스테르기로 이루어진 군으로부터 선택된 치환기로 임의로 치환된 옥시-알킬렌-옥시 브릿지를 나타내는 3,4-디알콕시티오펜의 중합체 또는 공중합체 0.08 내지 3.0중량%, 폴리음이온 및 하나 이상의 폴리히드록시 비수계 용매를 포함하는 조성물의 제조 방법으로서, i) 상기 하나 이상의 비수계 용매를 상기 (3,4-디알콕시티오펜)의 중합체 또는 공중합체 및 폴리음이온의 수계 분산액과 혼합하는 단계; 및 ii) 상기 단계 i)에서 제조된 혼합물로부터 물을 증발시켜서 상기 혼합물의 수분 함량을 적어도 65 중량%까지 감소시키는 단계를 포함하는 제조 방법;; 전술한 방법에 따라서 제조된, 소정의 표면 저항에서 개선된 투명도를 갖는 층을 형성할 수 있는 인쇄용 잉크, 인쇄용 페이스트 또는 코팅 조성물;; 상기 코팅 조성물을 이용하여 소정의 표면 저항에서 개선된 투명도를 갖는 층을 제조하는 코팅 방법; 및 ; 상기 인쇄용 잉크 또는 페이스트를 이용하여 소정의 표면 저항에서 개선된 투명도를 갖는 층을 제조하는 인쇄 방법을 개시한다. WO-A 03/048229에서 개시된 스크린 인쇄 잉크 제재 (formulation)는 특히 본 명세서에서 인용에 의해 통합된다.
전도성 플렉소그래픽 인쇄 잉크
WO-A 03/000765는 두개의 알콕시기가 동일 또는 상이하거나 함께 임의로 치환된 옥시-알킬렌-옥시 브릿지를 나타내는 3,4-디알콕시티오펜의 중합체 또는 공중합체, 폴리음이온 및 라텍스 바인더를 용매 또는 수성 매체에 포함하는 비염료 함유 플렉소 인쇄용 잉크로서, 상기 3,4-디알콕시티오펜의 중합체 또는 공중합체가 상기 잉크 중에 0.1중량% 이상의 농도로 존재하며, 비색 첨가성 투명 인쇄를 생성할 수 있는 비염료 함유 플렉소 인쇄용 잉크; 상기 플렉소 인쇄용 잉크의 제조방법; 및 상기 플렉소 인쇄용 잉크를 이용한 플렉소 인쇄방법을 개시한다. WO-A 03/000765에서 개시된 스크린 인쇄 잉크 제재 (formulation)는 특히 본 명세서에서 인용에 의해 통합된다.
전도성 잉크-젯 잉크
두개의 알콕시기가 동일 또는 상이하거나 함께 임의로 치환된 옥시-알킬렌-옥시 브릿지를 나타내는 3,4-디알콕시티오펜의 중합체 또는 공중합체, 폴리음이온 및 고비점 액체를 용매 또는 수성 매체 내에 포함하는 제제가 제조될 수 있고, 이는 잉크-젯 인쇄에 적당하다. Universal Print Head (AGFA-GEVAERT 제조)에 대한 점도 (바람직하게는, 토출 온도 (jetting temperature)에서 3 내지 15 mPa.s의 범위임)와 같은 주요 특성은 전도성 폴리머의 농도 및 고비점 액체의 함량 및 유형을 바꾸어 조절될 수 있다. 1.2 중량%의 PEDOT:PSS 분산액은 실온에서 대략 30 mPa.s의 점도를 갖고, 0.6 중량% 분산액은 실온에서 대략 10 mPa.s의 점도를 갖는다.
표면 장력은, 바람직하게는 Universal Print Head에 대한 토출 조건 (jetting condition) 하에서 28 내지 36 mN/m의 범위이고, 적당한 음이온성, 양이온성 또는 비-이온성 계면활성제 또는, 예를 들어 알콜과 같은 용매를 첨가함으로서 조절될 수 있다. 계면활성제는 또한 토출 성능, 잉크의 기판 상 젖음 특성 (wetting property) 및 인쇄된 층의 UV-안정성에 영향을 줄 수 있다.
예를 들어 5 내지 20 중량%의 고비점 액체의 첨가는 건조 후에 인쇄된 층의 전도성을 개선한다; 유용한 고비점 액체는 에틸렌글리콜, 디에틸렌글리콜, 프로필렌글리콜, 글리세롤, N-메틸피롤리돈 및 2-피롤리돈을 포함한다. 고비점 액체는 또한 건조 시간, 최소 건조 온도, 토출 성능, 젖음 특성, 점도 및 표면 장력에 영향을 준다.
선택적으로, 디메틸에탄올아민, 트리에틸아민 또는 디이소프로필에틸아민과 같은 휘발성 염기들이 첨가되어 잉크젯 인쇄 용액을 중화하여 프린트 헤드의 부식을 방지할 수 있다.
산업적 용도
본 발명에 따른 패시브 메모리 소자는, 예를 들면, 티켓, 라벨, 태그, ID-카드, 은행 카드, 법률 서류, 지폐 및 패키징 내의 보안 및 위조 방지 장치에 사용될 수 있고, 또한, 패키징으로 통합될 수 있다.
이하, 본 발명은 비교예 및 실시예에 의해서 설명된다. 하기 실시예에서 주어진 백분율 및 비율은 달리 언급되지 않는 한 중량 백분율 및 또는 중량부이다.
실시예 소자에서 사용된 상업적 코팅
·AGFA-DOTRIX N.V.에서 제조한 AGORIX MAGENTA INK, a UV-hardenable ink-jet ink;
·ELECTRA POLYMERS에서 제조한 ED4000, 카본 블랙 잉크;
·Proll에서 제조한 NORIPET® 093 Clear, 절연 스크린 인쇄 잉크 (insulating screen printing ink)
실시예의 소자에서 사용된 비-상업적 코팅에 사용된 성분:
·SYBRON CHEMICALS에서 제조한 TANACOTE® FG3, 수성 카르복실화된 폴리프로필렌 에멀전;
·PANIPOL LTD.에서 제조한 PANIPOL® W, 6 중량%의 폴리아닐린 수성 분산액;
·AIR PRODUCTS에서 제조한 DYNOL® 604, 아세틸렌 글리콜계 계면활성제.
도 1은 본 발명의 일 구현예에 따른 연속적인 제1 전극을 구비하고 있는 두 개의 메모리 장치의 평면도 (top view)를 나타낸다.
도 2는 제2 전극 패턴이 인쇄되지 않은 단순한 장치를 예시한다.
실시예 1
전도성 패드로 완전히 잉크-젯 인쇄된 소자
4개의 다른 전도성 표면 각각의 상부에 AGORIX Magenta INK 2층을 잉크젯 인쇄하고, 이어서 UV-경화하고, 이로써 3mm 간격을 둔 55 x 2.5 mm2 크기의 8개의 라인을 포함하는 절연 라인 패턴을 형성하여, 실시예 1의 패시브 메모리 소자를 제조하였다. 사용된 4개의 전도성 표면은:
1) 13㎛ 두께의 알루미늄 호일;
2) Thermostar P970 알루미늄 오프셋 인쇄 플레이트 (뒷면) ;
3) 플렉소그래픽 PEDOT:PSS 잉크의 연속적인 층을 구비한 서브 PET-기판:
WO-A 03/000765에서의 실시예 번호 37
3wt% 수성 PED/PSS 분산액 [g] 45
탈이온수 [g] 14.5
NEOCRYL™ BT-9, ZENICA Resins에서 제조한 40 중량% 수성 폴리아크릴레이트 라텍스 [g] 3.75
TANACOTE™ FG [g] 1.4
1,2-프로판디올 [g] 2.5
디에틸렌 글리콜 모노메틸 에테르 [g] 4.5
디에틸렌 글리콜 [g] 7.0
SYNPERONIC™ 13/6.55, UNIQEMA에서 제조한 트리데실폴리에틸렌-글리콜 [g] 1.6
X-50-860A, Shin-Etsu에서 제조한 실리콘 소포제 (silicone defoaming agent) [g] 0.1
이소프로판올 [g] 20
총합 [g]: 100.25
수성 매체 내의 물 wt% 64.3
점도 [mPa.s] 500
플렉소 인쇄를 통해 도포하고, 80℃에서 3분 동안 건조하였고; 및
4) 연속적인 실버 층을 구비하는 서브 PET-기판, 노출되지 않은 실버할라이드 공여체 시트 (non-exposed silver halide donor sheet)를 구비하는 디퓨젼 트랜스퍼 리버스 프로세스 (diffusion transfer reversal process)을 통해 도포 (Agfa-Gevaert에서 제조한 Copyproof Negative Film NPC).
하기 표 1에 주어진 조성물을 갖는 PEDOT:PSS 잉크젯 잉크로 1 x 4 mm의 전도성 패드를 절연 패턴의 상부에 잉크젯 인쇄하여 제2 전극 시스템을 제조하였다. 마지막으로, PEDOT:PSS 잉크-젯 잉크로 Universal Printhead를 사용하여 1 x 3 mm의 잉크젯 인쇄 라인으로써 소정의 위치에 전도성 브리지를 형성하도록 하여 '전도성 브리지'를 적용하였다.
농도 (중량 %)
PEDOT:PSS 1.1% 수성 분산액 57.10 %
탈이온수 28.55 %
N-메틸 피롤리돈 14.20 %
Dynol® 604 0.15 %
디메틸에탄올아민 pH 7-8까지의 증가
Fluke Multimeter를 사용하여 연속적인 제1 전극 및 제2 전극 패드간의 저항을 측정하여, 이를 하기 표 2에 기재하였다.
제1 전극 제2 전극 및 전도성 브리지 브리지가 없는 경우 저항 브리지가 있는 경우 저항
1) Al-호일 잉크젯 PEDOT:PSS > 30 MΩ 20 kΩ
2) Al-오프셋 플레이트 잉크젯 PEDOT:PSS > 30 MΩ 10 MΩ
3) 플렉소그래픽 PEDOT:PSS 잉크 잉크젯 PEDOT:PSS > 30 MΩ 100 kΩ
4) PET 상의 실버 잉크젯 PEDOT:PSS > 30 MΩ 10 kΩ
실시예 2
전도성 패드를 포함하지 않는 잉크젯 인쇄된 소자
제2 전극 패드를 인쇄하지 않은 점을 제외하고는, 실시예 1에서와 동일한 방법으로 실시예 2의 패시브 메모리 소자를 제조하였다. PEDOT:PSS 잉크-젯 잉크로 전도성 브리지를 잉크-젯 인쇄하는 것에 더하여, 또한 PANIPOL W 및 ED4000을 사용하여 수동으로 전도성 브리지를 적용하였다. 연속적인 제1 전극 및 전도성 브리지 간의, 또는 전도성 브리지가 없는 경우의 연속적 제1 전극 및 절연 패턴 상의 영역 간의 저항을 하기 표 3에 기재하였다.
제1 전극 제2 전극 및 전도성 브리지 브리지가 없는 경우 저항 브리지가 있는 경우 저항
1) Al-호일 잉크젯 PEDOT:PSS > 30 MΩ 20 kΩ
PANIPOL W > 30 MΩ 200 Ω
ED4000 > 30 MΩ 50 Ω
2) Al-오프셋 플레이트 잉크젯 PEDOT:PSS > 30 MΩ 10 MΩ
PANIPOL W > 30 MΩ 10 kΩ
ED4000 > 30 MΩ 250 Ω
3) 플렉소그래픽 PEDOT:PSS 잉크 잉크젯 PEDOT:PSS > 30 MΩ 100 kΩ
PANIPOL W > 30 MΩ 100 kΩ
ED4000 > 30 MΩ 100 kΩ
4) PET 상의 실버 잉크젯 PEDOT:PSS > 30 MΩ 10 kΩ
PANIPOL W > 30 MΩ 700 Ω
ED4000 > 30 MΩ 50 Ω
실시예 3
스크린 및 잉크젯 인쇄의 조합을 통한 완전한 투명 장치
Noripet 093 Clear를 사용하여 ORGACON EL-1500 기판 상의 메쉬 P79의 스크린으로써 1.5mm 간격을 둔 2 x 50 mm2 크기의 라인을 스크린 인쇄하고, 130℃에서 3분 동안 건조하여, 실시예 3의 패시브 메모리 소자를 제조하였다.
실시예 1 및 2에서 설명한 바와 같이 PEDOT:PSS을 잉크젯 인쇄함으로써 제2 전극 패드를 포함 또는 불포함하는 전도성 브리지를 제조하였다. 실시예 1 및 2에서 설명한 바와 같이 전기적인 측정들을 수행하였고, 그 결과를 표 4에 기재하였다.
저항
제2 전극 불포함, 전도성 브리지 불포함 > 30 MΩ
제2 전극 불포함, 전도성 브리지 포함 50 kΩ
제2 전극 포함, 전도성 브리지 불포함 > 30 MΩ
제2 전극 포함, 전도성 브리지 포함 50 kΩ
본 발명은 하기 기재된 청구의 범위에 관한 것이든 아니든 관계없이 본 명세서에서 명백하게 또는 암시적으로 개시된 임의의 특징 또는 특징의 조합 또는 그 일반적인 형태를 포함할 수 있다. 이러한 관점에서, 본 발명의 범위 내에서 당업자라면 다양한 수정을 가할 수 있다는 것이 명백하다.

Claims (23)

  1. 제1 전극 시스템 및 제2 전극 시스템을 포함하는 패시브 메모리 소자 (passive memory element)로서, 상기 제1 전극 시스템이 패턴화된 절연 시스템에 의해 상기 제2 전극 시스템으로부터 절연되고, 상기 제1 전극 시스템이 전도성 표면 또는 전도성 층이고; 상기 제2 전극 시스템이 복수 개의 고립 전도성 영역 및/또는 서로서로 분리되어 있는 복수 개의 전도성 핀 (pin)이고; 전도성 브리지 (bridge)들이 상기 제2 전극 시스템의 하나 이상의 상기 고립 전도성 영역 및 상기 제1 전극 시스템 사이에 존재하거나, 또는 하나 이상의 전도성 블롭 (blob)이 상기 제1 전극 시스템과 인접하고 있지 않은 상기 절연 시스템의 측면 상에 미리 지정된 하나 이상의 지점으로부터 상기 전도성 표면 또는 상기 전도성 층까지 제공되어서, 상기 제1 및 상기 제2 전극 시스템 사이에 있는 단지 판독 (read-out) 목적용만으로의 전도성 브리지를 상기 제2 전극 시스템의 상기 복수 개의 전도성 핀 중 하나 상에서 상기 패턴화된 절연 시스템 상의 상기 전도성 블롭의 일부와 접촉하게 하고; 상기 하나 이상의 전도성 브리지가 없는 경우 상기 제1 및 상기 제2 전극 시스템 간의 어떠한 직접적인 전기적 접촉이 없고; 및 상기 제1 전극 시스템이 금속 지지체의 전도성 표면인 경우를 제외하고, 상기 시스템들, 상기 하나 이상의 전도성 브리지 및 상기 하나 이상의 전도성 블롭은 통상적인 인쇄 공정을 사용하여 인쇄가능한 것을 특징으로 하는 패시브 메모리 소자.
  2. 제1항에 있어서, 상기 제2 전극 시스템은 복수 개의 전도성 핀이고, 이는 판독 장치 (read-out device)의 일부인 것을 특징으로 하는 패시브 메모리 소자.
  3. 제1항에 있어서, 상기 제2 전극 시스템은 복수 개의 고립 전도성 영역인 것을 특징으로 하는 패시브 메모리 소자.
  4. 하나 이상의 패시브 메모리 소자, 및 상기 패시브 메모리 소자가 구비되어 있는 하나 이상의 측면 상에 하나 이상의 전도성 표면 또는 표면 층을 갖는 지지체를 포함하는 제1 패시브 메모리 장치 (passive memory device)로서, 상기 패시브 메모리 소자는 제1 전극 시스템 및 제2 전극 시스템을 포함하고, 상기 제1 전극 시스템은 패턴화된 절연 시스템에 의해서 상기 제2 전극 시스템으로부터 절연되고, 상기 제1 전극 시스템은 전도성 표면 또는 전도성 층이고; 상기 제2 전극 시스템은 복수 개의 고립 전도성 영역 및, 선택적으로, 서로서로 분리되어 있는 복수 개의 전도성 핀이고; 전도성 브리지는 상기 제2 전극 시스템의 하나 이상의 상기 고립 전도성 영역과 상기 제1 전극 시스템 사이에 존재하고; 상기 하나 이상의 전도성 브리지가 없는 경우, 상기 제1 및 패턴화된 상기 제2 전극 시스템 간에 어떠한 직접적인 전기적 접촉이 없고; 및 상기 제1 전극 시스템이 금속 지지체의 전도성 표면인 예외적인 경우를 제외하고, 상기 시스템들 및 상기 전도성 브리지는 통상적인 인쇄 공정을 사용하여 인쇄가능한 것을 특징으로 하는 제1 패시브 메모리 장치.
  5. 제4항에 있어서, 상기 제1 패시브 메모리 장치가 금속 실리콘 (metallic silicon)을 포함하지 않는 것을 특징으로 하는 제1 패시브 메모리 장치.
  6. 제4항 또는 제5항에 있어서, 상기 제1 패시브 메모리 장치가 투명한 것을 특징으로 하는 제1 패시브 메모리 장치.
  7. 제4항 내지 제6항 중 어느 한 항에 있어서, 상기 전도성 브리지가 착색된 것임을 특징으로 하는 제1 패시브 메모리 장치.
  8. 제4항 내지 제7항 중 어느 한 항에 있어서, 상기 패시브 메모리 장치가 이미지, 또는 균질하게 착색되거나 불투명한 층으로 오버프린트되어서 (overprinted), 상기 전도성 브리지들의 위치를 시각적으로 숨기는 것을 특징으로 하는 제1 패시브 메모리 장치.
  9. 제4항 내지 제8항 중 어느 한 항에 있어서, 상기 착색되거나 불투명한 호일 (foil)이 상기 패시브 메모리 장치 상으로 적층되어 상기 전도성 브리지들의 위치를 시각적으로 숨기는 것을 특징으로 하는 제1 패시브 메모리 장치.
  10. 제4항 내지 제9항 중 어느 한 항에 있어서, 하나 이상의 상기 제1 및 패턴화된 제2 전극 시스템이 무기 전도성 매체 또는 유기 전도성 매체를 포함하는 것을 특징으로 하는 제1 패시브 메모리 장치.
  11. 제10항에 있어서, 상기 유기 전도성 매체가 고유 전도성 유기 폴리머 (intrinsically conductive organic polymer)인 것을 특징으로 하는 제1 패시브 메모리 장치.
  12. 제11항에 있어서, 상기 고유 전도성 유기 폴리머가 폴리티오펜, 폴리아닐린 또는 폴리피롤인 것을 특징으로 하는 제1 패시브 메모리 장치.
  13. 제11항 또는 제12항에 있어서, 상기 폴리티오펜이 폴리(3,4-디옥시알킬렌티오펜)인 것을 특징으로 하는 제1 패시브 메모리 장치.
  14. 제11항 내지 제13항 중 어느 한 항에 있어서, 상기 폴리티오펜은 폴리(3,4-디옥시에틸렌티오펜)인 것을 특징으로 하는 제1 패시브 메모리 장치.
  15. 지지체, 및 상기 지지체의 측면 상에: 상기 지지체의 전도성 표면 또는 상기 지지체 상의 전도성 층, 상기 전도성 표면 또는 상기 전도성 층 상의 패턴화된 절연 시스템 및 상기 전도성 표면 또는 상기 전도성 층을 상기 패턴화된 절연 시스템 상의 하나 이상의 위치로 연결하는 하나 이상의 블롭을 포함하는 제2 패시브 메모리 장치용 예비체 (precursor)로서, 상기 선택적인 전도성 층, 상기 패턴화된 절연 시스템 및 상기 하나 이상의 블롭은 통상적인 인쇄 공정을 사용하여 인쇄가능한 것을 특징으로 하는 제2 패시브 메모리 장치용 예비체.
  16. 하나 이상의 패시브 메모리 소자 및 상기 패시브 메모리 소자가 구비되어 있는 하나 이상의 측면 상에 하나 이상의 전도성 표면 또는 표면 층을 갖는 지지체를 포함하는 제2 패시브 메모리 장치로서, 상기 패시브 메모리 소자는 제1 전극 시스템으로서의 상기 지지체의 상기 전도성 표면 또는 상기 지지체 상의 상기 표면 층, 절연 시스템을 포함하고, 하나 이상의 전도성 블롭 (blob)은 상기 제1 전극 시스템과 인접하고 있지 않은 상기 절연 시스템의 측면 상에 미리 지정된 하나 이상의 지점으로부터 상기 제1 전극 시스템까지 제공되어서, 상기 제1 및 상기 제2 전극 시스템 사이에 있는 단지 판독 (read-out) 목적용의 전도성 브리지를 상기 제2 전극 시스템의 상기 복수 개의 전도성 핀 중 하나 상에서 상기 패턴화된 절연 시스템 상의 상기 전도성 블롭의 일부와 접촉하게 하고; 상기 하나 이상의 전도성 브리지가 없는 경우 상기 제1 및 상기 제2 전극 시스템 간의 어떠한 직접적인 전기적 접촉이 없고; 및 상기 제1 전극 시스템이 금속 지지체의 전도성 표면인 경우를 제외하고, 상기 시스템들, 상기 하나 이상의 전도성 브리지 및 상기 하나 이상의 전도성 블롭은 통상적인 인쇄 공정을 사용하여 인쇄가능한 것을 특징으로 하는 제2 패시브 메모리 장치.
  17. 하나 이상의 패시브 메모리 소자, 및 상기 패시브 메모리 소자가 구비된 하 나 이상의 측면 상에 하나 이상의 전도성 표면 또는 전도성 층을 갖는 지지체를 포함하는 패시브 메모리 장치를 제조하는 방법으로서,
    상기 패시브 메모리 소자는 제1 전극 시스템 및 제2 전극 시스템을 포함하고, 상기 제1 전극 시스템이 상기 제2 전극 시스템으로부터 절연되고, 상기 제1 전극 시스템이 전도성 표면 또는 전도성 층이고; 상기 제2 전극 시스템이 복수 개의 고립 전도성 영역 및, 선택적으로, 서로서로 분리되어 있는 복수 개의 전도성 핀 (pin)이고; 전도성 브리지 (bridge)들이 상기 제2 전극 시스템의 하나 이상의 상기 전도성 영역과 상기 제1 전극 시스템 사이에 존재하고; 상기 하나 이상의 전도성 브리지가 없는 경우 상기 제1, 및 상기 패턴화된 제2 전극 시스템 간의 어떠한 직접적인 전기적 접촉이 없고; 및 상기 제1 전극 시스템이 금속 지지체의 전도성 표면인 경우를 제외하고, 상기 시스템들 및 상기 하나 이상의 전도성 브리지는 통상적인 인쇄 공정을 사용하여 인쇄가능하며,
    상기 방법은: 상기 지지체를 제공하는 단계, 상기 지지체가 비-금속성인 경우 상기 전도성 층을 상기 지지체 상에 구현하는 단계; 패턴화된 절연 시스템을 상기 전도성 표면 또는 전도성 층 상에 구현하는 단계, 상기 패턴화된 절연 시스템 상의 복수 개의 고립 전도성 영역을 제공하는 단계, 및 하나 이상의 상기 고립 전도성 영역과 상기 전도성 표면 또는 상기 전도성 층 사이의 미리 지정된 지점들에 전도성 브리지들을 제공하는 단계를 포함하고,
    전도성 층을 선택적으로 제공하는 단계, 패턴화된 절연 시스템을 제공하는 단계, 복수 개의 고립 전도성 영역을 제공하는 단계 및 전도성 브리지들을 제공하 는 단계 중 하나 이상의 단계를 통상적인 인쇄 공정으로써 구현하는 것을 특징으로 하는 방법.
  18. 제17항에 있어서, 상기 통상적인 인쇄 공정은 비충격식 인쇄 공정 (non-impact printing process)인 것을 특징으로 하는 방법.
  19. 제17항에 있어서, 상기 통상적인 인쇄 공정은 충격식 인쇄 공정 (impact printing process)인 것을 특징으로 하는 방법.
  20. 제17항에 있어서, 상기 통상적인 인쇄 공정은 잉크-젯 인쇄, 요판 인쇄 (intaglio printing), 스크린 인쇄 (screen printing), 플렉소그래픽 인쇄 (flexographic printing), 오프셋 인쇄 (offset printing), 스탬프 인쇄 (stamp printing), 그라비어 인쇄 (gravure printing), 전자사진 인쇄 (electrophotographic printing), 전자기록 인쇄 (electrographic printing), 및 열 및 레이져 유도법 (thermal and laser-induced processes)으로 이루어진 군으로부터 선택되는 것을 특징으로 하는 방법.
  21. 제2 패시브 메모리 장치용 예비체 (precursor) 제조 방법으로서,
    상기 예비체는 지지체, 및 상기 지지체의 하나 이상의 측면 상에: 상기 지지체의 전도성 표면 또는 상기 지지체 상의 전도성 층, 상기 전도성 표면 또는 상기 전도성 층 상의 패턴화된 절연 시스템, 및 상기 전도성 표면 또는 상기 전도성 층을 상기 패턴화된 절연 시스템 상의 하나 이상의 위치로 연결하는 하나 이상의 블롭을 포함하고,
    상기 선택적인 전도성 층, 상기 패턴화된 절연 시스템 및 상기 하나 이상의 전도성 블롭이 통상적인 인쇄 기술을 사용하여 인쇄가능하고,
    상기 제조 방법은: 상기 지지체를 제공하는 단계, 상기 지지체가 비-금속성인 경우 상기 전도성 층을 상기 지지체 상에 구현하는 단계, 패턴화된 절연 시스템을 구현하는 단계, 및 상기 제1 전극 시스템과 인접하고 있지 않은 상기 절연 시스템의 측면으로부터 상기 전도성 표면 또는 상기 전도성 층까지 미리 지정된 지점들에서 전도성 블롭 (blob)을 제공하는 단계를 포함하고,
    선택적으로 전도성 층을 제공하는 단계, 상기 절연 시스템을 제공하는 단계, 상기 전도성 블롭을 제공하는 단계 중 하나 이상의 상기 단계들을 통상적인 인쇄 공정으로써 구현하는 것을 특징으로 하는 방법.
  22. 제2 패시브 메모리 장치의 제조 방법으로서,
    상기 패시브 메모리 장치는 하나 이상의 패시브 메모리 소자, 및 상기 패시브 메모리 소자가 구비되어 있는 하나 이상의 측면 상의 하나 이상의 전도성 표면 또는 표면 층을 갖는 지지체를 포함하고, 상기 패시브 메모리 소자는 제1 전극 시스템으로서의 상기 지지체의 전도성 표면 또는 상기 지지체 상의 표면 층, 절연 시스템을 포함하고, 하나 이상의 전도성 블롭 (blob)은 상기 제1 전극 시스템과 인접 하고 있지 않은 상기 절연 시스템의 측면 상에 미리 지정된 하나 이상의 지점으로부터 상기 전도성 표면 또는 상기 전도성 층까지 제공되어서, 상기 제1 및 상기 제2 전극 시스템 사이에 있는 단지 판독 (read-out) 목적용의 전도성 브리지를 상기 제2 전극 시스템의 상기 복수 개의 전도성 핀 중 하나 상에서 상기 패턴화된 절연 시스템 상의 상기 전도성 블롭의 일부와 접촉하게 하고; 상기 하나 이상의 전도성 브리지가 없는 경우 상기 제1 및 상기 제2 전극 시스템 간의 어떠한 직접적인 전기적 접촉이 없고; 및 상기 제1 전극 시스템이 금속 지지체의 전도성 표면인 경우를 제외하고, 상기 시스템들, 상기 하나 이상의 전도성 브리지 및 상기 하나 이상의 전도성 블롭은 통상적인 인쇄 공정을 사용하여 인쇄가능하며,
    상기 방법은: 상기 지지체를 제공하는 단계, 상기 지지체가 비-금속성인 경우 상기 전도성 층을 상기 지지체 상에 구현하는 단계, 상기 패턴화된 절연 시스템을 구현하는 단계, 상기 제1 전극 시스템과 인접하고 있지 않은 상기 절연 시스템의 측면 상의 미리 지정된 하나 이상의 지점들로부터 상기 전도성 표면 또는 상기 전도성 층까지 하나 이상의 전도성 블롭을 제공하는 단계, 및 단지 판독 목적용만으로의 복수 개의 핀들을 상기 제2 전극 시스템으로서 구현하는 단계를 포함하고,
    선택적으로 전도성 층을 제공하는 단계, 상기 절연 시스템을 제공하는 단계, 상기 전도성 블롭을 제공하는 단계, 및 상기 제2 전극 시스템을 제공하는 단계 중 하나 이상의 상기 단계들을 통상적인 인쇄 공정으로써 구현하는 것을 특징으로 하는 제2 패시브 메모리 장치의 제조 방법.
  23. 제22항에 있어서, 상기 방법은 상기 전도성 표면 또는 전도성 층 상에 절연 패턴 시스템을 제공하는 단계를 더 포함하고, 상기 절연 패턴 시스템을 제공하는 단계는 통상의 인쇄 공정으로써 구현하는 것을 특징으로 하는 제2 메모리 장치의 제조 방법.
KR1020077009733A 2004-10-29 2005-10-25 인쇄가능한 비-휘발성 패시브 메모리 소자 및 그 제조 방법 KR20070073834A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP04105412.3 2004-10-29
EP04105412 2004-10-29

Publications (1)

Publication Number Publication Date
KR20070073834A true KR20070073834A (ko) 2007-07-10

Family

ID=34929787

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020077009732A KR20070083852A (ko) 2004-10-29 2005-10-24 인쇄가능한 유기 비-휘발성 패시브 메모리 소자 및 그 제조방법
KR1020077009733A KR20070073834A (ko) 2004-10-29 2005-10-25 인쇄가능한 비-휘발성 패시브 메모리 소자 및 그 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020077009732A KR20070083852A (ko) 2004-10-29 2005-10-24 인쇄가능한 유기 비-휘발성 패시브 메모리 소자 및 그 제조방법

Country Status (5)

Country Link
EP (2) EP1815542A1 (ko)
JP (2) JP2008518452A (ko)
KR (2) KR20070083852A (ko)
CN (2) CN101048886A (ko)
WO (2) WO2006045764A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2436893A (en) * 2006-03-31 2007-10-10 Seiko Epson Corp Inkjet printing of cross point passive matrix devices
WO2007128620A1 (en) * 2006-04-28 2007-11-15 Agfa-Gevaert Conventionally printable non-volatile passive memory element and method of making thereof.
EP1995736A1 (en) * 2007-05-22 2008-11-26 Rijksuniversiteit Groningen Ferro-electric device and modulatable injection barrier
JP4898850B2 (ja) * 2009-01-22 2012-03-21 住友化学株式会社 有機エレクトロルミネッセンス素子用インクジェットインクおよび有機エレクトロルミネッセンス素子の製造方法
US9177997B2 (en) 2011-12-13 2015-11-03 Sony Corporation Memory device
GB2547880A (en) * 2016-01-06 2017-09-06 Merenda Ltd Veneers
US10833264B2 (en) * 2016-03-23 2020-11-10 Forschungszentrum Juelich Gmbh Method for producing a memory cell having a porous dielectric and use of the memory cell

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW307048B (en) * 1996-11-22 1997-06-01 United Microelectronics Corp High density read only memory structure and manufacturing method thereof
JP4010091B2 (ja) * 2000-03-23 2007-11-21 セイコーエプソン株式会社 メモリデバイスおよびその製造方法
JP3855167B2 (ja) * 2001-03-29 2006-12-06 アグフア−ゲヴエルト，ナームローゼ・フエンノートシヤツプ ３，４−ジアルコキシチオフェンのポリマーもしくはコポリマー及び非−ニュートニアン結合剤を含有する水性組成物。
CN100503683C (zh) * 2001-06-22 2009-06-24 爱克发-格法特公司 含有3,4-二烷氧基噻吩的聚合物或共聚物的胶印油墨
US7179534B2 (en) * 2003-01-31 2007-02-20 Princeton University Conductive-polymer electronic switch
US6656763B1 (en) * 2003-03-10 2003-12-02 Advanced Micro Devices, Inc. Spin on polymers for organic memory devices

Also Published As

Publication number Publication date
EP1815543A1 (en) 2007-08-08
WO2006045783A1 (en) 2006-05-04
JP2008518453A (ja) 2008-05-29
WO2006045764A1 (en) 2006-05-04
JP2008518452A (ja) 2008-05-29
CN101048885A (zh) 2007-10-03
CN101048886A (zh) 2007-10-03
KR20070083852A (ko) 2007-08-24
EP1815542A1 (en) 2007-08-08

Similar Documents

Publication Publication Date Title
US20060098485A1 (en) Printable non-volatile passive memory element and method of making thereof
US7675123B2 (en) Printable non-volatile passive memory element and method of making thereof
US7923264B2 (en) Ferroelectric passive memory cell, device and method of manufacture thereof
KR20070073834A (ko) 인쇄가능한 비-휘발성 패시브 메모리 소자 및 그 제조 방법
US20090305479A1 (en) Conventionally printable non-volatile passive memory element and method of making thereof
US7410825B2 (en) Metal and electronically conductive polymer transfer
EP1894203B1 (en) A method in the fabrication of a ferroelectric memory device
JP2008536710A (ja) カーボンナノチューブ層の接着転写方法
US7087351B2 (en) Antistatic layer for electrically modulated display
US20060110580A1 (en) Article comprising conductive conduit channels
US7897203B2 (en) Intercalated compound
EP1864301A1 (en) Ionic liquid and electronically conductive polymer mixtures
KR20100057871A (ko) 일렉트로크로믹 표시 소자 및 그 제조 방법
TWI271749B (en) Material for making a conductive pattern
CN101133460A (zh) 存储器件制造中的方法
EP1798732A1 (en) Ferroelectric passive memory cell, device and method of manufacture thereof.
WO1999060829A2 (en) Method and apparatus for making electrical traces, circuits and devices
US20080007518A1 (en) Conductive polymer coating with improved aging stability
US7106208B2 (en) Printed sensor having opposed areas of nonvisible conductive ink
US20090116275A1 (en) Conventionally printable non-volatile passive memory element and method of making thereof
JP2004196988A (ja) 帯電防止用材料を含むインクジェットインクおよびそれを用いたシート
JP2007184462A (ja) 強誘電性記憶素子、その素子を含むデバイス及びその製法
Kavoossi et al. Active imaging and visual information on paper and paper-based products

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid