KR20070071323A - 액정표시장치 및 그 제조 방법 - Google Patents

액정표시장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20070071323A
KR20070071323A KR1020050134662A KR20050134662A KR20070071323A KR 20070071323 A KR20070071323 A KR 20070071323A KR 1020050134662 A KR1020050134662 A KR 1020050134662A KR 20050134662 A KR20050134662 A KR 20050134662A KR 20070071323 A KR20070071323 A KR 20070071323A
Authority
KR
South Korea
Prior art keywords
organic insulating
insulating film
insulating layer
thickness
substrate
Prior art date
Application number
KR1020050134662A
Other languages
English (en)
Other versions
KR101275941B1 (ko
Inventor
이영훈
박성일
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020050134662A priority Critical patent/KR101275941B1/ko
Publication of KR20070071323A publication Critical patent/KR20070071323A/ko
Application granted granted Critical
Publication of KR101275941B1 publication Critical patent/KR101275941B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13398—Spacer materials; Spacer properties
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

본 발명은 액정표시장치 및 그 제조 방법에 관한 것으로, 특히 액정표시장치의 상부기판과 하부기판을 합착하기 위한 씰 패턴 영역 형성을 위한 외곽부에 일정 두께의 유기절연막을 형성하여 공정상 발생될 수 있는 유기절연막 두께 편차에 대해 화소부와 외곽부가 동시 변동됨으로써 씰 갭(Seal Gap) 불량을 개선할 수 있는 액정표시장치 및 그 제조 방법에 관한 것이다.
또한, 상기 외곽부에 유기절연막 형성 시 패드부에 동일한 두께의 유기절연막을 형성함으로써 콘택 불량을 방지할 수 있는 액정표시장치 및 그 제조 방법에 관한 것이다.
액정표시장치, 씰 갭(Seal Gap), 유기절연막

Description

액정표시장치 및 그 제조 방법{Liquid crystal display device and fabrication method thereof}
도 1은 종래 기술에 따른 외곽부에 씰 패턴 영역이 형성된 액정표시장치의 단면도.
도 2는 본 발명에 따른 외곽부의 씰 패턴 영역에 유기절연막이 형성된 액정표장치의 단면도.
도 3a 내지 도 3f는 본 발명에 따른 외곽부의 씰 패턴 영역에 유기절연막을 형성하는 제조 방법을 설명하기 위한 액정표시장치의 하부기판의 공정단면도.
<도면의 주요부분에 대한 부호 설명>
100 : 상부기판 110 : 제 1 기판
120 : 블랙매트릭스 130 : 컬러필터층
140 : 공통전극 150 : 스페이서
200 : 액정층 210 : 액정
300 : 하부기판 310 : 제 2 기판
320 : 게이트 전극 330 : 게이트 절연막
340 : 액티브층 350 : 소스 전극
360 : 드레인 전극 370 : 보호층
380': 유기절연막 380'a : 화소부 유기절연막
380'b: 외곽부 유기절연막 385 : 콘택홀
390 : 화소전극 400 : 씰 패턴
본 발명은 액정표시장치 및 그 제조공정에 관한 것으로, 특히 씰 갭(Seal Gap) 불량을 개선할 수 있는 액정표시장치 및 그 제조 방법에 관한 것이다.
일반적으로, 액정표시장치는 액정의 광학적 이방특성을 이용한 화상표시 장치로서, 전압의 인가상태에 따라 분극 특성을 보이는 액정에 빛을 조사하게 되면 상기 전압인가에 따른 액정의 배향상태에 따라 통과되는 빛의 양을 조절할 수 있게
된다. 따라서, 이와 같은 원리로 이미지 표현이 가능하다.
상기 액정표시장치는 스위칭 소자 및 화소 전극을 형성하는 어레이 기판 제조 공정과 컬러필터 및 공통 전극을 형성하는 컬러필터 기판 제조 공정을 거친 기판을 이용하여, 이 두 기판 사이에 액정을 개재하는 액정셀 공정을 거쳐 액정패널이 완성된다.
상기 액티브 매트릭스 타입의 액정패널을 제조하기 위한 제조공정은 기판 세정, 기판 패터닝 공정, 배향막 형성/러빙(Rubbing) 공정, 기판 합착/액정주입 또는 액정 적하 공정 순으로 나뉘어진다.
상기 기판 합착 공정은 실런트(sealant)를 하부기판 상의 가장자리에 인쇄하 여 원하는 씰 패턴(seal pattern)을 형성시킨 후 상부기판과 하부기판을 합착하는 공정으로서, 상기 씰 패턴은 액정 주입을 위한 셀 갭(cell gap) 형성과 주입된 액정층이 누설되지 않게 하는 기능을 한다.
도 1은 종래 기술에 따른 외곽부에 씰 패턴 영역이 형성된 액정표시장치의 단면도이다.
도시한 바와 같이, 상부 및 하부기판(10, 30)이 서로 일정간격 이격되어 있고, 상기 상부 및 하부기판(10, 30) 사이에는 액정층(20)이 개재되어 있다.
상기 하부기판(30)의 투명한 제 2 기판(31) 상의 화소부에는 금속과 같은 도전성 물질로 이루어진 게이트 전극(32)이 형성되어 있고, 상기 게이트 전극(32) 상의 제 2 기판(31) 전면에 걸쳐 게이트 절연막(34)이 형성되어 있다.
상기 게이트 절연막(34) 상부의 게이트 전극(32)을 덮는 위치에는 채널층(36a), 오믹콘택층(36b)이 차례대로 적층된 액티브층(36)이 형성되어 있고, 상기 액티브층(36)의 상부에는 서로 일정간격 이격된 소스 전극 및 드레인 전극(38, 40)이 형성되어 있고, 소스 전극 및 드레인 전극(38, 40) 간의 이격 구간에는 채널층(36a)의 표면 일부를 노출시키며, 상기 소스 전극 및 드레인 전극(38, 40)을 도통시키는 채널(CH;channel)이 형성되어 있다.
이때, 상기 게이트 전극(32), 액티브층(36), 소스 전극 및 드레인 전극(38, 40)은 박막트랜지스터(TFT;Thin Film Transistor)(T)를 이루며, 상기 박막트랜지스터(T)는 액정표시장치의 스위칭 소자가 된다.
도면으로 제시하지 않았지만, 상기 게이트 전극(32)과 연결되어 제 1 방향으 로 게이트 배선이 형성되고, 이 제 1 방향과 교차되는 제 2 방향으로 상기 소스 전극(38)과 연결되는 데이터 배선이 형성되고, 이 게이트 배선 및 데이터 배선이 교차되는 영역은 화소 영역(P)으로 정의된다.
또한, 상기 박막트랜지스터(T) 상부에는 상기 박막트랜지스터(T)를 보호하고 후속 공정의 유기절연막(44)의 미충진을 방지하는 무기절연막으로 이루어진 보호층(42)이 상기 제 2 기판(31) 전면에 걸쳐 형성되어 있고, 상기 화소부의 보호층(42) 상에는 아크릴계 수지 또는 벤조싸이클로부텐(Benzocyclobutene;BCB)과 같은 물질로 이루어진 유기절연막(44)이 형성되어 있다.
상기 화소부의 유기절연막(44)의 두께(d)는 약 3㎛ 두께로 형성되어 있다.
그러나, 상기 외곽부에는 유기절연막(44)이 완전히 제거되어 있고, 보호층(42)과 씰 패턴(50)이 접촉되어 합착되어 있다.
상기 화소부의 유기절연막(44) 및 보호층(420)의 일부분이 식각되어 상기 드레인 전극(40)을 노출시키는 콘택홀(46)이 형성되어 있고, 상기 콘택홀(46)을 통해 상기 드레인 전극(40)과 전기적으로 연결되는 화소 전극(48)이 형성되어 있다.
이로써, 제 2 기판(31), 박막트랜지스터(T), 보호층(42), 유기절연막(44) 및 화소 전극(48)을 포함하는 하부기판(30)이 완성되며, 상기 하부기판(30)은 어레이 기판 또는 TFT 기판으로 불린다.
그리고, 상기 상부기판(10)의 투명한 제 1 기판(11) 하부에는 상기 하부기판(30)의 화소 전극(48)과 대응되는 위치에 특정 파장대의 빛만을 걸러주는 컬러필터층(15)이 형성되어 있고, 상기 컬러필터층(15)의 경계부에는 빛샘 현상(light leakage) 및 박막트랜지스터(T)로의 광유입을 차단하는 블랙매트릭스(BM;Black matrix)(13)가 형성되어 있다.
그리고, 블랙매트릭스(13)와 컬러필터층(15)을 포함한 하부에는 공통 전극(17)이 형성되어 있고, 상기 공통 전극(17) 하부의 상기 박막트랜지스터(T)와 대응되는 영역에는 상기 하부기판(30)과 상부기판(10) 사이의 일정한 셀 갭(Cell Gap)을 유지하는 역할을 하는 컬럼 스페이서(C/S;Column Spacer)(19)가 형성되어 상부기판(10)이 완성된다. 상기 상부기판(10)은 컬러필터 기판으로 불린다.
상기한 바와 같이, 완성된 상부기판(10)과 하부기판(30)은 상기 하부기판(30) 상의 한 쪽 가장자리에 형성된 액정주입구(미도시)를 제외하고 상기 하부기판(30)의 가장자리를 따라 실런트(sealant)가 인쇄된 영역인 씰 패턴(50)에 의해 합착된다.
그 후 상기 액정주입구를 통해 액정(22)이 주입되어 액정층(20)이 형성되어 있고, 상기 액정(22)이 주입된 후 액정주입구도 씰 패턴(50)에 의해 액정층(20)이 누설되지 않도록 밀봉되어 있다.
상기 씰 패턴(50)은 상기 상부 및 하부 기판(10, 30) 사이에 개재된 액정층(20)의 누설을 방지하기 위해 형성되며, 전술한 스페이서(19)와 함께 일정한 셀 갭을 유지하는 역할을 한다.
상기 상부기판(10)과 하부기판(30)의 합착 배열은 각 기판의 설계시 주어지는 마진(Margin)에 의해 결정되는데, 보통 수 μm의 정밀도가 요구된다. 두 기판(10, 30)의 합착 오차범위를 벗어나면, 빛이 새어나오게 되어 액정 셀의 구동시 원 하는 화질 특성을 기대할 수 없다.
상기 씰 패턴(50)에 사용되는 씰 재료는 일반적으로 열 경화성 또는 광 경화성 에폭시(epoxy) 수지 등을 이용한다. 일반적으로, 상기 씰 패턴(50)은 열 경화성 수지를 일정하게 원하는 패턴으로 형성시키는 공정으로, 스크린 인쇄법이 주류를 이루고 있다.
보다 상세하게, 상기 씰 패턴(50)은 씰(52;Seal)과 유리 섬유(54;Glass fiber)로 이루어진 실런트로 형성되는데, 상기 유리 섬유(54)의 높이에 의해 하부기판(30) 상에 형성되는 씰 패턴(50)의 두께가 결정된다.
따라서, 상기 상부기판(10)과 하부기판(30) 합착 시 상부기판(10)과 하부기판(30) 사이의 셀 갭을 미리 계산하여 이에 맞는 높이의 유리 섬유(54)를 이용하여 탈포 작업을 통해 실런트를 준비하게 된다.
종래에는 액정표시장치의 개구율을 높이기 위하여 데이터 배선과 화소 전극을 중첩하게 되었고, 이에 따른 데이터 배선과 화소 전극과의 중첩영역에 의한 기생 커패시턴스(Cdp)의 값을 제한하기 위하여 화소부에 유전율(ε) 3.0 이하의 아크릴계 수지 또는 벤조싸이클로부텐(Benzocyclobutene;BCB)과 같은 유기절연막을 약 3㎛ 두께로 형성하였다. 이는 상기 기생 커패스턴스(Cdp)의 값이 다음 수학식 1과 같이 데이터 배선과 화소 전극 간의 거리에 반비례하기 때문이다.
Figure 112005078166186-PAT00001
여기서, d는 유기절연막의 두께(또는 데이터 배선과 화소 전극 간 거리), ε는 유기절연막의 유전상수, ε0 는 8.85 x 10-14 F/cm, A는 화소 전극과 데이터 라인 또는 화소 전극과 게이트 라인의 중첩영역을 의미한다.
반면에, 상기 씰 패턴이 형성되는 외곽부에는 상기 유기절연막과 씰 패턴의 접착력이 좋지 않으므로 상기 유기절연막을 식각으로 완전히 제거하여 무기절연막으로 이루어진 보호층을 노출시켜 상기 보호층과 씰 패턴을 접착하였다.
또한, 도면으로 도시하지는 않았으나, 상기 외곽부와 일정 간격 이격된 패드부에는 상기 화소부와 같이 두꺼운 두께를 갖는 유기절연막을 형성할 경우 패드부에 있는 상기 유기절연막 및 층간절연막 식각 공정 시 콘택 불량이 발생할 수 있기 때문에 유기절연막을 완전히 제거하였다.
그러나, 상기 화소부에 형성되는 유기절연막은 게이트 전극, 소스 및 드레인 전극 및 보호층에 비해 상당히 두꺼운 두께(d)를 갖는데, 이는 도포 공정에 의해 유기절연막 형성 시 큰 두께 편차를 갖게 된다.
종래와 같이 상기 외곽부의 씰 패턴 영역의 유기절연막을 완전히 제거할 경우 상기 화소부의 유기절연막에 도포 또는 경화 등의 공정 중 발생할 수 있는 두께 편차 발생시 외곽부는 화소부에 발생하는 두께 편차를 따라가지 못하므로 화소부 대비 씰 패턴 영역이 형성되는 외곽부에 두께 단차가 발생하며, 이 두께 단차는 Δ0.5㎛ 이상으로서 씰 갭 불량을 유발한다.
상기한 바와 같이, 씰 갭 불량이 발생하면 셀 갭에 맞추어 미리 준비한 실런 트를 교체 또는 폐기해야 하므로 비용이 증가되고, 공정 시간이 길어지는 문제점이 있다.
본 발명은 씰 패턴 영역의 씰 갭(Seal Gap) 불량을 개선할 수 있는 액정표시장치 및 그 제조 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위하여 본 발명에 따른 액정표시장치는, 화소부와 외곽부를 구비하는 제 1, 2 기판, 상기 제 2 기판 상의 화소부에 형성되며 게이트 전극, 반도체층, 소스 전극 및 드레인 전극을 포함하는 박막트랜지스터, 상기 박막트랜지스터를 포함한 제 2 기판 전면에 걸쳐 형성되며, 상기 외곽부에 상기 화소부 두께 미만으로 형성되며, 상기 화소부에 드레인 전극의 표면 일부를 노출시키는 콘택홀이 형성된 유기절연막, 상기 화소부의 유기절연막 상에 형성되며 상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결된 화소전극, 및 상기 외곽부에 형성되며 제 1 기판과 제 2 기판을 합착하는 씰패턴을 포함하는 것을 특징으로 한다.
또한, 상기한 목적을 달성하기 위하여 본 발명에 따른 액정표시장치의 제조 방법은, 화소부와 외곽부를 구비하는 제 1, 2 기판을 준비하는 단계, 제 2 기판 상의 화소부에 게이트 전극, 반도체층, 소스 전극 및 드레인 전극을 포함하는 박막트랜지스터를 형성하는 단계, 상기 박막트랜지스터를 포함하는 제 2 기판의 화소부와 외곽부의 전면에 걸쳐 유기절연막을 형성하는 단계, 상기 유기절연막 상에 반투과부를 포함하는 마스크를 위치시킨 후 노광 및 현상을 통해 상기 외곽부의 유기절연 막의 일부를 식각하여 상기 화소부와 외곽부에 두께 단차를 갖는 유기절연막을 형성하고, 상기 화소부에 상기 드레인 전극의 표면 일부를 노출시키는 콘택홀을 형성하는 단계, 상기 화소부의 유기절연막 상에 상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되는 화소전극을 형성하는 단계, 상기 제 1 기판 또는 제 2 기판 외곽부에 실런트를 인쇄하여 씰 패턴을 형성하는 단계, 및 상기 씰 패턴을 통해 상기 제 1 기판과 제 2 기판을 합착한 후 경화하여 봉지하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면들을 참조하면 본 발명의 일실시예를 보다 상세히 설명한다.
도 2는 본 발명에 따른 외곽부의 씰 패턴 영역에 유기절연막이 형성된 액정표장치의 단면도이다.
도 2에 도시된 바와 같이, 본 발명에 따른 액정표시장치는 상부기판(100)과 하부기판(300) 및 상기 상부기판(100)과 하부기판(300) 사이에 개재된 액정층(200)으로 형성된다.
상기 하부기판(300)의 제 1 기판(310) 상의 화소부에는 게이트 전극(320), 액티브층(340), 소스 전극(350) 및 드레인 전극(360)을 포함하는 박막트랜지스터(T)가 형성된다. 상기 박막트랜지스터(T)는 액정에 신호전압을 인가하고 차단하는 스위칭 소자이다.
상기 제 1 기판(310)은 화소부와 외곽부를 구비하며, 투명한 유리로 형성된다.
보다 자세하게, 상기 박막트랜지스터(T)는 금속과 같은 도전성 물질로 이루어진 게이트 전극(320)이 패터닝되어 형성된다. 상기 게이트 전극(320)은 알루미늄(Al), 알루미늄합금(AlNd), 텅스텐(W), 크롬(Cr), 티타늄(Ti) 및 몰리브덴(Mo) 등으로 이루어진 군에서 선택되는 1종일 수 있다.
상기 게이트 전극(320)과 대응되는 상부에는 채널층(340a)과 오믹콘택층(340b)이 차례대로 적층된 액티브층(340)이 패터닝되어 형성된다. 상기 채널층(340a)은 순수 비정질 실리콘(a-Si:H)으로 형성되고, 상기 오믹콘택층(340b)은 불순물이 주입된 비정질 실리콘(n+a-Si:H)으로 형성된다. 이때, 상기 액티브층(340)은 채널층(340a)의 표면 일부가 노출된 영역을 갖는다.
상기 액티브층(340) 상부에는 상기 액티브층(340)의 오믹콘택층(340b)과 접촉하며 서로 일정 간격 이격된 소스 전극 및 드레인 전극(350, 360)이 패터닝되어 형성된다. 상기 채널층(340a)의 표면 일부가 노출된 상기 소스 전극 및 드레인 전극(350, 360) 간의 이격 구간에는 상기 소스 전극 및 드레인 전극(350, 360)을 도통시키는 채널(CH;Channel)이 형성된다.
상기 소스 전극 및 드레인 전극(350, 360)은 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 텅스텐몰리브덴(MoW), 크롬(Cr), 니켈(Ni), 알루미늄(Al) 및 알루미늄합금(AlNd) 등으로 이루어진 군에서 선택되는 1종 이상으로 형성된다.
상기 박막트랜지스터(T)의 게이트 전극(320)과 액티브층(340) 사이에는 상기 제 2 기판(310) 전면에 걸쳐 게이트 절연막(330)이 형성된다. 상기 게이트 절연막 (330)은 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 또는 이들의 이중층으로 형성된다.
따라서, 상기 게이트 전극(320)에 하이 레벨의 전압이 인가되고, 상기 소스 전극(350)에 데이터 전압이 인가되는 경우, 상기 게이트 전극(320)으로 인가된 하이 레벨의 전압에 의해 상기 채널층(340a)이 도통되게 되므로 상기 소스 전극(350)으로 인가된 데이터 전압이 상기 채널층(340a)을 경유하여 상기 드레인 전극(360)으로 공급되게 된다.
도면으로 제시하지 않았지만, 상기 게이트 전극(320)과 연결되어 제 1 방향으로 게이트 배선이 형성되고, 이 제 1 방향과 교차되는 제 2 방향으로 상기 소스 전극(350)과 연결되는 데이터 배선이 형성되고, 이 게이트 배선 및 데이터 배선이 교차되는 영역은 화소 영역(P)으로 정의된다.
다음으로, 상기 박막트랜지스터(T) 상부에는 상기 화소부 및 외곽부의 제 2 기판(310) 전면에 걸쳐 상기 박막트랜지스터(T)를 보호하고, 후속 공정에서 유기절연막(380')의 미충진을 방지하기 위하여 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 또는 이들의 이중층으로 이루어지는 보호층(370)이 더 형성된다.
상기 보호층(370) 상에는 상기 화소부에 형성된 유기절연막(380'a)과 상기 외곽부에 형성된 유기절연막(380'b)이 두께 단차를 갖도록 유기절연막(380') 형성되며, 상기 화소부의 유기절연막(380'a)에는 상기 드레인 전극(360)의 표면 일부를 노출시키는 콘택홀(385)이 형성된다.
상기 유기절연막(380')은 게이트 배선(미도시)과 화소전극 간에 발생되는 기생 커패시턴스(Cdp)의 값을 줄이기 위하여 유전율(ε)이 3.0 이하인 감광성 물질로 형성되며, 본 발명에서는 포토 아크릴(Photo Acryl)로 형성된다.
여기서, 상기 외곽부에 형성된 유기절연막(380'b)의 두께(t2)는 반투과부를 포함하는 마스크로 인한 노광(exposure) 및 현상(develope)을 통해 식각되어 상기 화소부에 형성된 유기절연막(380'a)의 두께(t1) 미만으로 형성된다.
보다 상세하게, 상기 화소부의 유기절연막(380'a)의 두께를 t1, 상기 외곽부의 유기절연막(380'b)의 두께를 t2라고 정의하면, 상기 화소부와 외곽부의 유기절연막(380'a, 380'b)의 두께 사이에는 t1 > t2를 만족한다.
이때, 상기 화소부의 유기절연막의 두께(t1)는 게이트 배선(미도시)과 화소전극 간에 발생되는 기생 커패시턴스(Cdp)의 값을 줄이기 위하여 약 3㎛로 형성된다.
또한, 상기 외곽부에 형성된 유기절연막(380'b)은 반투과부를 포함한 마스크를 이용한 노광 및 현상을 통해 식각되어 상기 화소부에 형성된 유기절연막(380'a)의 두께의 절반 이하로 형성된다.
보다 상세하게, 상기 화소부의 유기절연막(380'a)의 두께를 t1, 상기 외곽부의 유기절연막(380'b)의 두께를 t2라고 정의하면, 상기 화소부와 외곽부의 유기절연막(380'a, 380'b)의 두께 사이에는 1/2t1 ≥ t2를 만족한다.
상기 유기절연막(380')은 두께가 상당히 두껍게 형성되기 때문에 포토 아크릴 물질이 제 2 기판(310) 상에 도포될 경우에 두께 균일성(uniformity)이 좋지 않 게 되어 음 또는 양의 두께 편차가 발생한다.
또한, 상기 유기절연막(380')은 도포 후 경화 공정에서 두께 편차가 발생할 수 있다. 상기 유기절연막(380'b)의 노광 및 현상 공정 진행 시에도 두께 편차가 발생할 수 있으나 이는 도포 및 경화에 비해 미미하다.
그러나, 상기한 바와 같이 상기 외곽부에 일정 두께를 갖는 유기절연막(380'b)을 형성함으로써 공정상 발생될 수 있는 유기절연막(380') 두께 편차에 대해 화소부와 외곽부가 동시 변동됨으로써 상기 화소부의 유기절연막(380'a)과 외곽부의 유기절연막(380'b) 간에 두께 편차가 0.5㎛ 이내로 형성되어 씰 갭 불량을 개선할 수 있다.
도면으로 도시되지는 않았지만, 상기 외곽부에 상기 화소부에 형성되는 유기절연막(380'a)의 절반 이하의 두께와 동일하게 패드부에 유기절연막을 형성할 경우 씰 갭 불량을 개선함과 동시에 패드부의 콘택 불량도 방지할 수 있게 된다.
다음으로, 상기 콘택홀(385)을 통해 상기 드레인 전극(360)과 전기적으로 연결된 화소전극(390)이 패터닝되어 형성된다.
상기 화소전극(390)은 상기 상부기판(100)의 컬러필터층(130)과 대응되는 영역에 형성된다. 상기 화소전극(390)은 투명 도전성 물질로 형성되며, ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)로 형성된다.
이로써, 제 2 기판(310), 박막트랜지스터(T), 유기절연막(380') 및 화소전극(390)을 포함하는 하부기판(300)인 어레이 기판이 완성된다.
그리고, 상기 상부기판(100)의 제 1 기판(110)은 외곽부와 화소부를 구비하 며, 투명한 유리로 형성된다. 상기 제 1 기판(110) 하부의 화소부 및 외곽부에는 일정 이격 이격되어 패터닝된 블랙매트릭스(120)가 형성된다.
상기 블랙매트릭스(120)는 외광 및 산란광을 흡수하는 빛샘 차단 역할을 하기 위하여 하부기판(300)의 박막트랜지스터(T) 형성부, 게이트 배선 및 데이터 배선부와 대응되는 영역에 형성된다. 또한, 후속 공정에서 형성되는 컬퍼필터층(130)의 경계부에 형성되어 컬러필터층(130) 사이의 혼색을 방지한다.
상기 블랙매트릭스(120)는 금속 또는 수지로 형성되며, Cr/CrOx 또는 폴리머 계열 수지로 형성된다.
상기 화소부의 블랙매트릭스(120) 사이에는 적(Red), 녹(Green), 청(Blue)의 컬러필터층(130)이 각각 패터닝되어 형성된다.
상기 컬러필터층(130)은 지지체인 아크릴 수지 외에 안료를 포함한다. 상기 컬러필터층(130)은 색상을 구현하는 상기 안료의 종류에 따라서 적(R), 녹(G), 청(B) 컬러필터층으로 구분할 수 있다.
도면으로 도시하지는 않았으나, 상기 블랙매트릭스(120) 및 컬러필터층(130) 하부에는 오버코트층(OC;Over Coating Layer)이 더 형성될 수 있다. 상기 오버코트층은 컬러필터층(130) 패턴 보호, 컬러필터층(130)의 표면 평탄화 및 후속 공정에서 형성되는 공통전극(140)과의 접착력 향상을 위해 형성되며, 아크릴 계열 수지 또는 폴리머 계열 수지로 형성된다.
다음으로, 상기 외곽부 및 화소부에 형성된 블랙매트릭스(120) 및 컬러필터층(130)을 포함한 하부의 제 1 기판(110) 전면에 걸쳐 공통전극(140)이 형성된다. 상기 공통전극(140)은 투명 도전성 물질로 형성되며, ITO 또는 IZO로 형성된다.
상기 공통전극(140) 하부의 소정 영역에는 상기 상부기판(100)과 하부기판(300) 사이의 일정한 셀 갭(Cell Gap)을 유지하는 역할을 하는 패터닝된 컬럼 스페이서(C/S;Column Spacer)(150)가 형성된다. 상기 스페이서(150)는 유기 고분자 물질 중 일반적으로 수지(resin)로 형성된다.
본 발명에서는 상기 스페이서(150)를 컬럼 스페이서로 설명하였으나, 볼 스페이서(ball spacer)로 형성될 수도 있다.
이로써, 제 1 기판(110), 블랙매트릭스(120), 컬러필터층(130) 및 스페이서(150)를 포함하는 상부기판(100)이 완성되며, 상기 상부기판(100)은 컬러필터 기판으로 불린다.
상기한 바와 같이, 완성된 상부기판(100)과 하부기판(300)은 상기 상부기판(100) 또는 하부기판(300)의 외곽부에 액정주입구(미도시)를 제외하고 실런트가 인쇄되어 형성된 씰 패턴(400)에 의해 합착된다. 보다 자세하게, 상기 씰 패턴(400)은 화면 표시 영역 외곽을 따라 형성된다.
상기 씰 패턴(400)에 사용되는 실런트는 광(UV) 경화성 또는 열 경화성 에폭시 수지로 형성된다. 상기 실런트는 씰(410;Seal)과 유리 섬유(420;Glass Fiber)를 포함하여 형성되며, 상기 유리 섬유(420)의 높이에 의해 씰 패턴(400)의 두께가 결정된다. 여기서, 상기 유리 섬유(420)의 높이는 본 발명에 따른 씰 갭에 의해 결정된다.
상기 씰 패턴(400)은 전술한 스페이서(150)와 함께 일정한 셀 갭을 유지하는 역할을 한다.
상기 씰 패턴(400)에 의해 합착된 상부기판(100) 및 하부기판(300)의 씰 패턴(400)을 열 또는 광으로 경화하여 봉지하고, 봉지된 상부기판(100) 및 하부기판(300) 사이의 스페이서(150)에 의해 일정한 셀 갭이 발생된 영역에는 액정주입구를 통해 액정(210)이 주입되어 액정층(200)이 형성된다.
도면으로 도시하지는 않았지만, 상기 액정(210)이 주입된 후 액정주입구도 씰 패턴에 의해 액정층(200)이 누설되지 않도록 밀봉된다. 이로써, 트위스틱 네마틱 모드(TN;Twisted Nematic Mode) 액정표시장치를 완성한다.
본 발명에서는 액정 주입 방식으로 상기 액정층(200)을 설명하였으나, 액정을 상기 상부기판(100) 또는 하부기판(300)에 적하하는 액정 적하 방식을 통해 액정층이 형성될 수 있으며, 액정 적하 후 씰 패턴(400)에 의해 상부기판(100)과 하부기판(300)이 합착된 후 경화되어 봉지될 수도 있다.
상기 공통전극(140) 및 화소전극(390)은 액정표시장치의 액정 셀에 전압을 인가하는 전극으로서, 상기 화소전극(390)은 상기 드레인 전극(360)을 통해 전압이 인가되고, 상기 공통전극(140)은 도시되지 않았으나 공통배선을 통해 전압이 인가되어 액정 셀을 구동시켜 영상을 표시하게 된다.
도면으로 도시하지는 않았지만, 상기 상부기판(100) 및 하부기판(300)의 액정(210)과 각각 접하는 부분에는 액정의 배열을 용이하게 유도하기 위해 상부 및 하부 배향막이 더 포함될 수 있다.
도 3a 내지 도 3f는 본 발명에 따른 외곽부의 씰 패턴 영역에 유기절연막을 형성하는 제조 방법을 설명하기 위한 액정표시장치의 하부기판의 공정단면도로서, 이를 참조하여 본 발명에 따른 제조 방법을 간략하게 설명하기로 한다.
도 3a를 참조하면, 상부기판(100)의 화소부와 외곽부를 구비한 제 1 기판(310)을 준비하고, 상기 제 1 기판(310)의 화소부에 도전성 금속 물질을 스퍼터링(Sputtering) 또는 진공증착법(Evaporation)을 수행하여 증착 후 사진식각(Photolithography) 공정에서 형성된 마스크(mask)를 이용하여 패터닝하여 일정 간격 이격된 게이트 전극(320)을 형성한다.
상기 게이트 전극(320) 상부에 제 1 기판(310) 전면에 걸쳐 실리콘 산화막 또는 실리콘 질화막을 플라즈마화학기상증착법(PECVD;Plasma Enhanced Chemical Vapor Deposition) 또는 저압화학기상증착법(LPCVD;Low Pressure Chemical Vapor Deposition) 등의 화학기상증착법(CVD)을 이용하여 증착하여 게이트 절연막(330)을 형성한다.
도 3b를 참조하면, 상기 게이트 절연막(330) 상에 상기 화소부에 형성된 게이트 전극(320)과 대응되는 영역에 순수 비정질 실리콘과 n형 또는 p형의 불순물이 포함된 비정질 실리콘을 PECVD 또는 LPCVD 방법으로 증착한 후 마스크 공정으로 패터닝하여 상기 화소부의 게이트 전극(320)과 대응되는 영역에 채널층(340a)과 오믹콘택층(324b)이 차례대로 적층된 액티브층(340)을 형성한다.
도 3c를 참조하면, 상기 액티브층(340)을 포함하는 제 1 기판(310) 전면에 걸쳐 도전성 금속을 스퍼터링 또는 진공증착법으로 증착 후 마스크를 이용하여 패터닝하여 상기 화소부의 액티브층(340)과 콘택되는 소스 전극 및 드레인 전극(350, 360)을 형성한다. 이때, 상기 소스 전극 및 드레인 전극(350, 360) 사이에 상기 액티브층(340)의 채널층(340a)이 노출되는 영역에는 채널(CH)이 형성된다.
이로써, 화소부에 게이트 전극(320), 액티브층(340), 소스 전극 및 드레인 전극(350, 360)을 포함하는 박막트랜지스터(T)가 완성된다.
도 3d를 참조하면, 상기 박막트랜지스터(T)를 포함하는 제 1 기판(310) 전면에 걸쳐 실리콘 산화막 또는 실리콘 질화막을 PECVD 또는 LPCVD 방법으로 증착하여 보호층(370)을 더 형성하고, 상기 보호층(370) 상의 제 1 기판(310) 전면에 걸쳐 감광성 물질을 스핀 코팅(Spin Coating) 방법으로 도포하여 유기절연막(380)을 형성한다. 본 발명에서 상기 감광성 물질은 포토 아크릴 수지를 이용하며, 상기 유기절연막(380)은 도포 후 경화 공정을 더 포함할 수 있다.
이어서, 상기 유기절연막(380) 상에 반투과부(382a), 차단부(382b) 및 투과부(382c)를 포함하는 마스크(382)를 위치시킨다.
상기 반투과부(382a)는 상기 외곽부의 씰 패턴 영역이 형성될 영역의 유기절연막(380) 상에 대응시키고, 상기 투과부(382c)는 상기 화소부의 콘택홀을 형성할 영역의 유기절연막(380) 상에 대응시키고, 상기 차단부(382b)는 상기 투과부(382b)가 대응되는 영역을 제외한 화소부 영역의 유기절연막(380) 상에 대응시킨다.
이어서, 상기 마스크(382) 상에 UV(자외선)을 조사함으로써 노광한다. 상기 반투과부(382b)를 포함하는 마스크(382)는 회절마스크, 하프톤 마스크(half tone mask) 또는 슬릿이 구성된 슬릿 마스크(slit mask)일 수 있다.
도 3e를 참조하면, 상기 마스크(382)를 제거하고 노광된 유기절연막(380)을 현상한다. 상기 화소부에는 마스크(382)의 차단부(382b)가 적용되어 유기절연막(380)이 식각되지 않고 원래대로 남아 있는 부분의 유기절연막(380'a)과 투과부(382c)가 적용되어 상기 드레인 전극(370)의 표면 일부를 노출시키는 콘택홀(385)을 형성하고, 상기 외곽부에는 반투과부(382a)가 적용되어 상기 차단부(382b)가 적용된 유기절연막(380'a)보다 낮은 두께가 남아 있는 부분의 유기절연막(380'b)을 형성한다.
즉, 상기 화소부의 유기절연막(380'a)의 두께를 t1, 상기 외곽부의 유기절연막(380'b)의 두께를 t2라고 정의할 때, 상기 화소부의 유기절연막(380'a)과 외곽부의 유기절연막(380'b)의 두께 사이에는 t1 > t2를 만족하도록 형성한다.
특히, 상기 외곽부의 유기절연막(380'b)의 두께(t2)를 상기 화소부의 유기절연막(380'a) 두께(t1)의 절반 이하로 형성하여, 외곽부의 씰 갭 불량을 개선하고 패드부의 콘택 불량을 방지한다.
도 3f를 참조하면, 상기 화소부에 형성된 콘택홀(385)을 포함한 제 1 기판(310) 전면에 걸쳐 투명 도전성 물질을 스퍼터링 또는 진공증착법을 수행하여 증착 후 패터닝하여 화소전극(390)을 형성한다.
이로써, 제 1 기판(310), 박막트랜지스터(T), 유기절연막(380') 및 화소전극(390)을 포함하는 하부기판(300)을 완성한다.
도면으로 도시하지는 않았지만, 완성된 상기 하부기판(300)과 제 2 기판 상에 블랙매트릭스, 칼라필터층 및 공통전극이 형성된 상부기판을 실런트가 인쇄된 씰 패턴을 이용하여 합착 후 열 또는 광으로 경화하여 봉지한다..
상기 씰 패턴은 씰(Seal)과 유리 파이버(Glass fiber)를 포함하며 광 경화성 또는 열 경화성 에폭시 수지로된 실런트를 하부기판(300) 또는 상부기판의 외곽부의 외주면을 따라 스크린 인쇄법으로 형성한다. 즉, 상기 씰 패턴은 화면 표시 영역 외곽에 형성한다.
상기한 바와 같이, 외곽부의 씰 패턴 영역에 소정 두께의 유기절연막(380'b)을 형성하여 유기절연막(380)의 도포 및 경화 등의 공정 상에 발생되는 두께 편차가 화소부의 유기절연막(380'a)과 외곽부의 유기절연막(380'b)에 동시에 변동되게 함으로써 씰 갭 불량을 개선할 수 있다.
본 발명에서는 설명의 편의를 위하여 트위스트 네마틱 모드에 한해 설명하였으나, 수직 정렬 모드(VA mode;Vertical Alignment mode), 수퍼 트위스트 네마틱 모드(STN mode;Super Twisted Nematic mode) 및 공통전극 및 화소전극이 동일한 하부기판에 형성되고, 두 개의 전극 사이에 전압을 인가하여 하부기판에 대해서 수평방향으로 전계를 발생시키는 횡전계 모드(IPS;In-Plane Switching mode)에도 적용 가능하다.
본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 액정패널 및 그 제조 방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명은 액정표시장치의 씰 패턴 영역이 형성되는 외곽부에 화소부 두께 미만의 유기절연막을 형성하여 공정상 발생될 수 있는 유기절연막 두께 편차에 대해 화소부와 외곽부가 동시 변동됨으로써 씰 갭 불량을 개선할 수 있는 효과가 있다.
상기 외곽부에 화소부 두께의 절반 이하의 유기절연막을 형성 시 패드부에도 동일한 두께의 유기절연막을 형성하여 씰 갭 불량과 동시에 패드부의 콘택 불량을 방지할 수 있는 또 다른 효과가 있다.

Claims (28)

  1. 화소부와 외곽부를 구비하는 제 1, 2 기판;
    상기 제 2 기판 상의 화소부에 형성되며 게이트 전극, 반도체층, 소스 전극 및 드레인 전극을 포함하는 박막트랜지스터;
    상기 박막트랜지스터를 포함한 제 2 기판 전면에 걸쳐 형성되며, 상기 외곽부에 상기 화소부 두께 미만으로 형성되며, 상기 화소부에 드레인 전극의 표면 일부를 노출시키는 콘택홀이 형성된 유기절연막;
    상기 화소부의 유기절연막 상에 형성되며 상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결된 화소전극; 및
    상기 외곽부에 형성되며 상기 제 1 기판과 제 2 기판을 합착하는 씰패턴을 포함하는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 유기절연막은 감광성 물질로 형성되는 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서,
    상기 유기절연막의 유전율은 3.0 이하인 것을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서,
    상기 유기절연막은 포토 아크릴로 형성되는 것을 특징으로 하는 액정표시장치.
  5. 제 1 항에 있어서,
    상기 화소부와 외곽부의 유기절연막 두께는 t1 > t2를 만족하는 것을 특징으로 하는 액정표시장치.
    단, t1은 화소부 유기절연막의 두께, t2는 외곽부 유기절연막의 두께를 지칭한다.
  6. 제 5 항에 있어서,
    상기 외곽부의 유기절연막 두께는 상기 화소부의 유기절연막 두께의 절반 이하로 형성되는 것을 특징으로 하는 액정표시장치.
  7. 제 1 항에 있어서,
    상기 씰 패턴은 광 경화성 또는 열 경화성 에폭시 수지인 것을 특징으로 하는 액정표시장치.
  8. 제 1 항에 있어서,
    상기 씰 패턴은 씰(Seal)과 유리 파이버(Glass fiber)를 포함하여 형성되는 것을 특징으로 하는 액정표시장치.
  9. 제 1 항에 있어서,
    상기 박막트랜지스터와 유기절연막 사이에 보호층이 형성되는 것을 특징으로 하는 액정표시장치.
  10. 제 1 항에 있어서,
    상기 외곽부와 동일한 두께의 유기절연막이 패드부에 형성되는 것을 특징으로 하는 액정표시장치.
  11. 제 10 항에 있어서,
    상기 패드부의 유기절연막 두께는 상기 화소부의 유기절연막 두께의 절반 이하로 형성되는 것을 특징으로 하는 액정표시장치.
  12. 화소부와 외곽부를 구비하는 제 1, 2 기판을 준비하는 단계;
    제 2 기판 상의 화소부에 게이트 전극, 반도체층, 소스 전극 및 드레인 전극을 포함하는 박막트랜지스터를 형성하는 단계;
    상기 박막트랜지스터를 포함하는 제 2 기판의 화소부와 외곽부의 전면에 걸쳐 유기절연막을 형성하는 단계;
    상기 유기절연막 상에 반투과부를 포함하는 마스크를 위치시킨 후 노광 및 현상을 통해 상기 외곽부의 유기절연막의 일부를 식각하여 상기 화소부와 외곽부에 두께 단차를 갖는 유기절연막을 형성하고, 상기 화소부에 상기 드레인 전극의 표면 일부를 노출시키는 콘택홀을 형성하는 단계;
    상기 화소부의 유기절연막 상에 상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되는 화소전극을 형성하는 단계,
    상기 제 1 기판 또는 제 2 기판 외곽부에 실런트를 인쇄하여 씰 패턴을 형성하는 단계; 및
    상기 씰 패턴을 통해 상기 제 1 기판과 제 2 기판을 합착한 후 경화하여 봉지하는 단계;를 포함하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  13. 제 12 항에 있어서,
    상기 유기절연막은 감광성 물질로 형성하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  14. 제 12 항에 있어서,
    상기 유기절연막의 유전율은 3.0 이하인 것을 특징으로 하는 액정표시장치의 제조 방법.
  15. 제 12 항에 있어서,
    상기 유기절연막은 포토 아크릴로 형성하는 것을 특징으로 하는 액정표시장 치의 제조 방법.
  16. 제 12 항에 있어서,
    상기 유기절연막은 스핀 코팅을 통해 도포하여 형성하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  17. 제 12 항에 있어서,
    상기 마스크는 반투과부, 차단부 및 투과부를 포함하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  18. 제 12 항에 있어서,
    상기 마스크는 회절마스크, 하프톤 마스크(half tone mask) 또는 슬릿마스크인 것을 특징으로 하는 액정표시장치의 제조 방법.
  19. 제 12 항에 있어서,
    상기 유기절연막 상에 반투과부를 포함하는 마스크를 위치시킨 후 노광 및 현상을 통해 상기 외곽부의 유기절연막을 식각하여 상기 화소부와 외곽부에 두께 단차를 갖는 유기절연막을 형성하는 단계에 있어서,
    화소부에 차단부가 적용되어 유기절연막이 그대로 남아 있는 부분의 유기절연막과 투과부가 적용되어 드레인 전극의 표면 일부를 노출시키도록 유기절연막 미 보호층이 전면 제거된 콘택홀과, 외곽부에 반투과부가 적용되어 유기절연막이 상기 화소부의 유기절연막 미만의 두께로 형성된 부분의 유기절연막을 형성하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  20. 제 12 항에 있어서,
    상기 유기절연막 상에 반투과부를 포함하는 마스크를 위치시킨 후 노광 및 현상을 통해 상기 외곽부의 유기절연막을 식각하여 상기 화소부와 외곽부에 두께 단차를 갖는 유기절연막을 형성하는 단계에 있어서,
    화소부에 차단부가 적용되어 유기절연막이 그대로 남아 있는 부분의 유기절연막과 투과부가 적용되어 드레인 전극의 표면 일부를 노출시키도록 유기절연막 미 보호층이 전면 제거된 콘택홀과, 외곽부에 반투과부가 적용되어 유기절연막이 상기 화소부의 유기절연막의 절반 이하의 두께로 형성된 부분의 유기절연막을 형성하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  21. 제 12 항에 있어서,
    상기 화소부와 외곽부의 유기절연막 두께는 t1 > t2를 만족하도록 형성하는 것을 특징으로 하는 액정표시장치의 제조 방법.
    단, t1은 화소부 유기절연막의 두께, t2는 외곽부 유기절연막의 두께를 지칭한다.
  22. 제 21 항에 있어서,
    상기 외곽부의 유기절연막 두께는 상기 화소부의 유기절연막 두께의 절반 이하로 형성하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  23. 제 12 항에 있어서,
    상기 씰 패턴은 광 경화성 또는 열 경화성 에폭시 수지로 형성하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  24. 제 12 항에 있어서,
    상기 씰 패턴은 씰(Seal)과 유리 파이버(Glass fiber)를 포함하여 형성되는 것을 특징으로 하는 액정표시장치의 제조 방법.
  25. 제 12 항에 있어서,
    상기 씰 패턴은 스크린 인쇄법으로 형성하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  26. 제 12 항에 있어서,
    상기 박막트랜지스터와 유기절연막 사이에 보호층을 형성하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  27. 제 12 항에 있어서,
    상기 외곽부와 동일한 두께의 유기절연막을 패드부에 형성하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  28. 제 27 항에 있어서,
    상기 패드부의 유기절연막 두께는 상기 화소부의 유기절연막 두께의 절반 이하로 형성하는 것을 특징으로 하는 액정표시장치의 제조 방법.
KR1020050134662A 2005-12-30 2005-12-30 액정표시장치 및 그 제조 방법 KR101275941B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050134662A KR101275941B1 (ko) 2005-12-30 2005-12-30 액정표시장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050134662A KR101275941B1 (ko) 2005-12-30 2005-12-30 액정표시장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20070071323A true KR20070071323A (ko) 2007-07-04
KR101275941B1 KR101275941B1 (ko) 2013-06-25

Family

ID=38506469

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050134662A KR101275941B1 (ko) 2005-12-30 2005-12-30 액정표시장치 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101275941B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8379179B2 (en) 2009-12-01 2013-02-19 Samsung Display Co., Ltd. Flat panel display having particular compensating parts for a thickness difference between sealants
KR20140076919A (ko) * 2012-12-13 2014-06-23 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판
KR20160080741A (ko) * 2014-12-30 2016-07-08 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시 장치
JP2017122790A (ja) * 2016-01-06 2017-07-13 株式会社ジャパンディスプレイ 液晶表示装置
JP2020030419A (ja) * 2012-08-23 2020-02-27 株式会社半導体エネルギー研究所 表示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW538275B (en) * 2000-09-18 2003-06-21 Alps Electric Co Ltd Reflective liquid crystal display device
KR100466388B1 (ko) * 2000-12-29 2005-01-13 비오이 하이디스 테크놀로지 주식회사 상부 칼라필터 및 하부 어레이 기판의 정밀한 합착이가능한 액정 패널 제조방법
KR100437837B1 (ko) * 2001-12-29 2004-06-30 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR101066477B1 (ko) * 2004-06-03 2011-09-21 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8379179B2 (en) 2009-12-01 2013-02-19 Samsung Display Co., Ltd. Flat panel display having particular compensating parts for a thickness difference between sealants
JP2020030419A (ja) * 2012-08-23 2020-02-27 株式会社半導体エネルギー研究所 表示装置
KR20140076919A (ko) * 2012-12-13 2014-06-23 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판
KR20160080741A (ko) * 2014-12-30 2016-07-08 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시 장치
JP2017122790A (ja) * 2016-01-06 2017-07-13 株式会社ジャパンディスプレイ 液晶表示装置

Also Published As

Publication number Publication date
KR101275941B1 (ko) 2013-06-25

Similar Documents

Publication Publication Date Title
US7973869B2 (en) Color filter on thin film transistor type liquid crystal display device including shielding layer and method of fabricating the same
US8081286B2 (en) Liquid crystal display device having first column spacer corresponds to a TFT and a second column spacer corresponds to a storage capacitor
KR101036723B1 (ko) 액정표시장치 및 그 제조방법
KR101158872B1 (ko) 액정표시장치 및 그 제조방법
KR100857133B1 (ko) 액정표시장치용 어레이기판 및 그 제조방법
US7209200B2 (en) Reflective and transflective liquid crystal display devices and a fabricating method thereof
US8054424B2 (en) Transflective liquid crystal display device and manufacturing method thereof
US7184118B2 (en) Liquid crystal display device and method of fabricating the same
KR101980773B1 (ko) 컬러필터를 가지는 박막트랜지스터 기판 및 그 제조 방법
KR20000062714A (ko) 칼라 액정 패널 및 그 제조 방법
US20060125980A1 (en) Liquid crystal display device having patterned spacers and method of fabricating the same
KR101581774B1 (ko) 액정 표시 장치 및 그 제조 방법
KR101275941B1 (ko) 액정표시장치 및 그 제조 방법
KR20070069410A (ko) 액정표시장치 및 그 제조 방법
KR102103262B1 (ko) 액정표시장치 및 그의 제조방법
KR20050000684A (ko) 액정표시장치와 그 제조방법
KR100790354B1 (ko) 액정표시장치용 컬러필터 기판과 어레이기판 제조방법
KR20110083412A (ko) 액정 표시 장치 및 그 제조방법
KR20070039675A (ko) 액정 표시 장치 및 이의 제조 방법
US20130071792A1 (en) Method for fabricating liquid crystal display device
KR20130067335A (ko) 광학마스크 및 이를 이용한 컬러필터층 형성방법
KR20080071662A (ko) 반투과형 액정표시장치 및 이의 제조방법
KR101362008B1 (ko) 액정표시패널 및 그 제조방법
KR20070097885A (ko) 포토 마스크, 그를 이용한 액정표시장치 및 그 제조 방법
KR101238002B1 (ko) 수평 전계 인가형 액정표시장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 7