KR20070069894A - 반도체 소자 제조 방법 - Google Patents
반도체 소자 제조 방법 Download PDFInfo
- Publication number
- KR20070069894A KR20070069894A KR1020050132510A KR20050132510A KR20070069894A KR 20070069894 A KR20070069894 A KR 20070069894A KR 1020050132510 A KR1020050132510 A KR 1020050132510A KR 20050132510 A KR20050132510 A KR 20050132510A KR 20070069894 A KR20070069894 A KR 20070069894A
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- photoresist
- semiconductor device
- arf
- interlayer insulating
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 56
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 52
- 239000010410 layer Substances 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 29
- 239000011229 interlayer Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 7
- 238000004380 ashing Methods 0.000 claims abstract description 4
- 238000000151 deposition Methods 0.000 claims abstract description 3
- 229920000642 polymer Polymers 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 8
- 238000001020 plasma etching Methods 0.000 claims description 6
- ISQINHMJILFLAQ-UHFFFAOYSA-N argon hydrofluoride Chemical compound F.[Ar] ISQINHMJILFLAQ-UHFFFAOYSA-N 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 150000004767 nitrides Chemical class 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 초미세 회로선폭을 갖는 반도체 소자를 제조할 수 있도록 단파장 ArF 엑시머 레이저에 노광될 수 있는 ArF 포토 레지스트(아르곤 플로라이드 포토 레지스트)를 이용하여, 반도체 소자를 제조하는 방법에 관한 것이다.
본 발명에 따른 반도체 소자 제조 방법은 하부 금속배선이 형성된 기판상에 층간 절연막을 적층하는 단계; 상기 층간 절연막 상에 BARC막을 형성하는 단계; 상기 BARC막 상부에 ArF 포토 레지스트를 도포하여 식각 마스크를 형성하는 단계; 상기 ArF 포토 레지스트를 식각 마스크로 상기 BARC막과 층간 절연막을 식각하는 단계; 상기 ArF 포토 레지스트를 애싱하는 단계를 포함한다.
더 나아가, 본 발명에 따른 ArF 포토 레지스트는 193nm 파장을 갖는 ArF 엑시머 레이저 광원에 의해 노광된다.
ArF 포토 레지스트
Description
도 1은 종래 반도체 소자의 구조를 나타내는 단면도이며,
도 2a 및 도 2b는 본 발명에 따른 초미세 회로선폭을 갖는 반도체 소자 제조 공정을 순차적으로 나타내는 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
101 : 기판 103 : 질화막
105 : 산화막 107 : BARC층
109 : 포토 레지스트
본 발명은 초미세 회로선폭을 갖는 반도체 소자를 제조할 수 있도록 단파장 ArF 엑시머 레이저 광원에 노광될 수 있는 ArF 포토 레지스트(ArF Photo Resist)를 이용하여, 반도체 소자를 제조하는 방법에 관한 것이다.
반도체 소자는 고집적화, 고성능화의 추세에 따라, 그 회로선폭을 미세하게 형성하고, 다층으로 배선을 적층한 구조로 되어 있다.
그러나, 반도체 회로선폭 기술의 한계로 인식되고 있는 0.10미크론보다 더 미세한 0.09미크론(1미크론=1백만분의 1 미터)의 초미세 회로선폭 공정을 가능케하기 위해서는 새로운 식각 마스크 기술이 요구된다.
반도체 소자는 포토 레지스트에 요구되는 패턴을 형성하여 이를 식각 마스크로 식각 공정을 실시하며, 이러한 식각 마스크를 형성하고 제거하는 공정은 반도체 소자의 배선 패턴층들을 형성하거나, 다층으로 형성된 배선층 들을 연결하거나 또는 트랜치를 형성하는 등의 공정 동안 수시로 형성되며, 하기에서는 층간 절연막을 관통하는 콘택홀 형성 공정을 예로 설명한다.
도 1과 같이, 종래 반도체 소자는 여러 요소가 형성된 기판(10)상에 다층으로 금속 배선층(11, 12)과 층간 절연막(13)을 형성하고, 하부 금속 배선층(11)과 상부 금속 배선층(12)를 연결할 수 있도록, 층간 절연막(13)의 일부 영역을 식각하여 콘택홀(14)을 형성한 후, 콘택홀(14) 내부에 금속을 증착한다.
이때, 상기 콘택홀(14)의 형성을 위하여 포토 레지스트(미도시)가 마스크로 사용되며, 포토 레지스트의 패턴을 통해, 상기 층간 절연막(13)을 일정 깊이로 식각하여 상기 콘택홀(14)을 형성한다.
그러나, 고집적화에 따라 콘택홀(14)의 크기는 반도체 소자의 고밀도화에 따라 제작될 수 있는 영역이 줄어들어야 하기 때문에 콘택홀 가공을 위한 마스크도 미세한 패턴으로 형성되어야 한다.
하지만, 반도체 소자의 집적도가 90nm급 이하 반도체 소자의 경우, 디자인 룰(design rule)에 따라 더욱 미세한 노광 공정이 요구되어 기존까지 사용되었던 KrF 포토 레지스트로는 요구되는 미세 패턴을 형성할 수 없으므로 이를 개선할 수 있는 방법이 요구된다.
본 발명은 반도체 소자에 ArF 포토 레지스트를 이용하여 식각 마스크를 형성하고, 상기 식각 마스크와 식각되는 물질의 식각 선택비를 크게할 수 있도록 폴리머가 많이 생성될 수 있는 CxFy 계열 가스를 이용하여 식각함으로써 초미세 회로선폭을 갖는 반도체 소자를 제조하는데 그 목적이 있다.
상기한 목적을 달성하기 위하여, 본 발명에 따른 반도체 소자 제조 방법은 하부 금속배선이 형성된 기판상에 층간 절연막을 적층하는 단계; 상기 층간 절연막 상에 BARC막을 형성하는 단계; 상기 BARC막 상부에 ArF 포토 레지스트를 도포하여 식각 마스크를 형성하는 단계; 상기 ArF 포토 레지스트를 식각 마스크로 상기 BARC막과 층간 절연막을 식각하는 단계; 상기 ArF 포토 레지스트를 애싱하는 단계를 포함한다.
더 나아가, 본 발명에 따른 ArF 포토 레지스트는 193nm ArF 엑시머 레이저 광원에 의해 노광된다.
또한, 본 발명에 따른 반도체 소자의 제조 방법에 있어서, 식각공정은 식각 물질과 ArF 포토 레지스트 사이의 선택비를 크게 하여 폴리머가 많이 생성될 수 있는 CxFy(y<2) 계열 가스를 이용하여 수행한다. .
이하, 첨부된 도면을 참조하여 본 발명의 일 실시예를 설명하기로 한다.
본 발명에 따른 반도체 소자는 도 2a에서 도시된 바와 같이, 여러 요소가 형 성된 기판(101)상에, 층간 절연막을 형성하되, 상기 층간 절연막은 질화막(103) 및 산화막(105)을 순차적으로 증착한 것이다.
그리고, 상기 산화막(105)의 상부에는 스퍼터링(sputtering) 공정에 의하여 무반사 코팅의 역할을 하기 위해서, BARC층(Bottom anti-relection coating,107)이 형성된다.
BARC층(107)은 포토 레지스트를 노출시키는데 사용되는 광에너지를 반사시키지 않는 물질로서, 예를 들면 표면 에너지가 낮은 염료 혼합물과 결합되며 포토 레지스트를 노출시키는데 사용되는 파장과 대략 부합되는 특정 파장의 에너지를 흡수하는 중합체와 같은 유기물이다.
BARC층(107)이 사용되면 노광 공정시, 입사광이 포토리소그래피 공정에 의해 패턴화된 포토 레지스트층에 도달하는 것을 막는다. 이것은 패턴화될 층으로부터 포토 레지스트물질로 원하지 않는 반사가 일어나는 것을 막고, 결정적인 크기의 제어를 용이하게 한다.
상기 산화막(105)은 수천 옹스트롬(Å) 두께로 형성되고, 질화막(103)은 수십~수백 옹스트롬(Å) 두께로 형성되는데, 질화막을 한층 더 적층하여 배선층을 패터닝하기 위한 포토 레지스트 패턴의 형성시 ARC막(Anti-Reflection Coating, ARC)으로 사용할 수도 있다.
그리고, 상기 BARC층(107)의 상부에 포토 레지스트를 도포하여, 150℃ 미만의 온도에서 베이킹(baking)한 후, 광 리소그래피 기술을 이용하여 상기 포토 레지스트 패턴을 형성하면, 포토 레지스트(109)에 의한 식각 마스크가 형성된다.
반도체 소자의 최소 배선폭은 포토 레지스트 공정을 사용하여 생성될 수 있는 포토 레지스트 도선의 최소폭과 연관된다.
이에 따라, 본 발명에서는 미세 회로선폭을 형성하기 위해서는 248nm KArF 엑시머 레이저 광원을 사용하지 않고, 193nm ArF 엑시머 레이저 광원을 사용한다.
단파장의 193nm의 ArF 광원을 사용함에 따라, 이에 반응할 수 있도록 상기 포토 레지스트막(109)는 고감도성을 갖는 ArF 포토 레지스트를 사용한다.
ArF 포토 레지스트는 193nm의 ArF에 의하여 노광될 수 있는 고감도를 갖고 있으나, ArF 포토 레지스트를 사용하면 ArF laser의 파장인 193nm를 흡수하기 때문에 투명성이 떨어져 레지스트 하부까지 노광이 불가능하기 때문에 KrF 포토 레지스트에 비하여 두꺼운 두께로 형성할 수 없다.
그런데, 얇은 두께를 갖는 포토 레지스트(109)를 식각 마스크로 이용하여 식각 공정을 수행하게 되면, 식각 공정에서 내성이 약하기 때문에 식각 공정 중에 노출되는 이온에 의하여 함께 식각되어 그 패턴이 무너지기 때문에 초미세 패턴을 형성할 수 없게 된다.
이를 보완하기 위하여 본 발명에서는 도 2b에서 도시된 바와 같이, 반응성 이온 식각 공정 시, 식각 물질과 ArF 포토 레지스트 사이의 선택비를 크게 하여 폴리머가 많이 생성될 수 있는 CxFy(y<2) 계열 가스를 이용하여 식각공정을 수행한다.
반응성 이온식각공정은 BARC층 식각단계와 주식각단계로 나뉘어서 실행될 수 있으며, 그 식각 조건은 하기와 같다.
우선 BARC층을 식각하기 위한 식각단계와 질화막(103)과 산화막(105)을 식각하는 주식각단계로 나뉘어질수 있다.
1) BARC층 식각단계 :
압력: 25 mT, 하부전압: 500~1000W, 상부전압 : 0~500W,
식각가스 : CF4 0~60sccm, Ar 0~60sccm, CH2F2 0~20sccm, O2 0~15sccm
2) 주식각단계:
압력: 100~150 mT, 하부전압: 500~1000W, 상부전압 : 0~500W,
식각가스 : CF4 0~60sccm, Ar 0~600sccm,C4F6 0~10sccm, N2 0~200sccm, O2 0~15sccm
상기에서 설명한 조건에 따라 식각공정을 실행하면 식각 마스크와 식각되는 절연막과 산화막의 식각 선택비를 크게할 수 있도록 폴리머가 많이 생성되므로 식각 마스크의 손상을 키우지 않으면서, 미세한 회로선폭을 형성할 수 있는 식각이 이루어진다.
상기에서 설명한 조건에 따라 미세 선폭을 갖는 반도체 소자를 제조하는 과정은 하기와 같다.
포토 레지스트(109)가 도포된 실리콘 기판(101) 상에 상기 포토 레지스트(109)의 상부에 회로선폭이 묘화된 노광 마스크(미도시)를 정렬하고, 조명 광학계로부터 사출된 빛을 상기 노광 마스크로 입사시켜, 렌즈를 통해 상기 포토 레지스트 상에 결상시키면, 노광 마스크에 의해 가려지지 않은 부분의 포토 레지스트의 색이 변화된다.
이후, 현상제를 도포하여 상기 포토 레지스트(109)을 현상하면 노광된 부분의 포토 레지스트가 제거되어 패턴이 형성되고, 도 2b에서 보여지는 바와 같이, 상기 포토 레지스트(109) 패턴을 통하여 BARC층(107)이 노출된다.
그리고, 포토 레지스트(109) 패턴이 형성된 반도체 소자의 BARC층(107), 산화막(105) 및 질화막(103)을 적절한 식각가스를 선택하여 반응성 이온 식각장치 (Reactive Ion Etcher; RIE)를 이용하여 식각한다.
BARC층(107)의 식각속도는 1000Å/분 으로 조정하여 본 발명에 따른 이온 식각방법이 요구되는 식각 선택성을 가지도록 조절한다.
식각 장치는 도시하지는 않았지만, 진공을 유지하는 챔버와, 상기 실리콘 기판이 놓여지는 척과, 하부전극과, 상부전극 및 플라즈마 발생 장치로 이루어진다.
방전이 일어나면 플라즈마 챔버내로 유입되는 가스는 여기되어, 이온과 전자로 분리되는데 이런 상태를 플라즈마(plasma)라 부르며, 실리콘 기판(101)의 식각률을 증가시키기 위해 실리콘 기판의 표면 위로 입사하는 플라즈마 입자 수를 증가시키기 위해 고밀도 플라즈마가 발생하여야 한다.
그러나, 고밀도 플라즈마를 얻기 위해서는 상부 전극에 높은 전력이 인가되며, 식각하고자 하는 실리콘 기판 상에 인가되는 하부 전극에도 전압이 인가된다.
이에 따라, 결국 실리콘 기판(101)의 전위차만큼의 에너지를 얻어 실리콘 기판으로 입사되는 이온들의 운동 에너지를 증가시켜서 실리콘 기판의 표면을 식각하며, 반응성 래디칼(radical)이나 이온들의 산란을 줄여 측면 식각을 막을 수 있도 록, 챔버 내의 압력은 100~150 mT로 유지한다.
그리고, BARC층의 식각단계에서는 챔버 내의 압력은 25 mT, 하부전극에 인가되는 전압은 500 내지 1000W, 상부전극에 인가되는 전압은 0W 내지 500W로 유지한다.
이때, 식각가스는 CF4가 0~60sccm, Ar이 0~60sccm, CH2F2가 0~20sccm, O2를 0~15sccm 유입한다.
이후, 질화막과 산화막을 식각하는 주식각단계에서는 챔버 내의 압력은 100~150 mT, 하부전극에 인가되는 전압은 500~1000W, 상부전극에 인가되는 전압: 0~500W로 유지한다.
그리고, 식각가스는 CF4가 0~60sccm, Ar이 0~600sccm, C4F6를 0~10sccm, N2를 0~200sccm, O2를 0~15sccm 유입한다.
즉, 챔버내로 유입되어 가스는 상기 식각 마스크와 식각되는 물질의 식각 선택비를 크게할 수 있도록 폴리머가 많이 생성될 수 있는 CxFy(y<2) 계열 가스이다.
챔버내로 유입되는 가스는 식각 가스(Cl2,CF4)와, 패턴의 측벽 보호를 위해 폴리머 가스(CHF3, BCl3)로 나뉘어지는데, 본 발명에서는 폴리머가 많이 생성되어 ArF 포토 레지스트막(109)의 식각이 지연될 수 있도록 패턴의 측벽 보호를 위해 폴리머 가스(CHF3, BCl3)를 소정 범위의 양만큼 유입시킨다.
그리고, 폴리머의 과도한 발생을 막기 위하여, Ar 가스를 함께 유입한다.
상기한 조건으로 실리콘 기판을 식각하면, 두께가 얇은 포토 레지스트막(109)의 마진이 1000Å 로 형성되므로, 미세 회로선폭이 형성될 수 있다.
이후, ArF 포토 레지스트를 제거하는 애싱공정을 실시한다.
본 발명은 상기에서 개시된 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 상술한 실시 예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
상술한 바와 같이, 본 발명은 반도체 소자 제조 방법은 미세한 선폭을 형성할 수 있도록 단파장을 갖는 광원에 노광될 수 있는 ArF 포토 레지스트를 이용하는 동시에 ArF 포토 레지스트의 낮은 식각 안정성을 보완할 수 있도록 식각되는 물질과의 식각 선택비를 크게할 수 있도록 폴리머가 많이 생성될 수 있는 CxFy 계열 가스를 이용하여 식각함으로써, 초미세 회로선폭을 갖는 반도체 소자를 제조할 수 있다.
Claims (5)
- 하부 금속배선이 형성된 기판상에 층간 절연막을 적층하는 단계;상기 층간 절연막 상에 BARC막을 형성하는 단계상기 BARC막 상부에 ArF 포토 레지스트를 도포하여 식각 마스크를 형성하는 단계;상기 ArF 포토 레지스트를 식각 마스크로 상기 BARC막과 층간 절연막을 식각하는 단계;상기 ArF 포토 레지스트를 애싱하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 1 항에 있어서,상기 ArF 포토 레지스트는 193nm 파장을 갖는 ArF 엑시머 레이저 광원에 의해 노광되는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 1 항에 있어서,상기 식각공정은 식각 물질과 ArF 포토 레지스트 사이의 선택비를 크게 하여 폴리머가 많이 생성될 수 있는 CxFy(y<2) 계열 가스를 이용하여 수행하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 BARC막은챔버내의 압력은 25 mT이고, 하부전극에 가해지는 전압은 500~1000W, 상부전극에 가해지는 전압은 0~500W 내로 하고,챔버 내부로 유입되는 식각가스는 0~60sccm CF4, 0~60sccm Ar, 0~20sccm CH2F2, 0~15sccm O2 범위의 양을 주입하는 조건에서 반응성 이온식각장치를 통해 식각되는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 1 항에 있어서,상기 층간 절연막은챔버 내의 압력은 100~150 mT이고, 하부전극에 가해지는 전압은 500~1000W, 상부전극에 가해지는 전압은 0~500W 내로 하고,챔버 내부로 유입되는 식각가스는 0~60sccm CF4, 0~600sccm Ar, 0~10sccm C4F6, 0~200sccm N2, 0~15sccm O2 범위의 양을 주입하는 조건에서 반응성 이온식각장치를 통해 식각되는 것을 특징으로 하는 반도체 소자 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050132510A KR100770540B1 (ko) | 2005-12-28 | 2005-12-28 | 반도체 소자 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050132510A KR100770540B1 (ko) | 2005-12-28 | 2005-12-28 | 반도체 소자 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070069894A true KR20070069894A (ko) | 2007-07-03 |
| KR100770540B1 KR100770540B1 (ko) | 2007-10-25 |
Family
ID=38505457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050132510A KR100770540B1 (ko) | 2005-12-28 | 2005-12-28 | 반도체 소자 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100770540B1 (ko) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100443346B1 (ko) * | 2001-12-29 | 2004-08-09 | 주식회사 하이닉스반도체 | 반도체 소자의 미세 콘택홀 형성방법 |
| KR100532446B1 (ko) * | 2003-07-10 | 2005-11-30 | 삼성전자주식회사 | 반도체 소자의 금속배선층 형성방법 |
| KR20030094627A (ko) * | 2002-06-07 | 2003-12-18 | 주식회사 하이닉스반도체 | 반도체소자 제조방법 |
| KR20040095871A (ko) * | 2003-04-29 | 2004-11-16 | 주식회사 하이닉스반도체 | 반도체 소자의 미세 패턴 형성방법 |
-
2005
- 2005-12-28 KR KR1020050132510A patent/KR100770540B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100770540B1 (ko) | 2007-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI642101B (zh) | Plasma etching method and plasma etching device | |
| KR101048009B1 (ko) | 기판 처리 방법 | |
| KR100381885B1 (ko) | 미세 게이트 전극을 구비한 반도체 장치의 제조 방법 | |
| KR101570551B1 (ko) | 에칭층 내에 피쳐들을 에칭하기 위한 방법 | |
| KR20080046608A (ko) | 다중-레이어 레지스트 플라즈마 에치 방법 | |
| KR100293975B1 (ko) | 건식 에칭 방법 및 건식 에칭 방법을 이용한 반도체 장치의 제조방법 | |
| TW201923834A (zh) | 半導體結構的形成方法 | |
| US20140151327A1 (en) | Plasma etching method | |
| US6900139B1 (en) | Method for photoresist trim endpoint detection | |
| US20100018944A1 (en) | Patterning method | |
| CN101587838A (zh) | 在电介质层上形成孔的方法 | |
| KR100770540B1 (ko) | 반도체 소자 제조 방법 | |
| JP5573306B2 (ja) | フォトマスクブランクの製造方法 | |
| KR20010033655A (ko) | 유기 반사 방지막 식각 방법 | |
| JPS61185928A (ja) | パタ−ン形成法 | |
| KR20100081514A (ko) | 반도체 소자의 제조 방법 | |
| KR20070047624A (ko) | 박막 패턴 형성 방법 | |
| KR100532748B1 (ko) | 반도체 소자의 금속 배선층 제조 방법 | |
| US20240222118A1 (en) | Methods for forming semiconductor devices using modified photomask layer | |
| KR100827488B1 (ko) | 반도체 소자의 금속 배선 패턴 형성 방법 | |
| JP2004158538A (ja) | 半導体装置の製造方法 | |
| TWI249202B (en) | Dielectric etching method to prevent photoresist damage and bird's beak | |
| KR100317310B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR20080104902A (ko) | 물리적 기상 증착법에 의해 형성된 비정질 카본을 이용한 다층 레지스트 구조의 제작 및 이를 이용한 박막 패턴 형성 방법 | |
| KR100686449B1 (ko) | 반도체 소자의 금속 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20051228 |
|
| PA0201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20061021 Patent event code: PE09021S01D |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20070504 Patent event code: PE09021S01D |
|
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20071017 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20071019 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20071019 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| G170 | Re-publication after modification of scope of protection [patent] | ||
| PG1701 | Publication of correction | ||
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |