KR20070069715A - 반도체 패키지의 몰딩 방법 - Google Patents

반도체 패키지의 몰딩 방법 Download PDF

Info

Publication number
KR20070069715A
KR20070069715A KR1020050132142A KR20050132142A KR20070069715A KR 20070069715 A KR20070069715 A KR 20070069715A KR 1020050132142 A KR1020050132142 A KR 1020050132142A KR 20050132142 A KR20050132142 A KR 20050132142A KR 20070069715 A KR20070069715 A KR 20070069715A
Authority
KR
South Korea
Prior art keywords
semiconductor package
emc
molding
sheet
substrate
Prior art date
Application number
KR1020050132142A
Other languages
English (en)
Inventor
김기영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050132142A priority Critical patent/KR20070069715A/ko
Publication of KR20070069715A publication Critical patent/KR20070069715A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

개시된 반도체 패키지의 몰딩 방법은, 일면에 칩이 실장되고, 칩과 와이어 본딩된 기판을 준비하는 단계와, 기판의 타면을 상부 금형에 고정하고, 상부 금형에 이격 대향하는 하부 금형에 시트 타입 EMC를 안착 시킨 후, 시트 타입 EMC에 열을 가하는 단계 및 상부 금형을 하강시켜 열에 의해 용융된 시트 타입 EMC를 기판 일면으로 압착시키는 단계를 포함함으로써, 종래보다 일정 공간의 공간 마진을 줄일 수 있게 되어 전체적인 패키지의 두께를 줄일 수 있게 되고, 따라서 줄어든 만큼의 공간에 추가로 칩을 적층할 수 있게 되어 성능을 향상시킬 수 있는 효과를 제공할 수 있다.

Description

반도체 패키지의 몰딩 방법{Method of molding semiconductor package}
도 1은 종래 반도체 패키지를 나타낸 단면도,
도 2는 본 발명의 일 실시예에 따른 반도체 패키지의 몰딩 방법을 순차적으로 나타낸 순서도,
도 3a 내지 도 3c는 도 2의 순서에 따라 반도체 패키지의 몰딩 방법을 순차적으로 나타낸 단면도,
도 4는 도 2의 시트 타입 EMC를 나타낸 단면도,
도 5는 본 발명의 또 다른 실시예에 따른 반도체 패키지의 몰딩 방법을 나타낸 단면도.
<도면의 주요부분에 대한 부호의 설명>
100... 몰딩 금형 110... 상부 금형
120... 하부 금형 121... 컬 박스
130... 기판 140... 시트 타입 EMC
본 발명은 반도체 패키지의 몰딩 방법에 관한 것으로서, 특히 패키지의 전체 두께를 줄일 수 있는 반도체 패키지의 몰딩 방법에 관한 것이다.
반도체 패키지는 웨이퍼 공정에 의해 만들어진 개개의 다이를 실제 전자 부품으로써 사용할 수 있도록 전기적 연결을 해주고, 외부의 충격으로부터 보호되도록 밀봉 포장한 것을 말하며, 최근 고용량, 고집적, 초소형화된 반도체 제품에 대한 요구에 부응하기 위해 다양한 반도체 패키지들이 개발되고 있다.
이러한 반도체 패키지는 도 1과 같이 기판(11) 상에 칩(12)이 실장되고, 기판(11)과 칩(12) 사이에 전기적 연결을 위하여 와이어(13)가 본딩되며, 외부로부터 칩(12)과 와이어(13)를 보호하기 위하여 EMC(14)에 의하여 몰딩된다.
여기서, EMC(14) 몰딩은 EMC(14)에 열과 압력 등을 가하여 플로우 상태로 기판(11)과 몰딩 툴(미도시) 사이에 주입한 후, 경화 과정을 통해 이루어진다.
이러한 공정에 의한 EMC(14) 몰딩은 칩(12) 상면으로부터 패키지(10)의 상면까지, 즉 EMC(14) 몰딩층 상면까지 몰딩 마진으로써의 소정의 공간이 확보되어야만 플로우 상태로 주입된 EMC(14)의 흐름이 안정적으로 이루어져, 몰딩 후 보이드(void) 발생이나 칩(12)이 외부로 노출되지 않게 된다.
그런데, EMC(14) 몰딩층에서의 보이드 발생 억제 및 칩 외부 노출 억제 등을 위하여 소정 공간을 확보하게 되면, 반도체 패키지(10)의 전체적인 두께가 커지게 되어 최근 추세인 초소형화 경향에 반하는 문제점이 있다.
본 발명은 상기의 문제점을 해결하기 위하여 창출된 것으로서, 몰딩 마진을 확보하면서 반도체 패키지의 전체적인 두께를 줄일 수 있는 개선된 반도체 패키지 몰딩 방법을 제공하는 것을 그 목적으로 한다.
상기의 목적을 달성하기 위한 본 발명의 반도체 패키지의 몰딩 방법은, 일면에 칩이 실장되고, 상기 칩과 와이어 본딩된 기판을 준비하는 단계; 상기 기판의 타면을 상부 금형에 고정하고, 상기 상부 금형에 이격 대향하는 하부 금형에 시트 타입 EMC를 안착 시킨 후, 상기 시트 타입 EMC에 열을 가하는 단계; 및 상기 상부 금형을 하강시켜 상기 열에 의해 용융된 시트 타입 EMC를 상기 기판 일면으로 압착시키는 단계를 포함한 것이 바람직하다.
여기서, 상기 하부 금형의 하부 일측에는 상부 금형의 압착 시, 상기 용융된 시트 타입 EMC의 잉여분을 수용하기 위한 컬 박스가 마련된 것이 바람직하다.
또한, 상기 시트 타입 EMC는 일면에 탈착 가능한 보호 필름이 부착되고, 타면에 탈착 가능한 베이스 필름이 부착된 것이 바람직하다.
이하 첨부된 도면을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 반도체 패키지의 몰딩 방법을 순차적으로 나타낸 순서도이다.
도면을 참조하면, 반도체 패키지의 몰딩 방법은 먼저 일면에 칩이 실장되고, 이 칩과 전기적으로 연결되도록 와이어 본딩된 기판을 마련한다(S1).
이렇게 마련된 기판의 타면, 즉 칩이 실장된 측의 반대편 측을 도 3a와 같이 몰딩 금형(100)을 구성하는 상부 금형(110)에 고정하고, 이 상부 금형(110)에 이격 대향하는 하부 금형(120)에는 시트 타입 EMC(140)를 안착 고정시킨다.
하부 금형(120)에 안착된 시트 타입 EMC(140)로는 열이 가해져 용융 상태로 변하게 되는데, 이는 기판(130;여기서의 기판은 칩이 실장되고, 와이어 본딩된 기판을 말한다.)과 용이하게 몰딩될 수 있도록 하기 위한 것이다(S2).
이와 같이 하부 금형(120)에 고정된 시트 타입 EMC(140)가 용융되면, 도 3b와 같이 상부 금형(110)을 하부 금형(120) 측으로 하강시켜 상부 금형(110)에 고정된 기판(130)에 의해 시트 타입 EMC(140)를 압착시켜, 시트 타입 EMC(140)에 의해 칩을 덮은 후(S3), 도 3c와 같이 몰딩 금형(100)으로부터 반도체 패키지(200)를 분리함으로써 반도체 패키지(200)의 제조가 완료된다.
한편, 도 4와 같이 시트 타입 EMC(140)의 일면, 즉 하부 금형(120)에 접촉하는 면에는 탈착 가능한 베이스 필름(141)이 부착되는데, 이 베이스 필름(141)은 시트 타입 EMC(140)를 하부 금형(120)에 고정시키는 역할 및 핸들링을 위한 역할을 한다.
그리고 시트 타입 EMC(140)의 타면에는 탈착 가능한 보호 필름(142)이 더 부착될 수 있는데, 이 보호 필름(142)은 시트 타입 EMC(140)의 운송이나 보관 등을 용이하게 하기 위하여 부착된다.
물론, 보호 필름(142)은 몰딩 공정 시에 제거되어야 한다.
여기서, 하부 금형(120)의 하부 일측에는 컬 박스(121)가 마련되는데, 이 컬 박스(121)는 상부 금형(110)에 의한 압착 시, 균일한 높이의 시트 타입 EMC(140)를 이루고 남은 잉여의 시트 타입 EMC(140)를 수용하기 위한 곳이다.
이 컬 박스(121)에는 홀(122)이 형성되어 몰딩 금형(100) 내부의 공기를 외부로 배출되도록 한다.
한편, 기판(130) 양측에 시트 타입 EMC(140)가 몰딩되는 경우, 도 5와 같이 몰딩 금형(100) 중심부에 기판(130)의 양측단부를 각각 걸치고, 상부 금형(110)과 하부 금형(120)에 시트 타입 EMC(140)를 안착 고정시킨 다음, 상부 금형(110)과 하부 금형(120) 양자에 의하여 기판(130)을 압착시켜 시트 타입 EMC(140)가 기판(130) 양측에 실장된 칩을 몰딩하게 된다.
이와 같은 방법에 의한 반도체 패키지의 몰딩 방법은 종래 몰딩 방식에서 EMC 플로우를 안정적으로 하기 위하여 마련되던 일정 공간의 몰딩 마진을 줄일 수 있어 전체적인 패키지의 두께를 줄일 수 있게 되고, 따라서 줄어든 만큼의 공간에 추가로 칩을 적층할 수 있게 되어 성능을 향상시킬 수 있게 된다.
상술한 바와 같이 본 발명의 반도체 패키지의 몰딩 방법에 의하면, 시트 타입 EMC에 의하여 몰딩함으로써, 종래보다 일정 공간의 공간 마진을 줄일 수 있게 되어 전체적인 패키지의 두께를 줄일 수 있게 되고, 따라서 줄어든 만큼의 공간에 추가로 칩을 적층할 수 있게 되어 성능을 향상시킬 수 있는 효과를 제공할 수 있다.
본 발명은 상기에 설명되고 도면에 예시된 것에 의해 한정되는 것은 아니며, 다음에 기재되는 청구의 범위 내에서 더 많은 변형 및 변용예가 가능한 것임은 물론이다.

Claims (3)

  1. 일면에 칩이 실장되고, 상기 칩과 와이어 본딩된 기판을 준비하는 단계;
    상기 기판의 타면을 상부 금형에 고정하고, 상기 상부 금형에 이격 대향하는 하부 금형에 시트 타입 EMC를 안착 시킨 후, 상기 시트 타입 EMC에 열을 가하는 단계; 및
    상기 상부 금형을 하강시켜 상기 열에 의해 용융된 시트 타입 EMC를 상기 기판 일면으로 압착시키는 단계를 포함한 것을 특징으로 하는 반도체 패키지의 몰딩 방법.
  2. 제1항에 있어서,
    상기 하부 금형의 하부 일측에는 상부 금형의 압착 시, 상기 용융된 시트 타입 EMC의 잉여분을 수용하기 위한 컬 박스가 마련된 것을 특징으로 하는 반도체 패키지의 몰딩 방법.
  3. 제1항에 있어서,
    상기 시트 타입 EMC는 일면에 탈착 가능한 보호 필름이 부착되고, 타면에 탈착 가능한 베이스 필름이 부착된 것을 특징으로 하는 반도체 패키지 몰딩 방법.
KR1020050132142A 2005-12-28 2005-12-28 반도체 패키지의 몰딩 방법 KR20070069715A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050132142A KR20070069715A (ko) 2005-12-28 2005-12-28 반도체 패키지의 몰딩 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050132142A KR20070069715A (ko) 2005-12-28 2005-12-28 반도체 패키지의 몰딩 방법

Publications (1)

Publication Number Publication Date
KR20070069715A true KR20070069715A (ko) 2007-07-03

Family

ID=38505302

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050132142A KR20070069715A (ko) 2005-12-28 2005-12-28 반도체 패키지의 몰딩 방법

Country Status (1)

Country Link
KR (1) KR20070069715A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190088505A1 (en) * 2017-09-21 2019-03-21 Samsung Electronics Co., Ltd. Stack package and methods of manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190088505A1 (en) * 2017-09-21 2019-03-21 Samsung Electronics Co., Ltd. Stack package and methods of manufacturing the same
US10770311B2 (en) 2017-09-21 2020-09-08 Samsung Electronics Co., Ltd. Stack package and methods of manufacturing the same
US11651975B2 (en) 2017-09-21 2023-05-16 Samsung Electronics Co., Ltd. Stack package and methods of manufacturing the same
US11929262B2 (en) 2017-09-21 2024-03-12 Samsung Electronics Co., Ltd. Stack package and methods of manufacturing the same

Similar Documents

Publication Publication Date Title
TW498516B (en) Manufacturing method for semiconductor package with heat sink
US7520052B2 (en) Method of manufacturing a semiconductor device
US7141886B2 (en) Air pocket resistant semiconductor package
US6574107B2 (en) Stacked intelligent power module package
US20040089928A1 (en) Mold resin-sealed power semiconductor device having insulating resin layer fixed on bottom surface of heat sink and metal layer on the resin layer
TW200406898A (en) Techniques-for manufacturing flash-free contacts on a semiconductor package
WO2011042982A1 (ja) 半導体装置の製造方法
JP2006027098A (ja) 樹脂モールド方法および樹脂モールド装置
US8143103B2 (en) Package stacking system with mold contamination prevention and method for manufacturing thereof
TW571406B (en) High performance thermally enhanced package and method of fabricating the same
CN101142673B (zh) 半导体器件及其制造方法
KR20110124064A (ko) 적층형 반도체 패키지
US20060292741A1 (en) Heat-dissipating semiconductor package and fabrication method thereof
KR20140067359A (ko) 적층형 반도체 패키지
JP4001608B2 (ja) 半導体装置および半導体装置の製造方法
JP4626445B2 (ja) 半導体パッケージの製造方法
US20080157346A1 (en) Method for fabricating heat-dissipating package and heat-dissipating structure applicable thereto
KR20070069715A (ko) 반도체 패키지의 몰딩 방법
US20080290513A1 (en) Semiconductor package having molded balls and method of manufacturing the same
TWI253730B (en) Semiconductor package with heat dissipating structure
JP5157098B2 (ja) 半導体装置及びその製法
KR20100028960A (ko) 반도체 패키지 제조용 몰드 금형 및 이를 이용한 반도체 패키지의 몰드 방법
JP4823161B2 (ja) 半導体装置
JP3964438B2 (ja) 半導体装置および半導体装置の製造方法
CN107492527A (zh) 具有顺应性角的堆叠半导体封装体

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination