KR20070063739A - Apparatus and method for driving lcd - Google Patents

Apparatus and method for driving lcd Download PDF

Info

Publication number
KR20070063739A
KR20070063739A KR1020050123882A KR20050123882A KR20070063739A KR 20070063739 A KR20070063739 A KR 20070063739A KR 1020050123882 A KR1020050123882 A KR 1020050123882A KR 20050123882 A KR20050123882 A KR 20050123882A KR 20070063739 A KR20070063739 A KR 20070063739A
Authority
KR
South Korea
Prior art keywords
synchronization signal
signal
latched
input
horizontal
Prior art date
Application number
KR1020050123882A
Other languages
Korean (ko)
Inventor
신정욱
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020050123882A priority Critical patent/KR20070063739A/en
Publication of KR20070063739A publication Critical patent/KR20070063739A/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H03K5/1252—Suppression or limitation of noise or interference

Abstract

A driving apparatus and method of a liquid crystal display are provided to prevent degradation of image quality due to noise by discriminating and eliminating the noise in the vertical and horizontal synchronization signals, using the number of clocks input to the liquid crystal display. A counter(210) counts the number of clocks input in a blank period of a vertical synchronization signal and a horizontal synchronization signal. The counter is reset by a reset unit(220). A latch unit(230) latches the counted number of the clocks and, at the same time, latches the vertical synchronization signal and the horizontal synchronization signal. A control unit(240) compares the latched number of the clocks with the number of reference clocks and controls the output of the latched vertical synchronization signal and horizontal synchronization signal in accordance with the comparison result. The latch unit is reset by a latch reset unit(260).

Description

액정표시소자의 구동 장치 및 방법{Apparatus and method for driving LCD}Apparatus and method for driving LCD of liquid crystal display device

도 1은 일반적인 액정표시소자에 형성되는 픽셀의 등가 회로도이다.1 is an equivalent circuit diagram of a pixel formed in a general liquid crystal display device.

도 2는 일반적인 액정표시소자의 구성도이다.2 is a configuration diagram of a general liquid crystal display device.

도 3a는 일반적인 액정표시소자에 입력되는 수직동기신호와 수평동기신호의 특성도이다.3A is a characteristic diagram of a vertical synchronization signal and a horizontal synchronization signal input to a general liquid crystal display device.

도 3b는 일반적인 액정표시소자에 입력되는 수직동기신호에 노이즈 발생을 나타낸 특성도이다.3B is a characteristic diagram illustrating noise generation in a vertical synchronization signal input to a general liquid crystal display device.

도 3c는 일반적인 액정표시소자에 입력되는 수평동기신호에 노이즈 발생을 나타낸 특성도이다.3C is a characteristic diagram illustrating noise generation in a horizontal synchronous signal input to a general liquid crystal display device.

도 4는 본 발명의 실시예에 따른 액정표시소자의 구동 장치의 구성도이다.4 is a configuration diagram of a driving device of a liquid crystal display device according to an exemplary embodiment of the present invention.

도 5는 본 발명의 실시예에 따른 액정표시소자의 구동 방법에 대한 흐름도이다.5 is a flowchart illustrating a method of driving a liquid crystal display device according to an exemplary embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

200: 액정표시소자 210: 카운터200: liquid crystal display device 210: counter

220: 카운터 리셋부 230: 래치부220: counter reset unit 230: latch unit

240: 제어부 250: 신호 출력부240: control unit 250: signal output unit

260: 래치 리셋부260: latch reset unit

본 발명은 액정표시소자에 관한 것으로, 특히 수직동기신호와 수평동기신호에 발생되는 노이즈를 제거할 수 있는 액정표시소자의 구동 장치 및 방법에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to an apparatus and method for driving a liquid crystal display device capable of removing noise generated in the vertical synchronization signal and the horizontal synchronization signal.

액정표시소자는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시하며, 그리고 액정셀마다 스위칭소자가 형성된 액티브 매트릭스(Active Matrix) 타입의 액정표시소자는 스위칭소자의 능동적인 제어가 가능하기 때문에 동영상 구현에 유리하다. 이러한 액티브 매트릭스 타입의 액정표시소자에 사용되는 스위칭소자로는 도 1과 같이 주로 박막트랜지스터(Thin Film Transistor; 이하 "TFT"라 한다)가 이용되고 있다.The liquid crystal display device displays an image by adjusting the light transmittance of the liquid crystal cells according to the video signal, and the active matrix type liquid crystal display device in which the switching elements are formed for each liquid crystal cell enables active control of the switching elements. This is advantageous for video implementation. As a switching device used in the active matrix liquid crystal display device, a thin film transistor (hereinafter, referred to as TFT) is mainly used as shown in FIG. 1.

도 1을 참조하면, 액티브 매트릭스 타입의 액정표시소자는, 디지털 입력 데이터를 감마기준전압을 기준으로 아날로그 데이터 전압으로 변환하여 데이터라인(DL)에 공급함과 동시에 스캔펄스를 게이트라인(GL)에 공급하여 액정셀(Clc)을 충전시킨다.Referring to FIG. 1, an active matrix type liquid crystal display device converts digital input data into an analog data voltage based on a gamma reference voltage and supplies it to the data line DL and simultaneously supplies scan pulses to the gate line GL. The liquid crystal cell Clc is charged.

TFT의 게이트전극은 게이트라인(GL)에 접속되고, 소스전극은 데이터라인(DL)에 접속되며, 그리고 TFT의 드레인전극은 액정셀(Clc)의 화소전극과 스토리지 캐패시터(Cst)의 일측 전극에 접속된다.The gate electrode of the TFT is connected to the gate line GL, the source electrode is connected to the data line DL, and the drain electrode of the TFT is connected to the pixel electrode of the liquid crystal cell Clc and one electrode of the storage capacitor Cst. Connected.

액정셀(Clc)의 공통전극에는 공통전압(Vcom)이 공급된다. The common voltage Vcom is supplied to the common electrode of the liquid crystal cell Clc.

스토리지 캐패시터(Cst)는 TFT가 턴-온될 때 데이터라인(DL)으로부터 인가되는 데이터전압을 충전하여 액정셀(Clc)의 전압을 일정하게 유지하는 역할을 한다. The storage capacitor Cst charges a data voltage applied from the data line DL when the TFT is turned on, thereby maintaining a constant voltage of the liquid crystal cell Clc.

스캔펄스가 게이트라인(GL)에 인가되면 TFT는 턴-온(Turn-on)되어 소스전극과 드레인전극 사이의 채널을 형성하여 데이터라인(DL) 상의 전압을 액정셀(Clc)의 화소전극에 공급한다. 이 때 액정셀(Clc)의 액정분자들은 화소전극과 공통전극 사이의 전계에 의하여 배열이 바뀌면서 입사광을 변조하게 된다.When the scan pulse is applied to the gate line GL, the TFT is turned on to form a channel between the source electrode and the drain electrode so that the voltage on the data line DL is applied to the pixel electrode of the liquid crystal cell Clc. Supply. At this time, the liquid crystal molecules of the liquid crystal cell Clc modulate the incident light by changing the arrangement by the electric field between the pixel electrode and the common electrode.

이와 같은 구조를 갖는 픽셀들을 구비하는 종래의 액정표시소자의 구성을 대하여 살펴보면 도 2에 도시된 바와 같다.A configuration of a conventional liquid crystal display device having pixels having such a structure will be described with reference to FIG. 2.

도 2는 일반적인 액정표시소자의 구성도이다.2 is a configuration diagram of a general liquid crystal display device.

도 2를 참조하면, 일반적인 액정표시소자(100)는, 데이터라인(DL1 내지 DLm)과 게이트라인(GL1 내지 GLn)이 교차되며 그 교차부에 액정셀(Clc)을 구동하기 위한 박막트랜지스터(TFT : Thin Film Transistor)가 형성된 액정표시패널(110)과, 액정표시패널(110)의 데이터라인들(DL1 내지 DLm)에 데이터를 공급하기 위한 데이터 구동부(120)와, 액정표시패널(110)의 게이트라인(GL1 내지 GLn)에 스캔펄스를 공급하기 위한 게이트 구동부(130)와, 감마기준전압을 발생하여 데이터 구동부(120)에 공급하기 위한 감마기준전압 발생부(140)와, 액정표시패널(110)에 광을 조 사하기 위한 백라이트 어셈블리(150)와, 백라이트 어셈블리(160)에 교류 전압 및 전류를 인가하기 위한 인버터(160)와, 공통전압(Vcom)을 발생하여 액정표시패널(110)의 액정셀(Clc)의 공통전극에 공급하기 위한 공통전압 발생부(170)와, 게이트 하이전압(VGH)과 게이트 로우전압(VGL)을 발생하여 게이트 구동부(130)에 공급하기 위한 게이트구동전압 발생부(180)와, 데이터 구동부(120) 및 게이트 구동부(130)를 제어하기 위한 타이밍 컨트롤러(190)를 구비한다.Referring to FIG. 2, a typical liquid crystal display device 100 includes a thin film transistor TFT for driving data lines DL1 to DLm and gate lines GL1 to GLn and driving the liquid crystal cell Clc at an intersection thereof. : A liquid crystal display panel 110 having a thin film transistor, a data driver 120 for supplying data to data lines DL1 to DLm of the liquid crystal display panel 110, and a liquid crystal display panel 110. A gate driver 130 for supplying scan pulses to the gate lines GL1 to GLn, a gamma reference voltage generator 140 for generating a gamma reference voltage and supplying it to the data driver 120, and a liquid crystal display panel ( The backlight assembly 150 for irradiating light to the 110, the inverter 160 for applying AC voltage and current to the backlight assembly 160, and the common voltage Vcom are generated to generate the liquid crystal display panel 110. Common voltage generator 17 for supplying the common electrode of the liquid crystal cell Clc of 0), a gate driving voltage generator 180 for generating and supplying a gate high voltage VGH and a gate low voltage VGL to the gate driver 130, the data driver 120 and the gate driver 130. It includes a timing controller 190 for controlling.

액정표시패널(110)은 두 장의 유리기판 사이에 액정이 주입된다. 액정표시패널(110)의 하부 유리기판 상에는 데이터라인들(DL1 내지 DLm)과 게이트라인들(GL1 내지 GLn)이 직교된다. 데이터라인들(DL1 내지 DLm)과 게이트라인들(GL1 내지 GLn)의 교차부에는 TFT가 형성된다. TFT는 스캔펄스에 응답하여 데이터라인들(DL1 내지 DLm) 상의 데이터를 액정셀(Clc)에 공급하게 된다. TFT의 게이트전극은 게이트라인(GL1 내지 GLn)에 접속되며, TFT의 소스전극은 데이터라인(DL1 내지 DLm)에 접속된다. 그리고 TFT의 드레인전극은 액정셀(Clc)의 화소전극과 스토리지 캐패시터(Cst)에 접속된다. In the liquid crystal display panel 110, liquid crystal is injected between two glass substrates. The data lines DL1 to DLm and the gate lines GL1 to GLn are orthogonal to the lower glass substrate of the liquid crystal display panel 110. TFTs are formed at intersections of the data lines DL1 to DLm and the gate lines GL1 to GLn. The TFT supplies the data on the data lines DL1 to DLm to the liquid crystal cell Clc in response to the scan pulse. The gate electrodes of the TFTs are connected to the gate lines GL1 to GLn, and the source electrodes of the TFTs are connected to the data lines DL1 to DLm. The drain electrode of the TFT is connected to the pixel electrode of the liquid crystal cell Clc and the storage capacitor Cst.

TFT는 게이트라인(GL1 내지 GLn)을 경유하여 게이트단자에 공급되는 스캔펄스에 응답하여 턴-온된다. TFT의 턴-온시 데이터라인(DL1 내지 DLm) 상의 비디오 데이터는 액정셀(Clc)의 화소전극에 공급된다. The TFT is turned on in response to the scan pulse supplied to the gate terminal via the gate lines GL1 to GLn. When the TFT is turned on, video data on the data lines DL1 to DLm is supplied to the pixel electrode of the liquid crystal cell Clc.

데이터 구동부(120)는 타이밍 컨트롤러(190)로부터 공급되는 데이터구동 제어신호(DDC)에 응답하여 데이터를 데이터라인들(DL1 내지 DLm)에 공급하며, 그리고 타이밍 컨트롤러(190)로부터 공급되는 디지털 비디오 데이터(RGB)를 샘플링하여 래 치한 다음 감마기준전압 발생부(140)로부터 공급되는 감마기준전압을 기준으로 액정표시패널(110)의 액정셀(Clc)에서 계조를 표현할 수 있는 아날로그 데이터 전압으로 변환시켜 데이터라인들(DL1 내지 DLm)들에 공급한다.The data driver 120 supplies data to the data lines DL1 to DLm in response to the data driving control signal DDC supplied from the timing controller 190, and digital video data supplied from the timing controller 190. (RGB) is sampled and latched, and then converted into an analog data voltage capable of expressing gray scales in the liquid crystal cell Clc of the liquid crystal display panel 110 based on the gamma reference voltage supplied from the gamma reference voltage generator 140. Supply to the data lines DL1 to DLm.

게이트 구동부(130)는 타이밍 컨트롤러(190)로부터 공급되는 게이트구동 제어신호(GDC)와 게이트쉬프트클럭(GSC)에 응답하여 스캔펄스 즉, 게이트펄스를 순차적으로 발생하여 게이트라인(GL1 내지 GLn)들에 공급한다. 이때, 게이트 구동부(130)는 게이트구동전압 발생부(180)로부터 공급되는 게이트 하이전압(VGH)과 게이트 로우전압(VGL)에 따라 각각 스캔펄스의 하이레벨전압과 로우레벨전압을 결정한다.The gate driver 130 sequentially generates scan pulses, that is, gate pulses, in response to the gate driving control signal GDC and the gate shift clock GSC supplied from the timing controller 190, thereby providing the gate lines GL1 to GLn. To feed. In this case, the gate driver 130 determines the high level voltage and the low level voltage of the scan pulse based on the gate high voltage VGH and the gate low voltage VGL supplied from the gate driving voltage generator 180.

감마기준전압 발생부(140)는 액정표시소자(100)가 장착되는 시스템, 일예로 텔레비젼 수상기와 같은 영상표시기기의 제어부(미도시)로부터 공급되는 0V 내지 3.3V의 전원전압(VCC)을 공급받아 정극성 감마기준전압과 부극성 감마기준전압을 발생하여 데이터 구동부(120)로 출력한다.The gamma reference voltage generator 140 supplies a power supply voltage (VCC) of 0V to 3.3V supplied from a controller (not shown) of a system in which the liquid crystal display device 100 is mounted, for example, a video display device such as a television receiver. In response, a positive gamma reference voltage and a negative gamma reference voltage are generated and output to the data driver 120.

백라이트 어셈블리(150)는 액정표시패널(110)의 후면에 배치되며, 인버터(160)로부터 공급되는 교류 전압과 전류에 의해 발광되어 광을 액정표시패널(110)의 각 픽셀로 조사한다.The backlight assembly 150 is disposed on the rear surface of the liquid crystal display panel 110 and emits light by an AC voltage and a current supplied from the inverter 160 to irradiate light to each pixel of the liquid crystal display panel 110.

인버터(160)는 내부에 발생되는 구형파신호를 삼각파신호로 변화시킨 후 삼각파신호와 상기 시스템으로부터 공급되는 직류 전원전압(VCC)을 비교하여 비교결과에 비례하는 버스트디밍(Burst Dimming)신호를 발생한다. 이렇게 내부의 구형파신호에 따라 결정되는 버스트디밍신호가 발생되면, 인버터(160) 내에서 교류 전압 과 전류의 발생을 제어하는 구동 IC(미도시)는 버스트디밍신호에 따라 백라이트 어셈블리(150)에 공급되는 교류 전압과 전류의 발생을 제어한다.The inverter 160 converts the square wave signal generated therein into a triangular wave signal and compares the triangular wave signal with a DC power supply voltage (VCC) supplied from the system to generate a burst dimming signal proportional to the comparison result. . When a burst dimming signal determined according to the square wave signal inside is generated, a driving IC (not shown) for controlling the generation of AC voltage and current in the inverter 160 is supplied to the backlight assembly 150 according to the burst dimming signal. Control the generation of alternating voltage and current.

공통전압 발생부(170)는 상기 시스템으로부터 전원전압(VCC)을 공급받아 공통전압(Vcom)을 발생하여 액정표시패널(110)의 각 픽셀에 구비된 액정셀(Clc)들의 공통전극에 공급한다.The common voltage generator 170 receives the power supply voltage VCC from the system, generates a common voltage Vcom, and supplies the common voltage Vcom to the common electrodes of the liquid crystal cells Clc included in each pixel of the liquid crystal display panel 110. .

게이트구동전압 발생부(180)는 상기 시스템으로부터 공급되는 3.3V의 전원전압(VCC)을 인가받아 게이트 하이전압(VGH)과 게이트 로우전압(VGL)을 발생시켜 게이트 구동부(130)에 공급한다. 여기서, 게이트구동전압 발생부(180)는 액정표시패널(110)의 각 픽셀에 구비된 TFT의 문턱전압 이상이 되는 게이트 하이전압(VGH)을 발생하고 TFT의 문턱전압 미만이 되는 게이트 로우전압(VGL)을 발생한다. 이렇게 발생된 게이트 하이전압(VGH)과 게이트 로우전압(VGL)은 각각 게이트 구동부(130)에 의해 발생되는 스캔펄스의 하이레베전압과 로우레벨전압을 결정하는데 이용된다.The gate driving voltage generator 180 receives the 3.3V power supply voltage VCC supplied from the system, generates a gate high voltage VGH and a gate low voltage VGL, and supplies the gate driving voltage 130 to the gate driver 130. Here, the gate driving voltage generation unit 180 generates a gate high voltage VGH that is greater than or equal to the threshold voltage of the TFTs provided in each pixel of the liquid crystal display panel 110, and the gate low voltage that is less than or equal to the threshold voltage of the TFT. VGL). The gate high voltage VGH and the gate low voltage VGL generated in this way are used to determine the high level voltage and the low level voltage of the scan pulse generated by the gate driver 130, respectively.

타이밍 컨트롤러(190)는 디지털 비디오 카드(미도시)로부터 공급되는 디지털 비디오 데이터(RGB)를 데이터 구동부(120)에 공급하고, 또한 클럭신호(CLK)에 따라 수평/수직 동기신호(H,V)를 이용하여 데이터 구동 제어신호(DDC)와 게이트 구동 제어신호(GDC)를 발생하여 각각 데이터 구동부(120)와 게이트 구동부(130)에 공급한다. 여기서, 데이터 구동 제어신호(DDC)는 소스쉬프트클럭(SSC), 소스스타트펄스(SSP), 극성제어신호(POL) 및 소스출력인에이블신호(SOE) 등을 포함하고, 게이트구동 제어신호(GDC)는 게이트스타트펄스(GSP) 및 게이트출력인에이블(GOE) 등을 포함 한다.The timing controller 190 supplies digital video data RGB, which is supplied from a digital video card (not shown), to the data driver 120, and also horizontal / vertical synchronization signals H and V according to the clock signal CLK. The data driving control signal DDC and the gate driving control signal GDC may be generated and supplied to the data driver 120 and the gate driver 130, respectively. The data driving control signal DDC includes a source shift clock SSC, a source start pulse SSP, a polarity control signal POL, a source output enable signal SOE, and a gate driving control signal GDC. ) Includes a gate start pulse (GSP) and a gate output enable (GOE).

그리고, 도 3a에 도시된 바와 같이, 타이밍 컨트롤러(190)는 입력되는 수직동기신호(Vsync)를 기준으로 프레임을 구분하여 프레임 단위로 수평동기신호(Hsync)에 실린 데이터를 출력한다. 여기서, 수직동기신호의 하나의 액티브구간에서 수평동기신호의 다수의 액티브구간이 입력되며, 특히 수평동기신호의 각 액티브구간에는 RGB 데이터가 실린다. 즉, 타이밍 컨트롤러(190)는 수직동기신호의 하나의 액티브구간에서 수평동기신호에 실린 데이터를 한 프레임 내에 출력시킨다.As shown in FIG. 3A, the timing controller 190 classifies the frames based on the input vertical sync signal Vsync and outputs data carried in the horizontal sync signal Hsync in units of frames. Here, a plurality of active sections of the horizontal synchronization signal are input in one active section of the vertical synchronization signal, and in particular, RGB data is carried in each active section of the horizontal synchronization signal. That is, the timing controller 190 outputs data carried in the horizontal synchronization signal in one frame in one active period of the vertical synchronization signal.

그러나, 주변 환경 등에 의해 액정표시소자의 구동을 위한 각종 장비에서 노이즈가 발생되므로 인하여, 도 3b에 도시된 바와 같이 수직동기신호의 액티브구간에서 노이즈가 발생되고, 또한 도 3c에서 보여지는 바와 같이 수평동기신호의 액티브구간에서도 노이즈가 발생된다.However, since noise is generated in various equipment for driving the liquid crystal display device due to the surrounding environment, noise is generated in the active section of the vertical synchronization signal as shown in FIG. 3B, and is horizontal as shown in FIG. 3C. Noise is also generated in the active section of the synchronization signal.

이와 같이 수직동기신호의 액티브구간에서 발생된 노이즈는 블랜크(Blank)구간과 유사하므로, 수직동기신호의 액티브구간 중에 노이즈가 발생된 구간에서는 수평동기신호에 실린 데이터가 일시적으로 출력되지 않는 현상이 발생됨으로써 화질이 저하되었다. Since the noise generated in the active section of the vertical sync signal is similar to the blank section, data in the horizontal sync signal may not be temporarily output in the section in which the noise occurs during the active section of the vertical sync signal. As a result, the image quality deteriorated.

또한, 수평동기신호의 액티브구간에서 발생되는 노이즈도 데이터가 실리지 않은 블랜크구간과 유사하므로, 수평동기신호의 액티브구간 중에 노이즈가 발생된 구간에는 데이터가 실리지 않으므로써 화질이 저하되었다.In addition, since the noise generated in the active section of the horizontal synchronization signal is similar to the blank section in which no data is loaded, the image quality is deteriorated because no data is loaded in the section in which the noise is generated during the active section of the horizontal synchronization signal.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 수직동기신호와 수평동기신호에 발생되는 노이즈를 제거할 수 있는 액정표시소자의 구동 장치 및 방법을 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide an apparatus and method for driving a liquid crystal display device capable of removing noise generated in a vertical synchronization signal and a horizontal synchronization signal.

본 발명의 목적은 수직동기신호와 수평동기신호에 발생되는 노이즈를 제거함으로써, 노이즈에 의해 화질이 저하되는 것을 방지할 수 있는 액정표시소자의 구동 장치 및 방법을 제공하는 데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a driving apparatus and method for a liquid crystal display device capable of preventing image quality from being degraded by noise by removing noise generated in the vertical synchronization signal and the horizontal synchronization signal.

이와 같은 목적을 달성하기 위한 본 발명은, 입력되는 수직동기신호와 수평동기신호의 블랜크구간에서 입력되는 클럭 수를 카운팅하기 위한 카운터; 상기 카운터를 리셋시키기 위한 카운터 리셋부; 상기 카운터에 의해 카운팅된 클럭 수를 래치시키고, 상기 카운트를 통해 입력되는 수직동기신호 및 수평동기신호를 래치시키기 위한 래치부; 상기 래치부에 의해 래치된 클럭 수와 소정의 기준클럭 수를 비교하여 비교결과에 따라 상기 래치부에 의해 래치된 수평동기신호와 수직동기신호 중에 블랜크구간의 출력을 제어하기 위한 제어부; 및 상기 래치부를 리셋시키기 위한 래치 리셋부를 포함한다.The present invention for achieving the above object, the counter for counting the number of clocks input in the blank period of the vertical synchronization signal and the horizontal synchronization signal input; A counter reset unit for resetting the counter; A latch unit for latching the number of clocks counted by the counter and latching a vertical synchronization signal and a horizontal synchronization signal input through the count; A control unit for comparing the number of clocks latched by the latch unit with a predetermined reference clock and controlling the output of a blank section among the horizontal synchronizing signal and the vertical synchronizing signal latched by the latch unit according to a comparison result; And a latch reset unit for resetting the latch unit.

본 발명은 입력되는 수직동기신호와 수평동기신호의 블랜크구간에서 입력되는 클럭 수를 카운팅하는 제 1 단계; 상기 카운팅된 클럭 수를 래치시키고 상기 입력된 수직동기신호 및 수평동기신호를 래치시키는 제 2 단계; 상기 래치된 클럭 수와 소정의 기준클럭 수가 동일한 지를 판단하는 제 3 단계; 상기 판단결과 동일하 면, 상기 래치된 수직동기신호와 수평동기신호의 블랜크구간을 출력하는 제 4 단계; 및 상기 판단결과 동일하지 않으면, 상기 래치된 수직동기신호와 수평동기신호 중에 블랜크구간의 출력을 차단하고 액티브구간만을 출력하는 제 5 단계를 포함한다.The present invention includes a first step of counting the number of clocks input in a blank section between an input vertical synchronization signal and a horizontal synchronization signal; Latching the counted clock number and latching the input vertical synchronization signal and horizontal synchronization signal; A third step of determining whether the number of latched clocks is equal to a predetermined reference clock number; A fourth step of outputting a blank section between the latched vertical synchronization signal and the horizontal synchronization signal if the determination result is the same; And a fifth step of blocking output of a blank section and outputting only an active section among the latched vertical synchronization signal and the horizontal synchronization signal if the determination result is not the same.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

도 4는 본 발명의 실시예에 따른 액정표시소자의 구동 장치의 구성도이다. 단, 본 발명에 따른 액정표시소자의 구동 장치는 타이밍 컨트롤러(190)의 내부 구성을 개선한 것이다.4 is a configuration diagram of a driving device of a liquid crystal display device according to an exemplary embodiment of the present invention. However, the driving apparatus of the liquid crystal display device according to the present invention improves the internal configuration of the timing controller 190.

도 4를 참조하면, 본 발명의 액정표시소자의 구동 장치(200)는, 입력되는 수직동기신호(Vsync)와 수평동기신호(Hsync)의 블랜크(Blank)구간에서 입력되는 클럭(DCLK) 수를 카운팅하기 위한 카운터(210)와, 카운터(210)를 리셋시키기 위한 카운터 리셋부(220)와, 카운터(210)에 의해 카운팅된 클럭 수와 수직동기신호 및 수평동기신호를 래치시키기 위한 래치부(230)와, 래치부(230)에 의해 래치된 클럭 수와 소정의 기준클럭 수를 비교하여 비교결과에 따라 래치부(230)에 의해 래치된 수평동기신호와 수직동기신호의 출력을 제어하기 위한 제어부(240)와, 래치부(230)로부터 출력되는 수평동기신호와 수직동기신호를 주변 기기로 출력하기 위한 신호 출력부(260)와, 래치부(230)를 리셋시키기 위한 래치 리셋부(250)를 구비한다.Referring to FIG. 4, the driving apparatus 200 of the liquid crystal display device according to the present invention includes the number of clocks DCLK input in a blank section of the vertical sync signal Vsync and the horizontal sync signal Hsync. A counter 210 for counting the number of times, a counter reset portion 220 for resetting the counter 210, a latch portion for latching the number of clocks counted by the counter 210, a vertical synchronization signal, and a horizontal synchronization signal. Comparing the number of clocks latched by the latch unit 230 with a predetermined reference clock to control the output of the horizontal synchronization signal and the vertical synchronization signal latched by the latch unit 230 according to the comparison result. A control unit 240, a signal output unit 260 for outputting a horizontal synchronous signal and a vertical synchronous signal output from the latch unit 230, and a latch reset unit for resetting the latch unit 230. 250).

카운터(210)는 입력되는 수직동신호의 액티브구간과 블랜크구간 중 블랜크구 간에서 입력되는 클럭 수를 카운팅하고 동시에 입력되는 수평동기신호의 액티브구간과 블랜크구간 중 블랜크구간에서 입력되는 클럭 수를 카운팅하여 래치부(230)로 출력하고, 이와 동시에 수직동기신호와 수평동기신호를 카운터 리셋부(220)와 래치부(230)로 출력한다. 그리고, 카운터(210)는 수직동기신호와 수평동기신호의 블랜크구간에서 각각 클럭 수를 카운팅하여 카운팅한 클럭 수를 출력한 다음 카운터 리셋부(220)에 의해 리셋된다. 즉, 카운터(210)는 수직동신호와 수평동기신호의 블랜크구간들 중에 선순위로 입력되는 블랜크구간에서 클럭을 카운팅한 후 카운터 리셋부(220)에 의해 리셋되고, 이렇게 리셋된 다음 차순위로 입력되는 수평동기신호와 수직동신호의 블랜크구간에서 클럭을 카운팅한다.The counter 210 counts the number of clocks input from the blank period among the active period and the blank period of the vertical motion signal input, and simultaneously inputs the clock from the blank period of the active period and the blank period of the horizontal synchronization signal. The number is counted and output to the latch unit 230, and at the same time, the vertical synchronizing signal and the horizontal synchronizing signal are output to the counter reset unit 220 and the latch unit 230. The counter 210 is reset by the counter reset unit 220 after outputting the counted clock number by counting the number of clocks in the blank period of the vertical synchronization signal and the horizontal synchronization signal. That is, the counter 210 is reset by the counter reset unit 220 after counting a clock in a blank section which is input in a priority order among the blank sections of the vertical synchronizing signal and the horizontal synchronizing signal. The clock is counted in the blank section of the horizontal sync signal and the vertical sync signal.

카운터 리셋부(220)는 수평동기신호의 블랜크구간 및/또는 수직동기신호의 블랜크구간이 입력되면 클럭 수를 카운팅하는 것으로 인식하여 카운터(210)가 클럭 수를 카운팅하도록 하고, 반대로 수평동기신호의 액티브구간 및/또는 수직동기신호의 액티브구간이 입력되면 블랜크구간에서의 카운팅이 완료된 것으로 인식하여 카운터(210)를 리셋시켜 준다.The counter reset unit 220 recognizes that the number of clocks is counted when the blank section of the horizontal synchronous signal and / or the blank section of the vertical synchronous signal is input so that the counter 210 counts the clock number. When the active period of the signal and / or the active period of the vertical synchronization signal is input, the counter 210 is reset by recognizing that counting in the blank period is completed.

래치부(230)는 카운터(230)로부터 입력되는 클럭 수를 래치시켜 제어부(240)로 출력하고 동시에 카운터(230)를 통해 입력되는 수직동기신호와 수평동기신호를 래치시킨다. 이렇게 수직동기신호와 수평동기신호가 래치된 상태에서, 래치부(230)는 제어부(240)로부터 인에이블(Enable)신호가 입력되면 래치시킨 수직동기신호와 수평동기신호의 블랜크구간을 신호 출력부(250)로 출력하고, 만일 제어부(240)로부터 디스에이블(Disable)신호가 입력되면 래치시킨 수직동기신호와 수평동기신호의 블랜크구간을 출력하지 않고 수직동기신호와 수평동기신호의 액티브구간만을 출력한다. 여기서, 제어부(240)는 래치된 수직동기신호와 수평동기신호의 블랜크구간이 노이즈로 판단되는 경우 디스에이블신호를 래치부(230)로 출력하는 것이므로, 래치부(230)가 디스에이블신호에 의해 래치시킨 수직동기신호와 수평동기신호 중에서 노이즈인 블랜크구간을 출력하지 않고 액티브구간만을 출력함으로써 노이즈를 제거하게 되는 것이다.The latch unit 230 latches the number of clocks input from the counter 230 to output to the control unit 240 and simultaneously latches the vertical synchronization signal and the horizontal synchronization signal input through the counter 230. In this state in which the vertical synchronization signal and the horizontal synchronization signal are latched, the latch unit 230 outputs a blank section between the latched vertical synchronization signal and the horizontal synchronization signal when an enable signal is input from the control unit 240. If the disable signal is input from the control unit 240, and the blank period of the latched vertical synchronization signal and the horizontal synchronization signal is not output, the active period of the vertical synchronization signal and the horizontal synchronization signal is output. Output only. Here, the controller 240 outputs the disable signal to the latch unit 230 when the blank period between the latched vertical sync signal and the horizontal sync signal is determined to be noise. The noise is removed by outputting only the active section without outputting the blank section, which is the noise, between the vertical synchronization signal and the horizontal synchronization signal latched.

제어부(240)는 래치부(230)를 통해 입력되는 카운팅된 클럭 수와 소정의 기준클럭 수를 비교하여 비교결과에 따라 래치부(230)에 의해 래치된 수평동기신호와 수직동기신호의 출력을 제어한다. 여기서, 소정의 기준클럭 수는 수평동기신호 및/또는 수직동기신호의 블랜크구간에서 입력되는 클럭 수이다.The controller 240 compares the counted clock number inputted through the latch unit 230 with a predetermined reference clock number and outputs the horizontal sync signal and the vertical sync signal latched by the latch unit 230 according to the comparison result. To control. Here, the predetermined reference clock number is the number of clocks input in the blank period of the horizontal synchronization signal and / or the vertical synchronization signal.

예를 들어, 소정의 기준클럭 수가 1024개라고 가정할 경우, 제어부(240)는 카운팅된 클럭 수가 소정의 기준클럭 수인 1024개와 동일한 지를 비교하여, 비교결과 카운팅된 클럭 수가 1024개이면 래치된 수평동기신호와 수직동기신호의 블랜크구간이 노이즈가 아닌것으로 판단하고 인에이블신호를 래치부(230)로 출력하고, 만일 비교결과 카운팅된 클럭 수가 1024개보다 적으면 래치된 수평동기신호와 수직동기신호의 블랜크구간이 노이즈인 것으로 판단하고 디스에이블신호를 래치부(230)로 출력한다.For example, if it is assumed that the predetermined number of reference clocks is 1024, the controller 240 compares whether the counted clock number is equal to 1024, which is the predetermined reference clock, and if the counted clock count is 1024, latched horizontal synchronization. It is determined that the blank period between the signal and the vertical synchronization signal is not noise, and the enable signal is output to the latch unit 230. If the number of clocks counted is less than 1024, the latched horizontal synchronization signal and the vertical synchronization signal are It is determined that the blank period of the signal is noise and outputs a disable signal to the latch unit 230.

이렇게 제어부(240)가 인에이블신호를 래치부(230)로 출력하면, 래치부(230)는 인에이블신호에 따라 래치시킨 수평동기신호와 수직동기신호의 블랜크구간을 출력한다. 반대로, 제어부(240)가 디스에이블신호를 래치부(230)로 출력하면, 래치부 (230)는 디스에이블신호에 따라 래치시킨 수평동기신호와 수직동기신호 중에 블랜크구간을 출력하지 않고 액티브구간만을 신호 출력단(250)으로 출력한다.When the control unit 240 outputs the enable signal to the latch unit 230, the latch unit 230 outputs a blank section of the horizontal synchronization signal and the vertical synchronization signal latched according to the enable signal. On the contrary, when the control unit 240 outputs the disable signal to the latch unit 230, the latch unit 230 does not output a blank section between the horizontal sync signal and the vertical sync signal latched according to the disable signal, and the active section does not output. Only the signal is output to the signal output terminal 250.

신호 출력부(250)는 래치부(230)로부터 출력되는 수평동기신호와 수직동기신호를 주변 기기로 출력함과 동시에 래치 리셋부(260)로 궤환시킨다.The signal output unit 250 outputs the horizontal synchronizing signal and the vertical synchronizing signal output from the latch unit 230 to the peripheral device, and simultaneously returns them to the latch reset unit 260.

래치 리셋부(260)는 신호 출력부(250)로부터 수평동기신호와 수직동기신호가 궤환되면 래치부(230)를 래치시켜 주는데, 이는 래치부(230)에 의해 래치된 수평동기신호와 수직동기신호가 출력된 후 다음에 카운터(210)를 통해 입력되는 수평동기신호와 수직동기신호를 래치시킬 수 있도록 하기 위한 것이다.The latch reset unit 260 latches the latch unit 230 when the horizontal synchronizing signal and the vertical synchronizing signal are fed back from the signal output unit 250, which is the horizontal synchronizing signal and the vertical synchronizing latched by the latch unit 230. After the signal is output, the horizontal synchronization signal and the vertical synchronization signal input through the counter 210 can be latched.

상기한 바와 같은 구성 및 기능을 갖는 본 발명의 액정표시소자의 구동 장치가 수평동기신호와 수직동기신호의 노이즈를 제거하는 과정을 흐름도를 참조하여 설명하면 다음과 같다.Referring to the flowchart, a process of removing the noise of the horizontal synchronizing signal and the vertical synchronizing signal by the driving apparatus of the liquid crystal display device according to the present invention having the configuration and function as described above is as follows.

도 5는 본 발명의 실시예에 따른 액정표시소자의 구동 방법에 대한 흐름도이다.5 is a flowchart illustrating a method of driving a liquid crystal display device according to an exemplary embodiment of the present invention.

도 5를 참조하면, 먼저 클럭, 수직동기신호 및 수평동기신호가 액정표시소자에 입력되면(S501), 카운터(210)는 입력되는 수직동신호의 액티브구간과 블랜크구간 중 블랜크구간에서 입력되는 클럭 수를 카운팅하고 동시에 입력되는 수평동기신호의 액티브구간과 블랜크구간 중 블랜크구간에서 입력되는 클럭 수를 카운팅하여 래치부(230)로 출력하고, 이와 동시에 수직동기신호와 수평동기신호를 카운터 리셋부(220)와 래치부(230)로 출력한다(S502). 이때, 카운터 리셋부(220)는 카운터(210)로부터 입력된 수평동기신호의 액티브구간 및/또는 수직동기신호의 액티브구 간이 입력되면 블랜크구간에서의 카운팅이 완료된 것으로 인식하여 카운터(210)를 리셋시켜 준다(S503).Referring to FIG. 5, first, when a clock, a vertical synchronization signal, and a horizontal synchronization signal are input to the liquid crystal display (S501), the counter 210 is input in a blank period of an active period and a blank period of the input vertical synchronization signal. Counting the number of clocks and counting the number of clocks input from the blank section of the active section and the blank section of the horizontal synchronous signal input at the same time to output to the latch unit 230, and at the same time the vertical synchronous signal and the horizontal synchronous signal The counter is outputted to the reset unit 220 and the latch unit 230 (S502). In this case, the counter reset unit 220 recognizes that the counting in the blank section is completed when the active section of the horizontal synchronous signal and / or the active section of the vertical synchronous signal input from the counter 210 is input. Reset (S503).

이어서, 래치부(230)는 카운터(230)로부터 입력되는 클럭 수를 래치시켜 제어부(240)로 출력하고 동시에 카운터(230)를 통해 입력되는 수직동기신호와 수평동기신호를 래치시킨다(S504).Subsequently, the latch unit 230 latches the number of clocks input from the counter 230 to output to the control unit 240 and simultaneously latches the vertical synchronization signal and the horizontal synchronization signal input through the counter 230 (S504).

이렇게 수직동기신호와 수평동기신호가 래치된 상태에서, 제어부(240)는 래치부(230)를 통해 입력되는 카운팅된 클럭 수와 소정의 기준클럭 수가 동일한 지를 판단하여(S505), 판단결과 동일하면, 래치된 수평동기신호와 수직동기신호의 블랜크구간이 노이즈가 아닌것으로 판단하고 인에이블신호를 래치부(230)로 출력한다(S506). 이 인에이블신호에 대한 응답으로, 래치부(240)는 래치시킨 수직동기신호와 수평동기신호의 블랜크구간을 출력한다(S507).In this state in which the vertical synchronization signal and the horizontal synchronization signal are latched, the controller 240 determines whether the counted clock number input through the latch unit 230 and the predetermined reference clock number are the same (S505). In operation S506, it is determined that the blank section between the latched horizontal synchronization signal and the vertical synchronization signal is not noise and the enable signal is output to the latch unit 230 (S506). In response to the enable signal, the latch unit 240 outputs a blank section between the latched vertical synchronization signal and the horizontal synchronization signal (S507).

판단결과 클럭 수가 동일하지 않으면, 제어부(240)는 래치된 수평동기신호와 수직동기신호의 블랜크구간이 노이즈인 것으로 판단하고 디스에이블신호를 래치부(230)로 출력한다(S508). 이 디스에이블신호에 대한 응답으로, 래치부(240)는 래치시킨 수직동기신호와 수평동기신호 중에서 노이즈인 블랜크구간을 출력하지 않고 액티브구간만을 출력하여 노이즈를 제거한다(S509).If it is determined that the number of clocks is not the same, the controller 240 determines that the blank section of the latched horizontal synchronization signal and the vertical synchronization signal is noise and outputs the disable signal to the latch unit 230 (S508). In response to the disable signal, the latch unit 240 removes noise by outputting only the active period without outputting the blank period, which is noise, among the latched vertical synchronization signal and the horizontal synchronization signal (S509).

이때, 래치된 수직동기신호와 수평동기신호가 출력됨과 동시에 래치 리셋부(260)로 궤환되면, 래치 리셋부(260)는 래치부(230)를 래치시켜 준다(S510).At this time, when the latched vertical synchronization signal and the horizontal synchronization signal are output and fed back to the latch reset unit 260, the latch reset unit 260 latches the latch unit 230 (S510).

이상에서 설명한 바와 같이 본 발명은, 액정표시소자에 입력되는 클럭 수를 이용하여 수직동기신호와 수평동기신호에 발생되는 노이즈를 판별한 후 판별된 노이즈의 출력을 차단하여 제거함으로써, 노이즈에 의해 화질이 저하되는 것을 방지할 수 있는 액정표시소자의 구동 장치 및 방법을 제공하는 데 있다.As described above, according to the present invention, the noise generated in the vertical synchronization signal and the horizontal synchronization signal is determined using the number of clocks input to the liquid crystal display, and then the output of the determined noise is cut off to remove the noise. The present invention provides a driving device and method for a liquid crystal display device that can prevent the degradation.

본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been described in detail according to the above-described preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

Claims (11)

입력되는 수직동기신호와 수평동기신호의 블랜크구간에서 입력되는 클럭 수를 카운팅하기 위한 카운터;A counter for counting the number of clocks input in a blank section of the vertical synchronous signal and the horizontal synchronous signal to be input; 상기 카운터를 리셋시키기 위한 카운터 리셋부;A counter reset unit for resetting the counter; 상기 카운터에 의해 카운팅된 클럭 수를 래치시키고, 상기 카운트를 통해 입력되는 수직동기신호 및 수평동기신호를 래치시키기 위한 래치부;A latch unit for latching the number of clocks counted by the counter and latching a vertical synchronization signal and a horizontal synchronization signal input through the count; 상기 래치부에 의해 래치된 클럭 수와 소정의 기준클럭 수를 비교하여 비교결과에 따라 상기 래치부에 의해 래치된 수평동기신호와 수직동기신호 중에 블랜크구간의 출력을 제어하기 위한 제어부; 및A control unit for comparing the number of clocks latched by the latch unit with a predetermined reference clock and controlling the output of a blank section among the horizontal synchronizing signal and the vertical synchronizing signal latched by the latch unit according to a comparison result; And 상기 래치부를 리셋시키기 위한 래치 리셋부A latch reset unit for resetting the latch unit 를 포함하는 액정표시소자의 구동 장치.Driving device for a liquid crystal display device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 카운터 리셋부는 상기 카운터로부터 수평동기신호 및 수직동기신호의 액티브구간이 입력되면 블랜크구간에서의 카운팅이 완료된 것으로 인식하여 상기 카운터를 리셋시켜 주는 것을 특징으로 하는 액정표시소자의 구동 장치.And the counter reset unit recognizes that the counting in the blank section is completed when the active section of the horizontal synchronous signal and the vertical synchronous signal is input from the counter, and resets the counter. 제 1 항에 있어서,The method of claim 1, 상기 제어부는 상기 래치된 클럭 수와 소정의 기준클럭 수가 동일하면 인에 이블신호를 상기 래치부로 출력하는 것을 특징으로 하는 액정표시소자의 구동 장치.And the control unit outputs an enable signal to the latch unit when the latched clock number and the predetermined reference clock number are the same. 제 3 항에 있어서,The method of claim 3, wherein 상기 래치부는 상기 인에이블신호가 입력됨에 따라 상기 래치된 수직동기신호와 수평동기신호의 블랜크구간을 출력하는 것을 특징으로 하는 액정표시소자의 구동 장치.And the latch unit outputs a blank section between the latched vertical synchronization signal and the horizontal synchronization signal as the enable signal is input. 제 1 항에 있어서,The method of claim 1, 상기 제어부는 상기 래치된 클럭 수와 소정의 기준클럭 수가 동일하지 않으면 디스에이블신호를 상기 래치부로 출력하는 것을 특징으로 하는 액정표시소자의 구동 장치.And the control unit outputs a disable signal to the latch unit when the latched clock number and the predetermined reference clock number are not equal to each other. 제 5 항에 있어서,The method of claim 5, 상기 래치부는 상기 디스에이블신호가 입력됨에 따라 상기 래치된 수직동기신호와 수평동기신호 중에 블랜크구간의 출력을 차단하고 액티브구간만을 출력하는 것을 특징으로 하는 액정표시소자의 구동 장치.And the latch unit blocks an output of a blank section and outputs only an active section of the latched vertical sync signal and horizontal sync signal as the disable signal is input. 제 1 항에 있어서,The method of claim 1, 상기 래치 리셋부는 출력되는 수평동기신호와 수직동기신호가 궤환되면 상기 래치부를 래치시켜 주는 것을 특징으로 하는 액정표시소자의 구동 장치.And the latch reset unit latches the latch unit when the output horizontal synchronization signal and the vertical synchronization signal are fed back. 입력되는 수직동기신호와 수평동기신호의 블랜크구간에서 입력되는 클럭 수를 카운팅하는 제 1 단계;A first step of counting the number of clocks input in the blank period between the vertical synchronization signal and the horizontal synchronization signal; 상기 카운팅된 클럭 수를 래치시키고 상기 입력된 수직동기신호 및 수평동기신호를 래치시키는 제 2 단계;Latching the counted clock number and latching the input vertical synchronization signal and horizontal synchronization signal; 상기 래치된 클럭 수와 소정의 기준클럭 수가 동일한 지를 판단하는 제 3 단계;A third step of determining whether the number of latched clocks is equal to a predetermined reference clock number; 상기 판단결과 동일하면, 상기 래치된 수직동기신호와 수평동기신호의 블랜크구간을 출력하는 제 4 단계; 및A fourth step of outputting a blank section between the latched vertical synchronization signal and the horizontal synchronization signal if the determination result is the same; And 상기 판단결과 동일하지 않으면, 상기 래치된 수직동기신호와 수평동기신호 중에 블랜크구간의 출력을 차단하고 액티브구간만을 출력하는 제 5 단계A fifth step of blocking output of a blank section and outputting only an active section among the latched vertical synchronization signals and horizontal synchronization signals if the determination result is not the same; 를 포함하는 액정표시소자의 구동 방법.Method of driving a liquid crystal display device comprising a. 제 8 항에 있어서,The method of claim 8, 상기 제 1 단계에서, 상기 입력된 클럭 수의 카운팅이 완료되면 리셋시킨 후 상기 입력된 수직동기신호와 수평동기신호 다음에 입력되는 수직동기신호와 수평동기신호의 블랜크구간에서 입력되는 클럭 수를 카운팅하는 것을 특징으로 하는 액정표시소자의 구동 방법.In the first step, when the counting of the input clock number is completed, the clock number inputted in the blank period between the vertical synchronization signal and the horizontal synchronization signal input after the input vertical synchronization signal and the horizontal synchronization signal is reset. A counting method for driving a liquid crystal display device, characterized in that. 제 8 항에 있어서,The method of claim 8, 상기 제 4 단계에서, 상기 판단결과 동일하면 인에이블신호를 발생하고 이 인에이블신호에 따라 상기 래치된 수직동기신호와 수평동기신호의 블랜크구간을 출력하는 것을 특징으로 하는 액정표시소자의 구동 방법.In the fourth step, if the determination result is the same, an enable signal is generated and a blank section between the latched vertical synchronization signal and the horizontal synchronization signal is output according to the enable signal. . 제 8 항에 있어서,The method of claim 8, 상기 제 4 단계에서, 상기 판단결과 동일하지 않으면 디스에이블신호를 발생하고 상기 래치된 수직동기신호와 수평동기신호 중에 블랜크구간의 출력을 차단하고 액티브구간만을 출력하는 것을 특징으로 하는 액정표시소자의 구동 방법.In the fourth step, if it is not the same as the determination result, a disable signal is generated, and the output of the blank period between the latched vertical synchronization signal and the horizontal synchronization signal is blocked and only the active period is output. Driving method.
KR1020050123882A 2005-12-15 2005-12-15 Apparatus and method for driving lcd KR20070063739A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050123882A KR20070063739A (en) 2005-12-15 2005-12-15 Apparatus and method for driving lcd

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050123882A KR20070063739A (en) 2005-12-15 2005-12-15 Apparatus and method for driving lcd

Publications (1)

Publication Number Publication Date
KR20070063739A true KR20070063739A (en) 2007-06-20

Family

ID=38363598

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050123882A KR20070063739A (en) 2005-12-15 2005-12-15 Apparatus and method for driving lcd

Country Status (1)

Country Link
KR (1) KR20070063739A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101470296B1 (en) * 2011-07-13 2014-12-08 주식회사 실리콘웍스 Method for detection of blank cycle in mLVDS
CN104751788A (en) * 2013-12-30 2015-07-01 乐金显示有限公司 Organic light emitting display

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101470296B1 (en) * 2011-07-13 2014-12-08 주식회사 실리콘웍스 Method for detection of blank cycle in mLVDS
CN104751788A (en) * 2013-12-30 2015-07-01 乐金显示有限公司 Organic light emitting display

Similar Documents

Publication Publication Date Title
KR101157960B1 (en) Liquid Crystal Display
KR101265333B1 (en) LCD and drive method thereof
US8711068B2 (en) Liquid crystal display device and driving method thereof
KR101237201B1 (en) LCD and drive method thereof
KR20080049329A (en) Lcd and drive method thereof
KR101225434B1 (en) LCD and drive method thereof
KR101186018B1 (en) LCD and drive method thereof
KR101245912B1 (en) Gate drive circuit of LCD
KR20070063739A (en) Apparatus and method for driving lcd
KR101264705B1 (en) LCD and drive method thereof
KR20070121284A (en) Lcd and driving method thereof
KR101264704B1 (en) LCD and drive method thereof
KR20080003193A (en) Lcd and drive method thereof
KR20090005827A (en) Lcd and drive method thereof
KR101177581B1 (en) LCD and drive method thereof
KR100864980B1 (en) Apparatus for preventing afterimage in liquid crystal display
KR101296423B1 (en) LCD and drive method thereof
KR20160094513A (en) Display Panel for Display Device
KR20080044454A (en) Lcd and drive method thereof
KR20070120824A (en) Lcd and drive method thereof
KR100947782B1 (en) Apparatus and method for driving of liquid crystal display device
KR20080057923A (en) Lcd and drive method thereof
KR20080047875A (en) Image display system using lcd and drive method thereof
KR101264701B1 (en) LCD and drive method thereof
KR20110041266A (en) Liquid crystal display and removal method of removing image sticking thereof

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination