KR20070063170A - 표시판 및 그 제조 방법 - Google Patents

표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR20070063170A
KR20070063170A KR1020050123130A KR20050123130A KR20070063170A KR 20070063170 A KR20070063170 A KR 20070063170A KR 1020050123130 A KR1020050123130 A KR 1020050123130A KR 20050123130 A KR20050123130 A KR 20050123130A KR 20070063170 A KR20070063170 A KR 20070063170A
Authority
KR
South Korea
Prior art keywords
electrode
organic semiconductor
forming
gate
data line
Prior art date
Application number
KR1020050123130A
Other languages
English (en)
Inventor
최태영
김영민
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050123130A priority Critical patent/KR20070063170A/ko
Publication of KR20070063170A publication Critical patent/KR20070063170A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/472—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only inorganic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material

Abstract

본 발명은 기판, 상기 기판 위에 형성되어 있는 데이터선, 상기 데이터선과 연결되어 있는 제1 전극, 상기 제1 전극과 마주하는 제2 전극, 상기 제1 전극 및 상기 제2 전극과 일부 중첩하는 유기 반도체, 상기 유기 반도체 위에 형성되어 있으며 질화규소를 포함하는 게이트 절연 부재 그리고 상기 게이트 절연 부재 위에 형성되어 있는 게이트 전극을 포함하는 게이트선을 포함하는 박막 트랜지스터 표시판 및 그 제조 방법을 제공한다.
유기 박막 트랜지스터, 절연 부재, 질화규소, 계면

Description

표시판 및 그 제조 방법{DISPLAY PANEL AND METHOD FOR MANUFACTURING THE SAME}
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 2는 도 1의 박막 트랜지스터 표시판을 II-II 선을 따라 잘라 도시한 단면도이고.
도 3, 도 5, 도 7 및 도 9는 도 1 및 도 2의 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이고,
도 4는 도 3의 박막 트랜지스터 표시판을 IV-IV 선을 따라 잘라 도시한 단면도이고,
도 6은 도 5의 박막 트랜지스터 표시판을 VI-VI 선을 따라 잘라 도시한 단면도이고,
도 8은 도 7의 박막 트랜지스터 표시판을 VIII-VIII 선을 따라 잘라 도시한 단면도이고,
도 10은 도 9의 박막 트랜지스터 표시판을 X-X 선을 따라 잘라 도시한 단면도이다.
<도면 부호의 설명>
110: 절연 기판 121: 게이트선
124: 게이트 전극 129: 게이트선의 끝 부분
162, 163, 185: 접촉 구멍 146: 게이트 절연 부재
154: 유기 반도체 160: 층간 절연막
171: 데이터선 173: 데이터선의 돌출부
174: 광 차단막 179: 데이터선의 끝 부분
82: 접촉 보조 부재 191: 화소 전극
193: 소스 전극 195: 드레인 전극
본 발명은 표시판 및 그 제조 방법에 관한 것이다.
일반적으로 액정 표시 장치(liquid crystal display, LCD), 유기 발광 표시 장치(organic light emitting diode display, OLED display), 전기 영동 표시 장치(electrophoretic display) 등의 평판 표시 장치는 복수 쌍의 전기장 생성 전극과 그 사이에 들어 있는 전기 광학(electro-optical) 활성층을 포함한다. 액정 표시 장치의 경우 전기 광학 활성층으로 액정층을 포함하고, 유기 발광 표시 장치의 경우 전기 광학 활성층으로 유기 발광층을 포함한다.
한 쌍을 이루는 전기장 생성 전극 중 하나는 통상 스위칭 소자에 연결되어 전기 신호를 인가받고, 전기 광학 활성층은 이 전기 신호를 광학 신호로 변환함으로써 영상을 표시한다.
평판 표시 장치에서는 스위칭 소자로서 삼단자 소자인 박막 트랜지스터(thin film transistor, TFT)를 사용하며, 이 박막 트랜지스터를 제어하기 위한 주사 신호를 전달하는 게이트선(gate line)과 화소 전극에 인가될 신호를 전달하는 데이터선(data line)이 평판 표시 장치에 구비된다.
이러한 박막 트랜지스터 중에서, 규소(Si)와 같은 무기 반도체 대신 유기 반도체를 포함하는 유기 박막 트랜지스터(organic thin film transistor, OTFT)에 대한 연구가 활발히 이루어지고 있다.
유기 박막 트랜지스터는 유기 물질의 특성상 섬유(fiber) 또는 필름(film)과 같은 형태로 만들 수 있어서 가요성 표시 장치(flexible display device)의 핵심 소자로 주목받고 있다.
유기 박막 트랜지스터는 여러 가지 요인에 의해 이동도(mobility) 및 온/오프 전류 비(Ion/Ioff ratio)와 같은 특성이 결정될 수 있지만, 그 중에서 유기 반도체 재료 및 채널이 형성되는 유기 반도체와 게이트 절연막 사이의 계면(interface)이 중요하다.
그러나 유기 반도체는 후속 공정에 의해 쉽게 열화될 수 있고, 계면 특성을 높이기 위하여 유기 물질로 이루어진 게이트 절연막을 사용하는 경우 게이트 절연막 또한 후속 공정에 의해 쉽게 손상될 수 있다. 또한 유기 반도체를 보호하기 위하여 별도의 보호 부재를 형성하는 경우 제조 공정이 추가되어 시간 및 비용이 현 저하게 늘어난다.
따라서 본 발명이 이루고자 하는 기술적 과제는 이러한 문제점을 해결하기 위한 것으로서 공정 중 유기 반도체 및 채널에 미치는 영향을 최소화하는 동시에 공정을 단순화하는 것이다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 기판, 상기 기판 위에 형성되어 있는 데이터선, 상기 데이터선과 연결되어 있는 제1 전극, 상기 제1 전극과 마주하는 제2 전극, 상기 제1 전극 및 상기 제2 전극과 일부 중첩하는 유기 반도체, 상기 유기 반도체 위에 형성되어 있으며 질화규소를 포함하는 게이트 절연 부재 그리고 상기 게이트 절연 부재 위에 형성되어 있는 게이트 전극을 포함하는 게이트선을 포함한다.
또한, 상기 유기 반도체를 둘러싸는 장벽을 더 포함할 수 있다.
또한, 상기 장벽은 산화규소 또는 질화규소를 포함할 수 있다.
또한, 상기 데이터선과 상기 제1 전극 및 상기 제2 전극은 다른 물질로 이루어질 수 있다.
또한, 상기 제1 전극 및 상기 제2 전극은 ITO 또는 IZO를 포함할 수 있다.
또한, 상기 제2 전극과 연결되어 있는 화소 전극을 더 포함할 수 있다.
또한, 상기 제2 전극과 상기 화소 전극은 동일한 층에 형성될 수 있다.
또한, 상기 유기 반도체 하부에 위치하며 상기 데이터선과 동일한 층에 형성되는 광 차단막을 더 포함할 수 있다.
또한, 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 기판 위에 데이터선을 형성하는 단계, 상기 데이터선 위에 층간 절연막을 형성하는 단계, 상기 층간 절연막 위에 상기 데이터선과 연결되는 제1 전극 및 상기 제1 전극과 마주하는 제2 전극을 형성하는 단계, 상기 제1 전극 및 상기 제2 전극과 일부 중첩하도록 유기 반도체를 형성하는 단계, 상기 유기 반도체 위에 질화규소를 포함하는 게이트 절연 부재를 형성하는 단계 그리고 상기 게이트 절연 부재 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계를 포함한다.
또한, 상기 게이트 절연 부재를 형성하는 단계는 130℃ 이하의 온도에서 수행할 수 있다.
또한, 상기 게이트 절연 부재를 형성하는 단계에서 수소 기체(H2) 및 헬륨 기체(He) 중 적어도 하나를 함께 공급할 수 있다.
또한, 상기 유기 반도체를 형성하는 단계는 증착(deposition) 또는 인쇄(printing) 방법으로 수행할 수 있다.
또한, 상기 유기 반도체를 형성하는 단계 전에 장벽을 형성하는 단계를 더 포함할 수 있다.
또한, 상기 장벽을 형성하는 단계는 증착 방법으로 수행할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하 는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 도 1 및 도 2를 참고로 하여 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 II-II 선을 따라 잘라 도시한 단면도이다.
투명한 유리, 실리콘(silicone) 또는 플라스틱(plastic) 따위로 만들어진 절연 기판(substrate)(110) 위에 복수의 데이터선(data line)(171) 및 광 차단막(174)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 있다. 각 데이터선(171)은 옆으로 돌출한 복수의 돌출부(projection)(173)와 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.
광 차단막(174)은 데이터선(171)과 분리되어 있다.
데이터선(171) 및 광 차단막(174)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 금(Ag)이나 금 합금 등 금 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항(resistivity)이 낮은 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어진다. 이와는 달리, 다른 도전막은 기판(110)과의 접착성이 우수하거나, 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이나 이를테면 몰리브덴 계열 금속, 크롬, 탄탈륨, 티타늄 등으로 만들어진다. 이러한 조합의 예로는 크롬 하부막과 알루미늄 (합금) 상부막 및 알루미늄 (합금) 하부막과 몰리브덴 (합금) 상부막을 들 수 있다. 그러나 데이터선(171) 및 광 차단막(174)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
데이터선(171) 및 광 차단막(174)은 그 측면이 기판(110) 면에 대하여 30 내지 80도 정도의 경사각으로 기울어진 것이 바람직하다.
데이터선(171) 및 광 차단막(174) 위에는 층간 절연막(160)이 형성되어 있 다. 층간 절연막(160)은 질화규소(SiNx) 또는 산화규소(SiO2) 따위의 무기 절연물로 만들어질 수 있으며, 그 두께는 약 2,000 내지 5,000Å일 수 있다.
층간 절연막(160)은 데이터선(171)의 돌출부(173) 및 끝 부분(179)을 각각 드러내는 복수의 접촉 구멍(163, 162)을 가진다.
층간 절연막(160) 위에는 복수의 화소 전극(pixel electrode)(191), 복수의 소스 전극(source electrode)(193) 및 복수의 접촉 보조 부재(contact assistant)(82)가 형성되어 있다.
화소 전극(191)의 일부는 드레인 전극(drain electrode)(195)을 이루며, 데이터 신호를 인가 받는다. 화소 전극(191)은 이웃하는 게이트선(121) 및 데이터선(171)과 중첩되어 개구율(aperture ratio)을 높이고 있으나, 중첩되지 않을 수도 있다.
한편, 화소 전극(191)과 공통 전극은 액정 축전기(liquid crystal capacitor)를 이루어 박막 트랜지스터가 턴 오프(turn off)된 후에도 인가된 전압을 유지하는데, 전압 유지 능력을 강화하기 위하여 액정 축전기와 병렬로 연결된 다른 축전기를 두며, 이를 "유지 축전기(storage electrode)"라 한다.
소스 전극(193)은 섬(island)형일 수 있으며 광 차단막(174) 위에서 드레인 전극(195)과 마주한다. 소스 전극(193)은 접촉 구멍(163)을 통하여 데이터선(171)과 연결되어 있다.
소스 전극(193)과 드레인 전극(195)은 서로 평행하게 마주하는 경계선을 가 지는데, 단위 면적에서 길이를 극대화하기 위해 굴곡되어 있다.
접촉 보조 부재(82)는 접촉 구멍(182)을 통하여 데이터선(171)의 끝 부분(179)과 연결되어 있다. 접촉 보조 부재(82)는 데이터선(171)의 끝 부분(179)과 구동 집적 회로와 같은 외부 장치와의 접착성을 보완하고 이들을 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
소스 전극(193) 및 드레인 전극(195)은 유기 반도체와 직접 접촉하기 때문에 유기 반도체와 일 함수(work function) 차이가 크지 않은 도전 물질로 만들어지며, 이에 따라 유기 반도체와 전극 사이에 쇼트키 장벽(schottky barrier)을 낮추어 캐리어 주입 및 이동을 용이하게 할 수 있다. 이러한 물질로는 IZO 또는 ITO 등과 같은 투명한 도전 물질 또는 반사도가 높은 도전 물질로 이루어질 수 있으며, 이들의 두께는 약 300 내지 1,000Å일 수 있다.
소스 전극(193) 및 화소 전극(191) 위에는 개구부(185)를 가지는 장벽(180)이 형성되어 있다.
장벽(180)은 감광성 유기 물질 또는 산화규소(SiO2), 질화규소(SiNx) 따위의 무기 물질로 만들어질 수 있다.
개구부(185)는 소스 전극(193) 및 드레인 전극(195)의 일부를 노출시키며, 소스 전극(193) 및 드레인 전극(195)과 일부 접하는 섬형의 유기 반도체(154)를 포함한다.
유기 반도체(154)는 장벽(180)에 의해 둘러싸여 있으므로 측면으로부터 유입 되는 물리적, 화학적 손상으로부터 보호될 수 있다.
유기 반도체(154)는 광 차단막(174) 상부에 형성되어 있다. 광 차단막(174)은 백라이트(backlight)로부터 공급되는 광이 유기 반도체(154)로 직접 유입되는 것을 차단하여 유기 반도체(154)에서 광 누설 전류(photoleakage current)가 급격히 증가하는 것을 방지한다.
유기 반도체(154)는 테트라센(tetracene) 또는 펜타센(pentacene)의 치환기를 포함하는 유도체를 포함할 수 있다. 유기 반도체(154)는 또한 티오펜 링(thiophene ring)의 2, 5 위치에서 연결된 4 내지 8개의 티오펜을 포함하는 올리고티오펜(oligothiophene)을 포함할 수 있다.
유기 반도체(154)는 폴리티닐렌비닐렌(polythienylenevinylene), 폴리-3-헥실티오펜(poly 3-hexylthiophene), 폴리티오펜(polythiophene), 프탈로시아닌(phthalocyanine), 금속화 프탈로시아닌(metallized phthalocyanine) 또는 그의 할로겐화 유도체를 포함할 수 있다. 유기 반도체(154)는 또한 페릴렌테트라카르복실산 이무수물(perylenetetracarboxylic dianhydride, PTCDA), 나프탈렌테트라카르복실산 이무수물(naphthalenetetracarboxylic dianhydride, NTCDA) 또는 이들의 이미드(imide) 유도체를 포함할 수 있다. 유기 반도체(154)는 페릴렌(perylene) 또는 코로넨(coronene)과 그들의 치환기를 포함하는 유도체를 포함할 수도 있다.
유기 반도체(154)의 두께는 약 300 내지 3,000Å일 수 있다.
유기 반도체(154) 위에는 게이트 절연 부재(146)가 형성되어 있다. 게이트 절연 부재(146)는 저온에서 형성된 질화규소(SiNx)로 만들어진다. 게이트 절연 부재(146)는 유기 반도체(154)를 보호하는 보호 부재의 역할도 겸한다.
게이트 절연 부재(146) 및 장벽(180) 위에는 복수의 게이트선(gate line)(121)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 데이터선(171)과 교차한다. 각 게이트선(121)은 위로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(129)을 포함한다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 게이트 구동 회로와 직접 연결될 수 있다.
게이트 전극(124)은 게이트 절연 부재(146)를 사이에 두고 유기 반도체(154)와 중첩되어 있으며, 유기 반도체(154) 및 게이트 절연 부재(146)를 완전히 덮는 크기로 형성되어 있다.
게이트선(121)은 데이터선(171)과 동일한 재료로 만들어질 수 있다.
게이트선(121)의 측면 또한 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30 내지 약 80도인 것이 바람직하다.
하나의 게이트 전극(124), 하나의 소스 전극(193) 및 하나의 드레인 전극 (195)은 유기 반도체(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(193)과 드레인 전극(195) 사이의 유기 반도체(154)에 형성된다.
이 때, 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 유기 반도체(154)의 상부에 채널이 형성되므로 기판의 방향성 또는 울퉁불퉁한 표면 특성에 의해 채널이 영향받지 않는다.
그러면 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 제조하는 방법에 대하여 도 3 내지 도 10을 참고하여 상세히 설명한다.
도 3, 도 5, 도 7 및 도 9는 도 1 및 도 2의 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이고, 도 4는 도 3의 박막 트랜지스터 표시판을 IV-IV 선을 따라 잘라 도시한 단면도이고, 도 6은 도 5의 박막 트랜지스터 표시판을 VI-VI 선을 따라 잘라 도시한 단면도이고, 도 8은 도 7의 박막 트랜지스터 표시판을 VIII-VIII 선을 따라 잘라 도시한 단면도이고, 도 10은 도 9의 박막 트랜지스터 표시판을 X-X 선을 따라 잘라 도시한 단면도이다.
먼저, 도 3 및 도 4에 도시한 바와 같이, 기판(110) 위에 스퍼터링(sputtering) 따위의 방법으로 금속층을 적층하고 이를 사진 식각하여 돌출부(173) 및 끝 부분(179)을 포함하는 데이터선(171) 및 광 차단막(174)을 형성한다.
다음, 도 5 및 도 6에 도시한 바와 같이, 산화규소 또는 질화규소를 화학 기상 증착(chemical vapor deposition, CVD)하여 층간 절연막(160)을 형성하고, 그 위에 감광막을 도포하고 사진 식각하여 접촉 구멍(162, 163)을 형성한다.
이어서, ITO 또는 IZO를 스퍼터링한 후 사진 식각하여 드레인 전극(195)을 포함하는 화소 전극(191), 소스 전극(193) 및 접촉 보조 부재(82)를 형성한다.
다음, 도 7 및 도 8에 도시한 바와 같이, 산화규소 또는 질화규소를 화학 기상 증착한 후 사진 식각하여 개구부(185)를 가지는 장벽(180)을 형성한다.
다음, 도 9 및 도 10에 도시한 바와 같이, 개구부(185)에 유기 반도체(154)를 형성한다. 유기 반도체(154)는 증착(deposition) 또는 인쇄(printing) 방법으로 형성할 수 있으며, 증착하는 경우 사진 식각이 필요하며 잉크젯 인쇄 방법을 적용하는 경우 사진 식각은 필요하지 않다.
이어서, 유기 반도체(154) 및 장벽(180) 위에 질화규소를 화학 기상 증착하여 게이트 절연막(도시하지 않음)을 형성한다.
이 때 게이트 절연막은 130℃ 이하, 바람직하게는 80 내지 110℃의 비교적 저온에서 형성한다. 이와 같이 게이트 절연막을 낮은 온도에서 형성함으로써 유기 반도체(154)가 열에 의해 손상되는 것을 방지할 수 있다.
한편 게이트 절연막 형성시 질화규소를 형성하기 위한 원료 기체인 실란 기체(SiH4) 및 질소 기체(N2) 또는 암모니아 기체(NH3) 따위의 질소 공급 기체 외에 수소 기체(H2) 및/또는 헬륨 기체(He)를 함께 공급한다. 이와 같이 수소 기체 및/또는 헬륨 기체를 함께 공급함으로써 낮은 온도에서 화학 기상 증착하는 경우에 발생할 수 있는 게이트 절연막 막질의 불균일 및 성김을 보완하여 우수한 막질을 유 지할 수 있다.
이어서, 게이트 절연막을 사진 식각하여 게이트 절연 부재(180)를 형성한다.
게이트 절연 부재(180)는 유기 반도체(154)를 보호하는 보호 부재의 역할도 겸하므로 별도의 보호 부재를 형성하는데 소요되는 공정을 생략할 수 있다.
다음, 도 1 및 도 2에 도시한 바와 같이, 스퍼터링(sputtering) 따위의 방법으로 금속층을 적층하고 이를 사진 식각하여 게이트 전극(124) 및 끝 부분(129)을 포함하는 게이트선(121)을 형성한다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
공정 중 유기 반도체에 미치는 영향을 줄일 수 있고, 막질이 우수한 게이트 절연막을 형성하여 박막 트랜지스터 특성을 개선하면서도 보호 부재의 역할을 겸하여 공정을 단순화할 수 있다.

Claims (14)

  1. 기판,
    상기 기판 위에 형성되어 있는 데이터선,
    상기 데이터선과 연결되어 있는 제1 전극,
    상기 제1 전극과 마주하는 제2 전극,
    상기 제1 전극 및 상기 제2 전극과 일부 중첩하는 유기 반도체,
    상기 유기 반도체 위에 형성되어 있으며 질화규소를 포함하는 게이트 절연 부재, 그리고
    상기 게이트 절연 부재 위에 형성되어 있는 게이트 전극을 포함하는 게이트선
    을 포함하는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 유기 반도체를 둘러싸는 장벽을 더 포함하는 박막 트랜지스터 표시판.
  3. 제2항에서,
    상기 장벽은 산화규소 또는 질화규소를 포함하는 박막 트랜지스터 표시판.
  4. 제1항에서,
    상기 데이터선과 상기 제1 전극 및 상기 제2 전극은 다른 물질로 이루어지는 박막 트랜지스터 표시판.
  5. 제1항에서,
    상기 제1 전극 및 상기 제2 전극은 ITO 또는 IZO를 포함하는 박막 트랜지스터 표시판.
  6. 제1항에서,
    상기 제2 전극과 연결되어 있는 화소 전극을 더 포함하는 박막 트랜지스터 표시판.
  7. 제6항에서,
    상기 제2 전극과 상기 화소 전극은 동일한 층에 형성되어 있는 박막 트랜지스터 표시판.
  8. 제1항에서,
    상기 유기 반도체 하부에 위치하며 상기 데이터선과 동일한 층에 형성되는 광 차단막을 더 포함하는 박막 트랜지스터 표시판.
  9. 기판 위에 데이터선을 형성하는 단계,
    상기 데이터선 위에 층간 절연막을 형성하는 단계,
    상기 층간 절연막 위에 상기 데이터선과 연결되는 제1 전극 및 상기 제1 전극과 마주하는 제2 전극을 형성하는 단계,
    상기 제1 전극 및 상기 제2 전극과 일부 중첩하도록 유기 반도체를 형성하는 단계,
    상기 유기 반도체 위에 질화규소를 포함하는 게이트 절연 부재를 형성하는 단계, 그리고
    상기 게이트 절연 부재 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계
    를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  10. 제9항에서,
    상기 게이트 절연 부재를 형성하는 단계는 130℃ 이하의 온도에서 수행하는 박막 트랜지스터 표시판의 제조 방법.
  11. 제9항 또는 제10항에서,
    상기 게이트 절연 부재를 형성하는 단계에서 수소 기체(H2) 및 헬륨 기체(He) 중 적어도 하나를 함께 공급하는 박막 트랜지스터 표시판의 제조 방법.
  12. 제9항에서,
    상기 유기 반도체를 형성하는 단계는 증착(deposition) 또는 인쇄(printing) 방법으로 수행하는 박막 트랜지스터 표시판의 제조 방법.
  13. 제9항에서,
    상기 유기 반도체를 형성하는 단계 전에 장벽을 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  14. 제13항에서,
    상기 장벽을 형성하는 단계는 증착 방법으로 수행하는 박막 트랜지스터 표시판의 제조 방법.
KR1020050123130A 2005-12-14 2005-12-14 표시판 및 그 제조 방법 KR20070063170A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050123130A KR20070063170A (ko) 2005-12-14 2005-12-14 표시판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050123130A KR20070063170A (ko) 2005-12-14 2005-12-14 표시판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20070063170A true KR20070063170A (ko) 2007-06-19

Family

ID=38363252

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050123130A KR20070063170A (ko) 2005-12-14 2005-12-14 표시판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20070063170A (ko)

Similar Documents

Publication Publication Date Title
US7800101B2 (en) Thin film transistor having openings formed therein
KR101197053B1 (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
US20070109457A1 (en) Organic thin film transistor array panel
US20070024766A1 (en) Organic thin film transistor display panel
JP4999440B2 (ja) 有機薄膜トランジスタ表示板及びその製造方法
US8399311B2 (en) Thin film transistor array panel and method of manufacture
JP5148086B2 (ja) 有機薄膜トランジスタ表示板
JP2006005330A (ja) 薄膜トランジスタ表示板及びその製造方法
KR20070117850A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US7759676B2 (en) Thin film transistor array panel having groups of proximately located thin film transistors and manufacturing method thereof
KR20080026957A (ko) 박막 트랜지스터 표시판의 제조 방법
KR101122231B1 (ko) 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
KR101251997B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070115221A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080013300A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080014386A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101240653B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070052505A (ko) 잉크젯 프린팅 시스템 및 이를 이용한 유기 박막트랜지스터 표시판의 제조 방법
KR101189274B1 (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20070063170A (ko) 표시판 및 그 제조 방법
KR20080042441A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20070062743A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070094252A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080026989A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080026236A (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid