KR20070053160A - 열전자 트랜지스터 - Google Patents
열전자 트랜지스터 Download PDFInfo
- Publication number
- KR20070053160A KR20070053160A KR1020067023210A KR20067023210A KR20070053160A KR 20070053160 A KR20070053160 A KR 20070053160A KR 1020067023210 A KR1020067023210 A KR 1020067023210A KR 20067023210 A KR20067023210 A KR 20067023210A KR 20070053160 A KR20070053160 A KR 20070053160A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- emitter
- base
- collector
- electrons
- Prior art date
Links
- 239000002784 hot electron Substances 0.000 title claims abstract description 63
- 230000005641 tunneling Effects 0.000 claims abstract description 102
- 238000000034 method Methods 0.000 claims abstract description 57
- 230000004888 barrier function Effects 0.000 claims description 143
- 229910052751 metal Inorganic materials 0.000 claims description 102
- 239000002184 metal Substances 0.000 claims description 102
- 239000012212 insulator Substances 0.000 claims description 50
- 229910021332 silicide Inorganic materials 0.000 claims description 17
- 230000005428 wave function Effects 0.000 claims description 14
- 238000007493 shaping process Methods 0.000 claims description 12
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 11
- 150000004767 nitrides Chemical class 0.000 claims description 7
- 239000012634 fragment Substances 0.000 claims description 5
- 239000010409 thin film Substances 0.000 abstract description 32
- 239000010410 layer Substances 0.000 description 97
- 238000010586 diagram Methods 0.000 description 26
- 230000008569 process Effects 0.000 description 26
- 239000000463 material Substances 0.000 description 23
- 239000006185 dispersion Substances 0.000 description 18
- 239000000758 substrate Substances 0.000 description 17
- 238000012545 processing Methods 0.000 description 14
- 239000010953 base metal Substances 0.000 description 13
- 238000000151 deposition Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 12
- 238000001020 plasma etching Methods 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 11
- 230000008901 benefit Effects 0.000 description 10
- 150000002739 metals Chemical class 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 230000008021 deposition Effects 0.000 description 9
- 230000006872 improvement Effects 0.000 description 9
- 238000009413 insulation Methods 0.000 description 9
- 239000010955 niobium Substances 0.000 description 9
- 239000011651 chromium Substances 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- 238000013459 approach Methods 0.000 description 7
- 239000002131 composite material Substances 0.000 description 7
- 238000001803 electron scattering Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- 230000033001 locomotion Effects 0.000 description 7
- 230000007246 mechanism Effects 0.000 description 7
- 238000000059 patterning Methods 0.000 description 7
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 230000010355 oscillation Effects 0.000 description 6
- 230000002829 reductive effect Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 230000001965 increasing effect Effects 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 230000036961 partial effect Effects 0.000 description 5
- 230000027756 respiratory electron transport chain Effects 0.000 description 5
- -1 but not limited to Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 230000005855 radiation Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 3
- 239000003570 air Substances 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000021715 photosynthesis, light harvesting Effects 0.000 description 3
- 238000005546 reactive sputtering Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000002207 thermal evaporation Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910019001 CoSi Inorganic materials 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000005294 ferromagnetic effect Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 230000005291 magnetic effect Effects 0.000 description 2
- 235000019988 mead Nutrition 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 238000012216 screening Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910004261 CaF 2 Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000012080 ambient air Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000003877 atomic layer epitaxy Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000003302 ferromagnetic material Substances 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 229920005570 flexible polymer Polymers 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052752 metalloid Inorganic materials 0.000 description 1
- 150000002738 metalloids Chemical class 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 238000006386 neutralization reaction Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000003678 scratch resistant effect Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002887 superconductor Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000004506 ultrasonic cleaning Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
- 238000010626 work up procedure Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/7606—Transistor-like structures, e.g. hot electron transistor [HET]; metal base transistor [MBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
열전자 트랜지스터는 에미터 전극, 기부 전극, 콜렉터 전극 및 에미터 및 기부 전극 사이에서 전자의 수송으로 작용하며 그 사이에 배치되는 제1 터널링 구조를 포함한다. 제1 터널링 구조는 적어도 하나의 무형 절연층 다른, 제2 절연층을 포함하여 전자의 수송이 터널링에 의한 수송을 포함한다. 트랜지스터는 기부 및 콜렉터 전극 사이에 배치된 제2 터널링 구조를 포함한다. 제2 터널링 구조는 탄도 수송에 의해 기부 및 콜렉터 전극 사이에서 전술한 전자의 적어도 일부분의 수송으로 작용하여 전자의 부분은 콜렉터 전극에서 모인다. 박막 트랜지스터에서 인터페이스에서의 전자 반사를 감소하기 위한 방법 또한 공개된다.
Description
본 기록은 일반적으로 트랜지스터, 및 특히 터널링 구조에 기반을 둔 트랜지스터 및 그들의 응용에 관한 것이다. 더 특히, 본 발명은 터널링 구조 및 응용에 기반을 둔 박막 트랜지스터에 관한 것이다.
금속-절연체-금속-절연체-금속(M-I-M-I-M) 구조를 포함한 터널링 열전자 트랜지스터 증폭기는 1960년 미드(Mead)에 의해 처음 제안되었고1 1981년에 헤이블럼(Heiblum)에 의해 자세히 분석되었다2. 도 1에 주의해야 할 구성요소가 나타나 있는 동일한 구성요소가 복수의 도면 내내 동일한 참조 번호에 의해 지시되며, 도 1은 공지 기술의 전형적인 M-I-M-I-M 트랜지스터가 도시되어 있다. 명확성을 목적으로 특징의 크기를 축소하지 않았다는 것은 주목해야 한다.
도 1은 일반적으로 참조 번호 100으로 지시된, 전형적인 M-I-M-I-M 트랜지스터의 부분 횡단면도를 도시한다. M-I-M-I-M 트랜지스터(100)는 에미터(emitter) 전극(110), 기부(base) 전극(112), 콜렉터(collector) 전극(114), 에미터 배리어(emitter barrier)(116) 및 콜렉터 배리어(collector barrier)를 포함하면서, 번갈아 있는 단층의 금속과 절연체를 포함한다.
다른 조사원들은 에피택시얼(epitaxial) 금속-절연체 구조3, ⅢⅤ 반도체 구조4a, 4b 를 이용하는 유사 트랜지스터 구조 및 강자성 금속4 c 및 절연체4 d를 이용하는 구조들을 조사해 왔다.
또한, 많은 회로 응용에서, 상보적 쌍의 트랜지스터를 가지는 것은 유리하여서 하나의 트랜지스터가 양(positive) 기부-에미터 전압으로 작동하고, 다른, 상보적인, 트랜지스터가 음 기부-에미터 전압으로 작동한다. 이런 방법으로, 푸쉬-풀 증폭기(push-pull amplifier) 또는 스위치 회로가 제조될 것이다. 이런 장치의 예들은 실리콘 시모스(CMOS) 또는 양극 푸쉬-풀 전력 증폭기를 포함하며, 이들은 비교적 낮은 대기 전력(quiescent power)을 사용한다.
공지 기술 열전자 트랜지스터8는 이전에 열전자 트랜지스터를 기술한 것과 같은 M-I-M-I-M을 보유한다. 전자 대신에, 홀(hole)이 장치에서의 전하 캐리어(charge carrier)임을 제외하고는 장치 작동은 또한 유사하다. 그러나, 공지 기술의 열 홀 트랜지스터는 공지 기술 M-I-M-I-M 열 전자 트랜지스터에서와 같은 문제를 공유한다.
이하에서 볼 것처럼, 본 발명은 현 기술 상태에서 현존하는 상술한 문제를 해결하면서 증가한 수행력을 가진 빠른 박막 장치를 제공하는 능력에 의해 상기에서 논의한 공지 기술보다 두드러진 향상을 제공한다.
이하에서 더 자세히 기술할 바와 같이. 여기에 적어도 하나의 입력신호를 수신하도록 개조된 열전자 트랜지스터가 공개된다. 트랜지스터는 에미터 전극 및 에미터 전극에서 떨어진 곳에 위치하는 기부 전극을 포함하여 입력 신호의 적어도 일부분이 에미터 및 기부 전극을 횡단하게 적용되며, 전자는 상기 에미터 전극에서 방사되어 기부 전극을 향한다. 트랜지스터는 또한 에미터 및 기부 전극 사이에 배치되고 에미터 및 기부 전극으로 및 그 사이에서 전자를 수송하는 역할을 하도록 구조화된 제1 터널링 구조를 포함한다. 제1 터널링 구조는 적어도 하나의 제1 무형 절연층 및 제1 무형 절연층에 직접 인접하고 제1 무형 절연층과 협력하도록 구조화된, 다른, 제2 절연층을 포함하여 전자의 수송은, 적어도 부분적으로, 터널링에 의한 수송을 포함한다. 트랜지스터는 기부 전극에서 떨어진 곳에 위치하는, 콜렉터 전극 및 기부 전극 및 콜렉터 전극 사이에 제2 터널링 구조를 더 포함한다. 제2 터널링 구조는 기부 전극 및 콜렉터 전극 사이의, 탄도 수송(ballistic transport)에 의해 에미터 전극에서 방사된 전자의 적어도 일부분의 수송으로 역할을 하도록 구조화되어 있어서 전자의 부분은 콜렉터 전극에서 모인다. 입력 신호는 바이어스 전압(bias voltage), 신호 전압 또는 전자기 방사선 등을 포함할 것이다.
다른 측면에서, 기부 전극 및 콜렉터 전극의 적어도 선택된 하나에서 트랜지스터는 준-금속(semi-metal)으로, 적어도 부분적으로, 형성된다. 또는, 기부 전극 및 콜렉터 전극의 선택된 하나는 규화 금속(metal silicide) 또는 질화 금속(metal nitride)으로 형성된다.
또 다른 측면에서, 제2 터널링 구조는 열전자 반사의 제1 값을 나타내도록 구조화되고, 제2 터널링 구조는 성형 배리어 에너지대 특성을 포함하여 열전자 반사의 제1 값은 성형 배리어 에너지대 특성이 없는 제2 터널링 구조에 의해 나타나는 열전자 반사의 제2 값보다 더 낮다. 특히, 성형 배리어 에너지대 특성은 제2 터널링 구조의 포물선형의 경사를 포함한다.
다른 측면에서, 트랜지스터는 전자 발산 에너지 폭의 제1 값을 나타내도록 구조화되며, 제1 터널링 구조는 성형 배리어 에너지대 특성을 포함하여 전자 방사 에너지 폭의 제1 값이 성형 배리어 에너지대 특성이 없는 트랜지스터에 의해 나타나는 전자 방사 에너지 폭의 제2 값보다 더 낮다.
또 다른 측면에서, 에미터 전극은 일정한 페르미(Fermi) 준위를 나타내도록 구조화되며, 제1 터널링 구조는 일정한 전도대(conduction band)를 나타내도록 구조화되어서 일정한 전도대는 일정한 페르미 준위보다 2eV보다 더 작게 차이가 난다.
또 다른 측면에서, 적어도 하나의 입력 신호를 수신하도록 개조된 열 홀 트랜지스터가 공지된다. 열 홀 트랜지스터는 에미터 전극 및 에미터 전극과 떨어진 곳에 위치하는 기부 전극을 포함하여 입력 신호의 적어도 일부분이 에미터 전극 및 기부 전극에 적용되며, 홀이 에미터 전극에서 방사되어 기부 전극을 향한다. 열 홀 트랜지스터는 또한 에미터 전극 및 기부 전극 상에 배치되고 에미터 전극 및 기부 전극으로 및 그 사이에 홀의 수송으로 역할을 하도록 구조화된 제1 터널링 구조를 포함한다. 제1 터널링 구조는 적어도 하나의 제1 무형 절연층 및 제1 무형 절연층에 직접 인접하고 제1 무형 절연층과 협력하도록 구조화된, 다른, 제2 절연층을 포함하여 홀의 수송은, 적어도 부분적으로, 터널링에 의한 수송을 포함한다. 열 홀 트랜지스터는 기부 전극에서 떨어진 곳에 위치하는 콜렉터 전극, 및 기부 전극 및 콜렉터 전극 사이에 배치되고 기부 전극 및 콜렉터 전극 사이의, 탄도 수송(ballistic transport)에 의해 에미터 전극에서 방사된 열 홀의 적어도 일부분의 수송으로 역할을 하도록 구조화되어 있어서 홀의 부분은 콜렉터 전극에서 모인다.
다른 측면에서, 복수 층 사이로 규정된 복수의 인터페이스를 가진 복수 층을 포함하고 복수 층 사이로 수송되는 탄도 전자를 포함하는 열 전자 트랜지스터를 사용하기 위한 방법이 공지된다. 복수 층은 적어도 하나의 제1 층 및 서로 인접하고 병치되고 복수 층 사이의 제1 인터페이스를 규정하는 제2 층을 포함하여 탄도 전자의 적어도 일부분이 제1 인터페이스에서 반사될 것이다. 적어도 제1 인터페이스에서 전자 반사를 감소하기 위한 방법은 제1, 선택된 파동함수를 나타내는 제1 층을 구조화하며 제2, 선택된 파동함수를 나타내는 제2 층을 구조화하는 것을 포함하여 탄도 전자의 제1 파편은 제1 인터페이스에서 반사된다. 이 제1 파편은 제2, 선택된 파동함수를 나타내도록 구조화된 제2 층이 없는 제1 인터페이스에서 반사된 탄도 전자의 제2 파편보다 더 작다.
또 다른 측면에서, 적어도 하나의 입력 신호를 수신하도록 개조된 트랜지스터가 공개된다. 트랜지스터는 에미터 전극 및 에미터 전극과 떨어진 곳에 위치하는 기부 전극을 포함하여 입력 신호의 적어도 일부분이 에미터 및 기부 전극을 횡단하여 적용되며 전자는 에미터 전극에서 방사되어 기부 전극을 향한다. 트랜지스터는 또한 에미터 및 기부 전극 사이에 배치되고 에미터 및 기부 전극으로 및 그 사이에 전자를 수송하는 역할을 하도록 구조화된 제1 터널링 구조를 포함한다. 트랜지스터는 기부 전극에서 떨어진 곳에 위치하는 콜렉터 전극 및 기부 전극 및 콜렉터 전극 사이에 배치되고 탄도 수송에 의해 에미터 전극에 의해 방사된 전자의 적어도 일부분을, 기부 및 콜렉터 전극 사이의, 수송으로 역할을 하도록 구조화된 제2 터널링 구조를 더 포함하여 전자의 부분은 콜렉터 전극에서 모일 수 있다. 제2 터널링 구조는 열 전자 반사의 제1 값을 나타내도록 구조화되고, 제 2 터널링 구조는 선택된 파동 함수를 나타내도록 더 구조화되어 열 전자 반사의 제1 값은 선택된 파동 함수가 없는 제2 터널링 구조에 의해 나타난 열 전자 반사의 제2 값보다 더 낮다.
또 다른 측면에서, 적어도 하나의 입력 신호를 수신하도록 개조된 선형 증폭기가 공개된다. 선형 증폭기는 제1 에미터 전극 및 제1 에미터 전극에서 떨어진 곳에 위치하는 제1 기부 전극을 차례로 포함하여 입력 신호의 적어도 제1 부분이 제1 에미터 전극 및 제1 기부 전극을 횡단하여 적용되며, 전자는 제1 에미터 전극에서 방사되어 제1 기부 전극을 향하는 열 전자 트랜지스터를 포함한다. 열 전자 트랜지스터는 또한 제1 에미터 및 제 1 기부 전극 사이에 배치되고 제1 에미터 및 제1 기부 전극으로 및 그 사이에 전자를 수송하는 역할을 하도록 구조화된 제1 터널링 구조를 포함한다. 제1 터널링 구조는 적어도 하나의 제1 무형 절연층 및 제1 무형 절연층에 직접 인접하고 제1 무형 절연층과 협력하도록 구조화된, 다른, 제2 절연층을 포함하여 전자의 수송은, 적어도 부분적으로, 터널링에 의한 수송을 포함한다. 열 전자 트랜지스터는 제1 기부 전극에서 떨어진 곳에 위치하는 제1 콜렉터 전극 및 제1 기부 전극 및 제1 콜렉터 전극 사이에 배치되고 탄도 수송에 의해 제1 에미터 전극에서 방사된 전자의 적어도 일부분의, 제1 기부 및 제1 콜렉터 전극 사이의, 수송으로 역할을 하도록 구조화된 제2 터널링 구조를 더 포함하여 전자의 부분은 제1 콜렉터 전극에서 모일 수 있다. 선형 증폭기는 또한 제2 에미터 전극 및 제2 에미터 전극에서 떨어진 곳에 위치하는 제2 기부 전극을 차례로 포함하는, 열 홀 트랜지스터를 포함하여 입력 신호의 적어도 제2 부분은 제2 에미터 전극 및 제2 기부 전극을 횡단하여 적용되며, 홀은 제2 에미터 전극에서 방사되어 제2 기부 전극을 향한다. 열 홀 트랜지스터는 또한 제2 에미터 및 제2 기부 전극 사이에 배치되고 제2 에미터 및 제2 기부 전극으로 및 그 사이에 홀을 수송하는 역할을 하도록 구조화된 제3 터널링 구조를 포함한다. 제3 터널링 구조는 적어도 하나의 제3 무형 절연층 및 제3 무형 절연층에 직접 인접하고 제3 무형 절연층과 협력하도록 구조화된, 다른, 제4 절연층을 포함하여 홀의 수송은, 적어도 부분적으로, 터널링에 의한 수송을 포함한다. 열 홀 트랜지스터는 제2 기부 전극에서 떨어진 곳에 위치하는 제2 콜렉터 전극 및 제2 기부 전극 및 제2 콜렉터 전극 사이에 배치되고 탄도 수송에 의해 제2 에미터 전극에 의해 방사된 홀의 적어도 일부분의, 제2 기부 및 제2 콜렉터 전극 사이의, 수송으로 역할을 하도록 구조화된 제4 터널링 구조를 더 포함하여 홀의 부분은 제2 콜렉터 전극에서 모일 수 있다. 선형 증폭기에서, 열 전자 트랜지스터 및 열 홀 트랜지스터는 푸쉬-풀 증폭기 구조로 구조화된다.
본 기록은 이하에서 간략하게 기술된 도면과 함께 다음의 상세한 설명에서 참조에 의해 이해될 것이다. 설명적인 목적을 위해, 도면에서 어떤 요소가 일정한 비율로 그려지지 않았다는 점을 명심해야 한다. 더구나, 다양한 도면에서 적용되는 예를 들면, 수직, 수평 등과 같은 설명적인 명칭은 단지 설명적인 목적으로 사용되며 기술되는 구조 또는 장치의 유용한 적응을 제한하는 것을 의도하지 않는다.
도 1은 전술한 '185 특허에서 개시된 접합형 트랜지스터(junction transistor) 장치의 부분 횡단면을 개략적으로 도시한다.
도 2는 본 발명의 열 전자 트랜지스터에 대응하는 에너지대 도표이다.
도 3은 본 발명의 열 홀 트랜지스터에 대응하는 에너지대 도표이다.
도 4a는 본 발명의 열 전자 트랜지스터의 또 다른 실시예에 대응하는 에너지대 도표이다.
도 4b는 등가 회로(equivalent circuit) 도표가 열 전자 트랜지스터에 포개진 것에 따라 부분적으로 상승한, 본 발명의 열 전자 트랜지스터의 개략도이다.
도 5는 본 발명의 열 전자 트랜지스터의 한 실시예에 대응하는 에너지대 도표이며, 이는 유용한 장치를 얻기 위해 극복해야 할 다양한 이득 제한 메커니즘(gain limiting mechanism)을 나타내기 위해 여기서 도시된다.
도 6a는 단일 전연 구조를 포함하는 것과 비교하여 에미터 배리어에서 방사된 전자의 전자 에너지 분산에서 이중 절연 구조를 포함하는 효과를 비교하고 대조하기 위해 도시된다.
도 6b는 이중 절연 구조 에미터 배리어 및 조직화된 콜렉터 전극을 포함하는 본 발명에 따른 트랜지스터 장치의 부분 횡단면도를 개략적으로 도시한다.
도 7은 0.5eV에서 10eV의 범위에서, 다양한 전도대 깊이를 가지는 스퀘어(square) 콜렉터 배리어을 위한 전자 에너지의 함수로 터널링 확률에서 차이를 나타내도록 도시된 복합 그래프이다.
도 8은 0eV에서 2 eV의 범위에서, 다양한 전도대 깊이를 가지는 포물선 및 스퀘어(square, "SQ") 콜렉터 배리어을 위한 전자 에너지의 함수로 터널링 확률에서 차이를 나타내도록 도시된 복합 그래프이다.
도 9는 다른 콜렉터 배리어 모양을 위한 전자 에너지의 함수로 터널링 확률에서 차이를 나타내도록 도시된 복합 그래프이다. 0eV 전도대 상쇄는 0.4eV의 배리어 높이를 가지는 것으로 추측된다.
도 10a-10x는 본 발명의 열 전자 트랜지스터의 한 실시예를 가공하기 위한 스택 공정에 포함된 복수의 과정을 부분 횡단면으로 개략적으로 도시한다.
도 11a-11x는 본 발명의 열 전자 트랜지스터의 한 실시예를 가공하기 위한 평면 공정에 포함된 복수의 과정을 부분 횡단면으로 개략적으로 도시한다.
도 12a는 본 발명의 열 전자 트랜지스터 및 열 홀 트랜지스터에 기반을 둔 선형 증폭기의 등가 회로 도표이다.
도 12b는 본 발명의 열 전자 트랜지스터에 기반을 둔 스위치의 등가 회로 도표이다.
도 12c 및 12d는 도 12b에서 도시된 스위치의 두 상태의 작동을 나타내는 에너지대 도표이다.
도 12e는 본 발명의 열 전자 트랜지스터에 기반을 둔 음 차등 저항(negative differential resistance, NDR)에 의한 진동기의 등가 회로 도표이다.
도 12f는 본 발명의 열 전자 트랜지스터에 기반을 둔 멀티바이브레이터의 등가 회로 도표이다.
도 12g는 본 발명의 열 전자 트랜지스터에 기반을 둔, 양 바이어스를 가진, 일반 에미터의 등가 회로 도표이다.
도 12h는 본 발명의 열 전자 트랜지스터에 기반을 둔, (진동 전압을 조절하기 위한) 가변 용량 다이오드(varactor diode)를 가지는 진동기의 등가 회로 도표이다.
도 12i는 본 발명의 열 전자 트랜지스터에 기반을 둔 입력 매칭 및 출력 매칭을 가지는 혼합기의 등가 회로 도표이다.
도 13은 콜렉터 배리어에서 금속 층 구조가 더해진 이중-절연체의 사용을 도시한 에너지대 도표이다.
다음의 기술은 당해 기술분야에서 일반적인 기술을 가진 자가 발명을 만들고 이용할 수 있도록 제시되며 특허 출원 및 그 요건의 관계에서 제공된다. 기술된 실시예의 다양한 변형안은 당해 기술분야의 기술을 가진 자에게 명백하며 여기의 일반적인 원리는 다른 실시예에서 적용될 것이다. 따라서 본 발명은 여기서 기술된 원리 및 특징에 일치하는 가장 광의의 범위로 주어지며 도시된 실시예로 제한되는 것으로 의도되지 않는다.
M-I-M-I-M 박막 트랜지스터 구조가 1960년경부터 분석되었으며, 반면 상업적 으로 유용한 장치는 지금까지 다른 사람들에 의해 증명되지 않았다. 물질 처리 및 이해 분야에서 최근의 발전으로, 장치 가공 및 장치 모델링 기술은 잘 제어된 M-I-M-I-M 박막 트랜지스터의 성취 및 그 작동의 이해의 가능성에 긍정적으로 기여한다. 더구나, 본 출원의 양수인에 의해 발전한 혁신은 이하에서 더 상세히 기술될 것처럼, 공지 기술의 M-I-M-I-M 박막 트랜지스터를 넘는 부가적인 향상을 가능하게 한다.
터널링 열 전자 트랜지스터의 향상
본 공개에서, 우리는 박막 열전자 트랜지스터 구조에 대한 중요한 혁신에 대해 논의하며, 이는 우리가 많은 실패한 공지 기술에서 분리된 우리 장치를 제시하며 본 장치가 실행가능한 박막 트랜지스터를 만들게 한다. 부가적으로 여러 가능한 향상을 고려한다.
박막 금속-절연체 구조에서 이중 절연체(예를 들면, I-I)의 사용은 본 출원의 양수인에게 양도되고 참조에 의해 여기에서 통합된, 미국특허번호 6,534,784호(태양 에너지 전환을 위한 산화금속 전자 터널링 장치)에서 자세히 논의되었다. 에미터 배리어에서 I-I 구조를 포함하는 것은 적어도 두 가지 문제를 해결한다. 먼저, I-I 구조가 단일 절연체 터널 접합보다 상당히 더 비선형을 가지는 터널 접합을 귀착하기 때문에, 결과는 (고효율 및 저소음을 위해) 더 낮은 DC 바이어스 전류에서 (고속을 위한) 더 높은 차등 전도성이다. 부가적으로, 만약 절연체-절연체 인터페이스에서 전하 축전을 회피한다면, 에미터-기부 전기용량(emitter-base capacitance)은 두 절연체 층을 사용함으로써 또한 감소할 것이다. 두번째로, 기부로 방사된 열전자의 분산은 단일-절연체 터널 접합에서의 분산보다 에너지 면에서 훨씬 더 좁고, 그에 의해 더 높은 전류 이득(gain)을 기인한다.
본 출원의 양수인에게 양도되고 참조에 의해 통합된, 고속 전자 터널링 장치 및 응용이라는 미국특허번호 6,563,185호(이하 '185 특허라 한다)에서, 도 1의 M-I-M-I-M-I에서 I-층 하나 또는 둘 다로서 다층 터널링 구조를 포함하는 구조를 가지는 접합형 트랜지스터가 공개되었다. 즉, 접합형 트랜지스터의 경우, 에미터 배리어(116) 및/또는 콜렉터 배리어(118)는 다층 터널링 구조를 포함한다. 당해 기술분야에서 숙련된 자에게 알려진 바와 같이, 접합형 트랜지스터는 트랜지스터의 작용점을 설정하기 위한 외부 바이어스 소스(미도시) 및 출력을 구동하기 위한 전력에서 바이어스 전압 또는 전류를 사용한다. 예를 들면, 이러한 외부 바이어스 소스는 기부-에미터 접합에서의 전위 및/또는 콜렉터-에미터 접합에서의 전위로서, 일반 에미터 접합에서 전압을 적용하도록 구조화된다. 예를 들면, 바이어스 소스는 에미터 및 기부 전극을 횡단하여 에미터 배리어(116)에서 전위를 제어하기 위해 전압을, 결과적으로, 에미터 전극(112)에서 기부 전극(112)으로 전자의 터널링 확률을 적용하기 위해 사용될 수 있다. 일단 방사되면, 전자는 에미터 배리어(116), 기부 전극(112), 콜렉터 배리어(118) 및 마지막으로 수집 효율의 일정한 값을 가지는 콜렉터 전극(114)을 통과한다. 터널링 확률은 다른 물질적 특성에 따라, 기부에서 적용된 전압에 의해 결정된다.
에미터 배리어에서 이중-절연체 구조를 포함하는, 이러한 접합형 트랜지스터 의 한 예는 도 2에 도시된다. 도 2에서 도시된 에너지대 도표인, N-I-I-N-I-N(여기서 일반적으로 N=비-절연층 및 I=절연층) 트랜지스터는 공지 기술 M-I-M-I-M 터널링 열전자 트랜지스터 구조가 향상된 것이다. N-I-I-N-I 트랜지스터에서, 에미터 터널 접합은 기부로 열전자를 삽입한다. 전자는 탄도 수송에 의해 얇은 금속 기부를 관통한다. 탄도 수송은 산란하지 않은 그들의 평형 열 속도보다 더 빠른 속도를 가지는 (예를 들면, 전자의) 운동으로 이해해야 한다. 대조적으로, 공명 터널링는 준-정상 에너지 준위(quasi-stationary energy level)를 통한 전자의 운동이다.
만약 삽입된 전자가 콜렉터 배리어을 극복하기에 충분한 에너지를 가진다면, 그들은 콜렉터 금속에 도달할 때까지 탄도 경로로 진행한다. 반면에, 기부에서 비교적 찬, 기부-에미터 전위를 제어하는, 전자는 콜렉터 배리어을 극복하기에 충분한 에너지를 가지지 않는다, 트랜지스터 전류 이득은 기부 전류 대 에미터-투-콜렉터 열 전자의 비율에 의해 결정된다. '185 및 '784 특허에서 공지된 바와 같이, N층은 금속, 준-금속, 규화 금속(metal silicide) 또는 질화 금속(metal nitride)과 같은, 하지만 이에 한정하지 않는, 다양한 물질로 형성된다.
도 2에 관련하여, N-I-I-N-I-N 열전자 트랜지스터 구조에 대응하는 에너지대 도표(200)가 도시된다. 에너지대 도표(200)는 (박막 스택 두께 t를 나타내는) x-축(202) 및 (에너지 E를 나타내는) y-축(204)을 포함한다. N-I-I-N-I-N 열전자 트랜지스터 구조의 에너지대 도표(200)의 다양한 부분은 에미터 전극(210), 기부 전극(212), 콜렉터 전극(214), 에미터 배리어 구조(216) 및 콜렉터 배리어 구조(218) 에 대응한다. 에미터 배리어 구조(216)는 제1 절연층(216A) 및 제2 절연층(216B)를 포함한다. 즉, 에미터 전극(210), 기부 전극(212) 및 콜렉터 전극(214)은 N-I-I-N-I-N 열전자 트랜지스터 구조에서 "N"층에 대응하고, 반면에 에미터 배리어 구조(216) 및 콜렉터 배리어 구조(218)에서 제1 절연층(216A) 및 제2 절연층(216B)은 N-I-I-N-I-N 열전자 트랜지스터 구조에서 "I"층에 대응한다. 에미터 전극(210) 및 기부 전극(212) 사이에 적용된 바이어스 전압(미도시)은 화살표로 나타낸, 에너지 준위(222) 중심에 있는 뾰족한 곡선을 나타내는, 전자 에너지 분산(221)을 가지는 에미터 전극(210)에서의 탄도 전자(220)의 방사를 유발한다. 에너지대 도표(200)에 의해 나타난 트랜지스터 구조에서 이중-절연체 구조(즉, 제1 절연층(216A) 및 제2 절연층(216B))의 사용은, 예를 들면, 전자 에너지 분산(221)의 뾰족한 폭을 좁게 하며, 이에 의해 트랜지스터의 효율이 증가한다.
더구나, 준-금속 물질, 규화 금속(metal silicide) 또는 질화 금속(metal nitride)은 기부 전극 및 콜렉터 전극의 하나 또는 모두를 형성하는데 사용될 것이다. 예를 들면, 코발트 실리사이드(CoSi2) 및 텅스텐 실리사이드(WSi2) 등과 같은 규화 금속는 전도성과 캐리어 농도가 금속과 반도체 사이에 있는 준-금속이다. 준-금속은 높은 기부 전도성 및 높은 전류 이득 사이의 상충을 나타낸다.
박막 트랜지스터의 특성을 향상시키는데 도움이 되는 다른 특징은 에미터 배리어 및 콜렉터 배리어의 하나 또는 모두를 성형하는 것이다. 배리어는 한 또는 두 쪽에서 박막의 경사진 전자적 특성으로써 성형되어 트랜지스터 장치를 통한 전 자의 이동은 성형 에너지대를 만날 것이다. 예를 들면, 성형 배리어는 배리어의 형성동안 구성, 전자 친화도, 전하 중성 준위, 전하량 및 유전율과 같은 다양한 요소에 의해 이루어질 것이다. 예를 들면, 둥근 콜렉터 배리어는 전극과 배리어 사이의 인터페이스에서 열전자의 반사를 감소시킨다. 또한 성형 에미터 배리어는 에미터 전극에서 기부 전극을 향해 전자 방사 폭을 좁게 한다.
박막 트랜지스터의 또 다른 향상은 에미터 배리어 및 콜렉터 배리어의 하나 또는 둘에서 저-배리어을 사용하는 것이다. 공지 기술 박막 트랜지스터에서 사용된 고-배리어와 대조적으로, 저-배리어의 사용은 (고속을 위한) 고 전도율 및 (고 이득을 위한) 열전자의 저-산란률을 초래한다.
본 발명의 N-I-I-N-I-N 트랜지스터는 공지 기술보다 다양한 이점을 나타낸다. N-I-I-N-I-N 트랜지스터는 반도체 및 에피택시(epitaxy)를 사용하지 않고 형성될 수 있는 박막 장치이다. 예를 들면, N-I-I-N-I-N 트랜지스터는 전체적으로 금속 및 절연체(즉, M-I-I-M-I-M 구조처럼)로 형성되어 트랜지스터는 다양한 기판에서 형성될 수 있다. N-I-I-N-I-N 트랜지스터의 증착 및 공정 온도는 낮아서(예를 들면, 전형적으로 250℃ 이하) N-I-I-N-I-N 트랜지스터는 플렉서블 폴리머 기판과 같은, 고온 공정을 견딜 수 없는 기판에 맞다. 또한 N-I-I-N-I-N은 테트라헤르츠 범위로 확장할 수 있는 차단 주파수(fT)를 가지는, 빠른 장치이다.
도 4a 및 4b에서, 본 발명의 N-I-I-N-I-N 터널링 열전자 트랜지스터의 구조가 도시된다. 도 4a는 본 발명의 향상된 N-I-I-N-I-N 터널링 열전자 트랜지스터에 대응하는 에너지대 도표(400)를 도시한다. 에너지대 도표(400)는 에미터 전극(410), 기부 전극(412), 콜렉터 전극 구조(414), 에미터 배리어 구조(416) 및 콜렉터 배리어 구조(418)를 위한 에너지대 준위를 포함한다. 에미터 배리어 구조는 제1 절연층(416A) 및 제2 절연층(416B)를 포함하는, 이중-절연체 구조를 포함한다. 기부 전극(412)은 규화 금속으로 형성된다. 더구나, 콜렉터 전극 구조(414)는 규화 금속 층(414A) 및 금속 층(414B)을 포함한다. 부분적으로 상승한, 에너지대 도표에 대응하는 N-I-I-N-I-N 터널링 열전자 트랜지스터(450) (및 등가 회로 도표)의 개략도는 도 4B에 도시된다.
도 4A에서의 에너지대 도표(400) 및 도 4B에서의 개략도(450)에 의해 나타난, N-I-I-N-I-N 터널링 열전자 트랜지스터는 공기 기술에 비해 본 발명에 의해 제공된 다양한 향상된 사항을 구체화한다. 다양한 요소는 N-I-I-N-I-N 트랜지스터를 향상하게 한다.
반도체 트랜지스터와 비교하여, 도 4B의 트랜지스터 구조의 반응은 다음 때문에 빠르다: 1) 짧은 캐리어 중계 시간을 이끄는, 필름의 두께 및 능동 접합 영역; 2) 특히 얇은 기부 층 및 특히 몇백 기가헤르츠 이상의 주파수에서 더 낮은 직렬 저항을 이끄는, 장치까지 및 장치 안에서 금속 또는 준-금속 전도층의 사용; 3) 저 에미터 저항 및 고 트랜스임피던스(transimpedance) 이득을 이끄는, 고 차등 전도성 N-I-I-N 에미터 구조의 사용; 및 4) 더 낮은 기생 기판 전기용량(parasitic substrate capacitance)를 초래하는 낮은 유전율 기판 물질의 사용. N-I-I-N-I-N 트랜지스터에 포함된 필름의 두께 때문에, 에미터 배리어을 통한 터널링 시간은 일 펨토초(femtosecond)와 비슷하다. 더구나, 기부 전극(412)(~10nm 두께) 및 콜렉터 배리어 구조(418)(~8nm 두께)를 횡단하는 열전자의 탄도 수송은 0.1 펨토초 또는 그 이하와 비슷하다. 도 4a 및 4b에서 도시된 N-I-I-N-I-N 트랜지스터에서, 고 전도성 금속 납은 접합까지 내내 확장하여, 그것에 의해 기생 저항을 상당히 감소시키며, 반도체 장치와 비교하여, 고 최대 진도 주파수(fmax)를 유도한다. 또한 특정 물질을 통해 고 주파수 전도성은 물질의 플라즈마 주파수에 의해 제한된다. 반도체의 플라즈마 주파수가 거의 일 테라헤르츠와 비슷한 반면, 금속의 플라즈마 주파수는 자외선 범위에 있어서, N-I-I-N-I-N 트랜지스터에서 전극층의 고주파수 전도성은 반도체 장치보다 훨씬 높다. 부가적으로, 에미터 배리어에서 이중-절연체 구조의 사용은 비교적 낮은 DC 바이어스 전류에서 고 트랜스컨덕턴스 이득을 위한 고 차등 전도성을 허용하여, 고 차단주파수(fT)를 초래한다(예를 들면, 자세한 이중-절연체 구조는'784 특허에서 공개된다). 더구나, 일반적으로 사용된 반도체 기판은 고 유전율을 나타내는 것으로 알려져 있는 반면, N-I-I-N-I 트랜지스터가 다양한 기판에 적합하기 때문에, N-I-I-N-I-N 트랜지스터는 낮은 유전율 기판에 가공될 수 있고, 이는 기생 전기용량을 최소화한다.
공지 기술 M-I-M-I-M 및 다른 열전자 트랜지스터와 비교하여, 도 4a의 트랜지스터는 전류 이득 수행에서 여러 발전을 통합한다. 먼저, 에너지대 도표(400)의 콜렉터 배리어 부분의 성형 특성은 기부 전극-콜렉터 배리어-콜렉터 전극 구조 인터페이스에서의 전자 반사를 감소시킨다. 또한, 보통 금속 층과 비교하면 (규화 금속으로서 도 4a에서 표시된 대로) 준-금속 기부 및 콜렉터 층은 또한 상기 인터페이스에서 전자 반사를 감소시킨다. 둘째로, M-I-I-M 터널 에미터는 간단한 M-I-M 에미터 구조보다 더 높은 차등 전도성 및 방사된 전자의 더 좁은 에너지 범위를 나타낸다. 셋째로, 금속 페르미 에너지 준위 및 절연체의 전도대 에지 사이의 낮은 배리어 높이는 전자 반사 및 비탄성 전자 산란을 감소시킨다. 상술한 향상된 요소의 자세한 것은 이하에서 설명할 것이다.
출원인에 의한 어떤 중요한 인지는 향상된 박막 트랜지스터의 발전을 이끌었다. 특히, 출원인은 이득-제한 메커니즘을 극복하는 방법뿐만 아니라 비-절연층 및 절연층의 조합에 기반을 둔 박막 트랜지스터에서의 이득-제한 공정의 물리적 특성을 인지하고 철저히 분석하였다. 열전자 트랜지스터에서 전류 이득은 네 가지 메커니즘에 의해 제한된다는 것이 인지된다: 1) 기부 전극에서의 열전자 산란; 2) 기부-콜렉터 누출 전류; 3) 삽입된 열전자 분산의 에너지 범위; 4)전극-배리어 인터페이스에서 양자역학적 반사.
이러한 네 가지 메커니즘 각각은 도 2와 함께, 도 5를 참조하여 설명한다. 도 5는 네 가지 상술한 이득 제한 메커니즘을 따라, 도 2에서 N-I-I-N-I-N 열전자 트랜지스터의 에너지대 도표(200)의 구성을 포함한다. 도 5에서 도시된 이득-제한 메커니즘은 (원에서 하방의 화살표 및 숫자 1로 나타낸) 기부에서 열전자 산란 효과(505), (원에서 수직 화살표 및 숫자 2로 나타낸) 기부-콜렉터 누출 전류(510), (원에서 전자 에너지 분산 곡선(221)의 양쪽에서의 한 쌍의 화살표 및 숫자 3으로 나타낸) 삽입된 열전자 분산의 에너지 범위(520) 및 (원에서 휜 화살표 및 숫자 4 로 나타낸) 전극-배리어 인터페이스에서 양자역학적 반사(530)를 포함한다.
기부 전극에서 열전자 산란(505)은 전자-전자 상호작용 및 전자-음자(phonon) 상호작용 때문에 비탄성 산란이다. 이러한 비탄성 산란은 콜렉터 배리어을 극복하기에 충분한 에너지를 가지는 열전자의 수를 감소시킨다. 알려진 바로, 산란 확률은 페르미 준위 이상의 증가한 전자 에너지로 빠르게 증가한다.
열 전자 산란의 이 문제는 니오브(Nb)-니오브 펜타옥사이드(Nb2O5), 탄탈(Ta)-티타늄 옥사이드(TiO2) 및 탄탈(Ta)-탄탈 옥사이드(Ta2O5)와 같은 낮은 터널링 배리어(예를 들면, 2eV 또는 그 이하)를 사용함으로써, 그리고 규화 금속과 같은, 준-금속 기부 전극을 사용함으로써 극복할 수 있다. 공지 기술 M-I-M-I-M 구조는 ,만약 완전히 소멸시키지 않으면, 전류 이득을 심하게 제한하는, 알루미늄 옥사이드(Al2O3)와 같은 고 배리어 옥사이드를 사용했다. 삽입된 열전자가 산란하지 않고 탄도적으로 기부 전극을 교차할 확률은 기부 수송 요소(αB)에 의해 주어진다:
여기서 xB는 기부 전극 두께, LB는 기부 전극을 형성하는 물질에서의 평균자유행로(mean free path) (단위 nm/eV2)이며, Ve는 페르미 준위 이상의 열전자 에너 지이다. 금속의 전형적인 LB 값은 20nm/eV2과 비슷하다.4 그러므로, 예를 들면, 10nm 기부 전극을 횡단하는 0.3eV 열전자는 약 αB ~ 0.14의 기부 수송 요소를 가진다. 출원인이 준-금속에서 열전자 산란 길이와 관련하여 어떤 공개된 데이터를 알고 있지 않다면, 금속에 비해 준-금속에서 더 낮은 자유 전자 농도(~1022cm) 때문에 준-금속의 산란 길이는 기존의 금속보다 더 길다. 전자-음자 산란 및 결손 산란 비율은 준-금속에서 발견되지 않고, 더구나 실험적인 발견도 상술한 효과를 정량한다.
기부-콜렉터 누출 전류(510) (또는 암전류(dark current))의 두 번째 문제는 만약 콜렉터 배리어 에너지대 높이가 너무 낮으면, 기부 전극의 냉전자(cold electron)가 콜렉터 배리어을 통해 콜렉터 전극으로 또는 거꾸로 터널링한다. 이런 이질적인 터널링 전류는 기부-콜렉터 누출 전류를 구성하고 트랜지스터 전류 이득을 감소시킨다.
기부-콜렉터 누출 전류 문제는 콜렉터 배리어 에너지대 높이, 폭 및 성형을 적절히 선택하여 극복할 수 있다. 콜렉터 배리어 에너지대 높이를 선택하는 것은 (낮은 배리어 높이를 요구하는) 열전자 산란을 감소하는 것과 (높은 배리어 높이를 요구하는) 기부-콜렉터 터널링 전류를 감소하는 것 사이의 상충이다. 장치 모델을 사용하여, 출원인은 0.3 내지 0.8eV 범위에서 에너지대 높이를 가지는 콜렉터 배리어은 두 경쟁 요소 사이의 양호한 상충에서 기인한다. 또한, 열전자 산란 문제와 관련하여 이전에 논의한 바와 같이, 양자역학적 이미지 힘이 낮은 유전율을 가진 물질을 사용함으로써 향상되기 때문에, 기부-콜렉터 누출 전류 문제는 더 낮은 콜렉터 배리어 에너지 높이를 사용하는 것에 의해 자연스럽게 제거될 것이다.
유사하게, 콜렉터 배리어 에너지대 두께의 선택은 장치 속도와 누출 전류 사이의 상충이다. 더 두꺼운 배리어은 더 낮은 누출 전류를 야기하지만, 배리어를 횡단하는 탄도 전자의 수송 시간 또한 증가한다. 즉, 107-108cm/s사이의 탄도 속도로 열전자가 이동할 때 5nm 배리어에서 횡단하는 것보다 20nm 배리어을 횡단하는 것이 더 오래 걸린다. 더한 문제는 만약 탄도 전자가 산란하고 배리어의 전도대 에지로 열중성화될 때이다. 본 발명의 장치에서 사용된 배리어는 일반적으로 무형 물질을 포함하기 때문에, 전자 전도를 위한 운동(즉, 표류 및 확산)은 매우 낮다. 결과적으로, 만약 전자가 열중성화되면 콜렉터 전극에 도달하는 일정한 전자를 위한 시간은 상당히 증가할 것이다. 그러므로, 배리어 두께는 열중성화 충돌의 확률을 최소화하기 위해 선택될 것이다.
더구나, 콜렉터 배리어 에너지대 모양은 열전자 전도 확률에 강한 영향을 미친다. 또한, 효과적인 배리어 에너지대 높이가 평균 배리어 에너지대 높이와 거의 동일하기 때문에 배리어 에너지대 모양은 기부-콜렉터 누출 전류에 영향을 미친다.5, 5b 그러므로, 누출 전류는 열전자 전도를 위한 적당한 배리어 에너지대 모양을 선택할 때 고려되고, 이는 이하에서 공개시 적당한 시점에 더 자세히 논의될 것이다.
삽입된 열전자 분산의 에너지 범위(520)의 세 번째 문제는 에미터 배리어를 통한 전자 터널링이 단일에너지가 아니라는 사실 때문이다. 즉, 에미터 배리어에서 나타나는 전자는 에너지의 범위를 가지는 열전자이다. 아주 뜨거운 (즉, 고 에너지) 전자는 비탄성 산란을 할 확률이 더 많고 반면에 비교적 냉(즉, 저 에너지) 전자는 콜렉터 배리어을 제거하는 확률이 낮기 때문에, 결과는 감소한 트랜지스터 이득이다.
열전자 에너지 범위는 에미터 배리어에서 이중-절연체 구조를 포함함으로써 제기될 수 있다. 다양한 이중-절연체 구조의 세부 사항은 '784 특허 및 '185 특허에서 자세히 논의되었다. 방사된 전자 분산이 좁아지는 것은 도 6a에서 도시되며, 단일 절연체 에미터에서의 이론적인 열전자 분산은 이중-절연체 구조를 포함하는 에미터와 비교된다. 도 6a는 단일-절연체 M-I-M 에미터 및 이중-절연체 M-I-I-M 에미터에서 삽입된 열전자의 에너지 분산의 비교를 도시한다. 도 6a는 제1 그래프(601A) 및 제2 그래프(601B)를 포함하는 복합 그래프(600)를 포함한다. 그래프(600)의 상부 부분은 단일-절연체 M-I-M 에미터의 에너지대 도표(610)를 위한 거리에 대응하는, 제1 x-축(602A) 및 에너지에 대응하는, y-축(604A)을 포함한다. y-축(604A) 및 전류에 대응하는, 제2 x-축(615A)은 에너지 분산 곡선(620A)에 대한 전류를 위한 축이다. 유사하게, y-축(604B) 및 제2 x-축(615B)에서 나타나는 에너지 분산 곡선(620B)에 대한 전류에 대응하면서, 그래프(600)의 바닥 부분은 이중-절연체 M-I-I-M 에미터의 에너지대 도표(610B)를 위한 거리에 대응하는, 제1 x-축(602B) 및 에너지에 대응하는, y-축(604B)을 포함한다. 에너지 분산 곡선(620A, 620B)에 대한 전류를 비교하여 볼 수 있는 것처럼, 에미터에서 이중-절연체 구조는 전류/에너지 분산의 휠씬 좁은 피크를 만들어낸다. 거기에 포함된 이중-절연체 구조를 가지는 에미터에서 열 전자의 더 좁은 분산은 증가한 전류 이득을 초래한다.
도 6A에서, 이중-절연체 구조를 포함하는 에미터에서 야기된 좁은 에너지 분산은 주파수 배율기(frequency multiplier) 및 단 펄스 생성기에서와 같은, N-I-I-N-I-N 트랜지스터의 어떤 비-전통적인 응용에 유용하다. N-I-I-N 다이오드 구조는 역 바이어스에서 낮은 전류라는 부가적인 이점을 제공하며, 이는 스위칭 응용에서 유용하다. 역 바이어스에서의 낮은 전류는 예를 들면, 고압 및 저 음극(cathode) 전압에서 스퍼터(sputter)하여 형성된, 얇은 조직화된 에미터 금속을 사용함으로써 더 향상될 수 있다. 그러한 조직화된 콜렉터 전극의 예는 (각각 제1 및 제2 절연체 층을 가지는) 이중-절연체 에미터 배리어를 포함하는 트랜지스터(650)를 도시하는, 도 6B에서 도시되며, 여기서 콜렉터 전극(658)은 콜렉터 배리어(118)에서 먼 쪽에서 계단과 같은 조직을 포함하는 것으로 보인다.
비-절연체-절연체 인터페이스에서 열전자의 양자역학적 반사(530)의 네 번째 문제는 극복하기 가장 힘든 네 가지 이득-제한 메커니즘일 것이다.6 루데크(Ludeke) 등은 팔라듐(Pd)-실리콘 디옥사이드(SiO2)-실리콘(Si) 구조에서 열전자의 진동 전도를 실험적으로 관찰하였다.7 일반적으로, 출원인은 양자역학적 반사 문제의 감소는 박막 트랜지스터 장치를 횡단하는 파동 함수 차이의 감소를 요구한다는 것을 인지하였다. 출원인은 이하에서 자세히 논의할, 이러한 심각한 문제를 해결 하기 위한 두 가지 날카로운 접근을 제시한다.
첫 번째 접근은 준-금속 기부 및 콜렉터 전극의 사용에 기반을 둔다. 기부와 콜렉터 전극 및 콜렉터 배리어 사이의 파동함수 차이를 최소화하기 위해서, (페르미 준위 이하의 EeV에서) 전극에서 전도대 에지와 (콜렉터 배리어의 상부에서) 절연체의 전도대 에지 사이의 에너지가 다르다. 알루미늄 또는 구리와 같은, 전형적인 금속은 페르미 준위 이하의 10 eV와 비슷한 전도대 에지를 가진다. 니오브(niobium) 또는 은과 같은, 어떤 금속은 페르미 준위 이하의 5eV와 비슷한 전도대 에지를 가져서, 이러한 금속들은 본 발명의 트랜지스터에서 사용하기에 더 바람직하다. 더구나, 규화 금속은 ~1022cm-3의 캐리어 농도를 가지기 때문에, 이 정보는 규화 금속이 단지 1 내지 2eV의 전도대 깊이를 가지는 것을 예상하는 것을 추론할 수 있게 한다.
도 7과 관련하여, 열전자 이송, T(E)에서 전도대 밴드 깊이의 효과는 도 7에서 도시된다. 도 7은 다양한 전도대 밴드 깊이 값을 위한 계산된 열전자 이송 곡선을 조합한 복합 그래프(700)를 포함한다. 삽입 그래프는 계산, 즉 제1 전극(720) 및 제2 전극(740)의 측면에 위치한 스퀘어 배리어(710)를 사용하기 위한 모델을 도시한다. 본 계산에서 배리어는 4nm의 두께 및 0.77eV의 에너지대 높이를 가지는 것으로 추정된다. 전극의 페르미 에너지는 E=0eV 일 것으로 추정된다. 범례에서 주어진 수는 전극에서 페르미 준위 이하의 전도대 깊이(Ec, 단위는 eV)에 대응한다. 도 7에서 보는 바와 같이, 1 ~ 2eV로 전도대 깊이를 감소하는 것은 감 소한 전자 반사를 초래하고, 이는 용인할 수 있는 값으로, 진동 깊이에 따른 도면에서 관찰된다.
전극에서 규화 금속를 사용하는 부가된 이점은 표준 집적 회로 공정과 양립가능하다. 전통적인 금속보다, 준-금속 기부 및 콜렉터 물질의 사용에서의 상충은 기부 전극 저항을 상승시킨다. 기부 전극 저항에서의 증가는 다음과 같이 주어지는 트랜지스터의 최대 진동 주파수(fmax)를 감소시킨다:
여기서 fT는 (바이어스 및 에미터 접합 전기용량에서 에미터 차등 저항에 의해 결정된) 트랜지스터 차단 주파수이며, RB는 작은 신호 기부 저항이며, CC는 콜렉터 접합 전기용량이다. 준-금속 기부 전극을 사용할 때, 기부 저항은 기부 전극으로 준-금속의 더 두꺼운 층을 사용함으로써 및/또는 텅스텐과 같은, 고-전도성 금속의 얇은 층을 부가함으로써 감소할 수 있다. 그러나, 두 가지 접근은 기부 전극에서 열전자 산란을 증가시키는 경향이 있고 전통적인 금속과 준-금속 층 사이의 인터페이스가 열전자를 부가적으로 반사하기 때문에 다소 트랜지스터 이득을 감소시킨다.
이러한 관점에서, 트랜지스터의 작용은 도 7에서 도시된 것처럼, 진동 피크의 하나에서 작동을 제한할 것이다. 부가적으로, 강자성 절연체 및/또는 금속은 열전자 수집 및 차등 저항(RS)을 향상시키고 전자기 피드백을 제공하기 위해 에미터 또는 콜렉터 영역을 접합하여 사용된다. 차등 저항(RS)은 입력, 예를 들면, 바이어스 점에 대한 진동 전압V cos(wt)에 의해 보이는 저항이다.
다중 층 금속 접근은 기부 전극과 콜렉터 배리어에서 전통적인 금속층 사이에 1/4파장 반사-방지층을 생성하도록 더 한정될 것이다. 만약 준-금속층 두께 및 전도대 깊이가 선택되면, 특정 에너지에서, 세 층에서의 간섭 효과는 열전자 반사를 영으로 하는 경향이 있다. 트랜지스터 이득은 그것에 의해 증가할 것이다.
양자역학적 반사를 감소하는 두 번째 접근은 기울어진 콜렉터 배리어 에너지대의 사용에 기반을 둔다. "성형" 배리어는 예를 들면, 옥사이드에서 전도대 에지의 물리적 모양보다, 배리어의 구성적 변화에 의해 얻어진다. 경사진 배리어 에너지대는 예를 들면, 낮은 배리어 물질에서 높은 배리어 물질(예를 들면, Nb2O5-Nb2xTa2-2xO5-Ta2O5)로 다시 낮은 배리어 물질로 서서히 기울어짐으로써 이루어질 수 있다. 이러한 접근은 ⅢⅤ 반도체 트랜지스터 구조에서 성공적으로 적용될 수 있지만, 출원인은 비-반도체 트랜지스터 기술에 이 기술을 적용될지 알지 못한다.
도 7과 함께, 도 8에 대해, 다른 방법으로 콜렉터 배리어 경사의 효과를 비교한다. 도 7에서 삽입 상태를 도시한 것과 같이, 복합 그래프(700)는 다양한 전도대 깊이 값을 위한 스퀘어 배리어를 위한 계산된 열전자 이동 곡선을 나타낸다. 도 8은 다양한 전도대 깊이 값을 가지는 포물선 배리어을 위한 계산된 열전자 이송 곡선이 결합한 복합 그래프(800)를 도시한다. 삽입된 그래프는 계산, 즉 제1 전극 (820) 및 제2 전극(840)의 측면에 위치하는 포물선 배리어(810)에 사용되는 모델을 나타낸다. 도 8에서, 스퀘어 배리어 에너지대의 이동은 범례에서 나타난 바와 같이, 포물선 배리어 에너지대의 이동과 비교된다. 도 8은 콜렉터 배리어의 포물선경사가 스퀘어 콜렉터 배리어의 경우보다 열전자 반사를 상당히 감소시킨다는 것을 보여준다.
도 9와 관련하여, 다르게 경사진 콜렉터 배리어의 효과를 비교한다. 도 9에서, 범례에 나타난 것과 같이, 스퀘어, 포물선, 반-포물선, 원형, 반원형, 선형으로 경사진 배리어 에너지대 및 반-선형으로 경사진 배리어 에너지대를 포함하는 구조를 통한 전자 이동을 비교한다. 예를 들면, 스퀘어 배리어 구조의 예는 도 7에서 삽입되어 나타나고, 포물선 배리어 에너지대는 도 9에서 삽입되어 나타나며, 원형 구조는 도 4에서 나타난다. 도 9는 다양한 콜렉터 배리어 모양을 위한 전자 에너지 함수로서 터널링 확률을 보여주는 그래프(900)를 포함한다. 0eV 전도대 상쇄 및 0.4eV 배리어 높이가 추정된다. "반" 명칭을 위해, 단지 콜렉터 배리어의 선도 에지(즉, 기부 전극 쪽)가 모양을 가지는 것으로 추정된다. 도 9에서 보이는 바와 같이, 콜렉터 배리어의 경사진 한쪽은 진동을 줄이고, 반면에 콜렉터 배리어의 양쪽이 경사지면 양자역학적 반사가 가장 많이 감소한다. 이상적으로, 금속 전도대 에지에서 최대 배리어 에너지대 높이로의 다시 최소 높이로의 배리어 에너지대의 전도대 에지의 경사는 열전자 반사를 가장 많이 감소한다. 실제 장치의 가공에서, 가장 가까운 접근은 가능한 낮은 에너지에서 배리어 물질의 에너지대를 경사지게 하는 것이다.
기부-콜렉터 누출 전류의 감소에 대한 부분에서 논의한 바와 같이, 열전자의 양자역학적 반사는 더 낮은 배리어 에너지대를 사용함으로써 자연적으로 제거된다. 이 효과는 양자역학적 이미지 힘 때문이며, 이는 예를 들면, 낮은 유전률 절연물질을 사용함으로써 향상될 것이다. 전자 친화도는 유사하지만 유전율이 다른 절연물질을 사용하는 것은 또한 박막 트랜지스터 구조를 통해 전도대 경사 또는 전기장을 목적에 알맞게 만들도록 기여할 것이다.
열전자의 양자역학적 반사는 단일 전자-터널 질량에 가까운 절연물질을 통합함으로써 더 감소할 것이다. 그러한 물질을 사용함으로써, 기부-콜렉터 암전류는 터널 확률에서 진동 깊이를 감소하는 동안, 그리고 동시에 진동 주파수를 증가하는 동안 감소하며, 이에 의해 에너지 범위보다 더 높은 평균 터널링 확률을 초래한다.
더 넓게, 출원인은 효율적인 고속 박막 트랜지스터 장치의 가공에서 일반적인 고려는 탄도 전자가 장치를 횡단할 때 박막층을 횡단한 파동함수 매칭을 고려하는 것이다. 환언하면, 다양한 박막층을 형성하는데에 적당한 물질 및 가공 기술을 선택함으로써, 그것에 의해 각각의 박막층을 통해 파동함수를 조작함으로써, 층 사이의 각 인터페이스에서 전자 반사는 원하는 대로 만들어질 것이다. 예를 들면, 특정 물질은 물질이 원하는 유전율 특성 또는 그 층을 위한 화학 구성을 나타낸다는 사실 때문에 박막 트랜지스터 안에서 사용되도록 선택될 것이다. 일전한 박막층의 파동함수는, 예를 들면, (포물선 에너지대 프로파일을 성취하기 위해) 층의 구성의 선별에 의해, (강자성 물질의 경우에) 자기장의 적용 또는 생성에 의해 또는 그 층의 표면에 텍스처의 추가에 의해 더 영향받을 것이다. 유사하게, 예를 들 면, 에미터 배리어 안에서 이중-절연체 구조를 적용함으로써, 방사된 전자의 더 좁은 분산(즉, 더 많은 단색 에너지 전자)이 트랜지스터 안에서 이루어질 것이다. 전자 에너지 분산 폭 및 인터페이스에서의 전자 반사와 같은, 박막 트랜지스터의 특정 특성을 만들 가능성을 인지하는 것은 박막 트랜지스터의 공지기술보다 상당히 향상된다는 인식인 파동함수 매칭에 의해 조정될 것이다. 또한, 콜렉터 배리어-콜렉터 전극 인터페이스뿐만 아니라 기부 전극-콜렉터 배리어에서 트랩 상태의 페르미 준위 고정 및 분산은 전도대 불연속을 최소화하는 것을 돕는데 이용될 것이다.
터널링
열 홀 트랜지스터
본 발명의 터널링 열 전자 트랜지스터에 관해 이전에서 논의한 것의 보완으로, 열 홀 수송에 기반을 둔 박막 터널링 트랜지스터를 이하에서 자세히 논의한다.
M-I-M-I-M 열 홀 트랜지스터의 에너지대 도표가 도 3에서 도시된다. 도 2에 도시된, 열 전자 트랜지스터와 비교하면, 에너지대가 역행되어 있다; 즉, 터널링 홀을 위한 배리어 높이는 금속 페르미 에너지 및 절연체 원자가 밴드 에지 사이의 에너지차이다.
도 3에 관해, N-I-N-I-N 열 홀 트랜지스터 구조에 대응하는 에너지대 도표(300)가 도시된다. 에너지대 도표(300)의 다양한 부분은 에미터 전극(310), 기부 전극(312), 콜렉터 전극(314), 에미터 배리어 구조(316) 및 콜렉터 배리어 구조(318)를 포함하는, N-I-N-I-N 열 홀 트랜지스터를 형성하는 다양한 층에 대응한다. 열 홀(320)은 에미터 전극에서 방사되고 콜렉터 전극에서 모이는 콜렉터 배리어을 극복한다.
이러한 장치를 성취하기 위해서, 도 3에서 도시된 대로, 금속의 작업 함수 및 절연체의 전자친화도의 차이는 밴드갭에 절연체의 전자친화도를 더한 것과 금속의 작업 함수 사이의 차이보다 더 클 것이다. 또한, 외부 조절 방법은 전자 터널링를 억제하는데 사용될 것이다.
기본 M-I-M-I-M 열 홀 트랜지스터(도 3에서 도시된 대로)에서 몇 가지 향상된 점은 본 발명의 기술과 관련하여 성취될 것이다. 예를 들면, 에미터 배리어에서 이중-절연체 구조를 통합하는 것은 열 전자 트랜지스터와 관련하여 상기에서 논의한 것과 같은 장점을 얻게 될 것이다. 또한, 이중-절연체 구조는 콜렉터 배리어을 포함할 것이며, 콜렉터 배리어는 기부-콜렉터 누출 전류를 감소시키며 열 홀 이동을 증가시킬 것이다. 더구나, 경사진 콜렉터 배리어 에너지대의 사용은 비절연체-절연체 인터페이스에서 열 홀 반사를 감소시킬 것이다. 또한, 열 전자 장치에서와 같이, 열 홀 반사는 기부 및 콜렉터 전극 물질을 적절하게 선택함으로써 최소화될 것이다.
열 전자와 열 홀 장치 사이의 한 주요한 차이점은 열 전자 장치에서는 전자가 금속의 전도대에서 절연체의 전도로 통과한다는 점이다. 열 홀의 경우, 홀은 금속의 전도대에서 콜렉터 배리어의 원자가 밴드로 통과한다.
트랜지스터 가공 공정
본 발명의 박막 트랜지스터를 가공하는 두 가지 방법은 다음과 같다:
1. 스택 공정
2. 평면 공정
스택 공정으로 언급된, 제1 방법은 단일 진공 증착 시스템에서 전체 MIxMxIxM 트랜지스터 스택을 증착하는 것을 포함한다. 이전에 언급한 바와 같이, 본 설명부분에서 언급된 "M" 층은 예를 들면, 금속 또는 금속과 비금속의 어떤 조합을 포함하는 적절한 비절연 물질일 것이다. 층은 열 증착, 스퍼터링, 화학 증기 증착 및 원자 층 에피택시와 같은, 하지만 이에 한정하지 않은, 다양한 기존 방법에 의해 증착될 것이다. 클러스터 도구는 구조를 공기에 노출시키지 않고 분리된 방에서 다양한 증착을 수행하는데 이용될 것이다. 스택 공정은 층 두께, 구성 및 청결의 최대 조절을 제공할 것으로 믿어진다. 스택 공정은 두 범위로 세분될 것이다: 물질 및 공정. 물질 문제는 원하는 전자 인터페이스를 생성하기 위해 가능한 다양한 증착 방법을 사용하는 스택을 증착하는 것이다. 공정 문제는 패턴화시키고 그 후에 스택의 중앙 층에 매립된 원하는 층에 접촉하게 하는 과정을 발전시키는 것이다. 만약, 차단 영역이 다음 공정에서 견디는 것이 보장된다면, 트랜지스터 가공 또는 스택을, 다중 스택으로, 차단하는 것을 가능하게 할 것이다.
가장 기본적인 형태에서, 스택 층은 에미터 금속, 에미터-기부 옥사이드, 기부 금속, 기부-콜렉터 옥사이드 및 콜렉터 금속을 포함한다. 콜렉터 금속이 상부 표면에 증착 후에 공기에 노출될 것이기 때문에, 예를 들면, 산화 저항 물질, NbN은 아르곤 이온 밀링과 같은, 밀링이 후속의 공정 동안 콜럭터 금속의 상부에 형성된 어떤 음-옥사이드 또는 불순물을 후에 제거하기 위해 원위치에 사용되지 않으면 콜렉터 금속을 덮는데 사용될 것이다. 기부 금속은 열-전자 평균자유행로(전자 에너지 및 기부 금속에 의존하는 ~100nm)에 관해서 얇게 만들어진다. 기부 금속은 스택을 "파이게" 해야 하여 기부 금속이 또한 외부 회로에 접촉할 것이다. 더구나, 기부 층은 일단 노출되면 산화되지 않아야 한다. 이는 NbN과 같은 캡핑 층을 통합함으로써 성취될 수 있다. 얇은(~1-5nm) 에미터 옥사이드는 단일에너지 전자 빔의 방사를 촉진하기 위해 다수의 인접한 옥사이드 (또는 금속)을 통합할 것이다. 두꺼운(~4-20nm) 콜렉터 옥사이드는 방사된 열-전자의 반사를 감소하기 위해 다수의 인접한 옥사이드 또는 실리사이드를 통합할 것이며, 이는 기부-콜렉터 바이어스 전류를 최소화한다. 에미터, 기부 및 콜렉터가 모두 금속으로 설명되었을지라도, 그들은 준금속, 실리사이드, 반도체, 초전도체 또는 규칙격자일 수 있다. 역시, 에미터-기부 및 콜렉터-기부 옥사이드는 기존의 옥사이드로 한정할 필요가 없다.
이하에서 설명되는 가공 공정은 단일 스택 증착, 반응성 이온 에칭 RIE 및 패턴화된 금속 층을 형성하는 리프트-오프(lift-off) 기술을 이용한다. 패턴화된 금속층을 형성하는 것은 또한 화학 에칭, 반응성 이온 에칭, 밀링 또는 다른 기술에 의하는 것이 가능하다. 다양한 기판은 MIxMxIxM 트랜지스터를 가공하는데 사용될 것이다; 실리콘 기판은 이하에서 설명하는 공정에서 사용된다. 전형적인 장치를 위한 가공 공정의 요지는 도 10a-10x에서 도시되며, 이하에서 설명한다.
1. 표준 SPM, SC1, BOE, SC2 스퀀스를 사용하는 것처럼, 실리콘 웨퍼를 철저하게 세정.
2. MIxMxIxM 트랜지스터와 실리콘 기판 사이에 전자적 절연을 제공하기 위해 두께 1㎛ 이하, 기판을 열 산화.
3. (장치에 전지적으로 접근하기 위해) 에미터 접촉 패드 형성:
a. 접촉 패드 모양을 규정하기 위한 리소그래피:
ⅰ. 30초 동안 6000rpm에서 프라이머(primer) (HMDS)를 회전,
ⅱ. 30초 동안 6000rpm에서 절연제(resist) 회전(시간 및 회전 속도는 사용되는 특정 절연제에 의존함),
ⅲ. 60초 동안 110℃에서 전열기 위에서 절연층을 예비 굽기(시간 및 온도는 사용되는 특정 절연체에 의존함),
ⅳ. 18초 동안 절연층 노출(노출 시간은 사용되는 특정 절연제 및 절연체 두께에 의존함),
ⅴ. 선결정된 시간 동안 현상액(developer solution)(현상액 대 DI 물의 4:1 비율)을 사용하여 절연층을 현상,
ⅵ. DI 물로 현상액을 헹구기,
ⅶ. 절연제 개구부를 세정하기 위해 O2 플라즈마 세정;
b. 스크레치에 강한 금속으로 역할하도록 본드 층(크롬(chromium) 5nm)의 열 증착, 이를 통해 장치가 전기적으로 탐사할 수 있다;
c. 접촉부의 산화를 방지하고 스택의 에미터 층에 옴 접촉하기 위한 접촉층(금 35nm)의 열 증착;
d. 외부 물질을 제거하기 위해 리프트-오프:
ⅰ. 저속으로 회전체에 아세톤으로 리프트-오프,
ⅱ. 아세톤으로 초음파 세척(만약 리프트-오프를 향상할 필요가 있다면),
ⅲ. 회전체에서 아세톤으로 리프트-오프,
ⅳ. 회전체에서 이소프로필 알코올로 세척,
ⅴ. 회전 건조;
원하는 트랜지스터 사이즈 및 리소그라피 성능에 의존하면서, 이런 단계는 다양한 단계로 분리될 수 있다. 예를 들면, 큰 자취는 표준 광학 리소그라피로 패턴화되며 트랜지스터에서 이러한 자취까지의 연결은 전자 빔 리소그라피로 형성될 것이다.
4. MIxMxIxM 트랜지스터 스택의 증착. 트랜지스터 스택은 전체 웨이퍼 위에, 또는 리프트-오프 단계에 의해 규정된 웨이퍼의 특정 영역에 증착될 것이다. 스택 다음에 단일 진공 증착 도구로 증착되는 스택의 예를 제공한다.
a. Nb 에미터 금속(80nm) - 에미터-기부 옥사이드를 가지는 배리어 성질, CF4/O2에서 RIE 분쇄하는 능력, 에지 옥사이드를 형성하는 능력, 에미터 접촉에의 양호한 부착을 위해 선택. 금속은 직접 스퍼터링 등에 의해 증착된다.
b. Nb2O5/Ta2O5 에미터-기부 옥사이드(2nm/2nm)- Ⅱ 구조는 방사된 전자의 좁은 폭, CF4/O2에서 RIE 에칭하는 능력 및 용이한 작용성 스퍼터링을 제공한다.
c. Nb/NbN/Cr/Nb 기부 금속(3nm/1nm/3nm/3nm)- 기부 금속은 에미터-기부 및 기부-콜렉터 옥사이드를 가지는 배리어 특징, CF4/O2 에서 RIE 분쇄하는 능력 및 에지 옥사이드를 형성하는 능력을 위해 선택된 외부 에지에 Nb를 통합한다. 기부 금속에서 정확하게 멈추게 하고 에지를 용이하게 산화시키는, RIE 에치 단계로서 작용하는 Cr 층이 기부 금속 안에 배치된다. Cr이 제거된 후에 NbN은 기부 전극에 내-산화 접촉을 제공한다. 금속은 직접 스퍼터링 등에 의해 증착된다. 질화물은 니트로겐 플라즈마, 반응성 스퍼터링 또는 직접 스퍼터링에 의해 형성될 것이다.
d. Nb2O5 기부-콜렉터 옥사이드(10nm) - 콜렉터 옥사이드를 횡단하여 적용 또는 생성될 수 있는 바이어스에서 기인하는 기부-콜렉터 전류를 낮추면서, 낮고 넓은 콜렉터 옥사이드는 에미터에서 나오는 열전자를 통과하도록 사용된다. 갑작스럽지 않은 금속 옥사이드 인터페이스를 얻기 위해 옥사이드 구성의 선별은 배리어에 영향을 미치는 열전자 반사를 감소시키기에 더 바람직하다. 옥사이드는 반응성 스퍼터링 등에 의해 증착된다.
e. Nb/NbN 콜렉터 금속(20nm/1nm) - 콜렉터 금속은 콜렉터 옥사이드를 가지는 배리어 특성, CF4/O2에서 RIE 에칭하는 능력 및 안정한 질화물 NbN과의 양립성을 위해 선택된다. 금속은 직접 스퍼터링 등에 의해 증착된다. 질화물은 플라즈마, 반응성 스퍼터링 또는 직접 스퍼터링에 의해 형성될 것이다.
5. 콜렉터 한정 금속 증착 - 콜렉터 한정 금속은 RIE 에칭 마스크를 제공하기 위해 사용되며 그러한 것은 트랜지스터의 콜렉터-기부 쪽의 사이즈를 규정한다. Cr/Au(5nm/35nm)로의 리프트-오프 공정이 사용될 것이다. Au는 RIE 에칭으로 복귀하며 트랜지스터 및 외부 프로브/패드에 양호한 전자적 접촉을 제공한다. 50:1 H2O;HF 딥(dip)은 이전 공정 단계에서 NbN 상부에 발생할 수 있는 어떤 가능한 산화를 제거하기 위해 사용된다.
6. RIE 분쇄 콜렉터-기부 - CF4/O2 RIE 시스템을 사용하여 트랜지스터 스택이 기부 금속 안에서 Cr 에칭 중단 층으로 에칭된다.
7. 에칭 중단 제거 - 건조 에칭 또는 습성 화학 에칭을 이용하여 콜렉터-기부 구조에 의해 보호되지 않는, 기부 내의 Cr 금속 에칭 중단이 제거되어 기부의 NbN 층이 노출된다.
8. 에미터 한정 금속 증착 - 리프트-오프 기술을 사용하여 알루미늄이 에미터-기부 사이를 규정하기 위해 스택(콜렉터의 부분을 포함하여) 위에 증착된다. Al은 에칭 마스크로서 작용한다.
9. RIE 에칭 에미터 - 스택의 기부 부분.
10. 에지 산화 - 에미터 및 기부 금속의 에지는 보호하고 보호막을 씌우기 위해 산화될 것이다. 이는 옥사이드 증착 또는 산소 플라즈마의 사용으로 이루어질 것이다.
11. Al 에칭 마스크 제거 - Al 에칭 마스크는 AZ400K를 이용하여 쉽게 제거된다.
12. 리프트-오프 공정을 이용하여 기부 접촉 금속이 증착된다. Cr/Au (5nm/180nm)가 노출된 기부 NbN의 상부에 증착된다. 50:1 H2O;HF 딥(dip)은 이전 공정 단계에서 NbN 상부에 발생할 수 있는 어떤 가능한 산화를 제거하기 위해 사용된다. 이 공정은 외부 회로 또는 프로브 패드로 콜렉터 접촉을 연장하기 위해 콜렉터 금속 접촉을 포함할 수 있다.
결과로 나온 구조는 스택의 저면에 에미터 및 스택의 상부에 콜렉터를 위치한다. 이는 필수적이지 않으며 에미터 및 콜렉터 위치는 역행될 수 있다. 특정 순서에서 사용되는 증착 기술에 의존하는 것은 유리할 것이다.
평면 공정으로 언급되는, 제2 가공 공정은 트랜지스터 구조의 나머지의 후속의 가공 전에 기부 접촉 및 콜렉터를 패턴화하거나 기판 위에 에미터 접촉을 패턴화하는 것을 포함한다. 이 방법의 장점은 얇은 기부 금속에 에칭을 할 필요-중요치 않은 공정-를 제거하는 것이다. 이 방법의 단점은 두 단계로 MIMIM 스택의 증착을 중단하여 트랜지스터 구조에서 한 인터페이스를 주변 공기에 노출시키는 것으로, 이는 이 인터페이스를 오염시키고 노출된 표면을 산화시킬 것이다. 전형적인 장치를 위한 가공 공정의 요지는 도 11a -11i에서 도시되고 이하에서 설명한다:
1. 실리콘 (또는 폴리실리콘) 기판 표면 세정
2. 실리콘 표면에 기부 및 콜렉터 (또는 에미터) 전극 금속 패턴화
3. 실리콘으로 전극 금속을 확산하고 규화 금속를 형성하기 위해 웨이퍼 어닐링
4. 실리콘 표면에 전도성 실리사이드 자취를 남기면서, 나머지 금속을 제거 하기 위해 웨이퍼 에칭
5. 콜렉터 전극 위에 표면으로 콜렉터 옥사이드의 증착 및 패턴화
6. 트랜지스터 구조의 측면으로 떨어져 기부 및 콜렉터 접촉 (전형적으로 금) 패턴화
7. 표면으로 기부 금속/에미터 옥사이드/에미터 금속 스택 증착
8. 트랜지스터 접합 및 바로 밑의 기부 전극 위로 에칭 마스크 패턴화
9. 콜렉터 위 및 기부 전극을 횡단하여 기부-옥사이드-에미터 스택을 남기면서, 남아있는 스택 에칭
10. 에칭 마스크 제거
11. 콜렉터 접촉 위로 집중한 두꺼운 에미터 접촉 층(전형적으로 금) 패턴화
12. 마스크로서 에미터 접촉 층을 사용하여, 에미터 옥사이드로 남아 있는 에미터 금속 에칭
금속-절연체 박막 트랜지스터의 응용
우리는 금속-절연체 박막 트랜지스터의 몇 가지 응용을 설명한다. 선형 증폭기, 진동기 또는 스위치로서의 보통의 응용을 제외하고, 우리는 다소 새로운 응용에서 유용하게 할 열 전자/열 홀 트랜지스터의 몇 가지 측면을 논의한다.
1. 선형 증폭기/진동기
이러한 트랜지스터의 명백한 적용은 선형 증폭기로서이다. 도 12a는 푸쉬- 풀 구조에서 본 발명의 열 전자 트랜지스터(1210) 및 본 발명의 열 홀 트랜지스터(1212)를 포함하는 선형 증폭기(1200)의 등가 회로 도표를 도시한다. 그들은 고 주파수 회로에서 전압 증폭기, 저-소음 증폭기 또는 진동기로서 유용하다. 열전자 및 열 홀 장치 둘 다를 사용함으로써, 푸쉬-풀 증폭기 구조가 달성된다. 이러한 장치는 박막이며 및 매우 빠르기 때문에, 플렉시블 전자공학, 낮은 손실 또는 플렉시블(flexible) 기판에서 마이크로웨이브 회로 및 실리콘 CMOS 또는 ⅢⅤ 광전자 공학과 통합된 혼성 회로 등에서 사용된다.
2.
SPDT
스위치
열 전자 (홀) 트랜지스터의 흥미로운 특징은 방사된 전자가 콜렉터 배리어을 극복하기에 충분한 에너지를 가져야 하기 때문에 그들이 0이 아닌 턴온(turn-on) 전압을 가진다는 것이다. 방사된 전자의 다수는 기부-에미터 전압과 거의 동일한 에너지를 가지기 때문에, 턴온 경계(threshold)는 이 배리어 높이와 거의 동일하다. 따라서, 기부-에미터 전압이 경계보다 더 크기 위해서, 다수의 에미터 전류는 콜렉터 접촉으로 가고; 그러나 기부-에미터 접압이 경계보다 더 작기 위해서, 에미터 전류는 콜렉터 배리어을 극복할 수 없고 기부 접촉으로 간다. 이런 방법으로, 열전자 트랜지스터는 SPDT(single-pole, double-throw) 스위치로 작용한다. 이러한 장치의 예인 등가 회로 도표는 도 12b에서 도시되며, 다른 스위치 상태를 위한 에너지대 도표가 도 12c 및 12d에 도시된다.
3. 음성 차등 저항(Negative Differential Resistance) 증폭기/진동기
기부-에미터 전압이 증가함에 따라, 에미터 전류는 상기에서 설명한 바대로, 기부에서 콜렉터로 전환된다. 전류가 전환되기 시작하면서 기부와 에미터 사이의 음성 차등 저항이 생긴다. 공지된 바와 같이, 음성 차등 저항(NDR)은 증폭 및 진동에 사용될 수 있다. 이러한 장치의 등가 회로 도표는 도 12e에서 도시된다.
4. 멀티바이브레이터
멀티바이브레이터의 개념은 SPDT 스위치 개념에서 나온다. 콜렉터에서 기부로의 적절한 피드백으로, 트랜지스터는 일반 전극으로서 에미터를 가지는 기부 및 콜렉터 사이의 출력 전류를 진동하게 한다. 이러한 장치의 등가 회로 도표는 도 12f에 도시된다. 간략화를 위해, 바이어스된 CKT는 도 12f에 도시되지 않는다.
5. 비선형 증폭기/펄스 생성기
상기에서 본 바와 같이, 방사된 전자가 콜렉터 배리어를 극복하기에 충분한 에너지를 가질 때 열전자 트랜지스터는 턴온 경계를 가진다. 보통, 선형 증폭을 위한 플랫(flat) 이득 반응을 원하고, 트랜지스터는 경계 전압 이상으로 잘 휘어야 할 것이다. 때때로, 그러나 비선형 이득이 유용한 응용이 있을 수 있다. 이러한 응용의 하나는 단 펄스 생성기를 위한 것이다.
만약 우리가 전류가 0에서 최대치로 전류 이득 전이하는 턴온 경계에서 트랜지스터를 휘게 하면, 트랜지스터 반응은 매우 비선형이다. 이득이 경계 이상의 입력 전압을 위한 높이 및 경계 아래의 전압을 위해서 0이기 때문에 기부와 에미터 사이의 진동 입력 전압이 콜렉터 출력에서 일련의 짧은 전류 스파이크를 생성한다. 전류 스파이크의 이러한 연속은 낮은 전압-스윙 신호로 전환하고 적절한 전압 준위에서 비선형 증폭기로 피드백된다면, 후속의 출력 스파이크는 더 좁아질 것이다. 적절한 전압 준위에 의해, 입력 신호 스윙은 트랜지스터의 이득 포화점을 넘지 않아야 하며, 반면에 신호 스파이크는 더 좁아지지 않을 것이라는 것을 의미한다. 얼마나 좁은 출력 스파이크를 얻을 수 있는지에 대한 한계는 1/(2πfmax)와 동일하며, 이는 MIIMIM 트랜지스터를 위해 지금까지 고려한 구조는 100fs만큼 짧을 것이며, 이는 기부 저항에 대응한다. 최종 한계는 1/(2πfT)일 것이다.
6. 주파수 배율기(frequency Multiplier)
선형 증폭기에서, 플랫 이득 반응을 위해 콜렉터 배리어에서 진동하는 양자역학적 반사의 효과를 최소화가기 위해 노력한다; 그러나, 주파수 배율기와 같은 어떤 응용에서, 이득에서 유리하게 이러한 모양 변화를 이용하기를 원한다. 이런 경우, 열 전자의 양자역학적 반사 때문에 이득 진동을 감소하기 위한 어떤 시도도 하지 않는다. 만약 하나 또는 그 이상의 이러한 진동을 횡단하여 입력 기부-에미터 전압을 일소한다면, 다양한 입력 주파수에서 출력 신호를 생성할 것이다. 따라서, 만약 이득 진동의 한 시기와 충분히 동일한 전압 스윙을 가지는 진동 입력 전압을 적용한다면, 출력 신호는 입력 주파수의 두 배가 될 것이다. 만약 입력 전압이 두 이득 진동을 통해 일소하면 출력은 입력 주파수의 네 배가 될 것이다.
이러한 이론에 기인한 일반 에미터(1400)를 위한 등가 회로 도표는 도 12g에 도시된다. 일반 에미터(1400)는 NDR 영역에 기반을 둘 때 NDK 증폭기로 작용한다. 일반 에미터(1400)는 또한 트랜지스터 디자인을 적절하게 선택함으로써 주파수 배율기로 작용한다. 일반 콜렉터 또는 기부 구조도 가능하다. 분리된 구성은 RF 이동 선 구조를 포함한다. 매칭 네트워크는 부하를 진행하고 및/또는 소스를 따를 것이다. 부가적으로, 여과 및/또는 캐스캐이딩 증폭기가 가능하다. 장치는 또한 IR(또는 테라헤르츠 또는 마이크로웨이브) 검출기로 작용할 것이다.
가변 용량 다이오드(진동이 제어된 전압임)를 가지는 진동기를 위한 등가 회로 도표는 도 12h에 도시된다. 시리즈, 콜피츠, 하틀리, 클랩, 일반 에미터, 보스, 콜렉터 등과 같은 다양한 구조가 가능하다.
7. 이득을 가지는 비선형 정류기/혼합기
상기 응용과 유사하게, 정류 및 혼합 응용을 위한 심한 비선형을 제공하기 위해 트랜지스터의 비교적 날카로운 턴온 반응을 이용할 것이다. 트랜지스터는 턴온 경계에서 휘고, 입력 신호는 기부와 에미터 사이일 것이다. 출력 신호는 콜렉터 전류이다. 턴온 비선형의 "날카로움", 및 결과적으로 정류 또는 혼합의 효율은 에미터에서 열 전자 분산의 폭에 의해 제한된다. 여기서 MIIM 에미터 구조는 MIM 에미터보다 장점을 가진다. 기부-콜렉터 바이어스 전압은 더 날카로운 턴온을 주어지는 더 높은 (기부와 관련하여 콜렉터 양극) 전압을 가지면서, 비선형에 영향을 미친다.
트랜지스터는 기부-콜렉터 바이어스 전압에 의해 신호에 전력 이득을 부가한다.
기존의 두-터미널 다이오드보다 이 정류기/혼합기의 부가된 장점은 입력 및 출력 임피던스가 다르며 특정 소스 및 부하 임피던스를 조화시키도록 만들어질 것이라는 것이다. 예로서, 소스로서 200Ω 안테나로 입력을 조정하고 부하로서 50Ω 이동 라인을 구동하기를 원할 것이다.
우리는 비선형을 제공하기 위해 콜렉터에서 양자역학적 반사 때문에 이득 진동을 사용할 수 있다. 음-활동 이득 피크(negative-going gain peak)에서 트랜지스터를 휘게 하는 것은 음성 차등 저항을 초래할 것이다.
이러한 이론에 기반을 둔 혼합기(1500)를 위한 등가 회로 도표는 도 12i에 도시된다. 혼합기(1500)는 입력 매칭 및 출력 매칭을 포함한다. 다이오드 혼합기보다 혼합기(1500)에 제공된 중요한 장점은 이득이다.
8. 이득을 가진 적외선 검출기
이런 응용은 상기의 정류기/혼합기와 유사하며, 차이는 적외선 입력 신호, 광자-지원 터널링이 전통적인 정류기보다 우세하게 예상된다는 것이다. 이 경우에, 광자는 터널링 전자에 그 에너지를 잃는다. 따라서, 기부-에미터 전압은 광자 에너지만큼에 의해 턴온 경계 이하로 감소할 것이다. 낮은 바이어스에서, 기부-에미터 다이오드는 더 낮은 DC 바이어스 전류를 가지며 그러므로 더 낮은 발사 소음을 가진다. 다시 신호 전력 이득은 기부-콜렉터 바이어스 전압 및 기부-에미터 바 이어스 전압의 비율에 의해 결정된다.
상술한 구체적인 실시예의 각각이 특정한 각각의 적응을 가지는 다양한 구성으로 도시되더라도, 본 발명은 다양한 위치 및 상호 적응에서 다양한 구성이 위치하는 다양한 특정 구조로 이루어진다. 더구나, 여기서 설명한 방법은 예를 들면, 플렉시블한 기판에 상술한 트랜지스터 장치를 형성함으로써, 제한되지 않은 많은 방법으로 변형될 것이며, 이에 의해 더 낮은 온도 기판을 가지는 본 발명의 트랜지스터 장치의 호환성을 이용할 수 있다. 다른 변형이 트랜지스터에서 M-I-M-I-M-I-M 에미터 구조, 트랜지스터에서의 M-I-I-I-M 에미터/콜렉터 구조, N-M-N 기부 전극, 콜렉터 배리어에서 다층 절연층의 사용, 응용에서 다양한 매칭/필터/바이어스의 부가, 상술한 스위치(예를 들면, NAND, NOR, 인버터 등)에 기반을 둔 다양한 로직 회로의 실행 및 다양한 응용을 위한 입력/출력으로서 안테나의 연결을 포함하지만, 이에 한정하지 않는다. 또한, 콜렉터 배리어에서 얇은 금속은 콜렉터 배리어 안에서 전압을 적용하는데 이용될 것이고, 그것에 의해, 외부 전압의 응용에 의해 배리어 전도대 모양을 더 만든다. 제1 절연층(1604), 금속층(1606) 및 제2 절연층(1608)을 차례로 포함하는, 삼중층 콜렉터 배리어(1602)을 포함하는 트랜지스터 구조를 위한 에너지대 도표를 포함하는, 구조와 같은 예는 도 13에서 도시된다. 금속 층(1606)으로 외부 전압(미도시)의 응용에 의해, 콜렉터 배리어(1602)의 에너지대의 전체적인 모양은 원하는 대로 만들어질 것이다. 만약 전도 방향으로 일반적 으로 적용된다면, 얇은 금속을 사용하는 이 기술은 부가적인 배리어 전도대 모양 제어를 더 추가할 수 있다. 그러므로 본 예들은 설명적으로 제한하지 않는 것으로 고려되어야 하고, 발명은 여기서 주어진 상세 사항에 한정하지 않고 첨부된 청구항의 범위 한에서 변형될 수 있다.
요지에서 이 명세서는 다음과 같이 공개된다: 열 전자 트랜지스터는 에미터 전극, 기부 전극, 콜렉터 전극 및 에미터 및 기부 전극 사이에 전자를 수송하는 역할을 하고 작용하고 배치된 제1 터널링 구조를 포함한다. 제1 터널링 구조는 적어도 하나의 제1 무형 절연층 및 다른, 제2 절연층을 포함하여 전자의 수송은 터널링에 의한 수송을 포함한다. 트랜지스터는 기부 및 콜렉터 전극 사이에 배치된 제2 터널링 구조를 더 포함한다. 제2 터널링 구조는 탄도 수송에 의해 기부 및 콜렉터 전극 사이의 이전에 언급한 전자의 적어도 일부분을 수송하는 역할을 한다. 박막 트랜지스터에서 인터페이스에서 전자 반사를 감소하기 위한 관련된 방법이 또한 공개된다.
또 요지에서, 이 명세서는 적어도 하나의 입력 신호를 수신하도록 개조된 트랜지스터가 공지되고, 상기 트랜지스터는 에미터 전극, 상기 에미터 전극에서 떨어진 곳에 위치하는 기부 전극을 포함하여 상기 입력 신호의 적어도 일부분이 에미터 및 기부 전극을 횡단하게 적용되며, 전자가 에미터 전극에서 방사되어 기부 전극을 향하며, 상기 에미터 및 기부 전극 사이에 배치되고 상기 에미터 및 기부 전극으로 및 그 사이에서 전자를 수송하는 역할을 하도록 구조된 제1 터널링 구조를 포함하며, 상기 제1 터널링 구조는 적어도 하나의 무형층을 포함하여 전자의 이송은 적어 도 부분적으로, 터널링에 의한, 수송을 포함하며, 상기 기부 전극에서 떨어진 곳에 위치하는 콜렉터 전극 및 상기 기부 및 콜렉터 전극 사이에 배치되고 상기 기부 및 콜렉터 전극 사이에, 탄도 수송에 의해 상기 에미터 전극에서 방사된 상기 전자의 적어도 일부분을 수송하는 역할을 하도록 구조되어 전자의 부분은 상기 콜렉터 전극에서 모일 수 있는 제2 터널링 구조를 포함한다.
참조
1 C.A. 미드, "터널링-방사 증폭기", Proc . IRB , 48, 359(1960)
2 모델하이 헤블엄, "터널링 열 전자 트랜지스터 증폭기(THETA): 적외선까지 작동하는 증폭기", Solid Stste Elec ., 24, 343(1981)
3 S. 무라테크, M.와타나베, T. 슈마수 및 M.아사다, "금속(CoSi2)/절연체(CaF2) 열전자 트랜지스터 구조의 트랜지스터 작용", Elec . Lett ., 28, 1002(1992)
4a M 헤블엄, M.I.나탄, D.C. 토마스 및 C.M. 노들러, "GaAs에서 탄도 수송의 직접 관찰", Phys. Rev. Lett ., 55, 2200(1985).
4b A.시바흐, Y-C. Kao, J. 른달, W. 프렌셀리, A 카티자데흐, "InAs-노취트 공명-터널링-다이오드 인젝터를 가지는 상온 열전자 트랜지스터", Japanese Journal of Appl . Phys., 30, 921(1991).
4c D. 라쿠, M. 헨, F. 몬테이그네, H, 제프레스, P. 로트랜더, G. 로다레이, F. 구엔 반 다우, F. 페트로프, A. 슐, "자기 터널링 접합에 기반을 둔 3-터미널 장치에서의 열전자 이송", Europhysics Letters, 60, 896(2002).
4d 사토시 수가하라, 마사기 타나카, "스핀-필터 트렌지스터", Japanese Journal of Appl . Phys.,43, L838 (2004)
5 존 G. 시몬스, "얇은 절연필름에 의해 분리된 유사 전극 사이의 전자 터널링 효과를 위한 일반적인 식", J. Appl . Phys.,34, 1793(1963).
5b 존 G. 시몬스,"얇은 절연필름에 의해 분리된 비유사 전극 사이의 전자 터널링 효과", J. Appl . Phys.,34, 2581(1963).
6 모델하이 헤블엄, 개인적인 연락(2003)
7 R 루데크, H.J. 웬 및 안드레아 스켄크, "SiO2에서 양자 추리: 전도대 질량 재평가", Appl , Phys. Lett ., 73, 1221(1998)
8 M 헤블엄, K. 서, H.P. 메어, T.W. 히크모트, "p-타입 THETA 장치에서 탄도 홀의 최초 관찰", IEEE Trans. On Electron Devices, 35, 2428(1988).
9. A. 오토, "외부에서 터널링 전류의 제어: 새로운 메소스코픽(mesoscopic) 양자 효과", Europhysics Letters,62, 398(2003)
Claims (13)
- 에미터 전극;상기 에미터 전극에서 떨어진 곳에 위치하는 기부 전극(입력 신호의 적어도 일부분은 상기 에미터 및 상기 기부 전극을 횡단하게 적용되며, 전자는 상기 에미터 전극에서 방사되어 기부 전극을 향한다);상기 에미터 및 상기 기부 전극 사이에 배치되고 상기 에미터 및 상기 기부 전극으로 및 그 사이에서 전자를 수송하는 역할을 하도록 구조된 제1 터널링 구조(상기 제1 터널링 구조는 적어도 하나의 무형층 및 및 제1 무형 절연층에 직접 인접하고 제1 무형 절연층과 협력하도록 구조화된, 다른, 제2 절연층을 포함하여 전자의 수송은 터널링에 의한 수송을, 적어도 부분적으로, 포함한다);상기 기부 전극에서 떨어진 곳에 위치하는 콜렉터 전극; 및상기 기부 및 콜렉터 전극 사이에 배치되고 상기 기부 및 콜렉터 전극 사이의, 탄도 수송에 의해 상기 에미터 전극에서 방사된 상기 전자의 적어도 일부분의 수송으로 역할을 하도록 구조화되어 전자의 부분은 상기 콜렉터 전극에서 모일 수 있는 제2 터널링 구조를 포함하는 것을 특징으로 하는 적어도 하나의 입력 신호를 수신하도록 개조된 열전자 트랜지스터.
- 제1항에 있어서,상기 기부 전극 및 상기 콜렉터 전극의 적어도 선택된 하나는, 적어도 부분적으로, 준-금속으로 형성된 것을 특징으로 하는 적어도 하나의 입력 신호를 수신하도록 개조된 열전자 트랜지스터.
- 제1항에 있어서,상기 기부 전극 및 상기 콜렉터 전극의 적어도 선택된 하나는, 적어도 부분적으로, 규화 금속으로 형성된 것을 특징으로 하는 적어도 하나의 입력 신호를 수신하도록 개조된 열전자 트랜지스터.
- 제1항에 있어서,상기 기부 전극 및 상기 콜렉터 전극의 적어도 선택된 하나는, 적어도 부분적으로, 질화 금속으로 형성된 것을 특징으로 하는 적어도 하나의 입력 신호를 수신하도록 개조된 열전자 트랜지스터.
- 제1항에 있어서,상기 제2 터널링 구조는 열전자 반사의 제1 값을 나타내도록 구조되며,상기 제2 터널링 구조는 성형 배리어 에너지대 특성을 포함하여 열전자 반사 의 상기 제1 값이 성형 배리어 에너지대 특성이 없는 제2 터널링 구조에 의해 나타나는 열전자 반사의 제2 값보다 더 낮은 것을 특징으로 하는 적어도 하나의 입력 신호를 수신하도록 개조된 열전자 트랜지스터.
- 제5항에 있어서,상기 성형 배리어 에너지대 특성은 상기 제2 터널링 구조의 포물선형 경사를 포함하는 것을 특징으로 하는 적어도 하나의 입력 신호를 수신하도록 개조된 열전자 트랜지스터.
- 제1항에 있어서,상기 에미터 전극은 일정한 페르미 준위를 나타내도록 구조화되며,상기 제1 터널링 구조는 일정한 전도대를 나타내도록 구조화되어 상기 일정한 전도대가 상기 일정한 페르미 준위보다 2eV 보다 더 작게 차이가 나는 것을 특징으로 하는 적어도 하나의 입력 신호를 수신하도록 개조된 열전자 트랜지스터.
- 에미터 전극;상기 에미터 전극에서 떨어진 곳에 위치하는 기부 전극(입력 신호의 적어도 일부분은 상기 에미터 및 상기 기부 전극을 횡단하게 적용되며, 전자는 상기 에미터 전극에서 방사되어 기부 전극을 향한다);상기 에미터 및 상기 기부 전극 사이에 배치되고 상기 에미터 및 상기 기부 전극으로 및 그 사이에서 전자를 수송하는 역할을 하도록 구조된 제1 터널링 구조(상기 제1 터널링 구조는 적어도 하나의 무형층을 포함하여 전자의 수송은 터널링에 의한 수송을, 적어도 부분적으로, 포함한다);상기 기부 전극에서 떨어진 곳에 위치하는 콜렉터 전극; 및상기 기부 및 콜렉터 전극 사이에 배치되고 상기 기부 및 콜렉터 전극 사이에, 탄도 수송에 의해 상기 에미터 전극에 의해 방사된 상기 전자의 적어도 일부분을 수송하는 역할을 도록 구조되어 전자의 상기 부분은 상기 콜렉터 전극에서 모일 수 있는 제2 터널링 구조를 포함하는 적어도 하나의 입력 신호를 수신하도록 적용된 트랜지스터에 있어서,상기 제2 터널링 구조는 열전자 반사의 제1 값을 나타내도록 구조되며,상기 제2 터널링 구조는 성형 배리어 에너지대 특성을 포함하여 열전자 반사의 상기 제1 값이 성형 배리어 에너지대 특성이 없는 제2 터널링 구조에 의해 나타나는 열 전자 반사의 제2 값보다 더 낮은 것을 특징으로 하는 적어도 하나의 입력 신호를 수신하도록 개조된 트랜지스터.
- 제8항에 있어서,상기 성형 배리어 에너지대 특성은 상기 제2 터널링 구조의 포물선형 경사를 포함하는 것을 특징으로 하는 적어도 하나의 입력 신호를 수신하도록 개조된 트랜지스터.
- 복수 층 사이에서 규정된 복수의 인터페이스를 가진 복수 층 및 복수 층 사이에서 수송되는 탄도 전자를 포함하고 상기 복수의 층은 적어도 하나의 제1 층 및 서로 인접하고 병치하며 복수 층 사이의 제1 인터페이스를 규정하는 제2 층을 포함하여 상기 탄도 전자의 적어도 일부분이 상기 제1 인터페이스에서 반사될 열전자 트랜지스터에서,제1, 선택된 파동 함수를 나타내도록 상기 제1 층을 구조화하며; 및제2, 선택된 파동 함수를 나타내도록 상기 제2 층을 구조화하여 상기 탄도 전자의 제1 파편이 상기 제1 인터페이스에서 반사되도록 하는 것을 포함하는 적어도 상기 제1 인터페이스에서 전자 반사를 감소하기 위한 방법에서,상기 제1 파편은 상기 제2, 선택된 파동 함수를 나타내기 위해 구조화된 상기 제2 층이 없는 상기 제1 인터페이스에서 반사되는 상기 탄도 전자의 제2 파편보다 더 작은 것을 특징으로 하는 제1 인터페이스에서 전자 반사를 감소하기 위한 방법.
- 제10항에 있어서,상기 제2 층은 일정한 에너지대 구조를 나타내며,구조화된 상기 제2 층은 특정한 방법으로 경사진 상기 에너지대 구조를 포함하는 것을 특징으로 하는 제1 인터페이스에서 전자 반사를 감소하기 위한 방법.
- 제10항에 있어서,상기 제2 층은 적어도 하나의 평면 표면을 포함하며,구조화된 상기 제2 층은 상기 하나의 평면 표면에 부가된 표면 텍스처를 포함하는 것을 특징으로 하는 제1 인터페이스에서 전자 반사를 감소하기 위한 방법.
- 적어도 하나의 입력 신호를 수신하도록 개조된 선형 증폭기로서,제 1 에미터 전극,상기 제1 에미터 전극에서 떨어진 곳에 위치하는 제1 기부 전극(입력 신호의 적어도 일부분은 상기 제1 에미터 및 상기 제1 기부 전극을 횡단하게 적용되며, 전자는 상기 제1 에미터 전극에서 방사되어 상기 기부 전극을 향한다);상기 제1 에미터 및 상기 제1 기부 전극 사이에 배치되고 상기 제1 에미터 및 상기 제1 기부 전극으로 및 그 사이에서 전자를 수송하는 역할을 하도록 구조된 제1 터널링 구조(상기 제1 터널링 구조는 적어도 하나의 제1 무형층을 포함하여 전자의 수송은 터널링에 의한 수송을, 적어도 부분적으로, 포함한다),상기 제1 기부 전극에서 떨어진 곳에 위치하는 제1 콜렉터 전극,및상기 제1 기부 및 상기 제1 콜렉터 전극 사이에 배치되고 상기 제1 기부 및 상기 제1 콜렉터 전극 사이에, 탄도 수송에 의해 상기 제1 에미터 전극에서 방사된 상기 전자의 적어도 일부분을 수송하는 역할을 하도록 구조되어 전자의 상기 부분은 상기 제1 콜렉터 전극에서 모일 수 있는 제2 터널링 구조를 포함하는 열전자 트랜지스터; 및제2 에미터 전극,상기 제2 에미터 전극에서 떨어진 곳에 위치하는 제2 기부 전극(입력 신호의 적어도 일부분은 상기 제2 에미터 및 상기 제2 기부 전극을 횡단하게 적용되며, 전자는 상기 제2 에미터 전극에서 방사되어 상기 기부 전극을 향한다);상기 제2 에미터 및 상기 제2 기부 전극 사이에 배치되고 상기 제2 에미터 및 상기 제2 기부 전극으로 및 그 사이에서 홀의 수송으로 작용하게 구조된 제3 터널링 구조(상기 제3 터널링 구조는 적어도 하나의 제3 무형 절연층 및 다른, 직접 인접하게 배치되고 상기 제3 무형 절연층과 상호협동하도록 구조된 제4 절연층을 포함하여 홀의 수송은 터널링에 의한 수송을, 적어도 부분적으로, 포함한다),상기 제2 기부 전극에서 떨어진 곳에 위치하는 제2 콜렉터 전극, 및상기 제2 기부 및 제2 콜렉터 전극 사이에 배치되고 상기 제2 기부 및 제2 콜렉터 전극 사이에, 탄도 수송에 의해 상기 제2 에미터 전극에 의해 방사된 상기 열 홀의 적어도 일부분을 수송하는 역할을 하도록 구조되어 홀의 상기 부분은 상기 제 2 콜렉터 전극에서 모일 수 있는 제4 터널링 구조를 포함하는 열 홀 트랜지스터를 포함하며;상기 열 전자 트랜지스터 및 상기 열 홀 트랜지스터는 푸쉬-풀 증폭기 구조를 가지는 것을 특징으로 하는 적어도 하나의 입력 신호를 수신하도록 개조된 선형 증폭기.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US56570004P | 2004-04-26 | 2004-04-26 | |
| US60/565,700 | 2004-04-26 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20070053160A true KR20070053160A (ko) | 2007-05-23 |
Family
ID=35242334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020067023210A KR20070053160A (ko) | 2004-04-26 | 2005-04-25 | 열전자 트랜지스터 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP1743379A2 (ko) |
| JP (1) | JP2007535178A (ko) |
| KR (1) | KR20070053160A (ko) |
| CN (1) | CN101015066A (ko) |
| WO (1) | WO2005106927A2 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150051169A (ko) * | 2013-11-01 | 2015-05-11 | 삼성전자주식회사 | 전자 모노크로미터를 포함하고 양자 간섭을 기초로 하는 로직 디바이스 |
| KR20160097391A (ko) * | 2011-12-23 | 2016-08-18 | 이하페 게엠베하 이노베이션즈 포 하이 퍼포먼스 마이크로일렉트로닉스/라이프니츠-인스티튜트 퓌어 인노바티베 미크로엘렉트로닉 | Ｐ-타입 그라핀 베이스 트랜지스터 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5182775B2 (ja) * | 2006-03-22 | 2013-04-17 | 国立大学法人大阪大学 | トランジスタ素子及びその製造方法、電子デバイス、発光素子並びにディスプレイ |
| JP6230593B2 (ja) * | 2012-04-04 | 2017-11-15 | フォルシュングスツェントルム・ユーリッヒ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング | 再現可能なステップエッジ型ジョセフソン接合 |
| US9553163B2 (en) | 2012-04-19 | 2017-01-24 | Carnegie Mellon University | Metal-semiconductor-metal (MSM) heterojunction diode |
| WO2014039550A1 (en) * | 2012-09-04 | 2014-03-13 | Carnegie Mellon University | A hot-electron transistor having metal terminals |
| EP3039723B1 (en) * | 2013-08-27 | 2024-07-03 | Georgia State University Research Foundation, Inc. | Tunable hot-carrier photodetector |
| JP7068265B2 (ja) * | 2016-07-07 | 2022-05-16 | アモルフィックス・インコーポレイテッド | アモルファス金属ホットエレクトロントランジスタ |
| KR102372207B1 (ko) | 2017-07-27 | 2022-03-07 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법 |
| JP2021175027A (ja) * | 2020-04-21 | 2021-11-01 | 株式会社村田製作所 | 電力増幅器、電力増幅回路、電力増幅デバイス |
| CN115389891B (zh) * | 2022-07-26 | 2023-07-25 | 安庆师范大学 | 一种检测分子半导体材料中电学输运带隙的方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2228617A (en) * | 1989-02-27 | 1990-08-29 | Philips Electronic Associated | A method of manufacturing a semiconductor device having a mesa structure |
-
2005
- 2005-04-25 JP JP2007510882A patent/JP2007535178A/ja active Pending
- 2005-04-25 WO PCT/US2005/014249 patent/WO2005106927A2/en active Application Filing
- 2005-04-25 KR KR1020067023210A patent/KR20070053160A/ko not_active Application Discontinuation
- 2005-04-25 EP EP05739776A patent/EP1743379A2/en not_active Withdrawn
- 2005-04-25 CN CNA200580013289XA patent/CN101015066A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160097391A (ko) * | 2011-12-23 | 2016-08-18 | 이하페 게엠베하 이노베이션즈 포 하이 퍼포먼스 마이크로일렉트로닉스/라이프니츠-인스티튜트 퓌어 인노바티베 미크로엘렉트로닉 | Ｐ-타입 그라핀 베이스 트랜지스터 |
| KR20150051169A (ko) * | 2013-11-01 | 2015-05-11 | 삼성전자주식회사 | 전자 모노크로미터를 포함하고 양자 간섭을 기초로 하는 로직 디바이스 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2005106927A2 (en) | 2005-11-10 |
| CN101015066A (zh) | 2007-08-08 |
| WO2005106927A3 (en) | 2005-12-29 |
| EP1743379A2 (en) | 2007-01-17 |
| JP2007535178A (ja) | 2007-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7173275B2 (en) | Thin-film transistors based on tunneling structures and applications | |
| KR20070053160A (ko) | 열전자 트랜지스터 | |
| TWI402986B (zh) | 嵌壁式半導體裝置 | |
| EP2380195B1 (en) | Electrical contacts for cmos devices and iii-v devices formed on a silicon substrate | |
| TWI288435B (en) | Semiconductor device and equipment for communication system | |
| KR101021736B1 (ko) | 쇼트키 장벽 양자 우물 공명 터널링 트랜지스터 | |
| JPH10177953A (ja) | 高電子移動度トランジスタとヘテロ接合バイポーラトランジスタとを含むモノリシックマイクロ波集積回路およびその単一成長処理による製造方法 | |
| EP0334006A1 (en) | Stacked channel heterojunction fet | |
| JPH03502985A (ja) | 量子ウェル電界制御半導体トリオード | |
| JPH04279065A (ja) | ショットキー接合型半導体素子 | |
| JP2519328B2 (ja) | 半導体装置およびその製造方法 | |
| US6881639B2 (en) | Method of manufacturing semiconductor device | |
| CN101419982B (zh) | 槽栅型源场板高电子迁移率器件及其制作方法 | |
| US4683642A (en) | Method for fabricating MOMS semiconductor device | |
| JP2003209125A (ja) | 化合物半導体装置とその製造方法、及び高周波モジュール | |
| US9129835B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN101419985B (zh) | 绝缘栅型源场板异质结场效应晶体管 | |
| Tseng et al. | Atomic layer deposition of TiN/Ru gate in InP MOSFETs | |
| JP2002064183A (ja) | 半導体装置およびその製造方法 | |
| JP2002134810A (ja) | ガンダイオード | |
| TWI831512B (zh) | 半導體裝置和其形成方法 | |
| CN211789027U (zh) | 高电子迁移率晶体管 | |
| JP3438437B2 (ja) | 半導体装置及びその製造方法 | |
| JP2006210462A (ja) | 金属ベーストランジスタおよびそれを用いた発振器 | |
| JPH0818036A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |