KR20070052897A - 전자 방출 표시 디바이스 - Google Patents

Abstract

본 발명은 제1 기판과 제2 기판의 온도 차이에 의한 스페이서 주위의 전자빔 왜곡을 억제할 수 있는 전자 방출 표시 디바이스에 관한 것이다. 본 발명에 따른 전자 방출 표시 디바이스는 서로 대향 배치되는 제1 기판 및 제2 기판과, 제1 기판에 형성되는 전자 방출부들과, 제1 기판에 제공되어 전자 방출부들의 전자 방출을 제어하는 구동 전극들과, 제2 기판의 일면에 서로 이웃하게 형성되는 형광층들 및 흑색층과, 형광층들과 흑색층의 어느 일면에 형성되는 애노드 전극 및 제1 기판과 제2 기판 사이에 위치하는 스페이서들을 포함하고, 제1 기판과 제2 기판이 구동 과정에서 하기 조건을 만족한다.

0.9 ≤ T2/T1 ≤ 1

여기서, T1(℃)은 제1 기판의 온도를 나타내고, T2(℃)는 제2 기판의 온도를 나타낸다.

제1기판, 제2기판, 스페이서, 온도, 형광층, 흑색층, 구동전극

Description

전자 방출 표시 디바이스 {ELECTRON EMISSION DISPLAY DEVICE}

도 1은 본 발명의 실시예에 따른 전자 방출 표시 디바이스의 부분 분해 사시도이다.

도 2는 제1 기판과 제2 기판의 온도 비율 변화에 따른 스페이서 주위의 전자빔 왜곡 정도를 나타낸 그래프이다.

본 발명은 전자 방출 표시 디바이스에 관한 것으로서, 보다 상세하게는 제1 기판과 제2 기판의 온도 차이에 의한 스페이서 주위의 전자빔 왜곡을 억제할 수 있는 전자 방출 표시 디바이스에 관한 것이다.

일반적으로 전자 방출 소자(electron emission element)는 전자원의 종류에 따라 열음극을 이용하는 방식과 냉음극을 이용하는 방식으로 분류할 수 있다.

여기서, 냉음극을 이용하는 방식의 전자 방출 소자로는 전계 방출 어레이(Field Emitter Array; FEA)형, 표면 전도 에미션(Surface-Conduction Emission; SCE)형, 금속-절연층-금속(Metal-Insulator-Metal; MIM)형 및 금속-절연층-반도체(Metal-Insulator-Semiconductor; MIS)형 등이 알려져 있다.

이 중 전계 방출 어레이(FEA)형 전자 방출 소자는 전자 방출부와 전자 방출부의 전자 방출을 제어하는 구동 전극으로서 하나의 캐소드 전극과 하나의 게이트 전극을 구비하며, 전자 방출부의 구성 물질로 일 함수가 낮거나 종횡비가 큰 물질, 일례로 탄소 나노튜브와 흑연 및 다이아몬드상 카본과 같은 탄소계 물질을 사용하여 진공 중에서 전계에 의해 쉽게 전자가 방출되는 원리를 이용한다.

전자 방출 소자는 제1 기판에 어레이를 이루며 배치되어 전자 방출 디바이스(electron emission device)를 구성하고, 전자 방출 디바이스는 형광층과 애노드 전극 등으로 이루어진 발광 유닛이 구비된 제2 기판과 결합하여 전자 방출 표시 디바이스(electron emission display device)를 구성한다.

제1 기판과 제2 기판은 밀봉 부재에 의해 가장자리가 일체로 접합된 후 내부가 배기되어 진공 용기를 구성한다. 그리고 진공 용기 내부에는 복수의 스페이서들이 위치하여 제1 기판과 제2 기판의 간격을 일정하게 유지시키며, 진공 용기에 가해지는 압축력을 지지하여 진공 용기의 변형과 파손을 방지하는 역할을 한다.

전술한 전자 방출 표시 디바이스에서 제1 기판에 제공되는 구동 전극들과 제2 기판에 제공되는 애노드 전극은 구동시 열이 발생하며, 특히 전자들을 방출하는 제1 기판 측의 구동 전극들에서 많은 열이 발생하므로 제1 기판과 제2 기판은 각기 다른 온도를 유지하게 된다.

이때 진공 용기 내부는 대략 10^-6torr의 진공도로 유지되기 때문에 대류를 통한 열의 전달은 차단되지만, 제1 기판과 제2 기판 사이에 배치되는 스페이서들을 통해 열전도가 발생한다. 그리고 스페이서의 높이 방향에 따른 온도 차이는 이 높이 방향을 따라 스페이서 표면의 전위 변화를 유발하여 스페이서 주위의 등전위선을 왜곡시킨다. 통상의 경우 스페이서가 배치된 부위는 다른 부위에 비해 제2 기판을 향해 상승된 등전위선 분포를 보인다.

그 결과 스페이서 주변의 전자 방출부에서 방출된 전자들은 대응하는 형광층을 향해 직진하지 못하고 흑색층이나 이웃 단위 화소의 형광층을 향해 진행하게 된다. 특히 이웃 단위 화소의 타색 형광층을 발광시키는 경우, 화면의 색순도가 낮아지는 등 표시 품질이 저하되는 문제가 있다.

따라서 본 발명은 상기한 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 제1 기판과 제2 기판의 최적화된 온도 설정을 통해 스페이서 주변의 전자빔 왜곡을 억제할 수 있는 전자 방출 표시 디바이스를 제공하는데 있다.

상기의 목적을 달성하기 위하여 본 발명은,

서로 대향 배치되는 제1 기판 및 제2 기판과, 제1 기판에 형성되는 전자 방출부들과, 제1 기판에 제공되어 전자 방출부들의 전자 방출을 제어하는 구동 전극들과, 제2 기판의 일면에 서로 이웃하게 형성되는 형광층들 및 흑색층과, 형광층들과 흑색층의 어느 일면에 형성되는 애노드 전극 및 제1 기판과 제2 기판 사이에 위치하는 스페이서들을 포함하고, 제1 기판과 제2 기판이 구동 과정에서 하기 조건을 만족하는 전자 방출 표시 디바이스를 제공한다.

0.9 ≤ T2/T1 ≤ 1

여기서, T1(℃)은 제1 기판의 온도를 나타내고, T2(℃)는 제2 기판의 온도를 나타낸다.

상기 구동 전극들은 전자 방출부들과 전기적으로 연결되는 캐소드 전극들과, 캐소드 전극들과 절연되어 위치하는 게이트 전극들을 포함할 수 있고, 구동 전극들 상부에 구동 전극들과 절연되어 위치하는 집속 전극을 더욱 포함할 수 있다.

상기 전자 방출부는 탄소 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본, C₆₀ 및 실리콘 나노와이어로 이루어진 군으로부터 선택된 적어도 하나의 물질을 포함할 수 있다.

상기 흑색층은 형광층들 사이에서 대략 80㎛의 폭을 가지며 형성될 수 있다. 스페이서들은 유전체로 이루어지고, 흑색층에 대응하여 위치할 수 있다.

이하, 첨부된 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.

도 1은 본 발명의 실시예에 따른 전자 방출 표시 디바이스의 부분 분해 사시도로서, 일례로 전계 방출 어레이(FEA)형 전자 방출 표시 디바이스를 도시하였다.

도면을 참고하면, 전자 방출 표시 디바이스는 소정의 간격을 두고 서로 평행하게 대향 배치되는 제1 기판(2)과 제2 기판(4)을 포함한다. 제1 기판(2)과 제2 기판(4)의 가장자리에는 밀봉 부재(도시하지 않음)가 배치되어 두 기판을 접합시키며, 내부 공간이 대략 10^-6 torr의 진공도로 배기되어 제1 기판(2)과 제2 기판(4) 및 밀봉 부재가 진공 용기를 구성한다.

상기 제1 기판(2) 중 제2 기판(4)과의 대향면에는 전자 방출 소자들이 어레이를 이루며 배치되어 전자 방출 디바이스(100)를 구성하고, 전자 방출 디바이스(100)가 제2 기판(4) 및 제2 기판(4)에 제공된 발광 유닛(110)과 결합되어 전자 방출 표시 디바이스를 구성한다.

먼저, 제1 기판(2) 위에는 제1 전극인 캐소드 전극들(6)이 제1 기판(2)의 일방향(도면의 y축 방향)을 따라 스트라이프 패턴으로 형성되고, 캐소드 전극들(6)을 덮으면서 제1 기판(2) 전체에 제1 절연층(8)이 형성된다. 제1 절연층(8) 위에는 제2 전극인 게이트 전극들(10)이 캐소드 전극(6)과 직교하는 방향(도면의 x축 방향)을 따라 스트라이프 패턴으로 형성된다.

상기에서 캐소드 전극(6)과 게이트 전극(10)의 교차 영역이 하나의 단위 화소를 이루며, 캐소드 전극들(6) 위로 각 단위 화소마다 하나 이상의 전자 방출부(12)가 형성된다. 그리고 제1 절연층(8)과 게이트 전극(10)에는 각 전자 방출부(12)에 대응하는 개구부(81,101)가 형성되어 제1 기판(2) 상에 전자 방출부(12)가 노출되도록 한다.

전자 방출부(12)는 진공 중에서 전계가 가해지면 전자를 방출하는 물질들, 가령 탄소계 물질 또는 나노미터 사이즈 물질로 이루어질 수 있다. 전자 방출부(12)는 일례로 탄소 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본, C_60, 실리콘 나노와이어 및 이들의 조합 물질을 포함할 수 있으며, 전자 방출 부(12)의 제조법으로는 스크린 인쇄, 직접 성장, 화학기상증착 또는 스퍼터링 등을 적용할 수 있다.

도면에서는 전자 방출부들(12)이 원형으로 형성되고, 각 단위 화소에서 캐소드 전극(6)의 길이 방향을 따라 일렬로 배열되는 구성을 도시하였다. 그러나 전자 방출부(12)의 평면 형상과 단위 화소당 개수 및 배열 형태 등은 도시한 예에 한정되지 않고 다양하게 변형 가능하다.

또한 상기에서는 게이트 전극들(10)이 제1 절연층(8)을 사이에 두고 캐소드 전극들(6) 상부에 위치하는 구조에 대해 설명하였으나, 게이트 전극들이 제1 절연층을 사이에 두고 캐소드 전극들 하부에 위치하는 구조도 가능하다. 이 경우 전자 방출부는 제1 절연층 위에서 캐소드 전극의 측면에 위치할 수 있다.

그리고 게이트 전극들(10)과 제1 절연층(8) 위로 제3 전극인 집속 전극(14)이 형성된다. 집속 전극(14) 하부에는 제2 절연층(16)이 위치하여 게이트 전극(10)과 집속 전극(14)을 절연시키며, 제2 절연층(16)과 집속 전극(14)에도 전자빔 통과를 위한 개구부(161,141)가 마련된다.

집속 전극(14)은 전자 방출부(12)마다 이에 대응하는 하나의 개구부를 형성하여 각 전자 방출부(12)에서 방출되는 전자들을 개별적으로 집속하거나, 단위 화소 마다 하나의 개구부를 형성하여 하나의 단위 화소에서 방출되는 전자들을 포괄적으로 집속할 수 있다. 도 1에서는 두번째 경우를 도시하였다.

다음으로, 제1 기판(2)에 대향하는 제2 기판(4)의 일면에는 형광층(18), 일례로 적색과 녹색 및 청색의 형광층들(18R,18G,18B)이 임의의 간격을 두고 형성되 고, 각 형광층(18) 사이로 화면의 콘트라스트 향상을 위한 흑색층(20)이 형성된다. 형광층(18)은 제1 기판(2)에 설정되는 단위 화소에 한가지 색의 형광층(18R,18G,18B)이 대응하도록 형성된다.

형광층(18)과 흑색층(20) 위로는 알루미늄과 같은 금속막으로 이루어진 애노드 전극(22)이 형성된다. 애노드 전극(22)은 외부로부터 전자빔 가속에 필요한 고전압을 인가받으며, 형광층(18)에서 방사된 가시광 중 제1 기판(2)을 향해 방사된 가시광을 제2 기판(4) 측으로 반사시켜 휘도를 높이는 역할을 한다.

한편, 애노드 전극은 금속막이 아닌 ITO(indium tin oxide)와 같은 투명 도전막으로 이루어질 수 있다. 이 경우 애노드 전극은 제2 기판(4)을 향한 형광층(18)과 흑색층(20)의 일면에 위치하며, 소정의 패턴으로 구분되어 복수개로 형성될 수 있다. 또한 애노드 전극으로서 전술한 투명 도전막과 금속막이 형광층(18)과 흑색층(20)의 양면에 동시에 형성되는 구조도 가능하다.

상기 제1 기판(2)과 제2 기판(4) 사이에는 스페이서들(24)이 배치되어 진공 용기에 가해지는 압축력을 지지하고, 두 기판(2,4)의 간격을 일정하게 유지시킨다. 스페이서들(24)은 집속 전극(14)과 애노드 전극(22)의 단락을 방지할 수 있도록 글래스, 세라믹, 도는 강화 유리와 같은 유전체로 제작되며, 형광층(18)을 침범하지 않도록 흑색층(20)에 대응하여 위치한다. 도면에서는 일례로 벽체형(wall-type) 스페이서(24)를 도시하였다.

상기 구성의 전자 방출 표시 디바이스는 외부로부터 캐소드 전극들(6), 게이트 전극들(10), 집속 전극(14) 및 애노드 전극(22)에 소정의 전압을 공급하여 구동 한다.

일례로 캐소드 전극들(6)과 게이트 전극들(10) 중 어느 한 전극들이 주사 구동 전압을 인가받아 주사 전극으로 기능하고, 다른 한 전극들이 데이터 구동 전압을 인가받아 데이터 전극으로 기능한다. 그리고 집속 전극(14)은 전자빔 집속에 필요한 전압, 일례로 0V 또는 수 내지 수십 볼트의 음의 직류 전압을 인가받으며, 애노드 전극(22)은 전자빔 가속에 필요한 전압, 일례로 수백 내지 수천 볼트의 양의 직류 전압을 인가받는다.

그러면 캐소드 전극(6)과 게이트 전극(10)간 전압 차가 임계치 이상인 단위 화소들에서 전자 방출부(12) 주위에 전계가 형성되어 이로부터 전자들이 방출된다. 방출된 전자들은 집속 전극 개구부(141)를 통과하면서 전자빔 다발의 중심부로 집속되며, 애노드 전극(22)에 인가된 고전압에 이끌려 대응하는 형광층(18)에 충돌함으로써 이를 발광시킨다.

전술한 전자 방출 표시 디바이스의 구동 과정에 있어서, 전자들이 방출되는 제1 기판(2) 측의 구동 전극들, 즉 캐소드 전극(6) 및 게이트 전극(10)과 전자를 가속시키는 제2 기판(4) 측의 애노드 전극(22)에서 열이 방출되며, 특히 전자 방출부(12)가 위치하는 제1 기판(2) 측의 구동 전극들에서 보다 많은 양의 열이 방출된다. 이로써 제1 기판(2)과 제2 기판(4)은 서로 다른 온도를 유지하게 되고, 이러한 온도 차이는 스페이서(24) 주위의 등전위선 변화와 전자빔 왜곡으로 이어진다.

따라서 본 실시예에 따른 전자 방출 표시 디바이스는 전자빔 왜곡을 최소화하기 위하여 하기 조건을 만족한다.

0.9 ≤ T2/T1 ≤ 1

여기서, T1(℃)은 제1 기판의 온도를 나타내고, T2(℃)는 제2 기판의 온도를 나타낸다.

도 2는 제1 기판(2)과 제2 기판(4)의 온도 비율 변화에 따른 스페이서 주위의 전자빔 왜곡 정도를 나타낸 그래프이다. 그래프의 가로축은 T2/T1을 나타내고, 세로축은 스페이서(24) 주위의 전기장 변화로 인한 전자빔의 이동 거리(㎛)를 나타낸다.

실험에 사용된 전자 방출 표시 디바이스에서 형광층(18)은 대략 340㎛의 폭으로 형성되고, 흑색층(20)은 대략 80㎛의 폭을 가지며 각 형광층들(18) 사이에서 형광층(18)을 둘러싸도록 위치한다. 형광층(18)과 흑색층(20)의 폭은 다른 색의 형광층들(18R,18G,18B)이 서로 이웃하게 배치되는 방향(도면의 x축 방향), 즉 통상적으로 화면의 수평 방향을 따라 측정되는 폭으로 정의할 수 있다.

그리고 전자빔의 이동 거리는 전자빔이 대응하는 단위 화소의 형광층(18)을 향해 직진했을 때의 전자빔 스폿 위치를 기준으로, 형광층(18)의 폭 방향(도면의 x축 방향)을 따라 왜곡된 전자빔 스폿 위치까지의 거리로 정의할 수 있다.

도 2를 참고하면, 제1 기판과 제2 기판의 온도 비율(T2/T1)이 본 실시예의 수식 조건을 만족할 때, 전자빔 이동 거리가 80㎛ 이하임을 알 수 있으며, 이 결과는 전자빔이 흑색층(20) 영역 안에서 전자빔 스폿을 형성하여 타색 발광을 일으키지 않음을 의미한다.

이와 같이 본 실시예의 전자 방출 표시 디바이스는 제1 기판과 제2 기판의 최적화된 온도 설정을 통해 스페이서(24) 주변의 전자빔 왜곡을 억제하여 형광층(18)의 타색 발광을 억제하며, 그 결과 화면의 색순도를 개선하여 표시 품질을 높이는 효과를 갖는다.

상기에서는 전계 방출 어레이(FEA)형 전자 방출 표시 디바이스에 대해 설명하였으나, 본 발명의 전계 방출 어레이형에 한정되지 않고 전자 방출 디바이스와 발광 유닛 및 스페이서들을 구비하는 다른 타입의 전자 방출 표시 디바이스에도 용이하게 적용 가능하다.

또한, 상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.

이와 같이 본 발명에 의한 전자 방출 표시 디바이스는 제1 기판과 제2 기판의 온도 최적화를 통해 전자 방출 표시 디바이스 구동시 스페이서 주변으로 발생하는 전자빔 왜곡을 억제한다. 따라서 본 발명에 의한 전자 방출 표시 디바이스는 전자빔의 타색 발광을 억제하여 화면의 색순도를 향상시켜 표시 품질을 높이는 효과를 구현한다.

Claims (6)

1. 서로 대향 배치되는 제1 기판 및 제2 기판과;

   상기 제1 기판에 형성되는 전자 방출부들과;

   상기 제1 기판에 제공되어 상기 전자 방출부들의 전자 방출을 제어하는 구동 전극들과;

   상기 제2 기판의 일면에 서로 이웃하게 형성되는 형광층들 및 흑색층과;

   상기 형광층들과 흑색층의 어느 일면에 형성되는 애노드 전극; 및

   상기 제1 기판과 제2 기판 사이에 위치하는 스페이서들을 포함하고,

   상기 제1 기판과 제2 기판이 구동 과정에서 하기 조건을 만족하는 전자 방출 표시 디바이스.

   0.9 ≤ T2/T1 ≤ 1

   여기서, T1(℃)은 제1 기판의 온도를 나타내고, T2(℃)는 제2 기판의 온도를 나타낸다.
2. 제1항에 있어서,

   상기 구동 전극들이 상기 전자 방출부들과 전기적으로 연결되는 캐소드 전극들과, 캐소드 전극들과 절연되어 위치하는 게이트 전극들을 포함하는 전자 방출 표시 디바이스.
3. 제2항에 있어서,

   상기 구동 전극들 상부에서 구동 전극들과 절연되어 위치하는 집속 전극을 더욱 포함하는 전자 방출 표시 디바이스.
4. 제1항에 있어서,

   상기 전자 방출부가 탄소 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본, C₆₀ 및 실리콘 나노와이어로 이루어진 군으로부터 선택된 적어도 하나의 물질을 포함하는 전자 방출 표시 디바이스.
5. 제1항에 있어서,

   상기 흑색층이 상기 형광층들 사이에서 대략 80㎛의 폭을 가지며 형성되는 전자 방출 표시 디바이스.
6. 제1항에 있어서,

   상기 스페이서들이 유전체로 이루어지며, 상기 흑색층에 대응하여 위치하는 전자 방출 표시 디바이스.

Images