KR20070048891A - Fail-safe switching apparatus on the railroad signal - Google Patents

Fail-safe switching apparatus on the railroad signal Download PDF

Info

Publication number
KR20070048891A
KR20070048891A KR1020050105943A KR20050105943A KR20070048891A KR 20070048891 A KR20070048891 A KR 20070048891A KR 1020050105943 A KR1020050105943 A KR 1020050105943A KR 20050105943 A KR20050105943 A KR 20050105943A KR 20070048891 A KR20070048891 A KR 20070048891A
Authority
KR
South Korea
Prior art keywords
signal
cpu
cards
modules
output
Prior art date
Application number
KR1020050105943A
Other languages
Korean (ko)
Other versions
KR100741522B1 (en
Inventor
김덕환
Original Assignee
경봉기술(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경봉기술(주) filed Critical 경봉기술(주)
Priority to KR1020050105943A priority Critical patent/KR100741522B1/en
Publication of KR20070048891A publication Critical patent/KR20070048891A/en
Application granted granted Critical
Publication of KR100741522B1 publication Critical patent/KR100741522B1/en

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B61RAILWAYS
    • B61LGUIDING RAILWAY TRAFFIC; ENSURING THE SAFETY OF RAILWAY TRAFFIC
    • B61L27/00Central railway traffic control systems; Trackside control; Communication systems specially adapted therefor
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B61RAILWAYS
    • B61LGUIDING RAILWAY TRAFFIC; ENSURING THE SAFETY OF RAILWAY TRAFFIC
    • B61L27/00Central railway traffic control systems; Trackside control; Communication systems specially adapted therefor
    • B61L27/50Trackside diagnosis or maintenance, e.g. software upgrades
    • B61L27/53Trackside diagnosis or maintenance, e.g. software upgrades for trackside elements or systems, e.g. trackside supervision of trackside control system conditions
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B61RAILWAYS
    • B61LGUIDING RAILWAY TRAFFIC; ENSURING THE SAFETY OF RAILWAY TRAFFIC
    • B61L27/00Central railway traffic control systems; Trackside control; Communication systems specially adapted therefor
    • B61L27/70Details of trackside communication
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B61RAILWAYS
    • B61LGUIDING RAILWAY TRAFFIC; ENSURING THE SAFETY OF RAILWAY TRAFFIC
    • B61L2205/00Communication or navigation systems for railway traffic
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Train Traffic Observation, Control, And Security (AREA)
  • Safety Devices In Control Systems (AREA)

Abstract

본원발명은 현장역에 설치된 역정보전송장치(LDTS)에서 열차의 운행과 관련된 역정보를 Fail-Safe방식으로 중앙정보전송장치(CDTS)로 전송하기 위한 이중계 시스템을 구성함에 있어서, In the present invention, in configuring a dual system for transmitting station information related to the operation of a train from a station information transmission device (LDTS) installed at a site station to a central information transmission device (CDTS) in a fail-safe manner,

상기 Fail-Safe를 절체모듈을 적용하여 구성함으로서, By configuring the fail-safe by applying a transfer module,

이중계 시스템에서 장치 이중계 및 통신라인 이중화를 가능하게 하여 이중계 시스템이 안정적인 동작을 수행할 수 있게 하는 한편, 역정보전송장치의 고장이나 기능의 오동작 등과 같은 장애에도 역정보전송장치가 정확하게 동작할 수 있도록 하기 위한 철도신호용 Fail-Safe 절체장치에 관한 것이다. In the dual system, the dual system and the communication line can be duplicated to enable the dual system to perform stable operation, and the reverse information transmission device can operate correctly even in the case of a failure such as the failure of the reverse information transmission device or the malfunction of the function. The present invention relates to a fail-safe switching device for railway signals.

역정보전송장치, Fail-Safe, 중앙정보전송장치, 절체모듈, 이중계, 신호 Reverse Information Transmitter, Fail-Safe, Central Information Transmitter, Transfer Module, Dual System, Signal

Description

철도신호용 페일세이프 절체장치 { Fail-safe Switching Apparatus on the Railroad Signal }Fail-safe Switching Apparatus on the Railroad Signal}

도 1은 종래의 Fail-Safe 장치의 구성도1 is a block diagram of a conventional fail-safe device

도 2는 본원발명에 의한 Fail-Safe 장치의 구성도2 is a block diagram of a fail-safe device according to the present invention

도 3은 제2도의 절체카드의 세부구성도3 is a detailed configuration diagram of the transfer card of FIG.

도 4는 제3도의 절체카드의 주 처리 회로도4 is a main processing circuit diagram of the transfer card of FIG.

도 5는 제3도의 절체카드의 제어신호 선택회로도5 is a control signal selection circuit diagram of the transfer card of FIG.

도 6은 제3도의 절체카드의 422 Driver 및 프로텍터 회로도Fig. 6 is a circuit diagram of a 422 driver and protector of the transfer card of Fig. 3;

도 7은 제3도의 절체카드의 입력(수신) 처리 계통도7 is an input (reception) processing system diagram of the transfer card of FIG.

도 8은 일반적인 CTC의 시스템 구성 및 정보의 흐름도8 is a flowchart of a system configuration and information of a general CTC

도 9는 일반적인 CTC의 시스템 상세 구성도9 is a detailed configuration diagram of a general CTC

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

11, 12, 20, 21 모뎀카드 13, 14, 24, 25 CPU모듈(카드)11, 12, 20, 21 Modem card 13, 14, 24, 25 CPU module (card)

15, 16 절연모듈(카드) 17, 18, 28, 29 전자연동장치15, 16 Insulation module (card) 17, 18, 28, 29 Electronic interlocking device

22, 23, 26, 27 절체모듈(카드)22, 23, 26, 27 Transfer Module (Card)

본원발명은 현장역에 설치된 역정보전송장치(LDTS)에서 열차의 운행과 관련된 역정보를 Fail-Safe방식으로 중앙정보전송장치(CDTS)로 전송하기 위한 이중계 시스템을 구성함에 있어서, In the present invention, in configuring a dual system for transmitting station information related to the operation of a train from a station information transmission device (LDTS) installed at a site station to a central information transmission device (CDTS) in a fail-safe manner,

상기 Fail-Safe를 절체모듈을 적용하여 구성함으로서, By configuring the fail-safe by applying a transfer module,

이중계 시스템에서 장치 이중계 및 통신라인 이중화를 가능하게 하여 이중계 시스템이 안정적인 동작을 수행할 수 있게 하는 한편, 역정보전송장치의 고장이나 기능의 오동작 등과 같은 장애에도 역정보전송장치가 정확하게 동작할 수 있도록 하기 위한 철도신호용 Fail-Safe 절체장치에 관한 것이다. In the dual system, the dual system and the communication line can be duplicated to enable the dual system to perform stable operation, and the reverse information transmission device can operate correctly even in the case of a failure such as the failure of the reverse information transmission device or the malfunction of the function. The present invention relates to a fail-safe switching device for railway signals.

<발명의 기술적 배경>Technical background of the invention

열차의 운행과 관련된 기술의 향상과 더불어 열차의 운행을 자동화하는 한편, 열차를 보다 신속·정확·안전·효율적으로 운행하기 위하여 도입된 설비가 열차집중제어(CTC)장치이다. A train intensive control (CTC) system is introduced to improve the technology related to the operation of trains, to automate the operation of trains, and to operate trains more quickly, accurately, safely and efficiently.

CTC장치는 운전사령자가 일정지역내의 모든 열차운행상황을 한 장소에서 파 악한 후, 열차진로를 제어하여 기관사에게 지시하는 운전방식의 열차제어장치이다. 이 장치는 각각의 열차에 대하여 직접제어가 가능한 것은 물론 열차의 운행 상황을 전체적으로 파악함으로서 열차의 흐름을 효율적으로 제어할 수 있는 기술을 구현한 장치이다. The CTC device is a train control device of the driving method in which the driver commander grasps all the train operation conditions in a certain area in one place and then controls the train path to instruct the engineer. This device is not only capable of direct control of each train, but also implements a technology that can efficiently control the flow of trains by grasping the operating status of trains as a whole.

CTC 장치의 기본 구성과 그 정보의 흐름은 도8 및 도9와 같다. The basic configuration of the CTC device and the flow of information thereof are shown in FIGS. 8 and 9.

즉, 선로상의 일정구간에 설치된 연동장치의 제어정보가 역에 설치된 역정보전송장치로 수신되면, 상기 수신된 연동장치의 제어정보는 중앙정보전송장치로 전송되고, 상기 각 역으로부터 송신된 제어정보는 다수 개의 역정보전송장치의 집단으로 이루어진 중앙정보전송장치로 수신되며 이 신호는 허브를 거쳐 주컴퓨터에서 분석된 후 각 사령실로 보내져서 사령실 내의 표시제어반에 표시된다. That is, when the control information of the interlocking device installed in a certain section on the track is received by the inverse information transmitting device installed in the station, the control information of the received interlocking device is transmitted to the central information transmitting device, and the control information transmitted from each station. Is received by a central information transmission device composed of a group of reverse information transmission devices. The signal is analyzed by the main computer through a hub and sent to each command room and displayed on the display control panel in the command room.

사령실에서는 상기 표시제어반에 표시된 열차의 운행과 관련된 역정보를 인지하고 다시 표시제어반을 조작하여 연동장치를 제어하기 위한 제어신호를 처리장치로 출력한다. 상기 제어신호를 수신한 처리장치는 현장의 열차를 제어하기 위한 표시신호를 출력하며, 상기 처리장치에서 출력된 표시신호는 상기한 제어신호의 흐름과는 역순으로 중앙정보전송장치와 역정보전송장치를 거쳐 현장의 연동장치로 전송되어 열차의 운행을 제어하게 된다. The command room recognizes station information related to the operation of the train displayed on the display control panel, and again operates a display control panel to output a control signal for controlling the interlocking device to the processing device. The processing device receiving the control signal outputs a display signal for controlling trains in the field, and the display signal output from the processing device is in the reverse order of the flow of the control signal. It is transmitted to the interlock device on the site to control the operation of the train.

한편, 열차의 안전한 운행을 확보하기 위하여 역정보전송장치와 중앙정보전 송장치의 사이에는 절대로 정보의 단절이 있어서는 아니 된다. 이에 따라 역정보전송장치는 정보전송체계를 이중계로 구성하고 이를 Fail-Safe 방식으로 운용함으로서 열차의 안전한 운행을 확보하고 있다. On the other hand, in order to ensure safe operation of the train, there should never be a disconnection of information between the station information transmission apparatus and the central information transmission apparatus. Accordingly, the station information transmission device secures the safe operation of the train by constructing a dual information transmission system and operating it in a fail-safe manner.

현재 사용되고 있는 역정보전송장치의 구성은 도1에 도시된 바와 같다.The configuration of the reverse information transmitting apparatus currently used is as shown in FIG.

이를 설명하면, 역정보전송장치는 각각 1계와 2계로 나누어져 구성되며, To explain this, the reverse information transmission device is configured by dividing the first and second systems, respectively,

각계의 구성은, The composition of each world

상위 CDTS와 연결되어 열차의 운행과 관련된 정보(데이터)를 송수신하여 이를 신호처리(변복조)하는 모뎀(11, 12)과; Modems 11 and 12 connected to the upper CDTS and transmitting and receiving information (data) related to the operation of the train and signal processing (modulation and demodulation) thereof;

상기 모뎀(11, 12)을 통해 송수신된 신호에 따라 시스템의 동작을 제어하는 한편, 상호 시스템의 동작 상태를 감시하다 상대 CPU 모듈에 에러가 발생하면 즉시 스탠바이 CPU로 절환되도록 하는 CPU 모듈(13, 14)과;The CPU module 13 controls the operation of the system according to the signals transmitted and received through the modems 11 and 12, and monitors the operation state of the mutual system, and immediately switches to the standby CPU when an error occurs in the counterpart CPU module. 14);

상기 CPU 모듈(13, 14)의 제어에 따라 현장의 연동장치와 중앙의 사령실 간의 신호의 흐름을 단순히 연결하거나 차단하는 기능을 수행하는 광절연모듈(15, 16)과;An optical insulation module (15, 16) for performing a function of simply connecting or interrupting the flow of signals between an on-site interlock device and a central command room under the control of the CPU modules (13, 14);

현장에서 열차의 운행상태를 검지하여 CPU 모듈(13, 14)로 전송하고, CPU 모듈을 통해 사령실의 제어(혹은 표시) 명령을 받아 현장에서 열차의 운행을 제어하거나 신호를 표시하는 연동장치(17, 18)로; 이루어진다. Interlocking device that detects the operation status of the train in the field and transmits it to the CPU modules 13 and 14, and receives the control (or display) command of the command room through the CPU module to control the operation of the train or display the signal in the field (17 , 18); Is done.

상기 구성요소들의 결합관계를 설명하면, Referring to the coupling relationship of the components,

우선 1계 및 2계 CPU 모듈(13, 14)과 모뎀(11, 12) 사이의 통신 결선은 물리적으로 1계 CPU의 포트1과 2계 CPU의 포트2가 하드와이어(HARD-WIRED)로 연결되어 1계 모뎀(11)에 연결되어 있다. 마찬가지로 1계 CPU 포트2와 2계 CPU 포트1이 서로 연결되어 2계 모뎀(12)에 연결되어 있다. First of all, the communication wiring between the first and second CPU modules 13 and 14 and the modems 11 and 12 is physically connected by hard wire (HARD-WIRED) to port 1 of the first CPU and port 2 of the second CPU. It is connected to the first modem (11). Similarly, the first CPU port 2 and the second CPU port 1 are connected to each other and connected to the second modem 12.

또한 연동장치(17, 18)와는 광절연모듈(15, 16)을 통해 서로 연결되어 있다. In addition, the interlocking devices 17 and 18 are connected to each other through the optical insulation modules 15 and 16.

이들은 소프트웨어 적으로 1계, 2계 CPU 중 어느 하나만 온라인 CPU가 되고 나머지 하나는 스탠바이 형태가 되어 동작하게 된다. In software, only one of the first and second CPUs becomes an online CPU, and the other is a standby.

온라인 CPU는 상위 CDTS 1, 2와 데이터를 송수신하고, 스탠바이 CPU는 수신만 하도록 되어 있는 상태에서 상호 시스템의 동작상태를 감시하다 만약 상대 CPU에 에러가 발생하면 즉시 스탠바이 CPU가 온라인 상태로 되어 동작을 계속하게 된다. The online CPU sends and receives data to and from the upper level CDTS 1 and 2, and the standby CPU monitors the operation status of the mutual system while only the standby CPU is configured to receive the data. If an error occurs in the counterpart CPU, the standby CPU immediately goes online to operate. Will continue.

그러나 위와 같은 종래의 구성은, 만일 이중계간 상호 감시에 의한 오류로 인하여 서로가 온라인 CPU 상태로 인식을 하게 될 경우, 둘 다 같은 회선에 데이터를 송신하게 되고 이것은 데이터 충돌을 일으켜 데이터 오류의 원인이 된다. However, in the conventional configuration as described above, if each other is recognized as an on-line CPU state due to an error caused by mutual monitoring between the two systems, both send data on the same line, which causes a data collision and causes a data error. do.

또한 물리적으로도 어느 한 CPU의 출력 통신포트에 하드웨어적으로 문제가 생기게 되면 그 영향이 그대로 상대 CPU의 출력 통신포트에 영향을 주어 상대 CPU의 정상적인 통신기능에 장애를 유발할 수도 있고, 시스템 자체의 에러를 판단하는 것을 어렵게 하기 때문에 시스템에 에러가 발생하더라도 정확히 이를 감지하여 정 상정인 상태로 시스템을 절환하지 못하고 고장의 상태를 방치하게 되는 등 많은 문제점을 안고 있다. In addition, if a hardware problem occurs in the output communication port of one CPU physically, the influence may directly affect the output communication port of the other CPU, which may cause a failure in the normal communication function of the other CPU, and cause an error in the system itself. Because it makes it difficult to judge the system, it has many problems, such as detecting the exact error even if a system error occurs and failing to switch the system to the normal state and leaving the state of failure.

본원발명은 전술한 종래 기술의 문제점들을 해결하기 위해 안출된 것이다.The present invention has been made to solve the above-mentioned problems of the prior art.

즉 본원발명은 현장역에 설치된 역정보전송장치(LDTS)에서 열차의 운행과 관련된 역정보를 Fail-Safe방식으로 중앙정보전송장치(CDTS)로 전송하기 위한 이중계 시스템을 구성함에 있어서, 상기 Fail-Safe를 절체모듈을 적용하여 구성함으로서, In other words, the present invention in the configuration of a dual system for transmitting the station information related to the operation of the train in the station information transmission device (LDTS) installed in the field station to the central information transmission device (CDTS) in a fail-safe manner, the Fail -Safe is configured by applying the transfer module,

이중계 시스템에서 장치 이중계 및 통신라인 이중화를 가능하게 하여 이중계 시스템이 안정적인 동작을 수행할 수 있게 하는 한편, 역정보전송장치의 고장이나 기능의 오동작 등과 같은 장애에도 역정보전송장치가 정확하게 동작할 수 있도록 함을 목적으로 한다.In the dual system, the dual system and the communication line can be duplicated to enable the dual system to perform stable operation, and the reverse information transmission device can operate correctly even in the case of a failure such as the failure of the reverse information transmission device or the malfunction of the function. The purpose is to make it possible.

상기와 같은 목적을 달성하기 위한 본원발명의 구성 및 결합관계와 동작과정을 도2 내지 도7을 참조하여 설명한다. The configuration, coupling relationship and operation process of the present invention for achieving the above object will be described with reference to FIGS.

도2는 본원발명에 의한 Fail-safe 장치의 구성도이고, 도3은 2도의 절체카드 의 세부구성도이며, 도4는 3도의 절체카드의 주 처리 회로도이고, 도5는 3도의 절체카드의 제어신호 선택회로도이며, 도6은 3도의 절체카드의 422 Driver 및 프로텍터 회로도이고, 도7은 3도의 절체카드의 입력(수신) 처리 계통도이다. FIG. 2 is a configuration diagram of a fail-safe device according to the present invention, FIG. 3 is a detailed configuration diagram of the transfer card of FIG. 2, FIG. 4 is a main processing circuit diagram of the transfer card of FIG. 6 is a 422 driver and protector circuit diagram of the switching card of FIG. 6, and FIG. 7 is an input (reception) processing system diagram of the switching card of FIG.

우선 본원발명의 구성은 크게,First of all, the composition of the present invention is largely

CDTS 1, 2와 연결된 후, CPU 카드로부터 전송되어 온 데이터를 신호처리(변조)하여 CDTS 1, 2로 전송하거나 CDTS 1, 2로부터 수신된 제어신호를 신호처리(복조)하여 CPU 카드(24, 25)로 전송하는 1계, 2계 모뎀카드(20, 21)와;After being connected to CDTS 1 and 2, the data transmitted from the CPU card is signal processed (modulated) and transmitted to the CDTS 1 and 2, or the control signal received from the CDTS 1 and 2 is signal processed (demodulated). 25) first and second modem cards 20 and 21 to be transmitted to;

1계, 2계 CPU 카드(24, 25)와, 모뎀카드(20, 21) 사이에 설치된 후, 1계, 2계 CPU 모듈(24, 25)로부터 입력되는 두 개의 통신포트의 입력 중 어느 하나만을 선택하여 1계, 2계 모뎀(20, 21)으로 출력하고, 1계, 2계 모뎀(20, 21)으로부터 입력되는 신호는 1계, 2계 CPU 모듈(24, 25)로 모두 출력하는 1계, 2계 제1절체카드(모듈)(22, 23)과;After being installed between the first and second CPU cards 24 and 25 and the modem cards 20 and 21, only one of the two communication ports input from the first and second CPU modules 24 and 25 is input. Select and output to the first- and second-mode modems 20 and 21, and output the signals input from the first- and second-mode modems 20 and 21 to the first and second CPU modules 24 and 25. First and second first switching cards (modules) 22 and 23;

각계 절체카드(모듈)(22, 23, 26, 27)로부터 수신된 신호를 처리하여 온라인으로 선택된 계를 통해 송수신하는 한편, 상대 CPU의 동작 상태를 감시하다 온라인 계에 에러가 발생하면 즉시 절체카드(모듈)(22, 23, 26, 27)로 절환신호를 발생하는 1계, 2계 CPU 카드(모듈)(24, 25)와;Processes the signals received from the transfer cards (modules) 22, 23, 26, 27, transmits and receives through the system selected online, and monitors the operating status of the partner CPU. First and second CPU cards (modules) 24 and 25 for generating a switching signal to the (modules) 22, 23, 26, and 27;

1계, 2계 CPU 카드(24, 25)와, 전자연동장치(28, 29) 사이에 설치된 후, 1계, 2계 CPU 모듈(24, 25)로부터 입력되는 두 개의 통신포트의 입력 중 어느 하나만을 선택하여 1계, 2계 전자연동장치(28, 29)로 출력하고, 1계, 2계 전자연동장치 (28, 29)로부터 입력되는 신호는 1계, 2계 CPU 모듈(24, 25)로 모두 출력하는 1계, 2계 제2절체카드(모듈)(26, 27)과;One of the two communication ports input from the first and second CPU modules 24 and 25 after being installed between the first and second CPU cards 24 and 25 and the electronic interlocking devices 28 and 29. Only one is selected and output to the first and second electronic interlock devices 28 and 29, and the signals input from the first and second electronic interlock devices 28 and 29 are the first and second CPU modules 24 and 25. 1st and 2nd second switching cards (modules) 26 and 27 for outputting both);

현장에서 열차의 운행상태를 검지하여 CPU 모듈(24, 25)을 통해 사령실로 전송하고, CPU 모듈을 통해 사령실의 제어명령을 받아 현장에서 열차의 운행을 제어하거나 신호를 표시하는 1계, 2계 전자연동장치(28, 29)로;The first and second systems detect the operating status of the train in the field and transmit it to the command room through the CPU modules 24 and 25, and control the operation of the train or display signals in the field by receiving control commands from the command room through the CPU module. To electronic interlocks 28 and 29;

구성됨을 특징으로 한다.Characterized in that configured.

상기 각계 제1절체카드(모듈)(22, 23)은,Each of the first transfer cards (modules) 22 and 23,

각계의 LDTS CPU 채널에 연결되어 각 채널의 422 신호의 데이터를 수신한 후, 이를 TTL 레벨로 변환하여 단방향 버퍼로 연결하는 422 Driver(41, 42)와;422 drivers (41, 42) connected to LDTS CPU channels of respective systems to receive data of 422 signals of each channel, and then convert them to TTL levels and connect them to unidirectional buffers;

상기 Driver를 통해 수신된 신호를 이네이블(Enable)신호에 의해서 두 채널 중 하나만을 출력 측 포토커플러(46)로 출력시키는 버퍼(43, 44)와;Buffers 43 and 44 for outputting a signal received through the driver to the output side photocoupler 46 only one of two channels by an enable signal;

상기 버퍼를 통해 수신된 이네이블 신호에 따라 정상적으로 제어되어 출력된 신호만을 선택하여 출력하는 한편, 외부의 노이즈를 차단하는 기능을 수행하는 포토커플러(46)와;A photocoupler 46 which selects and outputs only a signal that is normally controlled and output according to the enable signal received through the buffer, and blocks external noise;

상기 포토커플러를 통해 수신된 신호를 422신호로 변환하여 모뎀카드로 출력하는 한편, 모뎀으로부터 수신된 신호를 TTL 레벨로 변환하여 NAND gate(47)로 출력하는 422 Driver(48)와;A 422 driver 48 for converting a signal received through the photocoupler into a 422 signal and outputting the signal to a modem card, while converting the signal received from the modem to a TTL level and outputting the signal to the NAND gate 47;

상기 422 drive(48)로 수신된 신호의 상태에 따라 가변 출력하는 NAND gate(47)와;A NAND gate 47 variable output in accordance with the state of the signal received by the 422 drive 48;

상기 NAND gate(47)로부터 입력된 신호를 버퍼(47a)로 출력되는 것을 제어신호 선택회로의 up-pass(S59) 신호에 따라 선택적으로 차단하는 버퍼(47a)와;A buffer (47a) for selectively blocking output of the signal input from the NAND gate (47) to the buffer (47a) according to an up-pass (S59) signal of a control signal selection circuit;

상기 버퍼의 동작에 따라 정상적으로 출력되는 신호만을 422 Driver(41, 42)로 모두 출력하는 포토커플러(45)로;A photocoupler 45 for outputting all of the signals normally output according to the operation of the buffer to the 422 drivers 41 and 42;

구성됨을 특징으로 한다.Characterized in that configured.

상기 각계 제2절체카드(모듈)(26, 27)은 제1절체카드와 동일한 구성으로 이루어짐을 특징으로 한다. Each of the second transfer cards (modules) 26 and 27 is configured in the same configuration as the first transfer card.

이어서 상기 구성요소의 결합관계를 설명하면,Next, the coupling relationship of the components will be described.

1계, 2계 CPU 카드(24, 25)와, 모뎀(20, 21) 사이에는 1계, 2계 절체카드(22, 23)가 결합되며 이 절체카드(22, 23)를 통해 데이터가 모뎀카드(20, 21)로 입력되도록 되어 있다. Between the first and second CPU cards 24 and 25 and the modems 20 and 21, the first and second transfer cards 22 and 23 are combined, and data is transferred through the transfer cards 22 and 23. The cards 20 and 21 are inputted.

통신결선은 물리적으로 1계 CPU카드(24)의 포트 #1과 2계 CPU 카드(25)의 포트 #2가 1계 절체카드(22)에 각각 입력되며, 마찬가지로 1계 CPU 카드(24)의 포트 #2와 2계 CPU 카드(25)의 포트 #1이 2계 절체카드(23)에 각각 입력되도록 되어 있다. In the communication connection, port # 1 of the first CPU card 24 and port # 2 of the second CPU card 25 are respectively input to the first transfer card 22, and similarly, the first CPU card 24 Port # 2 and port # 1 of the second CPU card 25 are input to the second transfer card 23, respectively.

그리고 1계, 2계 절체카드(22, 23)에 1계, 2계 CPU 카드(24, 25)의 제어신호(S11, S22)를 입력하고, 이 제어신호에 의해 온라인 계의 CPU 카드(24, 25) 통신포트가 선택될 수 있도록 하여 절체기능이 수행되도록 함으로서 모뎀카드(20, 21)로 데이터가 전송되도록 되어 있다. Then, the control signals S11 and S22 of the first and second CPU cards 24 and 25 are input to the first and second transfer cards 22 and 23, and the on-line CPU card 24 is input by the control signals. 25) The communication port is selected so that the transfer function is performed so that data is transmitted to the modem cards 20 and 21.

한편, 1계, 2계 절체카드(22, 23)의 송·수신 구조는 제7도에 도시된 바와 같이 되어 있다. On the other hand, the transmission and reception structures of the first and second transfer cards 22 and 23 are as shown in FIG.

1계, 2계 절체카드(22, 23)는 1계, 2계 절체카드(22, 23)로 입출력되는 통신라인(TX+, TX-, RX+, RX-) 중에서 송신라인(TX+, TX-)은 두 개의 입력 중에서 어느 하나만을 제어신호에 의해 선택하여 출력하도록 구성되어 있으며(81), 반대로 수신라인(RX+, RX-)은 두 개의 포트에 동시에 같은 신호가 전달되도록 구성되어 있다. (82)First and second switching cards 22 and 23 are transmission lines TX + and TX- out of communication lines TX +, TX-, RX + and RX- that are inputted and output to first and second switching cards 22 and 23. Is configured to select and output only one of the two inputs by the control signal (81). On the contrary, the reception lines RX + and RX- are configured to transmit the same signal to two ports at the same time. (82)

따라서 1계, 2계 절체카드(22, 23)는 1계, 2계 CPU 모듈(24, 25)로부터 1계, 2계 절체카드(22, 23)로 입력되는 두 개의 통신포트의 입력 중 어느 하나만을 선택하여 1계, 2계 모뎀(20, 21)으로 출력하게 되지만, 1계, 2계 모뎀(20, 21)으로부터 입력되는 신호는 1계, 2계 CPU 모듈(24, 25)로 모두 출력하게 된다. Therefore, the first and second switching cards 22 and 23 are inputted from two communication ports inputted from the first and second CPU modules 24 and 25 to the first and second switching cards 22 and 23. Although only one is selected and output to the first and second modems 20 and 21, all signals inputted from the first and second modems 20 and 21 are sent to the first and second CPU modules 24 and 25. Will print.

제3도는 1계, 2계 절체카드(22, 23)의 내부 블록도이고, 제4도는 제3도의 상세회로도이다. 이를 설명하면, 3 is an internal block diagram of the first and second transfer cards 22 and 23, and FIG. 4 is a detailed circuit diagram of FIG. To explain this,

우선 LDTS CPU 채널1에 1계 CPU카드(24) 포트 #1이 연결되고 LDTS CPU 채널 2 에 2계 CPU 카드 (25)의 포트 #2가 연결되게 된다. 이 연결된 채널의 데이터는 각각 422 Driver(41, 42)를 통해 단 방향 버퍼(43, 44)로 연결된다. First, the first CPU card 24 port # 1 is connected to the LDTS CPU channel 1, and the port # 2 of the second CPU card 25 is connected to the LDTS CPU channel 2. The data of the connected channels are connected to the unidirectional buffers 43 and 44 through the 422 drivers 41 and 42, respectively.

버퍼(43, 44)는 이네이블(Enable)신호에 의해서 입력이 출력으로 전달되도록 되어 있다. The buffers 43 and 44 are configured to transmit an input to an output by an enable signal.

두 채널의 입력은 제5도에 도시된 제어신호 선택회로에 의해 출력되는 active_master 또는 active_slave 신호에 의해서 두 신호 중 하나만이 'High'로 되며, 이에 따라 한쪽 채널만이 버퍼를 통해서 출력되게 된다. The input of two channels is 'high' by only the active_master or active_slave signal output by the control signal selection circuit shown in FIG. 5, so that only one channel is output through the buffer.

즉, 1계 CPU (24)가 온라인(Online)이 되면 active_master 신호(S56)만이 'High'가 되어 1계 CPU 통신포트의 입력이 선택될 것이고, 2계 CPU(25)가 온라인(Online)이 되면 active_slave 신호(S57)만이 'High'가 되어 2계 CPU 통신포트의 입력이 선택되어 포토커플러(46)으로 전달될 것이다. That is, when the first CPU 24 is online, only the active_master signal S56 becomes 'High' and the input of the first CPU communication port will be selected, and the second CPU 25 is online. If only the active_slave signal S57 becomes 'High', the input of the second CPU communication port is selected and transmitted to the photocoupler 46.

여기에서 만약 두 신호(1계, 2계)가 모두 다 온라인이 되거나, 그 반대로 온라인이 되지 않게 되면 active_master 신호(S56)와 active_slave 신호(S57)는 모두 'Low' 상태가 되어 양쪽 채널의 입력 신호가 버퍼(43, 44)에서 차단당하게 되므로 시스템 오류로 인한 오정보가 전달되지 않게 된다.Here, if both signals (1st and 2nd) come online or vice versa, both the active_master signal (S56) and the active_slave signal (S57) are in the 'Low' state and the input signals of both channels are Is blocked in the buffers 43 and 44, so that false information due to a system error is not transmitted.

위와 같이 정상적으로 제어되어 출력된 신호는 포트커플러(46)를 동작시켜(광 절연기능에 의한 외부 노이즈 차폐 포함) 이 신호가 다시 단 방향 버퍼를 통해 422 Driver(48)로 전달되게 된다. 그리고 422 driver(48)에서 이 신호는 422 신호로 변환되어 출력되며, 상기 422 driver(48)에서 출력된 422 신호는 모뎀카드(20 또는 21)로 입력되게 된다.The signal normally controlled and output as described above operates the port coupler 46 (including external noise shielding due to the optical insulation function), and the signal is transmitted to the 422 driver 48 through the one-way buffer. The 422 driver 48 converts the signal into a 422 signal and outputs the 422 signal. The 422 signal output from the 422 driver 48 is input to the modem card 20 or 21.

또한 반대로 모뎀카드(20 또는 21)로부터 출력되어 422 drive(48)로 입력된 신호는 422 driver(48)를 통해 TTL 레벨로 변환되어 출력되고, 이 신호는 NAND gate(47)를 통해 버퍼로 전달된다. On the contrary, the signal output from the modem card 20 or 21 and input to the 422 drive 48 is converted to the TTL level through the 422 driver 48 and outputted to the buffer through the NAND gate 47. do.

여기에서 도5에 도시된 제어신호 선택회로의 up-pass(S59) 신호가 정상적인 경우는 'High'상태가 되어 상기 신호가 버퍼(47a)로 출력되지만, 비정상적인 경우(예를 들면 1계, 2계 둘 다 온라인이거나 그 반대인 경우)는 'low'가 되어 버퍼(47a)에서 신호를 차단하게 된다. 정상적인 상태에 의해 up-pass(S59) 신호가 'High' 인 경우 버퍼(47a)의 출력은 포토커플러(45)로 전달되어 포트커플러(45)를 동작시키게 된다. (광 절연기능에 의한 외부 노이즈 차폐 포함)Here, if the up-pass (S59) signal of the control signal selection circuit shown in Fig. 5 is normal, the signal is 'High' and the signal is output to the buffer 47a. However, if the signal is abnormal (for example, 1st, 2nd) If both systems are online or vice versa), it becomes 'low' to block the signal in the buffer 47a. When the up-pass (S59) signal is 'high' by the normal state, the output of the buffer 47a is transferred to the photocoupler 45 to operate the port coupler 45. (Includes external noise shielding by optical insulation function)

상기 포토커플러(45)를 통과한 신호는 다시 버퍼(45a)를 통해 양 채널의 422 Driver(41, 42)로 입력된다. 즉 버퍼(45a)에서 출력되어 422driver(41, 42)로 입력되는 신호는 별도의 판단이나 선택이 없이 무조건 양 채널로 입력되게 되고, 422 driver(41, 42)에서 422 신호로 변환된 신호는 CPU 1계(24) 포트 #1, 2계(25) 포트 #2로 입력되어 진다. The signal passing through the photocoupler 45 is again input to the 422 drivers 41 and 42 of both channels through the buffer 45a. That is, the signal output from the buffer 45a and input to the 422 drivers 41 and 42 is input to both channels without any judgment or selection, and the signal converted into the 422 signal from the 422 driver 41 and 42 is a CPU. It is inputted to the first 24 port # 1 and the second 25 port # 2.

이상의 설명이 절체카드(22, 23)의 내부 동작원리이다. 이 원리에 의해 두개의 절체카드(22, 23)의 절체가 동시에 이루어지기 때문에 1계 절체카드(22)는 1계 CPU 포트 #1, 2계 CPU 포트 #2와 서로 연결 처리되며, 2계 절체카드(23)는 1계 CPU 포트 #2, 2계 CPU 포트 #1과 서로 연결되도록 구성되어 진다.The above description is the internal operation principle of the transfer cards 22 and 23. According to this principle, since the transfer of the two transfer cards 22 and 23 is performed at the same time, the first transfer card 22 is connected to the first CPU port # 1 and the second CPU port # 2, and the second transfer card 22 is connected to each other. The card 23 is configured to be connected to the first CPU port # 2 and the second CPU port # 1.

즉 절체카드(22, 23)의 주기능은 두 개의 CPU 포트 중 하나를 선택하여 외부로 출력하고 외부로부터의 입력은 두개의 CPU 포트에 모두 전달되도록 하는 기능을 한다.That is, the main function of the transfer cards 22 and 23 selects one of the two CPU ports and outputs it to the outside, and the input from the outside is transmitted to both CPU ports.

제5도는 제3도 절체카드(FSM)의 제어신호 선택 회로도이다. 이를 보다 상세히 설명하면,FIG. 5 is a control signal selection circuit diagram of the FIG. 3 switching card FSM. In more detail,

1계 CPU카드(24)의 제어신호(S11)는 포토커플러 (51)에 연결되고, 2계 CPU카드(25)의 제어신호(S22)는 포토커플러 (52)에 연결된다. The control signal S11 of the first CPU card 24 is connected to the photocoupler 51, and the control signal S22 of the second CPU card 25 is connected to the photocoupler 52.

평상시 CPU의 제어가 없을 경우에는 1계, 2계의 제어신호(S11, S22)가 모두 다 '하이신호' 상태가 되어 포토커플러가 동작하지 않게 되므로, 포토커플러 (53, 54)에 의해 반전된 출력은 '로우신호' 상태가 된다. 이 신호들은 게이트(55)의 입력으로 전달되어 '로우신호'를 출력하게 되고 이 출력신호는 포토커플러(53, 54) 출력신호와 함께 게이트(56, 57, 58)의 입력으로 전달된다.When there is no control of the CPU, the control signals S11 and S22 of the first and second systems are all in a 'high signal' state, and thus the photocoupler does not operate. Therefore, the photocouplers 53 and 54 are inverted. The output goes into the 'low signal' state. These signals are transmitted to the input of the gate 55 to output a 'low signal', which is transmitted to the inputs of the gates 56, 57 and 58 together with the photocoupler 53 and 54 output signals.

게이트(56)의 출력은 두 신호 모두 '로우신호'에 의해 '로우신호' (ACTIVE_MASTER) (S56)가 출력되고, 게이트(57)의 출력도 '로우신호' (ACTIVE_SLAVE) (S57)가 출력되며, 게이트(56, 57)의 출력신호를 입력으로 하는 게 이트(59)도 '로우신호' (UP_PASS)를 출력하게 된다. The output of the gate 56 is a 'low signal' (ACTIVE_MASTER) (S56) is output by both signals 'low signal', the output of the gate 57 is also output a 'low signal' (ACTIVE_SLAVE) (S57) In addition, the gate 59 for inputting the output signals of the gates 56 and 57 also outputs a 'low signal' UP_PASS.

또한 게이트(59)의 '로우신호' 출력에 의해 포토커플러(59-2)가 동작하게 되어 게이트(58)의 입력에는 포토커플러(54)의 출력 '로우신호'와 포트커플러 동작에 의한 '로우신호'가 입력되게 되므로 '로우신호'가 되어 에러(Error) 신호(S58)를 출력(에러 상태임을 표시)하게 된다.In addition, the photocoupler 59-2 is operated by the 'low signal' output of the gate 59, and the output 'low signal' of the photocoupler 54 and the 'low' by the port coupler are operated at the input of the gate 58. Since the signal 'is input, the signal becomes a' low signal 'and outputs an error signal (S58).

즉 ACTIVE_MASTER(S56), ACTIVE_SLAVE(S57), UP_PASS(S58)가 모두 '로우신호' 상태가 되어 제4도에 있는 것처럼 버퍼(48)를 차단함으로서 (ACTIVE_HIGH)의 모든 신호를 차단하게 된다.That is, ACTIVE_MASTER (S56), ACTIVE_SLAVE (S57), and UP_PASS (S58) all become 'low signal' states, thereby blocking all signals of (ACTIVE_HIGH) by blocking the buffer 48 as shown in FIG.

이는 1계, 2계 CPU가 모두 대기상태 일 경우나 입력신호가 CPU와 연결되어 있지 않아서 입력이 OPEN 되어 있을 경우에 발생하며, 반대로 둘 다 동작상태(온라인)로 오동작 될 경우에도 ACTIVE_MASTER, ACTIVE_SLAVE, UP_PASS 가 모두 '로우신호' 상태가 되어 신호를 차단하게 된다. 즉 이중계 처리에서 오동작이 발생하여 둘 다 동작상태로 될 경우에도 신호를 차단함으로서 잘못된 신호(데이터)가 전달되는 것을 막는 역할을 하게 된다.This occurs when the first and second CPUs are all in the standby state or when the input is open because the input signal is not connected to the CPU. On the contrary, the ACTIVE_MASTER, ACTIVE_SLAVE, All UP_PASS goes 'low signal' and cuts off the signal. In other words, when a malfunction occurs in the dual system processing and both of them become an operating state, the signal is blocked to prevent the transmission of the wrong signal (data).

정상적인 경우에는 1계, 2계 CPU 중 하나만 동작상태(온라인)이 된다. 예를 들어 1계 CPU카드(24)가 온라인이고, 2계 CPU 카드 (25)가 대기상태라고 하면 1 계 CPU만 로우신호를 출력하여 (51) 포토커플러를 동작시키며 이 신호는 (56)의 '하이신호'로 입력된다. 반대로 (52) 포토커플러는 동작을 하지 못하여 (57)에는 '로우신호'가 입력된다. 그리고 EX-OR 의 입력에는 (53)과 (54)의 출력이 입력으로 전달되어 '하이신호'상태를 출력하게 된다. 이 신호가 (56) (57)의 입력으로 전달되어 (56)에는 '하이신호'가 출력되고 , (57)에는 '로우신호' 상태가 출력되어 ACTIVE_MASTER만 하이신호 가 되어 제4도 처럼 1계의 버퍼(43)를 동작시켜 1계의 통신포트 신호가 선택되어 출력되게 된다. 마찬가지로 (59)의 출력 UP_PASS 도 '하이신호'가 되어 수신버퍼를 동작시켜 CPU의 양쪽 채널(41, 42)에서 수신이 가능하게 된다. 이것은 반대의 경우도 같은 동작을 하게 되어 2계의 버퍼(44)를 동작시켜 2계의 통신포트 신호가 선택되어 출력되게 된다.Normally, only one of the 1st and 2nd CPUs is in the operation status (online). For example, if the first CPU card 24 is online and the second CPU card 25 is in a standby state, only the first CPU outputs a low signal to operate the photocoupler (51), and this signal is connected to (56). It is input as 'high signal'. On the contrary, the photocoupler 52 does not operate and a low signal is input to 57. At the input of the EX-OR, the outputs of (53) and (54) are transmitted as inputs to output a 'high signal' state. This signal is transmitted to the inputs of (56) and (57) so that the 'high signal' is output at (56), and the 'low signal' state is output at (57) so that only the ACTIVE_MASTER becomes a high signal. By operating the buffer 43 of the first communication port signal is selected and output. Similarly, the output UP_PASS of 59 becomes a 'high signal' to operate the reception buffer so that reception is possible on both channels 41 and 42 of the CPU. In the opposite case, the same operation is performed to operate the second buffer 44 so that the second communication port signal is selected and output.

제6도는 제3도 절체카드(FSM)의 422 Driver 및 프로텍터(Protector) 회로도로서 절체카드 내부적으로 선택된 포트 출력신호가 422 Driver 를 통해 외부로 전송되게 된다. 포토 커플러를 사용하여 데이터 신호를 절연시키고 각 채널의 통신은 RS-422 방식으로 구성되며, 연동장치 및 CDTS로 연결되는 통신 라인에는 SURGE 보호를 위한 보호 소자로 어레스터를 사용하고 있다. FIG. 6 is a circuit diagram of a 422 driver and protector of the switching card FSM of FIG. 3 so that a port output signal selected internally of the switching card is transmitted to the outside through the 422 driver. Photo coupler is used to insulate data signal and communication of each channel is configured by RS-422 method, and arrester is used as protection element for SURGE protection in communication line connected with interlocking device and CDTS.

제2도에서 전자연동장치(28, 29)와의 인터페이스도 마찬가지로 각 계의 CPU카드(24,25)에 두 개의 통신포트를 할당하여 제2도의 CPU 카드(24, 25)와 전자연동장치(28, 29) 사이에 절체카드(26, 27)을 적용하여 위의 설명한 것과 같은 형태로 1계, 2계 CPU 카드(24, 25)의 통신포트 (포트 #3, 포트 #4)를 입력받아 두개의 통신포트 입력 중에서 온라인 계의 통신포트를 제어신호에 의해 선택하여 전자연동장치와 연결이 되도록 구성된다.In FIG. 2, the interface with the electronic interlocking devices 28 and 29 is similarly assigned to two CPU ports 24 and 25 of the respective systems, so that the CPU cards 24 and 25 and the electronic interlocking device 28 of FIG. , 29) between the transfer cards (26, 27) to receive the communication port (port # 3, port # 4) of the first and second CPU cards (24, 25) in the same manner as described above The communication port of the on-line system is selected by the control signal from the communication port input of the controller and is configured to be connected to the electronic interlocking device.

이 구성에 의한 상세한 동작과정을 설명하면 다음과 같다.The detailed operation process by this configuration is as follows.

전자연동장치(28, 29)는 현장역 신호기계실에 설치되어 역 현장 설비 (신호기, 전철기, 궤도)의 상태를 계전기로부터 입력받아 그 상태 데이터를 수집하여 정해진 통신 프로토콜에 준해서 상태 데이터를 통신포트를 통해 역 정보전송장치로 전송한다. 상기 전자연동장치로부터 전송된 데이터는 절체카드(26, 27)에 의해 선택된 포트를 통해 CPU 카드 (24, 25)의 포트 #3, #4로 전송된다. 여기에서 1계가 온라인으로 되어 있을 경우를 예로 들면, 1계 전자연동장치(28)가 전송한 데이터는 절체카드 내부에서 1계 CPU(24) 포트 #3, 2계CPU 포트 #4로 송신된다. 한편, 2계 전자연동장치(29)가 전송한 데이터는 절체카드를 통해 이 데이터를 수신한 1계, 2계 CPU 카드(24, 25)가 이 상태 데이터를 내부적으로 처리하여 온라인 계의 CPU 카드만 절체카드(22, 23)로 이 상태정보를 송신하게 되고 스텐바이 계의 CPU 카드는 내부적으로 처리만 하고 외부로 송신은 하지 않는다.Electronic interlocking devices (28, 29) are installed in the station station signal machine room to receive the state of station site equipment (signals, trains, tracks) from the relay, collect the state data, and transfer the state data in accordance with the specified communication protocol. Transmit to reverse station through the device. Data transmitted from the electronic interlocking device is transferred to ports # 3 and # 4 of the CPU cards 24 and 25 through the port selected by the transfer cards 26 and 27. In the case where the first system is online here as an example, the data transmitted by the first electronic interlocking device 28 is transmitted to the first CPU 24 port # 3 and the second CPU port # 4 inside the transfer card. On the other hand, the data transmitted by the second electronic interlocking device 29 is processed by the first and second CPU cards 24 and 25, which have received this data through the transfer card, to internally process the status data, thereby providing an online CPU card. This status information is transmitted to the transfer cards 22 and 23, and the standby CPU card processes only internally and does not transmit externally.

각 계의 절체카드(22, 23)는 CPU 카드로부터 전송되어 온 송신 데이터를 모뎀카드(20, 21)로 전송하게 되며 모뎀카드(20, 21)에서 이 데이터 신호를 아날로그 신호로 변조하여 CDTS 1, 2로 전송하게 된다.The transfer cards 22 and 23 of each system transmit the transmission data transmitted from the CPU card to the modem cards 20 and 21, and modulates this data signal into an analog signal in the modem cards 20 and 21, thereby transmitting CDTS 1. Will be sent as 2.

상기와 같은 본원 발명에 의하면,According to the present invention as described above,

시스템의 오류로 인하여 서로 온라인 상태로 설정되거나 둘 다 대기 상태로 설정하게 되는 현상이 발생하지 않고 1계, 2계 CPU중 어느 하나만 온라인 CPU가 되고 나머지 하나는 스탠바이 형태가 되어 이중계의 기본적인 기능을 이상없이 발휘하게 할 수 있다. Due to the error of the system, either the online state or the standby state of both are not set, and only one of the first and second CPUs becomes an online CPU, and the other one becomes a standby form, thereby maintaining the basic functions of the dual system. It can be made without any abnormality.

또한 이로 인해 시스템의 오류에 따른 데이터의 충돌가능성을 미연에 방지하고 오류 데이터의 전송을 사전에 차단함으로서 오정보가 전송되지 않도록 하여 시스템의 신뢰성을 향상시킬 수 있다.In addition, this prevents the possibility of data collision due to the error of the system and prevents the transmission of the error data in advance, thereby preventing the misinformation from being transmitted, thereby improving the reliability of the system.

그리고 이와 아울러 광 절연로직 및 서지 보호회로를 채용할 수 있게 됨으로서 외부로부터의 노이즈 및 서지 성분을 차단할 수 있는 효과를 기대할 수도 있다. In addition, since the optical insulation logic and the surge protection circuit can be adopted, the effect of blocking noise and surge components from the outside can be expected.

Claims (5)

CDTS 1, 2와 연결된 후, CPU 카드로부터 전송되어 온 1 데이터를 신호처리(변조)하여 CDTS 1, 2로 전송하거나 CDTS 1, 2로부터 수신된 제어신호를 신호처리(복조)하여 CPU 카드(24, 25)로 전송하는 1계, 2계 모뎀카드(20, 21)와;After connecting with the CDTS 1 and 2, the 1 data transmitted from the CPU card is signal processed (modulated) and transmitted to the CDTS 1 and 2, or the control signal received from the CDTS 1 and 2 is signal processed (demodulated) and the CPU card 24 First and second modem cards 20 and 21 to transmit to the 25; 1계, 2계 CPU 카드(24, 25)와, 모뎀카드(20, 21) 사이에 설치된 후, 1계, 2계 CPU 모듈(24, 25)로부터 입력되는 두 개의 통신포트의 입력 중 어느 하나만을 선택하여 1계, 2계 모뎀(20, 21)으로 출력하고, 1계, 2계 모뎀(20, 21)으로부터 입력되는 신호는 1계, 2계 CPU 모듈(24, 25)로 모두 출력하는 1계, 2계 제1절체카드(모듈)(22, 23)과;After being installed between the first and second CPU cards 24 and 25 and the modem cards 20 and 21, only one of the two communication ports input from the first and second CPU modules 24 and 25 is input. Select and output to the first- and second-mode modems 20 and 21, and output the signals input from the first- and second-mode modems 20 and 21 to the first and second CPU modules 24 and 25. First and second first switching cards (modules) 22 and 23; 각계의 절체카드(모듈)(22, 23, 26, 27)로부터 수신된 신호를 처리하여 온라인으로 선택된 계를 통해 송수신하는 한편, 상대 CPU의 동작 상태를 감시하다 온라인 계에 에러가 발생하면 즉시 절체카드(모듈)(22, 23, 26, 27)로 절환신호를 발생하는 1계, 2계 CPU 카드(모듈)(24, 25)와;Processes the signals received from the transfer cards (modules) 22, 23, 26, and 27 of each system, transmits and receives them through the system selected online, and monitors the operation status of the counterpart CPU. First and second CPU cards (modules) 24 and 25 for generating a switching signal to the cards (modules) 22, 23, 26, and 27; 1계, 2계 CPU 카드(24, 25)와, 전자연동장치(28, 29) 사이에 설치된 후, 1계, 2계 CPU 모듈(24, 25)로부터 입력되는 두 개의 통신포트의 입력 중 어느 하나만을 선택하여 1계, 2계 전자연동장치(28, 29)로 출력하고, 1계, 2계 전자연동장치(28, 29)로부터 입력되는 신호는 1계, 2계 CPU 모듈(24, 25)로 모두 출력하는 1계, 2계 제2절체카드(모듈)(26, 27)과;One of the two communication ports input from the first and second CPU modules 24 and 25 after being installed between the first and second CPU cards 24 and 25 and the electronic interlocking devices 28 and 29. Only one is selected and output to the first and second electronic interlocking devices 28 and 29, and the signal input from the first and second electronic interlocking devices 28 and 29 is the first and second CPU modules 24 and 25. 1st and 2nd second switching cards (modules) 26 and 27 for outputting both); 현장에서 열차의 운행상태를 검지하여 CPU 모듈(24, 25)을 통해 사령실로 표 시정보를 전송하고, CPU 모듈을 통해 사령실의 제어명령을 받아 현장에서 열차의 운행을 제어하거나 신호를 표시하는 1계, 2계 전자연동장치(28, 29)로;The first system detects the operation status of the train in the field and transmits the display information to the command room through the CPU modules 24 and 25, and receives the control command of the command room through the CPU module to control the operation of the train or display signals in the field. , To the second system interlocking device (28, 29); 구성됨을 특징으로 하는 철도신호용 페일세이프 절체장치Failsafe switching device for railway signal, characterized in that the configuration 제1항에 있어서, The method of claim 1, 상기 각계 제1절체카드(모듈)(22, 23)은,Each of the first transfer cards (modules) 22 and 23, 각계의 LDTS CPU 채널에 연결되어 각 채널의 422 신호의 데이터를 수신한 후, 이를 TTL 레벨로 변환하여 단방향 버퍼로 연결하는 422 Driver(41, 42)와;422 drivers (41, 42) connected to LDTS CPU channels of respective systems to receive data of 422 signals of each channel, and then convert them to TTL levels and connect them to unidirectional buffers; 상기 Driver를 통해 수신된 신호를 이네이블(Enable)신호에 의해서 두 채널 중 하나만을 출력 측 포토커플러(46)로 출력시키는 버퍼(43, 44)와;Buffers 43 and 44 for outputting a signal received through the driver to the output side photocoupler 46 only one of two channels by an enable signal; 상기 버퍼를 통해 수신된 이네이블 신호에 따라 정상적으로 제어되어 출력된 신호만을 선택하여 출력하는 한편, 외부의 노이즈를 차단하는 기능을 수행하는 포트커플러(46)와;A port coupler 46 which selects and outputs only a signal normally controlled and output according to the enable signal received through the buffer, and blocks external noise; 상기 포토커플러를 통해 수신된 신호를 422신호로 변환하여 모뎀카드로 출력하는 한편, 모뎀으로부터 수신된 신호를 TTL 레벨로 변환하여 NAND gate(47)로 출력하는 422 Driver(48)와;A 422 driver 48 for converting a signal received through the photocoupler into a 422 signal and outputting the signal to a modem card, while converting the signal received from the modem to a TTL level and outputting the signal to the NAND gate 47; 상기 422 drive(48)로 수신된 신호의 상태에 따라 가변 출력하는 NAND gate(47)와;A NAND gate 47 variable output in accordance with the state of the signal received by the 422 drive 48; 상기 NAND gate(47)로부터 입력된 신호를 버퍼(47a)로 출력되는 것을 제어신 호 선택회로의 up-pass(S59) 신호에 따라 선택적으로 차단하는 버퍼(47a)와;A buffer (47a) for selectively blocking the signal input from the NAND gate (47) to be output to the buffer (47a) according to an up-pass (S59) signal of a control signal selection circuit; 상기 버퍼의 동작에 따라 정상적으로 출력되는 신호만을 422 Driver(41, 42)로 모두 출력하는 포토커플러(45)로;A photocoupler 45 for outputting all of the signals normally output according to the operation of the buffer to the 422 drivers 41 and 42; 구성됨을 특징으로 하는 철도신호용 페일세이프 절체장치Failsafe switching device for railway signal, characterized in that the configuration 제1항 또는 제2항 중 어느 한 항에 있어서, The method according to claim 1 or 2, 상기 각계 제2절체카드(모듈)(26, 27)은 제1절체카드와 동일한 구성으로 이루어짐을 특징으로 하는 철도신호용 페일세이프 절체장치The second transfer cards (modules) 26 and 27 of the respective systems have the same configuration as that of the first transfer card. 제1항 또는 제3항 중 어느 한 항에 있어서, The method according to any one of claims 1 to 3, 각 채널간 통신은 RS-422 방식으로 구성됨을 특징으로 하는 철도신호용 페일세이프 절체장치Communication between each channel is a fail-safe switching device for railway signals, characterized in that the RS-422 configuration 제1항 또는 제3항에 있어서, The method according to claim 1 or 3, 연동장치 및 CDTS로 연결되는 통신 라인에는 SURGE 보호를 위한 보호 소자로 어레스터를 사용하도록 구성됨을 특징으로 하는 철도신호용 페일세이프 절체장치The fail-safe switching device for railway signals, characterized in that the arrester is used as a protection element for surge protection in the communication line connected to the interlocking device and CDTS.
KR1020050105943A 2005-11-07 2005-11-07 Fail-safe Switching Apparatus on the Railroad Signal KR100741522B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050105943A KR100741522B1 (en) 2005-11-07 2005-11-07 Fail-safe Switching Apparatus on the Railroad Signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050105943A KR100741522B1 (en) 2005-11-07 2005-11-07 Fail-safe Switching Apparatus on the Railroad Signal

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR2020050031468U Division KR200411113Y1 (en) 2005-11-07 2005-11-07 Fail-safe Switching Apparatus on the Railroad Signal

Publications (2)

Publication Number Publication Date
KR20070048891A true KR20070048891A (en) 2007-05-10
KR100741522B1 KR100741522B1 (en) 2007-07-25

Family

ID=38273099

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050105943A KR100741522B1 (en) 2005-11-07 2005-11-07 Fail-safe Switching Apparatus on the Railroad Signal

Country Status (1)

Country Link
KR (1) KR100741522B1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100921541B1 (en) * 2007-12-06 2009-10-12 대아티아이(주) Protable LDTS maintenance device
KR100945854B1 (en) * 2007-12-13 2010-03-05 한국철도기술연구원 Fault detection circuit of railroad signal controller
KR101043321B1 (en) * 2009-08-31 2011-06-21 주식회사 혁신전공사 Electronic interlocking apparatus with a structure for according a data
KR101043322B1 (en) * 2009-08-31 2011-06-21 주식회사 혁신전공사 Electronic interlocking apparatus with separate driving structure
KR102253789B1 (en) 2020-12-30 2021-05-20 대아티아이 (주) Electronic interlocking system of independent two-channel structure and control method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101340080B1 (en) 2013-03-11 2013-12-11 삼도산업전기(주) Control apparatus for automatic switch to main information process module in train control system

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970026670A (en) * 1995-11-14 1997-06-24 이종수 Railway signal control device and interworking control method
KR20040009628A (en) * 2002-07-24 2004-01-31 (주)대덕일렉트로닉스 Automatic blocking controll method for train

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100921541B1 (en) * 2007-12-06 2009-10-12 대아티아이(주) Protable LDTS maintenance device
KR100945854B1 (en) * 2007-12-13 2010-03-05 한국철도기술연구원 Fault detection circuit of railroad signal controller
KR101043321B1 (en) * 2009-08-31 2011-06-21 주식회사 혁신전공사 Electronic interlocking apparatus with a structure for according a data
KR101043322B1 (en) * 2009-08-31 2011-06-21 주식회사 혁신전공사 Electronic interlocking apparatus with separate driving structure
KR102253789B1 (en) 2020-12-30 2021-05-20 대아티아이 (주) Electronic interlocking system of independent two-channel structure and control method

Also Published As

Publication number Publication date
KR100741522B1 (en) 2007-07-25

Similar Documents

Publication Publication Date Title
KR100741522B1 (en) Fail-safe Switching Apparatus on the Railroad Signal
JPS63242044A (en) Method and device for transmitting optical data
CN110371141B (en) Signal and platform door interface based on unmanned driving requirement and working method
KR100870712B1 (en) System and signal processing method for railway control network by means of switched ethernet
JP5281566B2 (en) Railway security system
JP2008544678A (en) Communication network system
KR200411113Y1 (en) Fail-safe Switching Apparatus on the Railroad Signal
CN107959586B (en) Cloud platform-based ship-side integrated navigation system network architecture
KR100644285B1 (en) Redundant network apparatus for monitoring and controling of industrial system
KR100675652B1 (en) Distributed electron interworking unit for railroad control system
KR100733971B1 (en) fault tolerant full-duplex distribution control system
JP2001286001A (en) Information transmission device for railcar
KR102068242B1 (en) Protocol duplexer
JP2002019611A (en) Train traffic control system and interlocking device
JP2007134906A (en) Monitor control device
KR200245069Y1 (en) Checking Circuit for Serial communication line
GB2407898A (en) Issuing commands selectively to a plurality of zones e.g. on a train
JPH1124725A (en) Monitor controller
JP2002215202A (en) Duplex controller and its abnormal loop detection method
WO2023241746A1 (en) A router and router connection
KR200403626Y1 (en) Duplex control device of communication system
JPS6124345A (en) Signal output gate control system
KR200164374Y1 (en) Dual system controller for access control apparatus
JPS6345937A (en) Communication control equipment
JP2002114147A (en) Intermediate block instrument

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130617

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140618

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160526

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170728

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190703

Year of fee payment: 13