KR20070048540A - 저항 스트링 컨버터와 커패시터 컨버터를 결합하는디지털-아날로그 컨버팅 드라이버 및 디지털-아날로그컨버팅 방법 - Google Patents

저항 스트링 컨버터와 커패시터 컨버터를 결합하는디지털-아날로그 컨버팅 드라이버 및 디지털-아날로그컨버팅 방법 Download PDF

Info

Publication number
KR20070048540A
KR20070048540A KR1020050105729A KR20050105729A KR20070048540A KR 20070048540 A KR20070048540 A KR 20070048540A KR 1020050105729 A KR1020050105729 A KR 1020050105729A KR 20050105729 A KR20050105729 A KR 20050105729A KR 20070048540 A KR20070048540 A KR 20070048540A
Authority
KR
South Korea
Prior art keywords
voltage
converter
digital
analog
capacitor
Prior art date
Application number
KR1020050105729A
Other languages
English (en)
Other versions
KR100723509B1 (ko
Inventor
장일권
전용원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050105729A priority Critical patent/KR100723509B1/ko
Priority to TW095140663A priority patent/TWI332325B/zh
Priority to US11/556,729 priority patent/US7609191B2/en
Publication of KR20070048540A publication Critical patent/KR20070048540A/ko
Application granted granted Critical
Publication of KR100723509B1 publication Critical patent/KR100723509B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

저항 스트링 디지털-아날로그 컨버터와 커패시터 디지털-아날로그 컨버터를 결합하는 디지털-아날로그 컨버팅 드라이버 및 디지털-아날로그 컨버팅 방법 개시된다. 본 발명의 실시예에 따른 디지털-아날로그 컨버팅 드라이버는 M+N 비트의 디지털 데이터를 수신하여 아날로그 전압으로 변환하는 디지털-아날로그 컨버팅 드라이버로서 제 1 변환부, 제 2 변환부 및 아날로그 전압 출력부를 구비한다. 제 1 변환부는 상기 디지털 데이터의 연속되는 M 비트 값을 제 1 전압으로 변환한다. 제 2 변환부는 상기 디지털 데이터의 연속되는 N 비트 값을 제 2 전압으로 변환한다. 아날로그 전압 출력부는 상기 제 1 전압과 제 2 전압을 가산하여 상기 아날로그 전압으로서 출력한다. 상기 제 1 전압의 출력 범위와 상기 제 2 전압의 출력 범위는 다르다. 본 발명의 실시예에 따른 디지털-아날로그 컨버팅 드라이버 및 디지털-아날로그 컨버팅 방법 의하면, 안정적인 저항 스트링 컨버터와 면적 효율성이 뛰어난 커패시터 컨버터를 결합한 새로운 구조의 디지털-아날로그 컨버팅 드라이버에 의하여 컨버팅을 수행함으로써 디지털-아날로그 컨버팅 드라이버 및 디지털-아날로그 칸버팅 방법의 안정성과 면적 효율성을 극대화시킬 수 있는 장점이 있다.
저항 스트링 컨버터, 커패시터 컨버터, 버퍼, 컨버팅

Description

저항 스트링 컨버터와 커패시터 컨버터를 결합하는 디지털-아날로그 컨버팅 드라이버 및 디지털-아날로그 컨버팅 방법{Digital-analog converting driver joining R-string DAC and capacitor DAC and method thereof}
본 발명의 상세한 설명에서 인용되는 도면을 이해하기 위하여 각 도면에 대한 간단한 설명이 제공된다.
도 1은 종래 기술에 따른 저항 스트링 디지털-아날로그 컨버터를 나타내는 도면이다.
도 2 는 종래 기술에 따른 커패시터 디지털-아날로그 컨버터를 나타내는 회로도이다.
도 3은 본 발명의 일실시예에 따른 디지털-아날로그 컨버팅 드라이버를 개략적으로 나타내는 도면이다.
도 4는 도 3의 디지털 데이터를 개념적으로 나타내는 도면이다.
도 5는 도 3의 제 1 변환부 및 아날로그 전압 출력부를 보다 자세히 나타내는 회로도이다.
도 6은 도 5의 입력 수단을 보다 자세히 나타내는 회로도이다.
도 7은 도 3의 제 2 변환부를 나타내는 도면이다.
도 8은 본 발명의 일실시예에 따른 디지털-아날로그 컨버팅 방법을 나타내는 순서도이다.
본 발명은 디지털-아날로그 컨버팅 드라이버(digital-analog converting driver)에 관한 것으로서, 특히 저항 스트링 디지털-아날로그 컨버터(R-string ㅇdigital-analog convertor)와 커패시터 컨버터(capacitor digital-analog convertor)를 결합하는 디지털-아날로그 컨버팅 드라이버에 관한 것이다.
최근 텔레비젼과 같은 디스플레이 패널(display panel)의 크기가 하루가 다르게 커지고 있다. 이렇게 디스플레이 패널의 크기가 커짐에 따라, 디스플레이 장치의 소스 드라이버 IC(source driver IC)에서 패널을 구동시키기 위해 요구되는 디지털-아날로그 컨버터(digital-analog convertor)의 수가 증가하고 있다.
따라서 디지털-아날로그 컨버터의 면적의 증가가 디스플레이 장치의 소스 드라이버의 면적과 관련하여 문제된다. 이러한 현상은 종래 디지털 데이터(digital data)의 비트(bit) 수가 8비트인 시스템(system)에서 고화질을 구현하기 위해 10비트 이상의 시스템으로 전환되는 추세에 있어 더욱 문제시된다.
도 1은 종래 기술에 따른 저항 스트링 디지털-아날로그 컨버터를 개략적으로 나타내는 도면이다.
도 1을 참조하면, 종래 기술에 따른 저항 스트링 디지털-아날로그 컨버터(이하 "저항 스트링 컨버터"라 한다)(10)는 저항 스트링(12) 및 디코더(drcoder)(14) 를 구비한다.
저항 스트링(12)은 저항 스트링 컨버터(10)로 입력되는 디지털 데이터(DTA)의 비트 수를 n이라 할때 일렬로 배열되는 2n-1개의 저항(R1, R2, ...R2n-1)을 구비하며 양단에 최대 레벨 전압(Vmax)과 최소 레벨 전압(Vmin)이 인가된다.
이때, 각각의 저항들(R1,R2, ...R2n-1) 사이의 전압들(Vi1, Vi2, ... Vik)은 최대 레벨 전압 (Vmax)과 최소 레벨 전(Vmin) 사이의 전압 레벨을 갖는다.
디코더(14)는 디지털 데이터(DTA)를 수신하여 저항 스트링(12)의 전압들(Vi1, Vi2, ... Vik)들 중에서 수신된 디지털 데이터(DTA)에 상응하는 전압을 선택하여 출력한다.
디코더(14)에 의해 선택된 전압(Vo1, Vo2, ... Vok)은 버퍼부(20)의 각 버퍼(20)를 통하여 아날로그 전압(analog voltage)으로서 외부의 장치에 공급된다.
종래 기술에 따른 저항 스트링 컨버터는 안정적인 디지털-아날로그 컨버팅 동작을 수행할 수 있는 장점이 있다. 그러나 저항 스트링 컨버터에 의하면 변환하고자 하는 디지털 데이터의 비트 수가 하나 증가할 때마다 그 면적이 두 배씩으로 증가하는 문제가 있다.
예를 들면, 6 비트 시스템의 디코더의 크기가 100이라면, 8 비트 시스템의 디코더는 400(100*22)이 된다. 마찬가지로 10 비트 시스템의 디코더는 1600(100*24)이고 12 비트 시스템의 디코더는 3200(100*26)이 된다.
따라서 저항 스트링 컨버터는 고집적화를 요구하는 경향에 적합하지 않을뿐더러 10 비트 이상의 시스템에서는 사용되기 어려운 단점이 있다.
이러한 단점을 극복하기 위하여, 커패시터 디지털-아날로그 컨버터(이하 "커패시터 컨버터"라 한다)가 제안된다.
도 2는 종래 기술에 따른 커패시터 컨버터를 나타내는 회로도이다.
도 2에 의하면, 종래 기술에 따른 커패시터 컨버터(30)는 입력부(32) 및 변환부(34)를 구비한다.
입력부(32)는 스위치(switch)들(Sd1, Sd2)을 구비하여 입력되는 디지털 데이터(DTA)의 비트의 논리 레벨에 따라 기준 전압(Va, Vb)을 선택하여 변환부(34)로 전달한다.
변환부(34)는 제 1 커패시터(C1), 제 2 커패시터(C2) 및 스위치들(SC1, SC2, SC3)를 구비하여 충전과 분배의 반복을 통해 입력되는 디지털 데이터(DTA)에 상응하는 아날로그 전압(Vo)을 출력한다.
커패시터 컨버터(30)의 동작은 다음과 같다.
우선 초기화 스위치(Sc3)는 컨버팅 동작에 앞서 제 1 커패시터(C1)와 제 2 커패시터(C2)를 방전시킨다. 입력부(32)는 입력된 디지털 데이터(DTA)의 첫번째 비트의 논리 레벨에 따라 기준 전압들(Va, Vb) 중 하나를 변환부(34)로 출력한다.
제 1 커패시터(C1)는 충전 스위치(SC1)가 닫히면서 입력부(32)에 의해 전달되는 기준 전압(Va, Vb)으로 충전된다.
다음으로 충전 스위치(SC1)가 열리고 분배 스위치(Sc2)가 닫히면서 제 1 커 패시터(C1)에 충전된 전하가 제 2 커패시터(C2)로 분배된다. 이때 제 1 커패시터(C1)와 제 2 커패시터(C2)는 동일한 전압(Va/2, Vb/2)을 갖는다.
다음으로 디지털 데이터(DTA)의 두 번째 비트의 논리 레벨에 응답하여 제 1 커패시터(C1)에 기준 전압(Va, Vb)이 더해지고 다시 제 1 커패시터(C1)와 제 2 커패시터(C2)가 전하를 분배하게 된다.
n 비트의 디지털 데이터의 경우 상기와 같은 일련의 과정을 반복적으로 n번 실행하면, 입력되는 디지털 데이터(DTA)에 상응하는 아날로그 전압(Vo)이 생성된다.
종래 기술에 따른 커패시터 컨버터는 변환하고자 하는 디지털 데이터의 비트 수에 무관하게 단지 소정수의 스위치와 2개의 커패시터만을 구비하므로 그 면적은 저항 스트링 컨버터에 비해 확연히 줄어든다.
커패시터 컨버터를 사용하여 10 비트 시스템을 구성하는 경우 그 면적은 저항 스트링 컨버터의 6비트 시스템 정도의 면적으로 구현될 수 있다.
그러나 커패시터 컨버터 구조는 전술한 바와 같이 디지털 데이터의 최하위 비트에서 시작하여 최상위 비트까지 전하 분배를 통하여 원하는 아날로그 전압을 발생시키기 때문에 최상위 비트 디코딩이 에러의 대부분을 차지하는 문제가 있다.
특히 "01111111" 또는 "10000000" 데이터와 같이 최상위 비트의 논리 레벨만이 다른 경우에는 그 에러 가능성이 증가한다.
다시 도 2를 참조하면, 커패시터 컨버터(30)의 기준 전압(Va, Vb)은 각각 "5V"와 "0V"라고 하고 디지털 데이터(DTA)가 "01111111"로 입력된다고 하자(최하위 비트부터 입력).
디지털 데이터(DTA)의 첫 번째 비트의 논리 레벨 "1"에 대응하여(최하위 비트부터 입력) 제 1 커패시터(C1)와 제 2 커패시터(C2)의 차징 분배를 통해 아날로그 전압(Vo)은 2.5V가 된다.
다시 "11111110"의 두 번째 비트의 논리 레벨 "1"에 대응하여 5V 입력되면 5V의 제 1 커패시터(C1)와 2.5V의 제 2 커패시터(C2)의 전압 분배를 통해 3.75V 아날로그 전압으로 출력된다.
이러한 과정을 반복하면 n-1번째 비트의 논리 레벨 "1"은 기준 전압(5V)에 가까운 값으로 출력된다. 즉, n-1번째 컨버팅 동작 후 제 2 커패시터(C2)는 5V에 가까운 전압으로 충전되어 있다.
그런데 다음으로 제 1 커패시터(C1) n번째 비트의 논리 레벨 "0"이 기준 전압(0V)으로 충전되고 제 2 커패시터(C2)와의 분배가 이루어지면 두 커패시터(C1, C2) 간의 큰 전압차에 의하여 스위칭 에러와 같은 현상이 나타난다.
이러한 에러는 특히 변환하고자 하는 디지털 데이터에 상응하는 최종적인 아날로그 전압을 생성하기 위한 최상위 비트에 대한 컨버팅 과정에서 발생하므로 에러 가능성이 크다. 디지털 데이터의 비트 수가 증가할수록 두 커패시터(C1, C2) 간의 전압차가 커지는바 에러 가능성은 더욱 증가한다.
즉, 종래 기술에 따른 커패시터 컨버터에 의하면, 디지털 데이터의 비트 수가 증가함에 따라 에러 발생 빈도가 증가하여 멀티 비트 시스템의 안정성을 보장할 수 없는 문제가 발생한다.
본 발명이 이루고자 하는 기술적 과제는 안정성을 유지하면서도 면적 효율을 극대화 시킬 수 있는 디지털-아날로그 컨버팅 드라이버을 제공하는 데 있다.
또한 본 발명이 이루고자 하는 다른 기술적 과제는 안정성을 유지하면서도 면적 효율을 극대화시킬 수 있는 디지털-아날로그 컨버팅 방법을 제공하는 데 있다.
상기 기술적 과제를 해결하기 위한 본 발명의 저항 스트링 컨버터와 커패시터 컨버터를 결합하는 디지털-아날로그 컨버팅 드라이버로서 M+N 비트의 디지털 데이터를 수신하여 아날로그 전압으로 변환하는 디지털-아날로그 컨버팅 드라이버는 제 1 변환부, 제 2 변환부 및 아날로그 전압 출력부를 구비한다.
제 1 변환부는 상기 디지털 데이터의 연속되는 M 비트 값을 제 1 전압으로 변환한다. 제 2 변환부는 상기 디지털 데이터의 연속되는 N 비트 값을 제 2 전압으로 변환한다. 아날로그 전압 출력부는 상기 제 1 전압과 제 2 전압을 가산하여 상기 아날로그 전압으로서 출력한다.
상기 제 1 전압의 출력 범위와 상기 제 2 전압의 출력 범위는 다르다.
상기 M 비트 값은 상기 디지털 데이터의 하위 M 비트 값이고, 상기 N 비트 값은 상기 디지털 데이터의 상위 N 비트 값이다.
상기 제 1 전압의 출력 범위는 상기 제 2 전압의 출력 범위보다 작다. 상기 제 1 변환부와 상기 제 2 변환부는 서로 다른 종류의 디지털-아날로그 컨버터이다.
상기 제 1 변환부는 커패시터 컨버터이고 상기 제 2 변환부는 저항 스트링 컨버터이다. 상기 커패시터 컨버터는 입력 수단 및 변환 수단을 구비한다.
상기 입력 수단은 스위치들을 구비하여 상기 디지털 데이터의 연속되는 M 비트의 각 비트의 논리 레벨에 상응하는 상위 또는 하위 기준 전압을 출력한다.
상기 변환 수단은 제 1 커패시터, 제 2 커패시터 및 스위치들을 구비하여 상기 입력부로부터 수신되는 상기 상위 또는 하위기준 전압의 충전과 분배의 반복을 통해 상기 제 1 전압을 출력한다.
상기 저항 스트링 컨버터는 저항 스트링과 디코더를 구비한다.
상기 저항 스트링은 복수 개의 저항이 일렬로 배치되어 기준 전압들을 형성한다. 상기 디코더는 상기 기준 전압들 중 상기 디지털 데이터의 연속되는 N 비트에 상응하는 기준 전압을 상기 제 2 전압으로서 출력한다.
상기 커패시터 컨버터의 상기 기준 전압 간의 차이는 상기 저항 스트링 컨버터의 인접한 상기 기준 전압과의 차이와 동일하다. 상기 제 1 커패시터 및 상기 제 2 커패시터는 동일한 커패시턴스를 갖는다.
상기 저항 스트링은, 2N개의 저항을 구비한다.
상기 아날로그 전압 출력부는 버퍼이다. 상기 버퍼는 OP 앰프와 스위치를 구비한다. 상기 OP 앰프는 상기 제 2 커패시터의 일단과 상기 제 2 전압을 각각 반전 단자와 비반전 단자의 입력으로 하고 상기 제 2 커패시터의 타단과 연결되는 출력 단자를 통하여 상기 아날로그 전압을 출력한다.
상기 스위치는 상기 OP 앰프의 출력과 상기 반전 단자에 연결된다.
상기 M+N이 10일 때 상기 M은 7이고 상기 N은 3이다. 상기 M+N이 12일 때 상기 M은 8이고 상기 N은 4이다.
상기 디지털-아날로그 컨버팅 드라이버는 상기 디지털 데이터를 상기 M 비트와 상기 N 비트로 나누어 각각 상기 제 1 변환부와 상기 제 2 변환부로 분배하는 데이터 분배부를 더 구비한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 저항 스트링 컨버터와 커패시터 컨버터를 결합하는 디지털-아날로그 컨버팅 드라이버에서의 디지털-아날로그 컨버팅 방법은 상기 디지털-아날로그 컨버팅 드라이버로 M+N 비트의 디지털 데이터를 입력하는 단계, 상기 디지털 데이터를 소정수로 분리하는 단계, 상기 분리된 디지털 데이터의 비트 값들에 대하여 각각 디지털-아날로그 컨버팅을 수행하여 각 비트 값들에 상응하는 전압을 생성하는 단계, 상기 컨버팅의 결과 생성되는 상기 전압들을 가산하는 단계 및 상기 가산된 전압을 아날로그 전압으로서 출력하는 단계를 구비한다.
상기 각 비트 값에 상응하는 전압을 생성하는 단계는 각 비트 값에 대하여 다른 컨버팅 방식으로 컨버팅을 수행한다. 상기 디지털 데이터를 소정수로 분리하는 단계는 상기 M+N 비트의 디지털 데이터를 상위 M 비트와 하위 N 비트로 분리된다.
상기 컨버팅 방식은 상기 상위 M 비트 값과 상위 하위 N 비트 값에 대하여 각각 커패시터 컨버터를 이용한 컨버팅 방식과 저항 스트링을 이용한 컨버팅 방식 이다.
상기 각 비트 값에 상응하는 전압을 생성하는 단계는 상기 각 비트 값에 상응하는 전압들의 출력 범위가 다르다. 상기 디지털 데이터를 소정수로 분리하는 단계는 상기 M+N 비트의 디지털 데이터를 상위 M 비트와 하위 N 비트로 분리된다.
상기 각 비트 값에 상응하는 전압을 출력하는 단계는 상기 상위 M 비트 값에 대한 전압의 출력 범위가 상기 하위 N 비트 값에 대한 전압의 출력 범위보다 작다.
상기 각 비트 값에 상응하는 전압을 생성하는 단계는 상기 상위 M 비트 값에 대한 컨버팅은 커패시터 컨버터를 이용한 컨버팅이고 상위 하위 N 비트 값에 대한 컨버팅은 저항 스트링 컨버터를 이용한 컨버팅이다.
상기 M은 7이고 상기 N은 3이다. 상기 M은 8이고 상기 N은 4이다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명이 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 3은 본 발명의 일실시예에 따른 디지털-아날로그 컨버팅 드라이버를 개략적으로 나타내는 도면이다.
도 3을 참조하면, 본 발명의 일실시예에 따른 디지털-아날로그 컨버팅 드라이버로서 M+N 비트의 디지털 데이터를 수신하여 아날로그 전압으로 변환하는 디지 털-아날로그 컨버팅 드라이버(100)는 제 1 변환부(120), 제 2 변환부(140) 및 아날로그 전압 출력부(160)를 구비한다.
제 1 변환부(120)는 디지털 데이터(DTA)의 연속되는 M 비트 값을 제 1 전압(V1)으로 변환한다. 제 2 변환부(140)는 디지털 데이터(DTA)의 연속되는 N 비트 값을 제 2 전압(V2)으로 변환한다.
바람직하게는 디지털-아날로그 컨버팅 드라이버(100)는 디지털 데이터(DTA)를 상기 M 비트와 상기 N 비트로 나누어 각각 제 1 변환부(120)와 제 2 변환부(140)로 분배하는 데이터 분배부(180)를 더 구비한다.
도 4는 도 3의 디지털 데이터를 개념적으로 나타내는 도면이다.
도 4를 참조하면, 디지털 데이터(DTA)는 두 부분으로 분리된다. 상기 연속되는 M 비트 값은 디지털 데이터(DTA)의 하위 M 비트 값(DTA[M-1:0])이고, 상기 연속되는 N 비트 값은 디지털 데이터(DTA)의 상위 N 비트 값(DTA[M+N-1:M-1])이다.
즉, 도 3의 제 1 변환부(120)는 디지털 데이터(DTA)의 하위 M 비트 값(DTA[M-1:0])에 대해 컨버팅을 수행하고, 도 3의 제 2 변환부(140)는 디지털 데이터(DTA)의 상위 N 비트 값(DTA[M+N-1:M-1])에 대한 컨버팅을 수행한다.
다시 도 3을 참조하면, 제 1 변환부(120)와 제 2 변환부(140)는 서로 다른 종류의 디지털-아날로그 컨버터일 수 있다. 아날로그 전압 출력부(160)는 제 1 전압(V1)과 제 2 전압(V2)을 가산하여 아날로그 전압(VANL)으로서 출력한다.
도 5는 도 3의 제 1 변환부 및 아날로그 전압 출력부를 보다 자세히 나타내는 회로도이다.
도 4 및 도 5를 참조하면, 제 1 변환부(120)는 커패시터 컨버터이다. 상기 커패시터 컨버터(120)는 입력 수단(122) 및 변환 수단(124)을 구비한다.
입력 수단(122)은 스위치들(S1221, S1222)을 구비하여 디지털 데이터(DTA)의 하위 M 비트 값(DTA[M-1:0])의 각 비트의 논리 레벨("0" 또는 "1")에 상응하는 상위 기준 전압(Vup) 또는 하위 기준 전압(Vdown)을 출력한다.
도 6의 도 5의 입력 수단을 보다 자세히 나타내는 회로도이다.
도 6을 참조하면, 입력 수단(122)의 양 단에는 기준 전압(Vup, Vdown)이 인가된다. 입력 수단(122)의 두 스위치들(S1221, S1222)은 각각 엔모스 트랜지스터(S1221)와 피모스 트랜지스터(S1222)이다.
입력되는 비트 값이 논리"1" 경우에는 엔모스 트랜지스터(S1221)가 턴 온(turn on) 된다. 따라서 상위 기준 전압(Vup)이 도 5의 변환 수단(124)으로 전달된다. 다만, 입력되는 비트 값이 논리"0" 경우에는 피모스 트랜지스터(S1222)가 턴 온 되어 하위 기준 전압(Vdown)이 전달된다.
다시 도 5를 참조하면, 변환 수단(124)은 제 1 커패시터(C1), 제 2 커패시터 (C2)및 스위치(S1241)를 구비한다. 변환 수단(124)은 입력 수단(122)으로부터 전달되는 상위 또는 하위 기준 전압(Vup 또는 Vdown)을 충전하고 분배하는 과정의 반복을 통해 제 1 전압(V1)을 출력한다.
분배 수단(124)은 구체적으로 다음과 같이 동작한다. 입력 수단(122)으로부터 상위 또는 하위 기준 전압(Vup 또는 Vdown)이 전달되면 제 1 커패시터(C1)가 상위 또는 하위 기준 전압(Vup 또는 Vdown)으로 충전된다.
즉, 입력되는 비트 값이 논리"0"인 경우에는 제 1 커패시터(C1)는 하위 기준 전압(Vdown)으로 충전된다. 반대로 입력되는 비트 값이 논리"1"인 경우 제 1 커패시터(C1)는 상위 기준 전압(Vup)으로 충전된다.
제 2 커패시터(C2)는 소정의 제어 신호에 의하여 상위 또는 하위 기준 전압(Vup 또는 Vdown)으로 충전된 제 1 커패시터(C1)와 연결된다. 상기 제어 신호는 입력 수단(122)으로 디지털 데이터(DTA)의 하위 M 비트 값(DTA[M-1:0])가 입력됨으로써 발생한다.
이때 제 1 커패시터(C1)와 제 2 커패시터(C2) 사이에 전하의 분배가 일어난다. 제 1 커패시터(C1)와 제 2 커패시터(C2)의 커패시턴스가 동일하다면 제 1 커패시터(C1)와 제 2 커패시터(C2)는 동일한 전하량으로 충전된다.
상기 과정이 반복하여 실행되면, 순차적으로 입력되는 하위 M 비트 값(DTA[M-1:0])의 각 비트의 논리 레벨에 따라, 제 2 커패시터(C2)에 충전되는 전하의 양이 가감되게 된다. M번의 반복 실행이 완료되면, 제 2 커패시터(C2)는 최종적으로 하위 M 비트 값(DTA[M-1:0])에 상응하는 전압으로 충전되게 된다.
결과적으로 제 1 전압(V1)은 제 2 커패시터(C2)에 충전된 전하량에 따른 전압으로 출력된다.
커패시터 컨버터(120)는 제 2 커패시터(C2)와 병렬적으로 연결되어 제 1 커패시터(C1)와 제 2 커패시터(C2)를 방전시켜 초기화하는 스위치(S1242)를 더 구비할 수 있다.
계속해서 도 5를 참조하면, 아날로그 전압 출력부(160)는 버퍼이다. 버퍼 (160)는 OP 앰프(162)와 스위치(S164)를 구비한다. OP 앰프(162)는 제 2 커패시터(C2)의 일단과 제 2 전압(V2)을 각각 반전 단자와 비반전 단자의 입력으로 하고 상기 제 2 커패시터의 타단과 연결되는 출력 단자를 통하여 상기 아날로그 전압을 출력한다.
OP 앰프(162)의 출력과 상기 반전 단자에 연결되는 스위치(S164)는 OP 앰프(162)의 반전 단자 전압이 비반전 단자 전압, 즉 제 2 전압(V2)으로 초기화하기 위하여 턴 온 된다. 그 후 상기 제어 신호에 응답하여 스위치(S164)가 턴 오프 되면 제 2 전압(V2)로 초기화된 상기 반전 단자에 제 1 전압(V1)이 인가된다.
따라서 아날로그 전압 출력부(160)는 제 1 전압(V1)과 제 2 전압(V2)이 가산된 아날로그 전압(VANL)을 출력하게 된다.
도 7은 도 3의 제 2 변환부를 나타내는 도면이다.
도 7을 참조하면, 제 2 변환부(140)는 저항 스트링 컨버터이다. 상기 저항 스트링 컨버터(140)는 저항 스트링(142)과 디코더(144)를 구비한다.
전술한 바와 같이 저항 스트링 컨버터(140)은 디지털 데이터(DTA)의 상위 N 비트 값(DTA[M+N-1:M-1])에 대한 컨버팅을 수행한다. 저항 스트링(142)은 2N개의 저항을 구비하고 양 단에 제 2 전압(V2)의 출력 범위의 최대 전압(Vmax)과 최소 전압(Vmin)이 인가된다.
저항 스트링(142)은 2N개의 저항들(R1, R2, ..., R2N-1)이 일렬로 배열되어 기준 전압들(Vr1, Vr2, ..., Vr2N)을 형성한다. 디코더(144)는 기준 전압들(Vr1, Vr2, ...,Vr2N) 중 하나의 기준 전압을 선택한다.
이때 상위 N 비트를 컨버팅 하기 위해서는 2N개의 전압 레벨이 필요하므로 저항 스트링 컨버터(140)의 기준 전압들은 최대 전압(Vmax)과 최소 전압(Vmin)의 차(Vmax-Vmin)를 2N으로 나눈 값의 배수가 된다.
즉, 저항 스트링 컨버터(140)에 의하면, 디지털 데이터(DTA)의 상위 N 비트 값(DTA[M+N-1:M-1])가 입력되면 디코더(144)는 상위 N 비트 값(DTA[M+N-1:M-1])에 상응하는 기준 전압으로 스위칭하여 제 2 전압(V2)으로 출력한다.
도 5 및 도 7을 참조하면, 커패시터 컨버터(120)의 상/하위 기준 전압들 간의 차이(Vup-Vdown)는 저항 스트링 컨버터(142)의 인접한 기준 전압들 간의 차이(예를 들어, Vr1-Vr2)와 동일하다.
따라서 제 1 전압(V1)의 출력 범위와 제 2 전압(V2)의 출력 범위는 다르다. 특히 제 1 전압(V1)의 출력 범위는 제 2 전압(V2)의 출력 범위보다 작을 수 있다. 예를 들어, 제 1 전압(V1)은 5㎷의 출력 범위 내의 전압 레벨을 갖는 반면, 제 2 전압(V2)은 5V의 출력 범위 내의 전압 레벨을 가질 수 있다.
다시 도 3을 참조하면, 본 발명에 따른 디지털-아날로그 컨버팅 드라이버(100)에서 상기 M+N은 디지털 데이터(DTA)의 비트 수를 가리킨다. 이때, 상기 M과 상기 N의 비율은 시스템이 요구하는 에러율 또는 드라이버의 면적 등에 따라 적절한 값으로 정해질 수 있다.
바람직한 예로는, 상기 M+N, 즉 디지털 데이터(DTA)의 비트 수가 10일 때 상기 M은 7이고 상기 N은 3이다. 또한, 상기 M+N이 12일 때는 상기 M은 8이고 상기 N은 4이다.
10 비트 또는 12 비트 시스템에서의 커패시터 컨버터 에러율이 1이라 하자. 상기 예들은 본 발명의 디지털-아날로그 컨버팅 드라이버에 의하여 10 비트 또는 12 비트의 디지털 데이터를 컨버팅함에 있어 그 에러율을 10% 내외(1/2(10-M) , 1/2(12-M))로 낮추기 위하여 선택된 예들이다.
따라서, 상기 M+N이 10 일때 상기 M은 7보다 작을 수 있고 상기 M+N이 12 일때 상기 M은 8보다 작을 수 있다. 다만, 상기 M 값이 적정 수 이하로 작아지면 상대적으로 저항 스트링 컨버터에서 처리하여야할 상위 N 비트 수가 증가하게 된다.
그러므로 상기 M과 N 값을 정함에 있어 상기 M 값이 작아질수록 본 발명의 디지털-아날로그 컨버팅 드라이버의 면적이 증가하게 됨을 고려하여야 한다.
상기 예들과 같은 M과 N 값을 갖는다면, 본원발명은 8 비트 시스템의 저항 스트링 컨버터에 비하여도 약 절반 수준의 면적만을 필요로 하게 된다. 또한, 커패시터 컨버터에서 가장 큰 에러를 발생시킨 최상위 비트를 저항 스트링 컨버터에 의하도록 함으로써 시스템의 안정성이 크게 향상된다.
도 8은 본 발명의 일실시예에 따른 디지털-아날로그 컨버팅 방법을 나타내는 순서도이다.
도 8을 참조하면, 상기 다른 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 디지털-아날로그 컨버팅 방법은 상기 디지털-아날로그 컨버팅 드라이버 로 M+N 비트의 디지털 데이터를 입력하는 810 단계, 상기 디지털 데이터를 소정수로 분리하는 820 단계, 상기 분리된 디지털 데이터의 비트 값들에 대하여 각각 디지털-아날로그 컨버팅을 수행하여 각 비트 값들에 상응하는 전압을 830 출력하는 단계, 상기 컨버팅의 결과 출력되는 전압들을 가산하는 840 단계 및 상기 가산된 전압을 아날로그 전압으로서 출력하는 850 단계를 구비한다.
본 발명의 일실시예에 따른 디지털-아날로그 컨버팅 방법은 앞서 설명된 디지털-아날로그 컨버팅 드라이버와 기술적 사상이 동일하며 디지털-아날로그 컨버팅 드라이버의 동작에 대응된다. 따라서 당업자라면 앞서의 설명으로부터 본 발명에 따른 디지털-아날로그 컨버팅 방법을 용이하게 이해할 수 있는바 이에 대한 설명은 생략된다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 저항 스트링 컨버터와 커패시터 컨버터를 결합하는 디지털-아날로그 컨버팅 드라이버 및 디지털-아날로그 칸버팅 방법에 의 하면 안정적인 저항 스트링 컨버터와 면적 효율성이 뛰어난 커패시터 컨버터를 결합한 새로운 구조의 디지털-아날로그 컨버팅 드라이버에 의하여 컨버팅을 수행함으로써 디지털-아날로그 컨버팅 드라이버 및 디지털-아날로그 칸버팅 방법의 안정성과 면적 효율성을 극대화시킬 수 있는 장점이 있다.

Claims (24)

  1. M+N(M,N은 자연수) 비트의 디지털 데이터를 수신하여 아날로그 전압으로 변환하는 디지털-아날로그 컨버팅 드라이버에 있어서,
    상기 디지털 데이터의 연속되는 M 비트 값을 제 1 전압으로 변환하는 제 1 변환부;
    상기 디지털 데이터의 연속되는 N 비트 값을 제 2 전압으로 변환하는 제 2 변환부; 및
    상기 제 1 전압과 제 2 전압을 가산하여 상기 아날로그 전압으로서 출력하는 아날로그 전압 출력부를 구비하고,
    상기 제 1 전압의 출력 범위와 상기 제 2 전압의 출력 범위가 다른 것을 특징으로 하는 저항 스트링 컨버터와 커패시터 컨버터를 결합하는 디지털-아날로그 컨버팅 드라이버.
  2. 제 1 항에 있어서,
    상기 M 비트 값은 상기 디지털 데이터의 하위 M 비트 값이고, 상기 N 비트 값은 상기 디지털 데이터의 상위 N 비트 값인 것을 특징으로 하는 저항 스트링 컨버터와 커패시터 컨버터를 결합하는 디지털-아날로그 컨버팅 드라이버.
  3. 제 1 항에 있어서,
    상기 제 1 전압의 출력 범위는 상기 제 2 전압의 출력 범위보다 작은 것을 특징으로 하는 저항 스트링 컨버터와 커패시터 컨버터를 결합하는 디지털-아날로그 컨버팅 드라이버.
  4. 제 1 항에 있어서, 상기 제 1 변환부와 상기 제 2 변환부는,
    서로 다른 종류의 디지털-아날로그 컨버터인 것을 특징으로 하는 저항 스트링 컨버터와 커패시터 컨버터를 결합하는 디지털-아날로그 컨버팅 드라이버.
  5. 제 1 항에 있어서,
    상기 제 1 변환부는 커패시터 컨버터이고 상기 제 2 변환부는 저항 스트링 컨버터인 것을 특징으로 하는 저항 스트링 컨버터와 커패시터 컨버터를 결합하는 디지털 아날로그 컨버팅 드라이버.
  6. 제 5 항에 있어서, 상기 커패시터 컨버터는,
    스위치들을 구비하여 상기 디지털 데이터의 연속되는 M 비트의 각 비트의 논리 레벨에 상응하는 상위 또는 하위 기준 전압을 출력하는 입력 수단; 및
    제 1 커패시터, 제 2 커패시터 및 스위치들을 구비하여 상기 입력 수단으로부터 전달되는 상기 상위 또는 하위 기준 전압의 충전과 분배의 반복을 통해 상기 제 1 전압을 출력하는 변환 수단을 구비하는 커패시터 컨버터이고,
    상기 저항 스트링 컨버터는,
    복수 개의 저항이 일렬로 배치되어 기준 전압들을 형성하는 저항 스트링; 및
    상기 기준 전압들 중 상기 디지털 데이터의 연속되는 N 비트에 상응하는 기준 전압을 상기 제 2 전압으로서 출력하는 저항 스트링 컨버터인 것인 것을 특징으로 하는 저항 스트링 컨버터와 커패시터 컨버터를 결합하는 디지털-아날로그 컨버팅 드라이버.
  7. 제 6 항에 있어서,
    상기 커패시터 컨버터의 상기 기준 전압 간의 차이는 상기 저항 스트링 컨버터의 인접한 상기 기준 전압과의 차이와 동일한 것을 특징으로 하는 저항 스트링 컨버터와 커패시터 컨버터를 결합하는 디지털-아날로그 컨버팅 드라이버.
  8. 제 6 항에 있어서, 상기 제 1 커패시터 및 상기 제 2 커패시터는,
    동일한 커패시턴스를 갖는 것을 특징으로 하는 저항 스트링 컨버터와 커패시터 컨버터를 결합하는 디지털-아날로그 컨버팅 드라이버.
  9. 제 6 항에 있어서, 상기 저항 스트링은,
    2N개의 저항을 구비하는 것을 특징으로 하는 저항 스트링 컨버터와 커패시터 컨버터를 결합하는 디지털-아날로그 컨버팅 드라이버.
  10. 제 5 항에 있어서, 상기 아날로그 전압 출력부는,
    버퍼인 것을 특징으로 하는 저항 스트링 컨버터와 커패시터 컨버터를 결합하는 디지털-아날로그 컨버팅 드라이버.
  11. 제 10 항에 있어서, 상기 버퍼는,
    상기 제 2 커패시터의 일단과 상기 제 2 전압을 각각 반전 단자와 비반전 단자의 입력으로 하고 상기 제 2 커패시터의 타단과 연결되는 출력 단자를 통하여 상기 아날로그 전압을 출력하는 OP 앰프; 및
    상기 OP 앰프의 출력과 상기 반전 단자에 연결되는 스위치를 구비는 것을 특징으로 하는 저항 스트링 컨버터와 커패시터 컨버터를 결합하는 디지털-아날로그 컨버팅 드라이버.
  12. 제 1 항에 있어서,
    상기 M+N이 10일 때 상기 M은 7이고 상기 N은 3인 것을 특징으로 하는 저항 스트링 컨버터와 커패시터 컨버터를 결합하는 디지털-아날로그 컨버팅 드라이버.
  13. 제 1 항에 있어서,
    상기 M+N이 12일 때 상기 M은 8이고 상기 N은 4인 것을 특징으로 하는 저항 스트링 컨버터와 커패시터 컨버터를 결합하는 디지털-아날로그 컨버팅 드라이버.
  14. 제 1 항에 있어서, 상기 디지털-아날로그 컨버팅 드라이버는,
    상기 디지털 데이터를 수신하여 상기 M 비트와 상기 N 비트로 나누어 각각 상기 제 1 변환부와 상기 제 2 변환부로 분배하는 데이터 분배부를 더 구비하는 것을 특징으로 하는 저항 스트링 컨버터와 커패시터 컨버터를 결합하는 디지털-아날로그 컨버팅 드라이버.
  15. 디지털-아날로그 컨버팅 방법에 있어서,
    상기 디지털-아날로그 컨버팅 드라이버로 M+N 비트의 디지털 데이터를 입력하는 단계;
    상기 디지털 데이터를 소정수로 분리하는 단계;
    상기 분리된 디지털 데이터의 비트 값들에 대하여 각각 디지털-아날로그 컨버팅을 수행하여 각 비트 값들에 상응하는 전압을 생성하는 단계;
    상기 컨버팅의 결과 생성되는 전압들을 가산하는 단계; 및
    상기 가산된 전압을 아날로그 전압으로서 출력하는 단계를 구비하는 것을 특징으로 하는 디지털-아날로그 컨버팅 방법.
  16. 제 15 항에 있어서, 상기 각 비트 값에 상응하는 전압을 생성하는 단계는,
    각 비트 값에 대하여 다른 컨버팅 방식으로 컨버팅을 수행하는 것을 특징으로 하는 디지털-아날로그 컨버팅 방법.
  17. 제 16 항에 있어서, 상기 디지털 데이터를 소정수로 분리하는 단계는,
    상기 M+N 비트의 디지털 데이터를 상위 M 비트와 하위 N 비트로 분리하는 것을 특징으로 하는 디지털-아날로그 컨버팅 방법.
  18. 제 17 항에 있어서, 상기 컨버팅 방식은,
    상기 상위 M 비트 값과 상위 하위 N 비트 값에 대하여 각각 커패시터 컨버터를 이용한 컨버팅 방식과 저항 스트링을 이용한 컨버팅 방식인 하는 것을 특징으로 하는 디지털-아날로그 컨버팅 방법.
  19. 제 15 항에 있어서, 상기 각 비트 값에 상응하는 전압을 생성하는 단계는,
    상기 각 비트 값에 상응하는 전압들의 출력 범위가 다른 것을 특징으로 하는 디지털-아날로그 컨버팅 방법.
  20. 제 19 항에 있어서, 상기 디지털 데이터를 소정수로 분리하는 단계는,
    상기 M+N 비트의 디지털 데이터를 상위 M 비트와 하위 N 비트로 분리하는 것을 특징으로 하는 디지털-아날로그 컨버팅 방법.
  21. 제 20 항에 있어서, 상기 각 비트 값에 상응하는 전압을 생성하는 단계는,
    상기 상위 M 비트 값에 대한 전압의 출력 범위가 상기 하위 N 비트 값에 대한 전압의 출력 범위보다 작은 것을 특징으로 하는 디지털-아날로그 컨버팅 방법.
  22. 제 20 항에 있어서, 상기 각 비트 값에 상응하는 전압을 생성하는 단계는,
    상기 상위 M 비트 값에 대한 컨버팅은 커패시터 컨버터를 이용한 컨버팅이고 상위 하위 N 비트 값에 대한 컨버팅은 저항 스트링 컨버터를 이용한 컨버팅인 것을 특징으로 하는 디지털-아날로그 컨버팅 방법.
  23. 제 15 항에 있어서,
    상기 M은 7이고 상기 N은 3인 것을 특징으로 하는 디지털-아날로그 컨버팅 방법.
  24. 제 15 항에 있어서,
    상기 M은 8이고 상기 N은 4인 것을 특징으로 하는 디지털-아날로그 컨버팅 방법.
KR1020050105729A 2005-11-05 2005-11-05 저항 스트링 컨버터와 커패시터 컨버터를 결합하는디지털-아날로그 컨버팅 드라이버 및 디지털-아날로그컨버팅 방법 KR100723509B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050105729A KR100723509B1 (ko) 2005-11-05 2005-11-05 저항 스트링 컨버터와 커패시터 컨버터를 결합하는디지털-아날로그 컨버팅 드라이버 및 디지털-아날로그컨버팅 방법
TW095140663A TWI332325B (en) 2005-11-05 2006-11-03 Digital/analog converting driver and method
US11/556,729 US7609191B2 (en) 2005-11-05 2006-11-06 Digital/analog converting driver and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050105729A KR100723509B1 (ko) 2005-11-05 2005-11-05 저항 스트링 컨버터와 커패시터 컨버터를 결합하는디지털-아날로그 컨버팅 드라이버 및 디지털-아날로그컨버팅 방법

Publications (2)

Publication Number Publication Date
KR20070048540A true KR20070048540A (ko) 2007-05-09
KR100723509B1 KR100723509B1 (ko) 2007-05-30

Family

ID=38272968

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050105729A KR100723509B1 (ko) 2005-11-05 2005-11-05 저항 스트링 컨버터와 커패시터 컨버터를 결합하는디지털-아날로그 컨버팅 드라이버 및 디지털-아날로그컨버팅 방법

Country Status (1)

Country Link
KR (1) KR100723509B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009017681A1 (en) * 2007-07-30 2009-02-05 Vns Portfolio Llc Method and apparatus for digital to analog converter
KR101603307B1 (ko) * 2014-09-05 2016-03-15 엘지디스플레이 주식회사 디지털아날로그 변환부 및 이를 이용한 데이터 구동부
KR20160083243A (ko) * 2014-12-30 2016-07-12 엘지디스플레이 주식회사 유기발광표시장치
WO2018236106A1 (ko) * 2017-06-19 2018-12-27 주식회사 지파랑 반도체 소자 측정용 소스 및 측정 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05268093A (ja) * 1992-03-19 1993-10-15 Nec Corp ディジタル・アナログ変換装置
JPH06152420A (ja) * 1992-11-09 1994-05-31 Nec Corp アナログ／ディジタル変換器
JP3116773B2 (ja) * 1995-05-08 2000-12-11 ヤマハ株式会社 Ｄ／ａコンバータ回路
JP3534179B2 (ja) * 2000-03-31 2004-06-07 ヤマハ株式会社 デジタル／アナログ変換器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009017681A1 (en) * 2007-07-30 2009-02-05 Vns Portfolio Llc Method and apparatus for digital to analog converter
US7768435B2 (en) 2007-07-30 2010-08-03 Vns Portfolio Llc Method and apparatus for digital to analog conversion
KR101603307B1 (ko) * 2014-09-05 2016-03-15 엘지디스플레이 주식회사 디지털아날로그 변환부 및 이를 이용한 데이터 구동부
KR20160083243A (ko) * 2014-12-30 2016-07-12 엘지디스플레이 주식회사 유기발광표시장치
WO2018236106A1 (ko) * 2017-06-19 2018-12-27 주식회사 지파랑 반도체 소자 측정용 소스 및 측정 장치

Also Published As

Publication number Publication date
KR100723509B1 (ko) 2007-05-30

Similar Documents

Publication Publication Date Title
US9171518B2 (en) Two-stage DAC achitecture for LCD source driver utilizing one-bit pipe DAC
US7425941B2 (en) Source driver of liquid crystal display
KR101243169B1 (ko) 디지털·아날로그 변환기
US5877717A (en) D/A converter with a Gamma correction circuit
US7375670B1 (en) Digital-to-analog converter
KR100690434B1 (ko) 디지털 아날로그 변환기, 데이터 라인 드라이버,디스플레이 장치, 및 그 방법
US7355543B2 (en) Digital-to-analog converter using capacitors and operational amplifier
JP4644760B2 (ja) Ｄａコンバータ
JP4420345B2 (ja) デジタル／アナログコンバータ、ディスプレイドライバおよびディスプレイ
JP4648779B2 (ja) ディジタル・アナログ変換器
EP0282034A2 (en) D/A converter
US6166672A (en) Digital/analog converter and method using voltage distribution
KR100723509B1 (ko) 저항 스트링 컨버터와 커패시터 컨버터를 결합하는디지털-아날로그 컨버팅 드라이버 및 디지털-아날로그컨버팅 방법
US9800259B1 (en) Digital to analog converter for performing digital to analog conversion with current source arrays
US20070120716A1 (en) Digital/analog converting apparatus and digital/analog converter thereof
JP2001136069A (ja) デジタルアナログ変換回路
US7609191B2 (en) Digital/analog converting driver and method
US5673045A (en) Digital-to-analog conversion circuit and analog-to-digital conversion device using the circuit
US7916059B2 (en) Digital-analog conversion device and method for the digital-analog conversion
JP2006014125A (ja) Ｄ／ａ変換器、及びｄ／ａ変換器を用いた駆動回路
US7595747B2 (en) Digital-to-analog converter, and method thereof
CN111933073B (zh) 一种灰阶电压产生电路
US7292173B1 (en) Digital-to-analog converter and method thereof
CN113658533A (zh) 数模转换器以及包括其的显示装置的驱动电路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160429

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170427

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180430

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 13