KR20070047490A - 구리박막을 갖는 장치 및 그 제조 방법 - Google Patents

구리박막을 갖는 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20070047490A
KR20070047490A KR1020050104281A KR20050104281A KR20070047490A KR 20070047490 A KR20070047490 A KR 20070047490A KR 1020050104281 A KR1020050104281 A KR 1020050104281A KR 20050104281 A KR20050104281 A KR 20050104281A KR 20070047490 A KR20070047490 A KR 20070047490A
Authority
KR
South Korea
Prior art keywords
layer
pattern
copper
copper layer
substrate
Prior art date
Application number
KR1020050104281A
Other languages
English (en)
Inventor
황상수
박재용
안병구
Original Assignee
오리온오엘이디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오리온오엘이디 주식회사 filed Critical 오리온오엘이디 주식회사
Priority to KR1020050104281A priority Critical patent/KR20070047490A/ko
Publication of KR20070047490A publication Critical patent/KR20070047490A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명의 구리박막을 갖는 장치 및 그 제조방법은, 기판의 전극/배선 미형성 영역 상에만 포토레지스트의 패턴을 형성하고, 상기 포토레지스트의 패턴을 격벽으로 이용하여 구리층과 부식방지층을 순차적으로 증착하여 상기 기판의 전극/배선 형성 영역 상에 구리층과 부식방지층의 패턴을 형성한다. 상기 구리층은 증착 직진성이 양호한 특성, 즉 스텝 커버리지가 불량한 특성을 갖는 물리적 증착 공정이나 화학적 증착 공정에 의해 증착한다. 따라서, 다마신 공정을 전혀 사용하지 않으면서도 구리층의 패턴을 형성할 수 있고, 또한 구리층의 전극/배선에 산화, 부식이 발생하는 것을 방지하고 상기 구리층의 전극/배선에 긁힘과 같은 손상이 발생하는 것을 방지하여 구리층의 전극/배선의 저항을 줄일 수가 있다.
구리층, 부식방지층, 보조전극, 배선, 다마신공정, 리프트오프, 증착

Description

구리박막을 갖는 장치 및 그 제조 방법{device having copper thin film and method for manufacturing the same}
도 1은 본 발명의 실시예에 의한 구리박막을 갖는 장치의 요부를 나타낸 단면 구조도.
도 2는 본 발명의 다른 실시예에 의한 구리박막을 갖는 장치의 요부를 나타낸 단면 구조도.
도 3은 본 발명의 또 다른 실시예에 의한 구리박막을 갖는 장치의 요부를 나타낸 단면 구조도.
도 4a 내지 도 4e는 본 발명에 의한 구리박막을 갖는 장치의 제조방법을 나타낸 공정순서도.
본 발명은 구리박막을 갖는 장치 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 다마신(damascene) 공정을 사용하지 않으면서도 구리층의 전극/배선을 용이 하게 형성하도록 한 구리박막을 갖는 장치 및 그 제조 방법에 관한 것이다.
일반적으로, 알루미늄 등의 재질은 반도체 기판의 배선으로서 사용되고, 또한 표시장치, 예를 들어 플라즈마 디스플레이 패널(plasma display panel : PDP), 액정표시장치(liquid crystal display : LCD), 전계방출 표시장치(field emission display : FED) 및 유기 발광소자(organic light emitting diode: OLED) 등의 배선으로서 사용되고 있다. 최근에 들어 상기 반도체 소자의 고속화와 상기 표시장치의 대면적화에 따라, 알루미늄이나 알루미늄 합금의 재질은 더 이상 상기 반도체 소자나 표시장치의 금속배선으로서 사용하기에 적합하지 못한 한계에 직면하였다. 따라서, 알루미늄이나 알루미늄 합금을 대체할 수 있는 새로운 금속배선의 재질이 요구되었고, 비저항이 알루미늄이나 알루미늄 합금의 재질보다 훨씬 작은 구리(Cu)의 재질을 사용한 금속배선에 대한 연구가 활발히 진행되어왔다.
상기 구리 재질은 알루미늄이나 알루미늄 합금의 재질보다 전기적 비저항이 더 낮고, 일렉트로마이그레이션(electromigration)에 대한 저항성이 더 높은 등 신뢰성에서 큰 장점을 갖고 있으나, 반도체 소자 또는 표시장치의 금속배선으로서 사용하는데 심각한 문제점 즉, 높은 전류밀도에 의한 일렉트로마이그레이션, 유전체로의 확산, 구리 배선의 산화, 절연체와의 접착력 등과 같은 문제점이 잔존하고 있었다. 더욱이, 상기 구리 재질은 기존의 금속배선에 적용하던 서브트랙티브 에치(subtractive etch)에 의해 식각되지 않으므로 상기 구리 재질의 금속배선을 형성하기가 어려웠다.
최근에 들어, 상기 구리 재질의 금속배선을 형성하기 위한 새로운 공정, 즉 다마신(damascene) 공정이 도입되었다. 상기 다마신 공정은 먼저 기판 상의 유전체 층에, 소망하는 금속배선의 패턴에 해당하는 트렌치(trench), 또는 비아홀(via hole)을 형성하고, 상기 트렌치 또는 비아홀 내에 확산방지층을 형성하고, 상기 확산방지층 상에 스퍼터링 공정에 의해 구리 재질의 시드(seed) 층을 형성한 후 상기 시드층 상에 전해도금법에 의해 구리 재질의 금속층을 증착하여 상기 트렌치 또는 비아홀을 상기 구리 재질의 금속층으로 완전히 충전하고, 상기 금속층을 화학적 기계적 연마(chemical mechanical process: CMP) 법에 의해 연마함으로써 상기 유전층 상의 불필요한 금속층을 완전히 제거하여 상기 트렌치 또는 비아홀 내에만 구리 배선에 해당하는 구리 재질의 금속층만을 남겨두는 공정이다. 따라서, 상기 다마신 공정은 상기 기판 상에 상기 소망하는 구리 재질의 금속배선을 형성할 수가 있다.
그러나, 다마신 공정은 구리 재질의 금속배선을 형성하는 것이 가능할지라도 몇 가지의 문제점을 갖고 있다. 즉, 알루미늄이나 알루미늄 합금의 표면에는 계속적인 산화를 방지할 수 있는 산화막이 얇게 형성되는 반면에, 구리의 표면에는 이러한 산화막이 형성되지 않으므로 구리의 표면은 계속하여 산화될 수밖에 없다. 그러므로, 다마신 공정에서 화학적 기계적 연마 중에 또는 후에 구리의 노출된 표면은 후속 공정에서 산화, 부식할 가능성이 매우 높다. 더욱이, 구리의 산화물은 순수한 금속 상태의 구리에 비하여 매우 높은 비저항을 가지는데, 이는 상기 구리 재질의 금속배선이 산화되었을 때 상기 구리 재질의 금속배선의 비저항을 크게 증가시키는 원인으로 작용한다. 또한, 상기 구리 재질은 다른 금속에 비하여 낮은 강도를 가지므로 상기 화학적 기계적 연마 단계에서 상기 구리 재질의 금속배선의 표면 에 긁힘(scratch) 등과 같은 손상이 발생하기 쉽다.
따라서, 본 발명의 목적은 다마신 공정을 사용하지 않으면서도 구리층의 전극/배선을 용이하게 형성하는데 있다.
본 발명의 다른 목적은 구리층의 전극/배선의 산화를 방지함으로써 전극/배선의 저항을 줄이는데 있다.
본 발명의 또 다른 목적은 구리층의 전극/배선의 표면 손상을 방지하여 전극/배선의 저항을 줄이는데 있다.
이와 같은 목적을 달성하기 위한 본 발명에 의한 구리박막을 갖는 장치는, 기판; 및 상기 기판의 일부 영역 상에 리프트오프 공정에 의해 형성된 소정 패턴의 구리층을 포함하는 것을 특징으로 한다.
바람직하게는, 상기 구리층의 상부면 상에만 형성된, 상기 구리층의 부식을 방지하기 위한 부식방지층을 더 포함할 수 있다.
바람직하게는, 상기 부식방지층은 몰리브데늄(Mo), 텅스텐(W), 티타늄(Ti), 마그네슘(Mg), 알루미늄(Al), 주석(Sn), 파라듐(Pd), 금(Au), 은(Ag), 지르코늄(Zr), 백금(Pt), 크롬(Cr), 실리콘(Si), 베릴륨(Be), ITO, IZO 중 하나 이상의 물질을 포함하는 재료로 구성될 수 있다.
바람직하게는, 상기 기판은 반도체 기판과 절연성 기판, 절연성 투명 기판 중 어느 하나이다.
또한, 이와 같은 목적을 달성하기 위한 본 발명에 의한 구리박막을 갖는 장치의 제조방법은, 기판의 원하는 영역의 외측부 상에 포토레지스트의 패턴을 형성하는 단계; 상기 포토레지스트의 패턴을 마스크로 이용하여 상기 기판 상에 소정의 증착공정에 의해 구리층을 증착하는 단계; 및 상기 포토레지스트의 패턴을 제거하여 상기 기판의 원하는 영역 상에만 상기 구리층의 패턴을 남기는 단계를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 구리층을 증착하는 단계는 상기 구리층 상에 부식방지층을 증착하는 단계를 더 포함할 수 있다.
바람직하게는, 상기 포토레지스트의 패턴을 형성하는 단계는, 상기 기판의 원하는 영역의 외측부의 일부분 상에 제1형 포토레지스트의 패턴을 형성하는 단계; 및 상기 제1형 포토레지스트의 패턴과 상기 기판의 원하는 영역 상에 상기 제1형 포토레지스트와 반대되는 제2형 포토레지스트의 패턴을 형성하며, 상기 제2형 포토레지스트의 패턴의 양 측면을 역경사면으로 형성하는 단계를 포함할 수 있다.
이하, 본 발명에 의한 구리박막을 갖는 장치 및 그 제조 방법을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1은 본 발명의 실시예에 의한 구리박막을 갖는 장치의 요부를 나타낸 단면 구조도이다. 도 1을 참조하면, 예를 들어 실리콘 기판 등의 반도체 기판(10) 내 에 소스/드레인 영역(S/D)이 형성되고, 상기 기판(10) 상에 게이트 절연막을 개재하며 게이트 전극(G)이 형성되고, 상기 소스/드레인 영역(S/D) 상에 층간절연막을 개재하며 소스/드레인 전극이 배치된다. 상기 소스/드레인 전극은 상기 층간절연막 내의 콘택홀을 통하여 상기 소스/드레인 영역(S/D)에 각각 전기적으로 연결된다. 상기 소스/드레인 전극은 리프트오프 공정을 이용하며, 또한 이빔(e-beam) 증착, 열증착, 스퍼터링 공정 등과 같은 물리적 증착 공정이나 화학적 증착 공정을 이용하여 구리층(11)의 패턴으로 형성될 수 있고, 이때, 상기 구리층(11)의 좌, 우 양 측면은 노출되며, 상기 좌, 우 양 측면에 직접 접촉하는 유전체층이 전혀 존재하지 않는다. 상기 구리층(11)의 부식을 방지하기 위해, 상기 구리층(11)은 순수 구리 또는 구리합금물로 형성될 수 있다.
또한, 상기 구리층(11)의 부식을 방지하기 위하여 상기 구리층(11)의 상부면 상에, 부식이 적고 저항이 낮은 부식방지층(13)의 패턴이 추가로 형성될 수 있다. 상기 부식방지층(13)은 예를 들어 몰리브데늄(Mo), 텅스텐(W), 티타늄(Ti), 마그네슘(Mg), 알루미늄(Al), 주석(Sn), 파라듐(Pd), 금(Au), 은(Ag), 지르코늄(Zr), 백금(Pt), 크롬(Cr), 실리콘(Si), 베릴륨(Be), ITO, IZO 등의 재질 또는 이들 재질로부터 선택된 그룹의 화합물로 구성될 수 있다. 상기 부식방지층(13)은 도면에서 1층 구조로 형성된 것처럼 도시되어 있지만, 실제로는 상이한 재질의 2층 이상의 다층구조로 형성될 수도 있다.
덧붙여, 상기 소스/드레인 전극의 구리층(11)과 부식방지층(13) 상에 또 다른 층간절연막을 개재하며 배선이 배치될 수 있다. 상기 배선은 상기 층간절연막 내의 비아홀을 통하여 상기 구리층(11)과 부식방지층(13)에 각각 전기적으로 연결된다. 상기 배선은 리프트오프 공정을 이용하며, 또한 이빔(e-beam) 증착, 열증착, 스퍼터링 공정 등과 같은 물리적 증착 공정 또는 화학적 증착 공정을 이용하여 구리층(15)의 패턴으로 형성될 수 있고, 이때, 상기 구리층(15)의 좌, 우 양 측면은 노출되며, 상기 좌, 우 양 측면에 직접 접촉하는 유전체층이 전혀 존재하지 않는다.
또한, 상기 구리층(15)의 부식을 방지하기 위하여 상기 구리층(15)의 상부면 상에, 부식이 적고 저항이 낮은 부식방지층(17)의 패턴이 추가로 형성될 수 있다. 상기 부식방지층(17)은 예를 들어 몰리브데늄(Mo), 텅스텐(W), 티타늄(Ti), 마그네슘(Mg), 알루미늄(Al), 주석(Sn), 파라듐(Pd), 금(Au), 은(Ag), 지르코늄(Zr), 백금(Pt), 크롬(Cr), 실리콘(Si), 베릴륨(Be), ITO, IZO 등의 재질 또는 이들 재질로부터 선택된 그룹의 화합물로 구성될 수 있다. 상기 부식방지층(17)은 도면에서 1층 구조로 형성된 것처럼 도시되어 있지만, 실제로는 상이한 재질의 2층 이상의 다층구조로 형성될 수도 있다.
한편, 도면에 도시하지 않았으나, 실리콘(Si) 및 구리층 하부에 대한 일렉트로마이그레이션 방지 및 구리층(11),(15)의 하부면의 부식 방지층으로도 상기한 몰리브데늄(Mo), 텅스텐(W), 티타늄(Ti), 마그네슘(Mg), 알루미늄(Al), 주석(Sn), 파라듐(Pd), 금(Au), 은(Ag), 지르코늄(Zr), 백금(Pt), 크롬(Cr), 실리콘(Si), 베릴륨(Be), ITO, IZO 등의 재질 또는 이들 재질로부터 선택된 그룹의 화합물이 형성될 수 있다.
도 2는 본 발명의 다른 실시예에 의한 구리박막을 갖는 장치의 요부를 나타낸 단면 구조도이다. 도 2를 참조하면, 예를 들어, 글라스 기판 등의 절연성 투명 기판(20) 상에 예를 들어 능동형 유기 발광소자(active matrix organic emitting light diode: AMOLED)를 위한 다결정 실리콘 재질의 소스/드레인 영역(S/D)이 형성되고, 상기 소스/드레인 영역(S/D) 사이의 반도체층 상에 게이트 절연막을 개재하며 게이트 전극(G)이 형성되고, 상기 소스/드레인 영역(S/D) 상에 층간절연막을 개재하며 소스/드레인 전극이 배치된다. 상기 소스/드레인 전극은 상기 층간절연막 및 게이트 절연막 내의 콘택홀을 통하여 상기 소스/드레인 영역(S/D)에 각각 전기적으로 연결된다. 상기 소스/드레인 전극은 리프트오프 공정을 이용하며, 또한 이빔(e-beam) 증착, 열증착, 스퍼터링 공정 등과 같은 물리적 증착 공정을 이용하여 구리층(21)의 패턴으로 형성될 수 있고, 이때, 상기 구리층(21)의 좌, 우 양 측면은 노출되며, 상기 좌, 우 양측면 상에 유전체층이 전혀 존재하지 않는다.
또한, 상기 구리층(21)의 부식을 방지하기 위하여 상기 구리층(21)의 상부면 상에, 부식이 적고 저항이 낮은 부식방지층(23)의 패턴이 추가로 형성될 수 있다. 상기 부식방지층(23)은 예를 들어 몰리브데늄(Mo), 텅스텐(W), 티타늄(Ti), 마그네슘(Mg), 알루미늄(Al), 주석(Sn), 파라듐(Pd), 금(Au), 은(Ag), 지르코늄(Zr), 백금(Pt), 크롬(Cr), 실리콘(Si), 베릴륨(Be), ITO, IZO 등의 재질 또는 이들 재질로부터 선택된 그룹의 화합물로 구성될 수 있다. 상기 부식방지층(23)은 도면에서 1층 구조로 형성된 것처럼 도시되어 있지만, 실제로는 상이한 재질의 2층 이상의 다층구조로 형성될 수도 있다.
덧붙여, 상기 드레인 전극 상에 또 다른 층간절연막을 개재하며 예를 들어 능동형 유기 발광소자(AMOLED)의 애노드 전극용 투명 도전층(25)이 배치된다. 상기 도전층(25)은 상기 층간절연막 내의 콘택홀을 통하여 상기 드레인 전극에 각각 전기적으로 연결된다.
한편, 도면에 도시하지 않았으나, 실리콘(Si) 및 구리층 하부에 대한 일렉트로마이그레이션 방지 및 구리층(11),(15)의 하부면의 부식 방지층으로도 상기한 몰리브데늄(Mo), 텅스텐(W), 티타늄(Ti), 마그네슘(Mg), 알루미늄(Al), 주석(Sn), 파라듐(Pd), 금(Au), 은(Ag), 지르코늄(Zr), 백금(Pt), 크롬(Cr), 실리콘(Si), 베릴륨(Be), ITO, IZO 등의 재질 또는 이들 재질로부터 선택된 그룹의 화합물이 형성될 수 있다.
한편, 본 발명은 도면에서 능동형 유기 발광소자의 구조를 예시하였으나, 플라즈마 디스플레이 패널, 액정표시장치 등을 위한 트랜지스터의 소스/드레인 전극에도 동일하게 적용할 수 있음은 자명한 사실이다. 설명의 편의상, 설명의 중복을 회피하기 위해 이에 대한 설명은 생략하기로 한다.
도 3은 본 발명의 또 다른 실시예에 의한 구리박막을 갖는 장치의 요부를 나타낸 단면 구조도이다. 도 3을 참조하면, 예를 들어, 글라스 기판 등의 절연성 투명 기판(30)의 화상 표시 영역(31)과 비화상 표시 영역(32) 상에 예를 들어 수동형 유기 발광소자(passive matrix organic light emitting diode: PMOLED)의 애노드 전극을 위한 패턴을 갖는 투명 도전층(33)이 배치된다. 상기 비화상 표시 영역(32)의 도전층(33) 상에 예를 들어, 보조전극이 추가 배치된다. 상기 보조전극은 리프 트오프 공정을 이용하며, 또한 이빔(e-beam) 증착, 열증착, 스퍼터링 공정 등과 같은 물리적 증착 공정 또는 화학적 증착 공정을 이용하여 구리층(41)의 패턴으로 형성될 수 있고, 이때, 상기 구리층(41)의 좌, 우 양 측면은 노출되며, 상기 좌, 우 양 측면에 직접 접촉하는 유전체층이 전혀 존재하지 않는다.
또한, 상기 구리층(41)의 부식을 방지하기 위하여 상기 구리층(41)의 상부면 상에, 부식이 적고 저항이 낮은 부식방지층(43)의 패턴이 추가로 형성될 수 있다. 상기 부식방지층(43)은 예를 들어 몰리브데늄(Mo), 텅스텐(W), 티타늄(Ti), 마그네슘(Mg), 알루미늄(Al), 주석(Sn), 파라듐(Pd), 금(Au), 은(Ag), 지르코늄(Zr), 백금(Pt), 크롬(Cr), 실리콘(Si), 베릴륨(Be), ITO, IZO 등의 재질 또는 이들 재질로부터 선택된 그룹의 화합물로 구성될 수 있다. 상기 부식방지층(43)은 도면에서 1층 구조로 형성된 것처럼 도시되어 있지만, 실제로는 상이한 재질의 2층 이상의 다층구조로 형성될 수도 있다.
한편, 도면에 도시하지 않았으나, 상기 구리층(41)의 하부면에도 실리콘(Si) 및 구리층 하부에 대한 일렉트로마이그레이션 방지 및 구리층(11),(15)의 하부면의 부식 방지층으로도 상기한 몰리브데늄(Mo), 텅스텐(W), 티타늄(Ti), 마그네슘(Mg), 알루미늄(Al), 주석(Sn), 파라듐(Pd), 금(Au), 은(Ag), 지르코늄(Zr), 백금(Pt), 크롬(Cr), 실리콘(Si), 베릴륨(Be), ITO, IZO 등의 재질 또는 이들 재질로부터 선택된 그룹의 화합물이 형성될 수 있다.
따라서, 종래의 다마신 공정에서 화학적 기계적 연마 때에 또는 후에 노출된 표면의 구리층이 산화될 가능성이 높고, 이로 인하여 구리 산화물이 생성하여 상기 구리층의 저항을 증가시키고, 또한 화학적 기계적 연마 때에 구리층에 긁힘 등의 손상이 발생하기 쉬운 문제점이 있었다. 그러나, 본 발명은 다마신 공정을 전혀 사용하지 않고 리프트오프 공정과 물리적 증착 공정 또는 화학적 증착 공정을 이용하여 도 1 내지 도 3에 도시된 바와 같이, 구리층의 패턴을 형성하므로 구리층의 전극/배선에 산화, 부식이 발생하는 것을 방지하고 또한 상기 구리층의 전극/배선에 긁힘과 같은 손상이 발생하는 것을 방지하여 구리층의 전극/배선의 저항을 줄일 수가 있다.
더욱이, 도면에 도시하지 않았으나, 절연물 및 산소, 수분이 통하지 않는 소정의 물질, 절연물 및 산소, 수분에 의한 전기적 단락이 가능한 소정의 물질, 예를 들어 포토레지스트(photo resist), SiOx 박막, SiNx 박막을 이용한 절연막에 의해 상기 구리층(11),(21),(41)의 측면을 감싸고 타 전극과의 전기적 연결 부분만을 노출시킬 경우, 전극간의 전기적 단락도 방지할 수가 있다.
도 4a 내지 도 4d는 본 발명에 의한 구리박막을 갖는 장치의 제조방법을 나타낸 공정 순서도이다. 설명의 편의상, 본 발명의 제조방법을 도 3의 구조를 기준으로 하여 설명하기로 한다.
도 4a를 참조하면, 먼저, 예를 들어, 글라스 기판 등의 절연성 투명 기판(30)의 화상 표시 영역(31)과 비화상 표시 영역(32) 상에 예를 들어 스퍼터링 공정 등에 의해 수동형 유기 발광소자(PMOLED)의 애노드 전극을 위한 투명 도전층(33), 예를 들어 ITO, IZO, ZnO, SnO 또는 In2O3 등을 증착한다. 이어서, 사진식각공정을 이용하여 상기 투명 도전층(33)을 애노드 전극 형성 영역 상에만 남기고 상기 투명 도전층의 나머지 부분을 모두 제거함으로써 애노드 전극의 패턴을 형성한다.
한편, 도면에서 상기 화상 표시 영역(31)의 투명 도전층(33)이 상기 비화상 표시 영역(32)의 각 투명 도전층(33)과 분리된 것으로 도시되어 있으나, 실제로는 상기 화상 표시 영역(31)의 투명 도전층(33)이 상기 비화상 표시 영역(32)의 각 투명 도전층(33)과 일체로 연결되어 있음은 자명한 사실이다.
도 4b를 참조하면, 그런 다음, 사진공정을 이용하여 상기 화상표시영역(31)의 도전층(33) 상에만 제1형 포토레지스트, 예를 들어 포지티브형 포토레지스트(35)의 패턴을 형성한다.
도 4c를 참조하면, 이어서, 또 다른 사진공정을 이용하여 상기 포지티브형 포토레지스트(35) 상에 상기 제1형 포토레지스트와 반대되는 제2형 포토레지스트, 예를 들어 네거티브형 포토레지스트(37)의 패턴을 형성함과 아울러 상기 비화상 표시 영역(32)의 도전층(33) 사이의 기판(30) 상에도 네거티브형 포토레지스트(37)의 패턴을 형성한다. 따라서, 상기 비화상 표시 영역(32)의 도전층(33)이 노출된다. 이때, 상기 네거티브형 포토레지스트(37)의 양 측면은 상기 포토레지스트(37)의 상측부에서 하측부로 갈수록 상기 포토레지스트(37) 각각의 내부 중심부를 향해 근접하는 형태와 같은 역경사를 이룬다.
한편, 상기 네거티브형 포토레지스트(37) 대신에 잉크젯 프린트 공정을 이용한 고분자 물질을 사용하여도 좋다.
한편, 상기 포지티브형 포토레지스트(35)의 패턴을 형성하는 단계를 생략하 는 경우, 상기 비화상 표시 영역(32)의 도전층(33)을 노출하도록 상기 기판(30) 상에 네거티브형 포토레지스트(미도시)의 패턴을 형성할 수 있다.
도 4d를 참조하면, 이후, 상기 포토레지스트(37)를 격벽으로 이용하며, 증착 직진성이 양호한 특성, 즉 스텝 커버리지(step coverage)가 불량한 특성을 갖는 증착공정, 예를 들어 열증착, 스퍼터링 공정 등과 같은 물리적 증착 공정이나 화학적 증착 공정을 이용하여 상기 비화상 표시 영역(32)의 노출된 도전층(33) 상에 보조전극을 위한 구리층(41)의 패턴을 형성한다. 이때, 상기 구리층(41)의 증착을 위해, 순수 구리의 타켓과 타 금속의 타켓을 이용하여 공동 증착하거나, 구리합금물의 타겟을 이용하여 증착하는 것도 가능하다.
따라서, 상기 구리층(41)은 상기 비화상 표시 영역(32)의 도전층(33) 상에 형성되는 알루미늄층 등에 비하여 수동형 유기 발광소자를 위한 스캔라인의 저항을 더 낮추어줄 수가 있다. 또한, 상기 포토레지스트(37)의 측면이 역경사를 이루므로 상기 구리층(41)이 상기 도전층(33)의 상부면 상에만 증착되나, 상기 도전층(33)의 측면에 구리층(41)이 증착되지 않는데, 이는 후속 공정에서 상기 포토레지스트(37)를 통상적인 포토레지스트 제거 공정에 의해 제거 가능하게 해준다.
한편, 도면에 도시하지 않았으나, 상기 구리층(41)의 증착 전에 구리합금물을 증착함으로써 실리콘(Si) 및 구리층 하부에 대한 일렉트로마이그레이션 방지 및 구리층(11),(15)의 하부면의 부식 방지층으로도 상기한 몰리브데늄(Mo), 텅스텐(W), 티타늄(Ti), 마그네슘(Mg), 알루미늄(Al), 주석(Sn), 파라듐(Pd), 금(Au), 은(Ag), 지르코늄(Zr), 백금(Pt), 크롬(Cr), 실리콘(Si), 베릴륨(Be), ITO, IZO 등의 재질 또는 이들 재질로부터 선택된 그룹의 화합물이 형성될 수 있다.
계속하여, 상기 포토레지스트(37)를 격벽으로 이용하며, 증착 직진성이 양호한 특성, 즉 스텝 커버리지(step coverage)가 불량한 특성을 갖는 증착공정, 예를 들어 열증착, 스퍼터링 공정 등과 같은 물리적 증착 공정을 이용하여 상기 비화상 표시 영역(32)의 구리층(41) 상에 부식방지층(43)의 패턴을 형성하여도 좋다.
여기서, 상기 부식방지층(43)은 상기 구리층(41)의 부식을 방지하기 위한 층으로서, 부식이 적고, 절연층을 형성하며 저항이 낮은 특성을 갖는다. 상기 부식방지층(43)은 예를 들어 몰리브데늄(Mo), 텅스텐(W), 티타늄(Ti), 마그네슘(Mg), 알루미늄(Al), 주석(Sn), 파라듐(Pd), 금(Au), 은(Ag), 지르코늄(Zr), 백금(Pt), 크롬(Cr), 실리콘(Si), 베릴륨(Be), ITO, IZO 등의 재질 또는 이들 재질로부터 선택된 그룹의 화합물로 구성할 수 있다. 상기 부식방지층(43)은 도면에서 1층 구조로 형성한 것처럼 도시되어 있지만, 실제로는 상이한 재질의 2층 이상의 다층구조로 형성하는 것도 가능하다.
도 4e를 참조하면, 마지막으로 리프트오프 공정을 이용하여 도 4d의 포지티브형 포토레지스트(35)와 네거티브형 포토레지스트(37)를 완전히 제거한다.
그 다음에, 상기 결과 구조의 기판(30) 상에 예를 들어 절연물이나, 산소 및 수분이 통하지 않는 물질과 같은 포토레지스트 등을 형성함으로써 상기 구리층(41)의 측면을 감싸기 위한 절연막(미도시)을 형성할 수 있다. 이때, 상기 절연막은 산소 및 수분을 배제하기 위한 소정의 공간, 예를 들어 질소(N2), 아르곤(Ar)이 채워 진 공간에서 형성하는 것이 바람직하다. 이후, 상기 절연막의 일부분을 제거하여 타 전극과의 연결 부분만을 노출시킨다. 따라서, 상기 절연막은 전극간의 전기적 단락을 방지할 수가 있다.
따라서, 종래의 다마신 공정에서 화학적 기계적 연마 때에 또는 후에 노출된 표면의 구리층이 산화될 가능성이 높고, 이로 인하여 구리 산화물이 생성하여 상기 구리층의 저항을 증가시키고, 또한 화학적 기계적 연마 때에 구리층에 긁힘 등의 손상이 발생하기 쉬운 문제점이 있었다. 그러나, 본 발명은 다마신 공정을 전혀 사용하지 않고 리프트오프 공정과 물리적 증착 공정 또는 화학적 증착 공정을 이용하여 구리층의 패턴을 형성하므로 구리층의 전극/배선에 산화, 부식이 발생하는 것을 방지하고 또한 상기 구리층의 전극/배선에 긁힘과 같은 손상이 발생하는 것을 방지하여 구리층의 전극/배선의 저항을 줄일 수가 있다.
더욱이, 도면에 도시하지 않았으나, 절연물 및 산소, 수분이 통하지 않는 소정의 물질, 절연물 및 산소, 수분에 의한 전기적 단락이 가능한 소정의 물질, 예를 들어 포토레지스트(photo resist), SiOx 박막, SiNx 박막을 이용한 절연막에 의해 상기 구리층(11),(21),(41)의 측면을 감싸고 타 전극과의 전기적 연결 부분만을 노출시킬 경우, 전극간의 전기적 단락도 방지할 수가 있다.
한편, 본 발명은 도 3의 구조에 대한 제조방법을 도 1 및 도 2의 구조에 대하여 동일하게 적용할 수 있음은 자명한 사실이다. 설명의 편의상 설명의 중복을 회피하기 위해 이에 대한 설명을 생략하기로 한다.
이상에서 설명한 바와 같이, 본 발명에 의한 구리박막을 갖는 장치 및 그 제조방법은, 기판의 전극/배선 미형성 영역 상에만 포토레지스트의 패턴을 형성하고, 상기 포토레지스트의 패턴을 격벽으로 이용하여 구리층과 부식방지층을 순차적으로 증착하여 상기 기판의 전극/배선 형성 영역 상에 구리층과 부식방지층의 패턴을 형성한다. 상기 구리층은 증착 직진성이 양호한 특성, 즉 스텝 커버리지가 불량한 특성을 갖는 물리적 증착 공정이나 화학적 증착 공정에 의해 증착한다.
따라서, 다마신 공정을 전혀 사용하지 않으면서도 구리층의 패턴을 형성할 수 있고, 또한 구리층의 전극/배선에 산화, 부식이 발생하는 것을 방지하고 상기 구리층의 전극/배선에 긁힘과 같은 손상이 발생하는 것을 방지하여 구리층의 전극/배선의 저항을 줄일 수가 있다.
한편, 본 발명은 도시된 도면과 상세한 설명에 기술된 내용에 한정하지 않으며 본 발명의 사상을 벗어나지 않는 범위 내에서 다양한 형태의 변형도 가능함은 이 분야에 통상의 지식을 가진 자에게는 자명한 사실이다.

Claims (7)

  1. 기판; 및
    상기 기판의 일부 영역 상에 리프트오프 공정에 의해 형성된 소정 패턴의 구리층을 포함하는 것을 특징으로 하는 장치.
  2. 제1 항에 있어서, 상기 구리층의 상부면 상에만 형성된, 상기 구리층의 부식을 방지하기 위한 부식방지층을 더 포함하는 것을 특징으로 하는 장치.
  3. 제2 항에 있어서, 상기 부식방지층은 몰리브데늄(Mo), 텅스텐(W), 티타늄(Ti), 마그네슘(Mg), 알루미늄(Al), 주석(Sn), 파라듐(Pd), 금(Au), 은(Ag), 지르코늄(Zr), 백금(Pt), 크롬(Cr), 실리콘(Si), 베릴륨(Be), ITO, IZO 중 하나 이상의 물질을 포함하는 재료로 구성되는 것을 특징으로 하는 장치.
  4. 제1 항에 있어서, 상기 기판은 반도체 기판과 절연성 기판 중 어느 하나인 것을 특징으로 하는 장치.
  5. 기판의 원하는 영역의 외측부 상에 포토레지스트의 패턴을 형성하는 단계;
    상기 포토레지스트의 패턴을 마스크로 이용하여 상기 기판 상에 소정의 증착공정에 의해 구리층을 증착하는 단계; 및
    상기 포토레지스트의 패턴을 제거하여 상기 기판의 원하는 영역 상에만 상기 구리층의 패턴을 남기는 단계를 포함하는 구리박막을 갖는 장치의 제조방법.
  6. 제5 항에 있어서, 상기 구리층을 증착하는 단계는 상기 구리층 상에 부식방지층을 증착하는 단계를 더 포함하는 것을 특징으로 하는 구리박막을 갖는 장치의 제조방법.
  7. 제5 항에 있어서, 상기 포토레지스트의 패턴을 형성하는 단계는,
    상기 기판의 원하는 영역의 외측부의 일부분 상에 제1형 포토레지스트의 패턴을 형성하는 단계; 및
    상기 제1형 포토레지스트의 패턴과 상기 기판의 원하는 영역 상에 상기 제1형 포토레지스트와 반대되는 제2형 포토레지스트의 패턴을 형성하며, 상기 제2형 포토레지스트의 패턴의 양 측면을 역경사면으로 형성하는 단계를 포함하는 것을 특징으로 하는 구리박막을 갖는 장치의 제조방법.
KR1020050104281A 2005-11-02 2005-11-02 구리박막을 갖는 장치 및 그 제조 방법 KR20070047490A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050104281A KR20070047490A (ko) 2005-11-02 2005-11-02 구리박막을 갖는 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050104281A KR20070047490A (ko) 2005-11-02 2005-11-02 구리박막을 갖는 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20070047490A true KR20070047490A (ko) 2007-05-07

Family

ID=38272348

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050104281A KR20070047490A (ko) 2005-11-02 2005-11-02 구리박막을 갖는 장치 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20070047490A (ko)

Similar Documents

Publication Publication Date Title
KR101168728B1 (ko) 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
TWI387108B (zh) 導線結構、形成導線之方法、薄膜電晶體基材及製造薄膜電晶體基材之方法
EP0457328B1 (en) Active matrix structure for liquid crystal display elements
US6897478B2 (en) Flat panel display device with anti-reflection layer having concentration gradient
US6897135B2 (en) Method for fabricating metal interconnections
KR100561232B1 (ko) 은 또는 은합금 배선 및 그 형성방법 및 표시패널기판
CN110462830B (zh) 显示基板及其制备方法、显示面板和显示装置
KR101168729B1 (ko) 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
JP2007258675A (ja) Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法
KR20060027918A (ko) 박막 트랜지스터 표시판과 그 제조방법
KR101988522B1 (ko) 저저항 배선 형성방법 및 그를 이용한 박막 트랜지스터 제조방법
KR102673957B1 (ko) 식각액 조성물, 이를 이용한 배선 패턴 형성 방법 및 유기발광 표시장치의 제조방법
KR20090078527A (ko) 표시 기판
TWI467724B (zh) 應用於面板的導電結構及其製造方法
KR20070047490A (ko) 구리박막을 갖는 장치 및 그 제조 방법
US8826528B2 (en) Electrical connections for anodized thin film structures
KR102623838B1 (ko) 표시 장치 및 이의 제조 방법
KR100721552B1 (ko) 유기전계 발광표시장치 및 그의 제조방법
KR102677700B1 (ko) 표시 장치의 제조 방법
CN217881570U (zh) 一种显示面板
US12022686B2 (en) Manufacturing method of OLED panel and OLED panel
KR100709707B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
CN117280891A (zh) 显示基板及制作方法、显示装置
JP2004134771A (ja) 配線、配線の形成方法、薄膜トランジスタ、及び表示装置
KR101927485B1 (ko) 표시장치 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E601 Decision to refuse application