KR20070044174A - 전자 방출 디바이스 및 이를 구비한 전자 방출 표시디바이스 - Google Patents

Abstract

본 발명은 전자 방출 균일도를 개선할 수 있는 전자 방출 디바이스를 제공한다.

본 발명의 전자 방출 디바이스는, 기판, 기판 위에 형성되고, 제1 전극과 이 제1 전극으로부터 분리 형성되는 제2 전극을 포함하는 캐소드 전극, 제1 전극 및 상기 제2 전극을 연결하는 저항층, 캐소드 전극에 전기적으로 연결되는 전자 방출부, 및 전자 방출부에 대응하는 개구부를 구비하며 절연층을 사이에 두고 캐소드 전극 위에 형성되는 게이트 전극을 포함하고, 제1 전극과 제2 전극 사이의 거리가 캐소드 전극의 길이 방향을 따라 변화한다.

전자방출소자, 저항층, 전자방출디바이스, 캐소드전극, 게이트전극

Description

전자 방출 디바이스 및 이를 구비한 전자 방출 표시 디바이스{ELECTRON EMISSION DEVICE AND ELECTRON EMISSION DISPLAY DEVICE HAVING THE SAME}

도 1은 본 발명의 실시예에 따른 전자 방출 표시 디바이스의 부분 분해 사시도이다.

도 2는 본 발명의 실시예에 따른 전자 방출 표시 디바이스의 부분 단면도이다.

도 3은 본 발명의 실시예에 따른 전자 방출 표시 디바이스의 캐소드 전극에 대한 사시도이다.

도 4 및 도 5는 본 발명의 실시예에 따른 전자 방출 표시 디바이스의 캐소드 전극의 일 측 끝단과 반대 측 끝단에 대한 각각의 단면도로서, 도 4는 도 3의 Ⅳ-Ⅳ 선에 따른 단면도이고, 도 5는 도 3의 Ⅴ-Ⅴ 선에 따른 단면도이다.

도 6은 본 발명의 다른 실시예에 따른 전자 방출 디바이스의 캐소드 전극의 반대 측 끝단에 대한 단면도이다.

본 발명은 전자 방출 디바이스에 관한 것으로, 보다 상세하게는 전자 방출 균일도를 개선할 수 있는 전자 방출 디바이스 및 이를 구비한 전자 방출 표시 디바이스에 관한 것이다.

일반적으로, 전자 방출 소자(electron emission element)는 열음극(hot cathode)을 이용하는 방식과 냉음극(cold cathode)을 이용하는 방식으로 구분된다.

여기서, 냉음극을 이용하는 방식의 전자 방출 소자로는 전계 방출 어레이(Field Emitter Array; FEA, 이하 FEA라 칭함)형, 표면 전도 에미션(Surface Conduction Emission; SCE, 이하 SCE라 칭함)형, 금속-절연체-금속(Metal-Insulator-Metal; MIM, 이하 MIM이라 칭함)형 및 금속-절연체-반도체(Metal-Insulator-Semiconductor; MIS, 이하 MIS라 칭함)형 등이 알려져 있다.

이 중 FEA형 전자 방출 소자는 전자 방출부와 이 전자 방출부의 전자 방출을 제어하는 구동 전극들로서 하나의 캐소드 전극과 하나의 게이트 전극이 구비되는 구성을 가지며, 상기 전자 방출부의 물질로 일 함수(work function)가 낮거나 종횡비(aspect ratio)가 큰 물질, 일례로 몰리브덴(Mo) 또는 실리콘(Si) 등을 주 재질로 하는 선단이 뽀죡한 팁 구조물이나, 탄소 나노튜브와 흑연 및 다이아몬드상 탄소와 같은 탄소계 물질을 사용하여 진공 중에서 전계에 의해 쉽게 전자가 방출되는 원리를 이용한다.

한편, 전자 방출 소자는 일 기판에 어레이를 이루어 전자 방출 디바이스(electron emission device)를 구성하고, 전자 방출 디바이스는 일면에 형광층과 애노드 전극이 구비된 다른 기판에 대향 배치되어 진공 용기를 형성하여 전자 방출 표시 디바이스(electron emission display device)를 구성한다.

상기 전자 방출 소자는 일반적으로 캐소드 전극과 게이트 전극은 절연층을 사이에 두고 서로 교차하는 방향을 따라 순차적으로 형성되고, 두 전극간 교차 영역의 게이트 전극과 절연층에 개구부가 각각 형성되며, 이 개구부 내측으로 캐소드 전극 위에 전자 방출부가 형성되어, 캐소드 전극과 게이트 전극에 인가되는 전압에 따라 전자 방출부에서 전자 방출이 이루어지는 구성을 갖는다.

상기 전자 방출 소자가 어레이를 이루어 전자 방출 디바이스를 구성하는 경우, 캐소드 전극과 게이트 전극 중 어느 하나의 전극에 주사 신호 전압이 인가되고 다른 하나의 전극에 데이터 신호 전압이 인가되어, 캐소드 전극과 게이트 전극간 전압 차가 임계치 이상인 전자 방출 소자들에서 전자 방출부 주위에 전계가 형성되어 이로부터 전자 방출이 이루어지게 된다.

상기 전자 방출 디바이스를 발광 유닛이 구비된 다른 기판과 결합하여 전자 방출 표시 디바이스를 구성하는 경우, 전자 방출 표시 디바이스는 전자 방출 소자들로부터 방출되는 전자들이 애노드 전극에 의해 해당 형광층으로 가속되어 소정의 발광 또는 표시 작용을 하게 된다.

그런데, 상기 전자 방출 디바이스에서는 캐소드 전극과 게이트 전극이 내부 저항을 가짐에 따라 각 전극에 주사 신호 전압 또는 데이터 신호 전압 등의 구동 전압를 인가할 때 전압 강하가 발생할 수 있다.

특히, 전자 방출부 형성을 위한 후면 노광 등을 고려하여 캐소드 전극이 ITO(Indium Tin Oxide)와 같은 투명 도전 물질로 형성되는 경우 알루미늄(Al)이나 은(Ag)과 같은 금속으로 형성되는 경우보다 내부 저항이 커서 상기한 문제점이 더욱 더 심화될 수 있다.

이와 같이 전자 방출 디바이스의 구동 시 전압 강하가 발생하면, 모든 전자 방출 소자들에 대하여 동일한 값을 갖는 구동 전압을 해당 전극에 인가할 때 전자 방출 소자마다 전자 방출부에 인가되는 전계 세기에 차이가 발생하여 전자 방출 균일도가 저하되며, 상기 전자 방출 디바이스를 갖는 표시 디바이스에서는 휘도 특성이 저하되는 문제가 있다.

이를 해결하기 위하여 종래 전자 방출 디바이스에서는 캐소드 전극에 저항층을 적용하여 각 전자 방출 소자에 인가되는 전류량을 제어하는 방법을 적용하고 있다. 이 경우 전자 방출 소자는 일례로 캐소드 전극이 동일 평면상에서 서로 분리 배치되는 2개의 전극으로 이루어지고, 이 2개의 전극이 저항층에 의해 서로 연결되며 2개의 전극 중 어느 하나의 전극에 전자 방출부가 형성되는 구조를 갖는다. 이때, 2개의 전극 사이의 거리가 전체적으로 균일하기 때문에 각 전극 사이에 전체적으로 동일한 저항이 걸리게 된다.

그런데, 상기와 같이 전극 사이에 전체적으로 동일한 저항이 걸리게 되면 저항층을 적용하더라도 캐소드 전극의 내부 저항에 의해 캐소드 전극의 길이 방향으로 전압 강하가 야기된다. 이로써, 저항층을 가지는 전자 방출 디바이스에서도 우수한 전자 방출 균일도를 얻기가 어려운 문제가 있다.

따라서, 본 발명은 상술한 바와 같은 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 전자 방출 균일도를 개선할 수 있는 전자 방출 디바이스를 제공하는데 있다.

또한, 본 발명의 다른 목적은 상기 전자 방출 디바이스를 가지는 전자 방출 표시 디바이스를 제공하는데 있다.

상기의 목적을 달성하기 위하여 본 발명은, 기판, 기판 위에 형성되고, 제1 전극과 이 제1 전극으로부터 분리 형성되는 제2 전극을 포함하는 캐소드 전극, 제1 전극 및 상기 제2 전극을 연결하는 저항층, 캐소드 전극에 전기적으로 연결되는 전자 방출부, 및 전자 방출부에 대응하는 개구부를 구비하며 절연층을 사이에 두고 캐소드 전극 위에 형성되는 게이트 전극을 포함하고, 제1 전극과 제2 전극 사이의 거리가 캐소드 전극의 길이 방향을 따라 변화하는 전자 방출 디바이스를 제공한다.

여기서, 제1 전극과 제2 전극 사이의 거리가 캐소드 전극의 전압이 인가되는 일 측 끝단에서 반대 측 끝단으로 갈수록 작아질 수 있다.

또한, 캐소드 전극의 전압이 인가되는 일 측 끝단과 반대 측 끝단 사이의 상기 제1 전극과 제2 전극 사이의 거리 차이가 0 보다 크고 6㎛ 보다 작은 값을 가질 수 있다.

상기의 목적을 달성하기 위하여 본 발명은, 상술한 전자 방출 디바이스, 전자 방출 디바이스의 기판에 대향 배치되어 진공 용기를 형성하는 다른 기판, 및 다른 기판의 일면에 형성되는 발광 유닛을 포함하는 전자 방출 표시 디바이스를 제공한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.

도 1 내지 도 5는 본 발명의 실시예에 따른 전자 방출 표시 디바이스를 나타낸 도면들로서, 도 1은 부분 분해 사시도이고, 도 2는 부분 단면도이고, 도 3은 캐소드 전극의 사시도이며, 도 4 및 도 5는 캐소드 전극의 일 측 끝단과 반대 측 끝단에 대한 각각의 단면도이다.

도 1 및 도 2를 참조하면, 전자 방출 표시 디바이스는 소정의 간격을 두고 서로 평행하게 대향 배치되는 제1 기판(10)과 제2 기판(20)을 포함한다. 제1 기판(10)과 제2 기판(20)의 가장자리에는 밀봉 부재(도시하지 않음)가 배치되어 두 기판을 접합시키며, 제1 기판(10)과 제2 기판(20) 및 밀봉 부재가 진공 용기를 구성한다.

제1 기판(10) 중 제2 기판(20)과의 대향 면에는 제2 기판(20)을 향해 전자들을 방출하는 전자 방출 유닛(100)이 제공되고, 제2 기판(20) 중 제1 기판(10)과의 대향 면에는 상기 전자들에 의해 가시광을 방출하여 임의의 발광 또는 표시를 행하는 발광 유닛(200)이 제공된다.

보다 구체적으로, 먼저 제1 기판(10) 위에는 전자 방출을 제어하기 위한 캐소드 전극들(110)이 제1 기판(10)의 일 방향(도 1 및 도 2의 y축 방향)을 따라 스트라이프 패턴으로 형성된다. 캐소드 전극(110)은 제1 전극(112) 및 이 제1 전극(112)으로부터 분리 배치되는 제2 전극(114)을 포함하고, 이 제2 전극(114)은 제1 전극(112)이 배치되는 개구부(114a)를 구비한다. 그리고, 제1 전극(112)과 제2 전극(114)은 저항층(116)에 의해 전기적으로 연결되며, 제1 전극(112) 위로 전자 방 출부(140)가 형성된다.

여기서, 제1 전극(112) 및 제2 전극(114)은 동일 평면상에 형성되고, 저항층(116)은 제1 전극(112)의 양측에 배치되어 제1 전극(112)과 제2 전극(114) 사이에서 이들과 각각 접촉한다.

또한, 제2 전극(114)의 개구부(114a)는 실질적으로 이후 설명할 게이트 전극(130)과 캐소드 전극(110)의 교차 영역에 대응하는 영역으로, 캐소드 전극(110)의 길이 방향을 따라 그 폭이 변화한다. 바람직하게, 캐소드 전극(110)은 도 3 내지 도 5에 도시된 바와 같이, 전압이 인가되는 캐소드 전극(110)의 일 측 끝단(110S)에서 반대측 끝단(110E)으로 갈수록 그 폭이 점점 감소하여 일 측 끝단(110S)의 개구부(114a1) 폭(D1)이 반대측 끝단(110E)의 개구부(114a2) 폭(D2) 보다 큰 크기를 가지게 된다.

이때, 캐소드 전극(110)의 제1 전극(112)은 제2 전극(114)의 개구부(114a) 폭에 관계없이 캐소드 전극(110)의 길이 방향을 따라 일정한 폭(d3)을 가지며, 제2 전극(114)의 개구부(114a) 폭 변화에 따라 제1 전극(112)과 제2 전극(114) 사이의 거리 및 저항층(116)의 폭이 변화하여 제1 전극(112)과 제2 전극(114) 사이에 걸리는 저항이 변화하게 된다. 이로써, 캐소드 전극(110)의 일 측 끝단(110S)의 제1 전극(112)과 제2 전극(114S) 사이의 거리(d11)가 반대 측 끝단(110E)의 제1 전극(112)과 제2 전극(114E) 사이의 거리(d12) 보다 큰 크기를 가지게 되며, 일 측 끝단(110S)의 저항층(116S)이 반대 측 끝단(110E)의 저항층(116E1)보다 큰 폭을 가지게 되어, 일 측 끝단(110S)에 반대 측 끝단(110E) 보다 큰 저항이 걸리게 된다. 일례로, 캐소드 전극(110)의 일 측 끝단(110S)의 제1 전극(112)과 제2 전극(114S) 사이의 거리(d11)와 반대 측 끝단(110E)의 제1 전극(112)과 제2 전극(114E) 사이의 거리(d12) 차이는 0 보다 크고 6㎛ 보다 작은 범위의 값을 가질 수 있다.

본 실시예에서 제1 전극(112)과 제2 전극(114)은 모두 ITO, IZO와 같은 투명 도전 물질로 이루어질 수도 있고, 제1 전극(112)은 ITO, IZO와 같은 투명 도전 물질로 이루어지고 제2 전극(114)은 제1 전극(112) 보다 우수한 전기 전도성을 가지는 도전 물질, 일례로 크롬(Cr), 몰리브덴(Mo), 니오비듐(Nb), 니켈(Ni), 텅스텐(W), 탄탈륨(Ta)과 같은 금속으로 이루어질 수 있으며, 저항층(116)은 비정질 실리콘으로 이루어질 수 있다.

전자 방출부(140)는 진공 중에서 전계가 가해지면 전자를 방출하는 물질들, 가령 탄소계 물질 또는 나노미터 사이즈 물질, 일례로 탄소 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 탄소, C60(fullerene), 실리콘 나노와이어 중 어느 하나 또는 이들의 조합 물질로 이루어질 수 있으며, 그 제조법으로는 스크린 인쇄, 직접 성장, 화학기상증착 또는 스퍼터링 등을 적용할 수 있다.

도면에서는 저항층(116)이 제1 전극(112) 및 제2 전극(114)에 걸쳐져서 제1 전극(112) 및 제2 전극(114)의 측부 및 가장자리 상부와 접촉하는 경우를 도시하였으나, 저항층(116)이 제1 전극(112) 및 제2 전극(114)의 측부에만 접촉하여 형성될 수도 있다. 이때, 전자의 경우가 접촉 면적이 커서 후자의 경우에 비해 접촉 특성에 있어 유리하다.

또한, 전자의 경우 제2 전극(114)의 가장자리 상부와 접촉하는 부분의 저항 층(116) 폭은 캐소드 전극(110)의 제2 전극(114) 개구부(114a) 폭에 관계없이 캐소드 전극(110)의 길이 방향을 따라 일정한 폭(d21)을 가질 수도 있고(도 4 및 도 6 참조), 제2 전극(114) 개구부(114a) 폭의 감소 부분만큼 증가하는 폭(d22)을 가질 수도 있다(도 5 참조).

도면에서는 평면 형상이 사각형인 캐소드 전극(110)의 제1 전극(112)이 캐소드 전극(110)의 길이 방향을 따라 섬 형태로 제2 전극(114)의 개구부(114a) 당 5 개씩 배열되고, 그 위로 평면 형상이 원형인 전자 방출부(140)가 1 개씩 배열되며, 저항층(116)이 캐소드 전극(110)의 길이 방향을 따라 제1 전극(112)의 양측에서 각각 하나의 패턴으로 제1 전극(112)과 제2 전극(116)을 연결하는 경우를 도시하였으나, 제1 전극(112) 및 전자 방출부(140)의 평면 형상과 제2 전극(114)의 개구부(114a) 당 배열되는 제1 전극(112)의 개수 및 저항층(116)의 패턴 개수는 도시한 예에 한정되지 않고 다양하게 변형 가능하다.

한편, 캐소드 전극(110) 위로 제1 기판(10)의 전체에 제1 절연층(120)이 형성되고, 제1 절연층(120) 위로 캐소드 전극(110)과 직교하는 방향(도 1의 x축 방향)을 따라 스트라이프 패턴으로 게이트 전극들(130)이 형성된다.

그리고, 제1 절연층(120)과 게이트 전극(130)에는 전자 방출부(140)에 대응하는 각각의 개구부(120a, 130a)가 구비되어 개구부(120a, 130a)를 통하여 제1 기판(10) 위로 전자 방출부(140)가 노출된다.

도면에서는 제1 절연층(120)과 게이트 전극(130)의 개구부(120a, 130a) 형상이 평면상에서 원형으로 이루어지는 경우를 예시하였으나, 개구부(120a, 130a)의 형상은 도시한 예에 한정되지 않고 다양하게 변형 가능하다.

상술한 전자 방출 표시 다비이스에서 하나의 캐소드 전극(110)의 제1 전극(112), 제2 전극(114), 저항층(116), 전자 방출부(140), 제1 절연층(120) 및 게이트 전극(130)이 하나의 전자 방출 소자를 이루게 되며, 이러한 전자 방출 소자가 제1 기판(10)에 어레이(array)를 이루어 전자 방출 디바이스를 형성하게 된다.

또한, 상기 전자 방출 표시 디바이스에서는 게이트 전극(130) 위로 제2 절연층(150)과 집속 전극(160)이 순차적으로 형성될 수 있다. 이 경우 제2 절연층(150)과 집속 전극(160)에도 전자빔 통과를 위한 개구부(150a, 160a)가 마련되는데, 일례로 이 개구부(150a, 160a)는 전자 방출 소자 당 하나로 구비되어 집속 전극(160)이 하나의 전자 방출 소자에서 방출되는 전자들을 포괄적으로 집속하도록 한다. 이때, 집속 전극(160)은 전자 방출부(150)와의 높이 차이가 클수록 우수한 집속 효과를 발휘하므로, 제2 절연층(150)의 두께를 제1 절연층(120)의 두께보다 크게 형성하는 것이 바람직하다.

이러한 집속 전극(160)은 도면에 구체적으로 도시되지는 않았지만 제1 기판(10)의 전체에 하나로 형성되거나 소정의 패턴으로 나뉘어서 복수 개로 형성될 수 있다.

또한, 집속 전극(160)은 제2 절연층(150) 위에 코팅된 도전막으로 이루어지거나 개구부(160a)를 구비한 금속 플레이트로 이루어질 수 있다.

다음으로, 제1 기판(10)에 대향하는 제2 기판(20)의 일면에는 형광층(210)과 흑색층(220)이 형성되고, 형광층(210)과 흑색층(220) 위로 알루미늄과 같은 금속으 로 이루어진 애노드 전극(230)이 형성된다. 애노드 전극(230)은 외부로부터 전자빔 가속에 필요한 고전압을 인가 받으며, 형광층(210)에서 방사된 가시광 중 제 1 기판(10)을 향해 방사된 가시광을 제2 기판(20) 측으로 반사시켜 화면의 휘도를 높이는 역할을 한다.

한편, 애노드 전극(230)은 제2 기판(20)을 향한 형광층(210)과 흑색층(220)의 일면에 형성될 수 있으며, 이 경우 형광층(210)에서 방사된 가시광을 투과시킬 수 있도록 애노드 전극이 ITO와 같은 투명 도전 물질로 이루어진다.

다른 한편으로는, 제2 기판(20) 상에 투명 도전 물질의 애노드 전극과 반사 효과에 의해 휘도를 높이는 금속 박막이 모두 형성될 수도 있다.

형광층(210)은 제1 기판(10) 상에 정의된 화소 영역에 일대일로 대응하여 배치되거나 화면의 수직 방향(도면의 y축 방향)을 따라 스트라이프 패턴으로 형성될수 있고, 흑색층(220)은 크롬 또는 크롬 산화물과 같은 불투명 물질로 이루어질 수 있다.

상술한 전자 방출 표시 디바이스에서 형광층(210)은 전자 방출 소자에 대응하여 형성되며, 이때 서로 대응하는 하나의 형광층(210)과 하나의 전자 방출 소자가 상기 전자 방출 표시 디바이스의 실질적인 화소를 이루게 된다.

다음으로, 제1 기판(10)과 제2 기판(20) 사이에는 복수의 스페이서들(300)이 배치되어 두 기판(10, 20) 사이의 간격을 일정하게 유지시킨다. 이때, 스페이서들(300)은 흑색층(220)이 위치하는 비발광 영역에 대응하여 배치된다.

이와 같이 구성되는 전자 방출 표시 디바이스에서는, 일례로 애노드 전극 (230)에 수백 내지 수천 볼트의 (＋) 전압을 인가하고 캐소드 전극(110)과 게이트 전극(130) 중 어느 하나의 전극에 주사 신호 전압을 인가함과 동시에 다른 하나의 전극에 데이터 신호 전압을 인가하여 구동한다.

그러면, 캐소드 전극(110)과 게이트 전극(130) 사이의 전압차가 임계치 이상인 전자 방출 소자들에서 전자 방출부(140) 주위에 전계가 형성되어 이로부터 전자가 방출되고, 방출된 전자들은 애노드 전극(230)에 인가된 고전압에 이끌려 해당 형광층(210)에 충돌하여 이를 발광시킨다.

이 과정에서 본 실시예의 전자 방출 표시 디바이스는, 캐소드 전극(110)의 길이 방향을 따라 폭이 변화하는 저항층(116)에 의해 각 전자 방출 소자마다 인가되는 전류량이 동일하게 제어될 수 있어 전자 방출 소자마다 균일한 전자 방출이 이루어지게 된다.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.

이와 같이 본 발명에 따른 전자 방출 디바이스는 캐소드 전극의 전압 강하를 방지하여 각 전자 방출 소자마다 방출되는 전자량의 차이를 최소화할 수 있으므로 화소별 전자 방출 균일도를 개선할 수 있다.

그 결과, 본 발명에 따른 전자 방출 디바이스를 갖는 전자 방출 표시 디바이 스는 휘도를 개선할 수 있어 화면의 표시 품질을 높일 수 있다.

Claims (8)

1. 기판;

   상기 기판 위에 형성되고, 제1 전극과 이 제1 전극으로부터 분리 형성되는 제2 전극을 포함하는 캐소드 전극;

   상기 제1 전극 및 상기 제2 전극을 연결하는 저항층;

   상기 캐소드 전극에 전기적으로 연결되는 전자 방출부; 및

   상기 전자 방출부에 대응하는 개구부를 구비하며 절연층을 사이에 두고 상기 캐소드 전극 위에 형성되는 게이트 전극

   을 포함하고,

   상기 제1 전극과 상기 제2 전극 사이의 거리가 상기 캐소드 전극의 길이 방향을 따라 변화하는 전자 방출 디바이스.
2. 제1 항에 있어서,

   상기 제1 전극과 상기 제2 전극 사이의 거리가 상기 캐소드 전극의 전압이 인가되는 일 측 끝단에서 반대 측 끝단으로 갈수록 작아지는 전자 방출 디바이스.
3. 제2 항에 있어서,

   상기 캐소드 전극의 전압이 인가되는 일 측 끝단과 반대 측 끝단 사이의 상기 제1 전극과 상기 제2 전극 사이의 거리 차이가 0 보다 크고 6㎛ 보다 작은 값을 가지는 전자 방출 디바이스.
4. 제1 항에 있어서,

   상기 제1 전극의 폭이 상기 캐소드 전극의 길이 방향을 따라 일정한 전자 방출 디바이스.
5. 제1 항에 있어서,

   상기 저항층이 상기 제1 전극과 상기 제2 전극에 걸쳐져서 상기 제1 전극 및 상기 제2 전극의 측부 및 가장자리 상부와 접촉하는 전자 방출 디바이스.
6. 제5 항에 있어서,

   상기 제1 전극의 가장자리 상부와 접촉하는 부분의 상기 저항층 폭이 상기 캐소드 전극의 길이 방향을 따라 일정한 전자 방출 디바이스.
7. 제5 항에 있어서,

   상기 제1 전극의 가장자리 상부와 접촉하는 부분의 상기 저항층 폭이 상기 캐소드 전극의 길이 방향을 따라 상기 제1 전극과 상기 제2 전극 사이의 거리에 따라 변화하는 전자 방출 디바이스.
8. 제1 항 내지 제7 항 중 어느 한 항의 전자 방출 디바이스;

   상기 전자 방출 디바이스의 기판에 대향 배치되어 진공 용기를 형성하는 다른 기판; 및

   상기 다른 기판의 일면에 형성되는 발광 유닛을 포함하는 전자 방출 표시 디바이스.

Images