KR20070036645A - 셀프리프레쉬모드를 갖는 멀티-포트 메모리 - Google Patents

셀프리프레쉬모드를 갖는 멀티-포트 메모리 Download PDF

Info

Publication number
KR20070036645A
KR20070036645A KR1020060049135A KR20060049135A KR20070036645A KR 20070036645 A KR20070036645 A KR 20070036645A KR 1020060049135 A KR1020060049135 A KR 1020060049135A KR 20060049135 A KR20060049135 A KR 20060049135A KR 20070036645 A KR20070036645 A KR 20070036645A
Authority
KR
South Korea
Prior art keywords
signal
refresh
cell
output
cell refresh
Prior art date
Application number
KR1020060049135A
Other languages
English (en)
Other versions
KR100772694B1 (ko
Inventor
임재혁
도창호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to US11/540,381 priority Critical patent/US7619942B2/en
Publication of KR20070036645A publication Critical patent/KR20070036645A/ko
Application granted granted Critical
Publication of KR100772694B1 publication Critical patent/KR100772694B1/ko
Priority to US12/578,513 priority patent/US7787322B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

본 발명은 하나의 플래그신호 또는 테스트신호에 응답하여 셀프 리프레쉬의 구동을 수행하는 멀티-포트 메모리를 제공하기 위한 것으로, 이를 위한 본 발명으로 플래그신호를 인가 받아 셀프리프레쉬 진입신호 및 셀프리프레쉬 탈출신호를 생성하기 위한 모드 입출력 제어수단; 상기 셀프리프레쉬 진입신호 및 상기 셀프리프레쉬 탈출신호에 응답하여 셀프리프레쉬 구간을 알려주는 셀프리프레쉬 구간신호를 생성하기 위한 리프레쉬 구간신호 생성수단; 상기 셀프리프레쉬 구간신호의 활성화 동안 주기적으로 주기-펄스신호를 생성하기 위한 리프레쉬 주기신호 생성수단; 상기 셀프리프레쉬 진입신호와 상기 주기-펄스신호에 응답하여 내부 리프레쉬신호를 생성하기 위한 내부 리프레쉬신호 생성수단; 및 상기 내부 리프레쉬신호에 응답하여 내부 어드레스를 생성하기 위한 내부 어드레스 카운팅수단을 구비하는 멀티-포트 메모리를 제공한다.
셀프리프레쉬, 클럭인에이블신호, 멀티-포트 메모리, 테스트모드, 초기화

Description

셀프리프레쉬모드를 갖는 멀티-포트 메모리{MULTI-PORT MEMORY DEVICE HAVING SELF-REFRESH MODE}
도 1은 종래기술에 따른 셀프 리프레쉬 모드를 갖는 반도체메모리소자의 블록 구성도.
도 2는 도 1의 리프레쉬 구간신호 생성부의 내부 회로도.
도 3은 도 1및 도 2에 도시된 셀프리프레쉬 모드를 갖는 반도체메모리소자의 동작 파형도.
도 4는 본 발명의 제1 실시 예에 따른 셀프리프레쉬모드를 갖는 멀티-포트 메모리의 블록 구성도.
도 5는 도 4의 모드 입출력 제어부의 내부 회로도.
도 6은 도 4의 리프레쉬 구간신호 생성부의 내부 회로도.
도 7은 본 발명의 멀티-포트 메모리가 셀프 리프레쉬 모드로 진입하거나 탈출하는 과정을 간략히 도시한 것.
도 8은 초기화신호를 인가받는 경우에 따른 도 4의 모드 입출력 제어부의 내부 회로도.
도 9는 본 발명의 제2 실시 예에 따른 셀프리프레쉬 테스트모드를 갖는 멀티 -포트 메모리의 블록 구성도.
도 10은 도 9의 테스트-클럭인에이블신호 생성부의 내부 회로도.
도 11은 도 9의 테스트-클럭인에이블신호 생성부의 다른 실시 예.
도 12는 도 9의 모드 입출력 제어부의 내부 회로도.
도 13은 도 9의 모드 입출력 제어부의 다른 실시 예에 따른 내부 회로도.
* 도면의 주요 부분에 대한 부호의 설명
100, 700 : 모드 입출력 제어부
200 : 리프레쉬 구간신호 생성부
300 : 리프레쉬 주기신호 생성부
400 : 내부 리프레쉬신호 생성부
500 : 내부 어드레스 카운팅부
600 : 테스트-클럭인에이블신호 생성부
본 발명은 반도체 설계 기술에 관한 것으로, 특히 하나의 플래그신호 또는 테스트신호만으로 셀프 리프레쉬의 구동을 수행하는 멀티-포트 메모리에 관한 것이다.
일반적으로, DRAM에서 데이터는 셀 커패시터에 전하의 형태로 저장되는데 누설전류 등의 이유에 의해 저장된 전하는 유실된다. 따라서 데이터가 완전히 소멸되기 전에 일정주기 마다 저장된 데이터를 꺼내서 증폭시켜 다시 써넣는 반복된 과정이 필요하며, 이를 리프레쉬(Refresh) 동작이라 한다.
그리고 리프레쉬는 크게 오토리프레쉬와 셀프리프레쉬로 나뉜다. 여기서, 오토 리프레쉬는 외부에서 일정시간 마다 리프레쉬 오토리프레쉬 커맨드(AR)를 인가하여 리프레쉬가 수행되는 경우이다. 또한, 셀프 리프레쉬는 반도체메모리소자의 여러 동작모드 가운데 전력소모를 줄여주기 위해 고안된 동작 모드로서 외부 칩셋에서는 반도체메모리소자에 아무런 명령도 주지 않는 가운데 단순히 셀프 리프레쉬 진입커맨드만 넣어주게 된다. 이후, 셀프 리프레쉬 탈출커맨드가 인가되기 이전까지 반도체메모리소자가 스스로 내부 타이머에 의해 리프레쉬를 수행한다. 셀프리프레쉬 모드 중에는, 파워소모를 최소화하기 위해 입력 버퍼나 지연고정루프등 셀프리프레쉬에 관련되지 않은 부분은 턴오프한다.
도 1은 종래기술에 따른 셀프 리프레쉬 모드를 갖는 반도체메모리소자의 블록 구성도이다.
도 1을 참조하면, 종래기술에 따른 반도체메모리소자는 클럭인에이블신호와 오토리프레쉬 커맨드(AR)를 받아 내부 오토리프레쉬신호(AREFP)와 셀프리프레쉬 진입신호(SREF_EN)와 셀프리프레쉬 탈출신호(SREF_EXP)를 생성하기 위한 모드 입출력 제어부(10)와, 내부 오토리프레쉬신호(AREFP)와 셀프리프레쉬 진입신호(SREF_EN)와 셀프리프레쉬 탈출신호(SREF_EXP)를 인가받아 셀프리프레쉬의 구간을 알리는 셀프 리프레쉬 구간신호(SREF)를 생성하기 위한 리프레쉬 구간신호 생성부(20)와, 셀프리프레쉬 구간신호(SREF)의 활성화 동안 주기적으로 주기-펄스신호(PL_FLG)를 출력하기 위한 리프레쉬 주기신호 생성부(30)와, 내부 오토리프레쉬신호(AREFP)와 주기-펄스신호(PL_FLG)에 응답하여 내부 리프레쉬신호(REFP)를 활성화하기 위한 내부 리프레쉬신호 생성부(40)와, 내부 리프레쉬신호(REFP)에 응답하여 로우 어드레스를 한 비트 단위로 증가시켜 내부 어드레스(RCNTI[0:N])로 출력하기 위한 내부 어드레스 카운팅부(50)를 구비한다.
참고적으로, 클럭인에이블신호(CKE)는 반도체메모리소자의 구동을 동기화시키는 클럭이 유효한지 여부를 나타내는 신호이다. 따라서, 클럭인에이블신호만이 비활성화되면, 반도체메모리소자는 자신의 소모 파워를 최소화하기 위한 파워다운모드에 진입한다.
도 2는 도 1의 리프레쉬 구간신호 생성부(20)의 내부 회로도이다.
도 2를 참조하면, 리프레쉬 구간신호 생성부(20)는 셀프리프레쉬 진입신호(SREF_EN) 및 내부 오토리프레쉬신호(AREFP)의 활성화 시 출력신호를 활성화시키고, 셀프리프레쉬 탈출신호(SREF_EXP)의 활성화 시 출력신호를 비활성화 시키기 위한 신호 생성부(22)와, 신호 생성부(22)의 출력신호를 래치하기 위한 래치(24)와, 신호 생성부(22)의 출력신호를 반전시켜 셀프리프레쉬 구간신호(SREF)로 출력하기 위한 인버터(I1)를 구비한다.
한편, 리프레쉬 구간신호 생성부(20)의 구동을 간략히 살펴보도록 한다.
먼저, 신호 생성부(22)는 셀프리프레쉬 진입신호(SREF_EN) 및 내부 오토리프 레쉬신호(AREFP)가 모두 논리레벨 'H'로 활성화되면 출력신호를 논리레벨 'L'로 활성화한다. 이어, 래치(24)는 신호 생성부(22)의 출력신호를 래치하며, 인버터(I1)는 이를 반전하여 셀프리프레쉬 구간신호(SREF)를 논리레벨 'H'로 활성화한다.
또한, 셀프리프레쉬 탈출신호(SREF_EXP)가 논리레벨 'L'로 활성화되면 신호 생성부(22)가 출력신호를 논리레벨 'H'로 비활성화한다. 이어, 래치(24)는 신호 생성부(22)의 출력신호를 래치하며, 인버터(I1)는 이를 반전하여 셀프리프레쉬 구간신호(SREF)를 비활성화한다.
즉, 리프레쉬 구간신호 생성부(20)는 셀프리프레쉬 진입신호(SREF_EN) 및 내부 오토리프레쉬신호(AREFP)의 활성화 시 셀프리프레쉬 구간신호(SREF)를 활성화시키고, 셀프리프레쉬 탈출신호(SREF_EXP)가 인가되기 전까지 활성화를 유지한다. 이후, 셀프리프레쉬 탈출신호(SREF_EXP)가 인가되면 셀프리프레쉬 구간신호(SREF)를 비활성화시킨다.
도 3은 도 1및 도 2에 도시된 셀프리프레쉬 모드를 갖는 반도체메모리소자의 동작 파형도로서, 이를 참조하여 셀프리프레쉬의 구동을 살펴보도록 한다.
도 3에 도시된 바와 같이, 먼저 클럭인에이블신호(CKE)가 논리레벨 'L'로 천이하며, 이와 함께 오토리프레쉬 커맨드(AR)가 활성화된다.
이어, 모드 입출력 제어부(10)는 클럭인에이블신호(CKE)의 논리레벨 천이에 응답하여 셀프리프레쉬 진입신호(SREF_EN)를 활성화하며, 오토리프레쉬 커맨드(AR)에 응답하여 내부 오토리프레쉬신호(AREFP)를 활성화한다.
이어, 내부 리프레쉬신호 생성부(40)는 내부 오토리프레쉬신호(AREFP)에 응 답하여 내부 리프레쉬신호(REFP)를 생성한다.
이어, 내부 어드레스 생성부(50)는 내부 리프레쉬신호(REFP)의 활성화 시 마다 로우 어드레스를 한 비트 단위로 증가시켜 내부 어드레스(RCNTI[0:N])로 출력한다.
또한, 리프레쉬 구간신호 생성부(20)는 내부 오토리프레쉬신호(AREFP) 및 셀프리프레쉬 진입신호(SREF_EN)의 활성화에 응답하여 셀프리프레쉬 구간신호(SREF)를 활성화하며, 이는 셀프리프레쉬 탈출신호(SREF_EXP)가 인가될 때까지 유지된다.
이어, 리프레쉬 주기신호 생성부(30)는 셀프리프레쉬 구간신호(SREF)의 활성화 동안 주기적으로 주기-펄스신호(PL_FLG)를 활성화한다.
이어, 내부 리프레쉬신호 생성부(40)는 주기-펄스신호(PL_FLG)의 인가시 마다 펄스 형태의 새로운 내부 리프레쉬신호(REFP)를 활성화한다
이어, 내부 어드레스 생성부(50)는 내부 리프레쉬신호(REFP)의 활성화 시 마다 로우 어드레스를 한 비트 단위로 증가시켜 내부 어드레스(RCNTI[0:N])로 출력한다.
참고적으로, 내부 리프레쉬신호(REFP)는 각 뱅크에 인가되어 내부 어드레스(RCNTI[0:N])에 대응되는 워드라인이 액티브되어 셀프리프레쉬가 수행되도록 한다.
이와 같이, 종래기술에 따른 반도체메모리소자는 클럭인에이블신호(CKE)가 논리레벨 'L'로 비활성화되면서 오토리프레쉬 커맨드(AR)가 함께 인가된 경우에 셀프리프레쉬모드에 진입하여 이를 수행하며, 이후 클럭인에이블신호(CKE)가 논리레 벨 'H'로 활성화되면 셀프리프레쉬의 수행을 종료한다.
전술한 바와 같이, 종래기술에 따른 반도체메모리소자는 클럭인에이블신호와 오토리프레쉬커맨드가 함께 인가될 때, 셀프리프레쉬 모드에 진입한다. 이는 클럭인에이블신호만이 비활성화된 경우에는 파워다운모드에 진입하기 때문에, 클럭인에이블신호와 함께 오토리프레쉬커맨드를 인가받으므로 셀프리프레쉬모드에 진입하는 경우와 구분하기 위한 것이다.
한편, 본 출원인에 의해 멀티-포트 메모리에 관한 내용을 출원한 바 있으며, 예컨데 출원번호 10-2006-32948이 있다.
이와 같이, 멀티-포트 메모리에서는 파워다운모드와 셀프리프레쉬를 따로 구분하여 수행되지 않는다. 따라서, 멀티-포트 메모리에서는 새로운 셀프리프레쉬 구동 방법이 필요하다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 하나의 플래그신호 또는 테스트신호에 응답하여 셀프 리프레쉬의 구동을 수행하는 멀티-포트 메모리를 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따른 멀티-포트 메모리는 플래그신호를 인가 받아 셀프리프레쉬 진입신호 및 셀프리프레쉬 탈출신 호를 생성하기 위한 모드 입출력 제어수단; 상기 셀프리프레쉬 진입신호 및 상기 셀프리프레쉬 탈출신호에 응답하여 셀프리프레쉬 구간을 알려주는 셀프리프레쉬 구간신호를 생성하기 위한 리프레쉬 구간신호 생성수단; 상기 셀프리프레쉬 구간신호의 활성화 동안 주기적으로 주기-펄스신호를 생성하기 위한 리프레쉬 주기신호 생성수단; 상기 셀프리프레쉬 진입신호와 상기 주기-펄스신호에 응답하여 내부 리프레쉬신호를 생성하기 위한 내부 리프레쉬신호 생성수단; 및 상기 내부 리프레쉬신호에 응답하여 내부 어드레스를 생성하기 위한 내부 어드레스 카운팅수단을 구비한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 4는 본 발명의 제1 실시 예에 따른 멀티-포트 메모리의 셀프리프레쉬 장치의 블록 구성도이다.
도 4를 참조하면, 본 발명의 제1 실시 예에 따른 셀프리프레쉬장치는 클럭인에이블신호(CKE)를 인가 받아 셀프리프레쉬 진입신호(SREF_EN) 및 셀프리프레쉬 탈출신호(SREF_EXP)를 생성하기 위한 모드 입출력 제어부(100)와, 셀프리프레쉬 진입신호(SREF_EN) 및 셀프리프레쉬 탈출신호(SREF_EXP)에 응답하여 셀프리프레쉬 구간을 알려주는 셀프리프레쉬 구간신호(SREF)를 생성하기 위한 리프레쉬 구간신호 생성부(200)와, 셀프리프레쉬 구간신호(SREF)의 활성화 동안 주기적으로 주기-펄스신 호(PL_FLG)를 생성하기 위한 리프레쉬 주기신호 생성부(300)와, 셀프리프레쉬 진입신호(SREF_EN)와 주기-펄스신호(PL_FLG)에 응답하여 내부 리프레쉬신호(REFP)를 생성하기 위한 내부 리프레쉬신호 생성부(400)와, 내부 리프레쉬신호(REFP)에 응답하여 내부 어드레스(RCNTI[0:N])를 생성하기 위한 내부 어드레스 카운팅부(500)를 구비한다.
본 발명에 따른 멀티-포트 메모리의 셀프리프레쉬 장치를 도 1에 도시된 종래기술과 비교하여 보면, 본 발명에서는 셀프리프레쉬모드로의 진입을 감지하기 위한 모드 입출력 제어부(100)가 클럭인에이블신호(CKE)만을 인가받아 셀프리프레쉬 진입신호(SREF_EN) 및 셀프리프레쉬 탈출신호(SREF_EXP)만을 생성하며, 리프레쉬 구간신호 생성부(200)가 셀프리프레쉬 진입신호(SREF_EN) 및 셀프리프레쉬 탈출신호(SREF_EXP)만을 인가받는 것을 알 수 있다.
이와 같이, 제1 실시 예에 따른 셀프리프레쉬장치는 클럭인에이블신호(CKE)만을 인가받아 셀프리프레쉬 모드로 진입하거나 탈출하는 것을 알 수 있다. 따라서, 보다 단순한 회로적 구현을 갖는다.
참고적으로, 모드 입출력 제어부(100)와 리프레쉬 구간신호 생성부(200)를 제외한 다른 블록은 종래와 동일한 회로적 구현을 갖는다. 따라서, 다음에서는 모드 입출력 제어부(100)와 리프레쉬 구간신호 생성부(200)의 내부 회로도를 도면을 참조하여 살펴보도록 한다.
도 5는 도 4의 모드 입출력 제어부(100A)의 내부 회로도이다.
도 5를 참조하면, 모드 입출력 제어부(100A)는 클럭인에이블신호(CKE)의 비 활성화를 감지하여 셀프리프레쉬 진입신호(SREF_EN)를 생성하기 위한 셀프리프레쉬 진입신호 생성부(120)와, 클럭인에이블신호(CKE)의 활성화를 감지하여 셀프리프레쉬 탈출신호(SREF_EXP)를 생성하기 위한 셀프리프레쉬 탈출신호 생성부(140)를 구비한다.
구체적으로 살펴보면, 셀프리프레쉬 진입신호 생성부(120)는 클럭인에이블신호(CKE)를 셋신호로 인가받고 피드백신호를 리셋신호로 인가받는 RS 래치(122)와, RS 래치(122)의 정출력을 지연 및 반전시켜 피드백신호로 출력하기 위한 반전 지연부(124)와, 정출력과 피드백신호를 입력으로 갖는 낸드게이트(ND1)와, 낸드게이트(ND1)의 출력신호를 반전시켜 셀프리프레쉬 진입신호(SREF_EN)로 출력하기 위한 인버터(I2)를 포함한다.
그리고 셀프리프레쉬 탈출신호 생성부(140)는 클럭인에이블신호(CKE)를 반전시키기 위한 인버터(I3)와, 인버터(I3)의 출력신호를 셋신호로 인가받으며 피드백신호를 리셋신호로 인가받는 RS 래치(142)와, RS 래치(142)의 정출력을 지연 및 반전시켜 피드백신호로 출력하기 위한 반전 지연부(144)와, 정출력과 피드백신호를 입력으로 갖는 낸드게이트(ND2)와, 낸드게이트(ND2)의 출력신호를 지연시켜 셀프리프레쉬 탈출신호(SREF_EXP)로 출력하기 위한 지연부(146)를 포함한다.
다음에서는 모드 입출력 제어부(100A)의 동작을 간략히 살펴보도록 한다.
먼저, 클럭인에이블신호(CKE)가 논리레벨 'L'로 비활성화된다.
이어, 셀프리프레쉬 진입신호 생성부(120) 내 RS 래치(122)가 이에 응답하여 셀프리프레쉬 진입신호(SREF_EN)를 논리레벨 'H'로 활성화하며, 반전 지연부(144) 가 갖는 지연시간 이후 피드백신호가 논리레벨 'L'를 가져 셀프리프레쉬 진입신호(SREF_EN)가 비활성화 된다.
이어, 클럭인에이블신호(CKE)가 논리레벨 'H'로 활성화되면, 셀프리프레쉬 탈출신호 생성부(140) 내 RS 래치(142)가 이에 응답하여 셀프리프레쉬 탈출신호(SREF_EXP)를 논리레벨 'L'로 활성화하며, 반전 지연부(144)가 갖는 지연시간 이후 논리레벨 'H'로 비활성화된다.
즉, 모드 입출력 제어부(100A)는 클럭인에이블신호(CKE)가 논리레벨 'H'에서 논리레벨 'L'로 천이하는 경우 이를 감지하여 펄스형태의 셀프리프레쉬 진입신호(SREF_EN)를 하이 액티브시킨다. 그리고 클럭인에이블신호(CKE)가 다시 논리레벨 'H'로 활성화되는 경우 이를 감지하여 펄스 형태의 셀프리프레쉬 탈출신호(SREF_EXP)를 로우 액티브시킨다.
그러므로, 전술한 모드 입출력 제어부(100A)를 포함하는 셀프리프레쉬 장치는 클럭인에이블신호(CKE)의 논리레벨의 변화만을 감지하여 셀프리프레쉬 모드에 진입하거나 탈출한다.
도 6은 도 4의 리프레쉬 구간신호 생성부(200)의 내부 회로도이다.
도 6을 참조하면, 리프레쉬 구간신호 생성부(200)는 셀프리프레쉬 진입신호(SREF_EN)에 응답하여 출력신호를 활성화하고, 셀프리프레쉬 탈출신호(SREF_EXP)에 응답하여 출력신호를 비활성화시키기 위한 신호 생성부(220)와, 신호 생성부(220)의 출력신호를 래치하여 출력하기 위한 래치(240)와, 신호 생성부(240)의 출력신호를 반전시켜 셀프리프레쉬 구간신호(SREF)로 출력하기 위한 인버터(I4)를 구비한다.
신호 생성부(220)는 셀프리프레쉬 진입신호(SREF_EN)를 게이트 입력으로 가지며 외부전압(VDD)과 출력노드(N1) 사이에 소스-드레인 경로를 갖는 PMOS트랜지스터(PM1)와, 셀프리프레쉬 탈출신호(SREF_EXP)를 게이트 입력으로 가지며 출력노드(N1)와 접지전압(VSS) 사이에 드레인-소스 경로를 갖는 NMOS트랜지스터(NM1)를 구비하여, 출력노드(N1)에 걸린 전압을 출력신호로 출력한다.
다음에서는 리프레쉬 구간신호 생성부(200)의 동작을 간략히 살펴보도록 한다.
먼저, 신호 생성부(220)는 셀프리프레쉬 진입신호(SREF_EN)가 논리레벨 'H'로 활성화되면, 출력신호를 논리레벨 'L'로 활성화하며 이를 셀프리프레쉬 탈출신호(SREF_EXP)가 인가될 때까지 유지한다. 이어, 래치(240)는 신호 생성부(220)를 출력신호를 래치하며, 인버터(I4)는 출력신호를 반전시켜 논리레벨 'H'로 활성화된 셀프리프레쉬 구간신호(SREF)로 출력한다.
또한, 신호 생성부(220)는 셀프리프레쉬 탈출신호(SREF_EXP)가 논리레벨 'L'로 활성화되면, 출력신호를 비활성화하며 이를 셀프리프레쉬 진입신호(SREF_EN)가 인가될 때까지 유지한다. 이어, 래치(240)는 신호 생성부(220)의 출력신호를 래치하며, 인터버(I4)는 출력신호를 반전시켜 셀프리프레쉬 구간신호(SREF)를 비활성화한다.
즉, 리프레쉬 구간신호 생성부(200)는 셀프리프레쉬 진입신호(SREF_EN)의 활성화에 응답하여 셀프리프레쉬 구간신호(SREF)를 활성화시키고, 셀프리프레쉬 탈출 신호(SREF_EXP)가 인가될 때 비활성화시킨다. 따라서, 셀프리프레쉬 구간신호(SREF)는 셀프리프레쉬모드 동안에는 지속적으로 논리레벨 'H'로 활성화되어, 셀프리프레쉬 모드임을 알려준다.
한편, 도 4내지 도 6에 도시된 셀프리프레쉬 장치의 구동을 간략히 살펴보도록 한다.
먼저, 클럭인에이블신호(CKE)가 논리레벨 'L'로 비활성화되면, 모드 입출력 제어부(100)가 셀프리프레쉬 진입신호(SREF_EN)를 활성화한다. 이어, 리프레쉬 구간신호 생성부(200)가 셀프리프레쉬 구간신호(SREF)를 활성화한다. 이어, 리프레쉬 주기신호 생성부(300)는 셀프리프레쉬 구간신호(SREF)가 활성화된 동안 일정 주기의 간격으로 펄스 형태의 주기-펄스신호(PL_FLG)를 활성화한다. 이어, 내부 리프레쉬신호 생성부(400)는 셀프리프레쉬 진입신호(SREF_EN)에 응답하여 내부 리프레쉬신호(REFP)를 생성하고, 주기-펄스신호(PL_FLG)의 활성화 시 마다 펄스 형태의 새로운 내부 리프레쉬신호(REFP)를 생성한다. 또한, 내부 어드레스 카운팅부(500)는 내부 리프레쉬신호(REFP)의 활성화 시 마다 로우 어드레스를 한비트 단위로 증가시켜 내부 어드레스(RCNTI[0:N])로 출력한다.
또한, 클럭인에이블신호(CKE)가 논리레벨 'H'로 활성화되면, 모드 입출력 제어부(100)가 셀프리프레쉬 탈출신호(SREF_EXP)를 활성화하여, 셀프리프레쉬 구간신호(SREF)가 셀프리프레쉬 구간신호(SREF)를 비활성화한다. 따라서, 리프레쉬 리프레쉬 주기신호 생성부(300)는 셀프리프레쉬 구간신호(SREF)의 비활성화에 응답하여 구동을 종료한다. 그리고 내부 리프레쉬신호 생성부(400)는 주기-펄스신호(PL_FLG) 가 인가되지 않으므로, 내부 리프레쉬신호(REFP)를 생성하지 않는다. 이어, 내부 어드레스 카운팅부(500)는 내부 리프레쉬신호(REFP)가 인가되지 않으므로, 구동을 종료한다.
참고적으로, 도면에는 도시되지 않았으나, 내부 리프레쉬신호(REFP)는 각 뱅크에 인가되어 내부 어드레스(RCNTI[0:N])에 대응되는 워드라인을 액티브하여 셀프리프레쉬를 수행한다.
전술한 바와 같이, 본 발명의 셀프리프레쉬장치가 모드로 진입하거나 탈출하는 과정을 간략히 도시한 것이 도 7이다.
도 7를 참조하면, 본 발명에 따른 멀티-포트 메모리의 셀프리프레쉬장치는 클럭인에이블신호(CKE)가 논리레벨 'L'를 가질 때, 셀프리프레쉬 모드에 진입한다. 그리고 클럭인에이블신호(CKE)가 논리레벨 'H'로 활성화될 때 셀프리프레쉬 모드에서 탈출한다.
즉, 종래에 클럭인에이블신호(CKE)와 함께 오토리프레쉬 커맨드(AR)의 인가를 감지하여 셀프리프레쉬모드에 진입했던 반면, 본 발명은 클럭인에이블신호(CKE)만으로도 셀프리프레쉬 모드에 진입하는 것을 알 수 있다.
따라서, 본 발명에 따른 셀프리프레쉬장치는 종래에 비해 보다 단순한 회로적 구현을 갖는다. 뿐만 아니라, 오토리프레쉬 커맨드(AR)를 인가받기 위한 입력버퍼가 항상 액티브되지 않아도 된다.
한편, 모드 입출력 제어부(100)에 초기화신호(RST)를 인가하므로서, 초기구동 시 셀프리프레쉬 진입신호(SREF_EN) 및 셀프리프레쉬 탈출신호(SREF_EXP)가 오 류 없이 일정한 레벨을 갖도록 할 수 있다. 이에 관해서는 도면을 참조하여 구체적으로 살펴보도록 한다.
도 8은 초기화신호(RST)를 인가받는 경우에 따른 도 4의 모드 입출력 제어부(100B)의 내부 회로도이다.
도 8을 참조하면, 초기 구동 시 안정적인 모드 입출력 제어부(100B)는 클럭인에이블신호(CKE)의 비활성화를 감지하여 셀프리프레쉬 진입신호(SREF_EN)를 생성하되, 초기화신호(RST)의 인가 시 셀프리프레쉬 진입신호(SREF_EN)를 초기화하기 위한 셀프리프레쉬 진입신호 생성부(160)와, 클럭인에이블신호(CKE)의 활성화를 감지하여 셀프리프레쉬 탈출신호(SREF_EXP)를 생성하되, 초기화신호(RST)의 인가 시 셀프리프레쉬 탈출신호(SREF_EXP)를 초기화하기 위한 셀프리프레쉬 탈출신호 생성부(180)를 구비한다.
도 8에 도시된 모드 입출력 제어부(100B)를 도 5와 비교하여 보면, 동일한 회로적 구현을 갖되, 초기화신호(RST)를 각기 셀프리프레쉬 진입신호 생성부(160) 및 셀프리프레쉬 탈출신호 생성부(180) 내 RS 래치의 리셋신호로 인가받는 점이 다르다. 따라서, 셀프리프레쉬 진입신호 생성부(160) 및 셀프리프레쉬 탈출신호 생성부(180)는 리셋신호인 초기화신호(RST)가 논리레벨 'L'로 활성화되면, 이에 응답하여 셀프리프레쉬 진입신호(SREF_EN)는 논리레벨 'L'을, 셀프리프레쉬 탈출신호(SREF_EXP)는 논리레벨 'H'를 갖는다.
이외, 클럭인에이블신호(CKE)의 레벨 천이에 따른 구동은 동일하므로, 이에 대해서는 생략하도록 한다.
이와 같이, 도 8에 도시된 다른 실시 예에 따른 모드 입출력 제어부(100B)는 초기화신호(RST)를 더 인가받으므로, 초기 구동 시 셀프리프레쉬 진입신호(SREF_EN) 및 셀프리프레쉬 탈출신호(SREF_EXP)가 안정적인 레벨을 갖는다.
한편, 다음에서는 테스트모드에서 셀프리프레쉬모드에 진입할 수 있는 셀프리프레쉬장치에 대해서 살펴보도록 한다.
도 9는 본 발명의 제2 실시 예에 따른 멀티-포트 메모리의 테스트모드를 갖는 셀프리프레쉬장치의 블록 구성도이다.
도 9를 참조하면, 본 발명의 제2 실시 예에 따른 셀프리프레쉬장치는 테스트-클럭인에이블신호(CKE_TST)를 출력하기 위한 테스트-클럭인에이블신호 생성부(600)와, 테스트신호(TST_EN)에 응답하여 클럭인에이블신호(CKE) 또는 테스트-클럭인에이블신호(CKE_TST)를 인가 받아 셀프리프레쉬 진입신호(SREF_EN) 및 셀프리프레쉬 탈출신호(SREF_EXP)를 생성하기 위한 모드 입출력 제어부(700)와, 셀프리프레쉬 진입신호(SREF_EN) 및 셀프리프레쉬 탈출신호(SREF_EXP)에 응답하여 셀프리프레쉬 구간을 알려주는 셀프리프레쉬 구간신호(SREF)를 생성하기 위한 리프레쉬 구간신호 생성부(200)와, 셀프리프레쉬 구간신호(SREF)의 활성화 동안 주기적으로 주기-펄스신호(PL_FLG)를 생성하기 위한 리프레쉬 주기신호 생성부(300)와, 셀프리프레쉬 진입신호(SREF_EN)와 주기-펄스신호(PL_FLG)에 응답하여 내부 리프레쉬신호(REFP)를 생성하기 위한 내부 리프레쉬신호 생성부(400)와, 내부 리프레쉬신호(REFP)에 응답하여 내부 어드레스(RCNTI[0:N])를 생성하기 위한 내부 어드레스 카운팅부(500)를 구비한다.
제2 실시 예에 따른 셀프리프레쉬장치를 도 4에 도시된 제1 실시 예와 비교하여 보면, 테스트-클럭인에이블신호 생성부(600)를 더 포함하여 테스트-클럭인에이블신호(CKE_TST)를 생성한다. 그리고, 모드 입출력 제어부(700)에 테스트신호(TST_EN)를 인가하여 테스트모드 시에는 테스트-클럭인에이블신호(CKE_TST)에 응답하여 셀프리프레쉬 모드에 진입하거나 탈출하도록 한 것을 알 수 있다. 따라서, 테스트 시 클럭인에이블신호(CKE)가 인가되지 않아도, 이와는 관계없이 셀프리프레쉬의 구동을 테스트할 수 있다.
또한, 정상동작 일 때는 외부에서 입력되는 클럭인에이블신호(CKE)를 입력으로 받아 셀프리프레쉬모드에 진입하여 셀프리프레쉬를 수행하는, 제1 실시 예와 동일한 구동을 갖는다. 따라서, 다음에서는 테스트-클럭인에이블신호 생성부(600) 및 모드 입출력 제어부(700)만을 살펴보도록 한다.
도 10은 도 9의 테스트-클럭인에이블신호 생성부(600A)의 내부 회로도이다.
도 10에 도시된 바와 같이, 테스트-클럭인에이블신호 생성부(600A)는 패드(620)로서, 테스트 동안 외부에서 테스트-클럭인에이블신호(CKE_TST)신호를 직접 인가할 수 있다.
도 11은 도 9의 테스트-클럭인에이블신호 생성부(600B)의 다른 실시 예이다.
도 11을 참조하면, 테스트-클럭인에이블신호 생성부(600B)는 테스트코드(TST_CD1, TST_CD2)를 디코딩하기 위한 디코딩부(640)와, 디코딩부(640)의 출력신호에 응답하여 신호를 생성하기 위한 플래그 생성부(660)와, 플래그 생성부(660)의 출력신호를 반전하고 래치하여 출력하기 위한 래치(680)와, 래치(680)의 출력신 호를 지연하여 테스트-클럭인에이블신호(CKE_TST)로 출력하기 위한 지연부(690)를 포함한다.
이와 같이, 도 11에 도시된 테스트-클럭인에이블신호 생성부(600B)는 테스트코드(TST_CD1, TST_CD2) 디코딩하여 테스트-클럭인에이블신호(CKE_TST)를 출력한다. 즉, 테스트모드 시 인가되는 테스트코드(TST_CD1, TST_CD2)의 조합을 통해 테스트-클럭인에이블신호(CKE_TST)를 생성할 수 있다.
참고적으로, 디코딩부(640)의 출력신호 TEST1 및 TEST2는 테스트모드 동안 다른 구동을 위해 사용될 수 있다.
도 12는 도 9의 모드 입출력 제어부(700A)의 내부 회로도이다.
도 12를 참조하면, 모드 입출력 제어부(700A)는 테스트신호(TST_EN)에 응답하여 클럭인에이블신호(CKE) 또는 테스트-클럭인에이블신호(CKE_TST)를 선택적으로 전달하기 위한 선택부(710)와, 선택부(710)의 출력신호에 응답하여 셀프리프레쉬 진입신호(SREF_EN)를 생성하기 위한 셀프리프레쉬 진입신호 생성부(720)와, 선택부(710)의 출력신호에 응답하여 셀프리프레쉬 탈출신호(SREF_EXP)를 생성하기 위한 셀프리프레쉬 탈출신호 생성부(730)를 포함한다.
참고적으로, 이를 도 5에 도시된 모드 입출력 제어부(100A)와 비교하여 보면, 선택부(710)만을 더 포함하며, 이외의 블록은 동일한 회로적 구현을 갖는 것을 알 수 있다. 따라서, 선택부(710)에 대해서만 구체적으로 살펴보도록 한다.
여기서, 선택부(710)는 테스트신호(TST_EN)의 비활성화에 응답하여 클럭인에이블신호(CKE)를 셀프리프레쉬 진입신호 생성부(720)로 전달하기 위한 트랜스퍼게 이트 TG1와, 테스트신호(TST_EN)의 비활성화에 응답하여 클럭인에이블신호(CKE)를 셀프리프레쉬 탈출신호 생성부(730)로 전달하기 위한 트랜스퍼게이트 TG3와, 테스트신호(TST_EN)의 활성화에 응답하여 테스트-클럭인에이블신호(CKE_TST)를 셀프리프레쉬 진입신호 생성부(720)로 전달하기 위한 트랜스퍼게이트 TG2와, 테스트신호(TST_EN)의 활성화에 응답하여 테스트-클럭인에이블신호(CKE_TST)를 셀프리프레쉬 탈출신호 생성부(730)로 전달하기 위한 트랜스퍼게이트 TG4를 포함한다.
구동을 간략히 살펴보면, 테스트신호(TST_EN)의 비활성화 시 선택부는 트랜스퍼게이트 TG1 및 TG3가 액티브되어 클럭인에이블신호(CKE)를 각각 셀프리프레쉬 진입신호 생성부(720) 및 셀프리프레쉬 탈출신호 생성부(730)에 인가한다. 이어, 셀프리프레쉬 진입신호 생성부(720)는 클럭인에이블신호(CKE)가 논리레벨 'L'로 천이한 경우에는 셀프리프레쉬 진입신호(SREF_EN)를 활성화하며, 셀프리프레쉬 탈출신호 생성부(730)는 클럭인에이블신호(CKE)가 논리레벨 'H'로 천이하는 경우 셀프리프레쉬 탈출신호(SREF_EXP)를 활성화한다.
또한, 테스트신호(TST_EN)의 활성화시 선택부(710)는 트랜스퍼게이트 TG2 및 TG4가 액티브되어 테스트-클럭인에이블신호(CKE_TST)를 각각 셀프리프레쉬 진입신호 생성부(720) 및 셀프리프레쉬 탈출신호 생성부(730)에 인가한다. 이어, 셀프리프레쉬 진입신호 생성부(720)는 테스트-클럭인에이블신호(CKE_TST)가 논리레벨 'L'로 천이한 경우에는 셀프리프레쉬 진입신호(SREF_EN)를 활성화하며, 셀프리프레쉬 탈출신호 생성부(730)는 테스트-클럭인에이블신호(CKE_TST)가 논리레벨 'H'로 천이하는 경우 셀프리프레쉬 탈출신호(SREF_EXP)를 활성화한다.
전술한 바와 같이 제2 실시 예에 따른 멀티-포트 메모리의 셀프리프레쉬 장치는 테스트신호(TST_EN)가 활성화되는 테스트모드에서는 외부에서 패드(600A)를 통해 직접인가 받거나 또는 테스트코드(TST_CD1, TST_CD2)의 조합을 통해 생성된 테스트-클럭인에이블신호(CKE_TST)에 응답하여 셀프리프레쉬를 수행한다. 즉, 테스트모드에서 클럭인에이블신호(CKE)의 인가를 위한 입력버퍼의 온/오프 상태와는 관계없이, 셀프리프레쉬 구동을 테스트할 수 있다.
또한, 테스트신호(TST_EN)가 비활성화되는 노말모드에서는 클럭인에이블신호(CKE)에 응답하여 정상적인 셀프리프레쉬를 수행하는 것을 알 수 있다.
한편, 초기화신호(RST)를 인가받아 초기 구동 시 셀프리프레쉬 진입신호(SREF_EN) 및 셀프리프레쉬 탈출신호(SREF_EXP)의 레벨이 안정화되도록 할 수 있는데, 이에 관해 도면을 참조하여 살펴보도록 한다.
도 13은 도 9에 도시된 모드 입출력 제어부(700B)의 다른 실시 예에 따른 내부 회로도이다.
도 13에 따른 모드 입출력 제어부(700B)를 도 12와 비교하여 보면, 다른 실시 예에 따른 모드 입출력 제어부(700A)는 동일한 회로적 구현을 갖되, 셀프리프레쉬 진입신호 생성부(740) 및 셀프리프레쉬 탈출신호 생성부(750)로 초기화신호(RST)를 인가받는 점만이 다른 것을 알 수 있다.
또한, 셀프리프레쉬 진입신호 생성부(740) 및 셀프리프레쉬 탈출신호 생성부(750)는 도 6과 동일한 회로적 구현을 갖는 것을 알 수 있다.
따라서, 다른 실시 예에 따른 모드 입출력 제어부(700B)는 초기화신호(RST) 가 활성화되면, 클럭인에이블신호(CKE) 또는 테스트-클럭인에이블신호(CKE_TST)의 레벨과는 관계없이 셀프리프레쉬 진입신호(SREF_EN)를 논리레벨 'L'로, 셀프리프레쉬 탈출신호(SREF_EXP)를 논리레벨 'H'로 비활성화시키는 것을 알 수 있다. 또한, 테스트모드 시에는 도 12와 동일한 구동을 하므로, 이에 대해서는 생략하도록 한다.
그러므로, 도 9 내지 도 13에 도시된 제2 실시 예에 따른 테스트모드를 갖는 셀프리프레쉬장치는 테스트신호(TST_EN)가 활성화되는 테스트모드에서는 외부에서 직접 인가하거나 테스트코드(TST_CD1, TST_CD2)의 조합을 통해 생성된 테스트-클럭인에이블신호(CKE_TST)에 응답하여 셀프리프레쉬를 수행한다. 즉, 테스트모드 중에도 셀프리프레쉬 구동을 테스트할 수 있을 뿐 아니라, 이는 클럭인에이블신호(CKE)의 인가 또는 레벨 변화와는 관계없이 수행될 수 있다.
한편, 제1 및 제2 실시 예에 따른 멀티-포트 메모리의 셀프리프레쉬장치는 클럭인에이블신호(CKE) 하나의 신호만으로도 셀프리프레쉬에 진입하거나 탈출할 수 있다. 따라서, 종래 클럭인에이블신호(CKE)와 오토리프레쉬 커맨드(AR)가 함께 인가되어야 했던 경우보다 간단한 회로적 구현을 갖는다. 또한, 테스트모드 중에도 셀프리프레쉬의 구동을 테스트할 수 있다.
한편, 전술한 본 발명에서는 클럭인에이블신호의 비활성화에 응답하여 셀프리프레쉬에 진입하고 활성화에 응답하여 탈출하는 경우를 예시하였으나, 클럭인에이블신호 또는 클럭인에이블신호를 대치하는 신호의 특정 논리레벨에 의해 제한받지 않는다. 예를 들어, 클럭인에이블신호의 활성화 동안에 셀프리프레쉬에 진입하 고 비활성화 시 탈출할 수 있다.
한편, 전술한 본 발명에서는 클럭인에이블신호의 논리레벨에 응답하여 셀프리프레쉬에 진입는 경우를 예시하였으나, 이는 하나의 실시 예로서 클럭인에이블신호에 한정되는 것이 아니라 셀프리프레쉬모드의 진입을 위한 하나의 플래그신호에 응답하여 셀프리프레쉬모드로 입출력되도록 구현할 수 있다
한편, 본 발명에서는 2비트의 테스트코드를 인가받아 테스트-클럭인에이블신호를 생성하는 경우를 예시하였으나, 테스트코드의 비트 수에 의해 본 발명의 사상은 제한받지 않는다.
한편, 전술한 본 발명에서는 멀티-포트 메모리의 새로운 셀프리프레쉬장치를 제시하였으나, 이는 종래의 반도체메모리소자에도 적용 가능하다.
이상에서 설명한 본 발명은 전술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 하나의 플래그신호만을 통해 셀프리프레쉬를 수행할 수 있으며, 정상적인 수행 여부를 테스트할 수 있다.

Claims (30)

  1. 플래그신호를 인가 받아 셀프리프레쉬 진입신호 및 셀프리프레쉬 탈출신호를 생성하기 위한 모드 입출력 제어수단;
    상기 셀프리프레쉬 진입신호 및 상기 셀프리프레쉬 탈출신호에 응답하여 셀프리프레쉬 구간을 알려주는 셀프리프레쉬 구간신호를 생성하기 위한 리프레쉬 구간신호 생성수단;
    상기 셀프리프레쉬 구간신호의 활성화 동안 주기적으로 주기-펄스신호를 생성하기 위한 리프레쉬 주기신호 생성수단;
    상기 셀프리프레쉬 진입신호와 상기 주기-펄스신호에 응답하여 내부 리프레쉬신호를 생성하기 위한 내부 리프레쉬신호 생성수단; 및
    상기 내부 리프레쉬신호에 응답하여 내부 어드레스를 생성하기 위한 내부 어드레스 카운팅수단
    을 구비하는 멀티-포트 메모리.
  2. 제1항에 있어서,
    상기 모드 입출력 제어수단은,
    상기 플래그신호의 비활성화를 감지하여 상기 셀프리프레쉬 진입신호를 생성하기 위한 셀프리프레쉬 진입신호 생성부와,
    상기 플래그신호의 활성화를 감지하여 상기 셀프리프레쉬 탈출신호를 생성하기 위한 셀프리프레쉬 탈출신호 생성부를 구비하는 것
    을 특징으로 하는 멀티-포트 메모리.
  3. 제2항에 있어서,
    상기 셀프리프레쉬 진입신호 생성부는,
    상기 플래그신호를 셋신호로 인가받고 제1 피드백신호를 리셋신호로 인가받는 제1 RS 래치와,
    상기 제1 RS 래치의 정출력을 지연 및 반전시켜 상기 제1 피드백신호로 출력하기 위한 제1 반전 지연부와,
    상기 정출력과 상기 제1 피드백신호를 입력으로 갖는 제1 낸드게이트와,
    상기 제1 낸드게이트의 출력신호를 반전시켜 상기 셀프리프레쉬 진입신호로 출력하기 위한 제1 인버터를 포함하는 것
    을 특징으로 하는 멀티-포트 메모리.
  4. 제3항에 있어서,
    상기 셀프리프레쉬 탈출신호 생성부는,
    상기 플래그신호를 반전시키기 위한 제2 인버터와,
    상기 제2 인버터의 출력신호를 셋신호로 인가받으며 제2 피드백신호를 리셋신호로 인가받는 제2 RS 래치와,
    상기 제2 RS 래치의 정출력을 지연 및 반전시켜 상기 제2 피드백신호로 출력하기 위한 제2 반전 지연부와,
    상기 정출력과 상기 제2 피드백신호를 입력으로 갖는 제2 낸드게이트와,
    상기 제2 낸드게이트의 출력신호를 지연시켜 상기 셀프리프레쉬 탈출신호로 출력하기 위한 지연부를 포함하는 것
    을 특징으로 하는 멀티-포트 메모리.
  5. 플래그신호를 인가 받아 셀프리프레쉬 진입신호 및 셀프리프레쉬 탈출신호를 생성하되, 초기화신호에 응답하여 상기 셀프리프레쉬 진입신호 및 셀프리프레쉬 탈출신호를 비활성화시키기 위한 모드 입출력 제어수단;
    상기 셀프리프레쉬 진입신호 및 상기 셀프리프레쉬 탈출신호에 응답하여 셀프리프레쉬 구간을 알려주는 셀프리프레쉬 구간신호를 생성하기 위한 리프레쉬 구간신호 생성수단;
    상기 셀프리프레쉬 구간신호의 활성화 동안 주기적으로 주기-펄스신호를 생성하기 위한 리프레쉬 주기신호 생성수단;
    상기 셀프리프레쉬 진입신호와 상기 주기-펄스신호에 응답하여 내부 리프레쉬신호를 생성하기 위한 내부 리프레쉬신호 생성수단; 및
    상기 내부 리프레쉬신호에 응답하여 내부 어드레스를 생성하기 위한 내부 어드레스 카운팅수단
    을 구비하는 멀티-포트 메모리.
  6. 제5항에 있어서,
    상기 모드 입출력 제어수단은,
    상기 플래그신호의 비활성화를 감지하여 상기 셀프리프레쉬 진입신호를 생성하되, 상기 초기화신호의 인가 시 상기 셀프리프레쉬 진입신호를 초기화하기 위한 셀프리프레쉬 진입신호 생성부와,
    상기 플래그신호의 활성화를 감지하여 상기 셀프리프레쉬 탈출신호를 생성하되, 상기 초기화신호의 인가 시 상기 셀프리프레쉬 탈출신호를 초기화하기 위한 셀프리프레쉬 탈출신호 생성부를 구비하는 것
    을 특징으로 하는 멀티-포트 메모리.
  7. 제6항에 있어서,
    상기 셀프리프레쉬 진입신호 생성부는,
    상기 플래그신호를 셋신호로 인가받고 제1 피드백신호를 리셋신호로 인가받 는 제1 RS 래치와,
    상기 제1 RS 래치의 정출력을 지연 및 반전시켜 상기 제1 피드백신호로 출력하기 위한 제1 반전 지연부와,
    상기 정출력과 상기 제1 피드백신호와 상기 초기화신호를 입력으로 갖는 제1 낸드게이트와,
    상기 제1 낸드게이트의 출력신호를 반전시켜 상기 셀프리프레쉬 진입신호로 출력하기 위한 제1 인버터를 포함하는 것
    을 특징으로 하는 멀티-포트 메모리.
  8. 제7항에 있어서,
    상기 셀프리프레쉬 탈출신호 생성부는,
    상기 플래그신호를 반전시키기 위한 제2 인버터와,
    상기 제2 인버터의 출력신호를 셋신호로 인가받으며 제2 피드백신호를 리셋신호로 인가받는 제2 RS 래치와,
    상기 제2 RS 래치의 정출력을 지연 및 반전시켜 상기 제2 피드백신호로 출력하기 위한 제2 반전 지연부와,
    상기 정출력과 상기 제2 피드백신호와 상기 초기화신호를 입력으로 갖는 제2 낸드게이트와,
    상기 제2 낸드게이트의 출력신호를 지연시켜 상기 셀프리프레쉬 탈출신호로 출력하기 위한 지연부를 포함하는 것
    을 특징으로 하는 멀티-포트 메모리.
  9. 제4항 또는 제8항에 있어서,
    상기 리프레쉬 구간신호 생성부는,
    상기 셀프리프레쉬 진입신호에 응답하여 출력신호를 활성화하고, 상기 셀프리프레쉬 탈출신호에 응답하여 출력신호를 비활성화시키기 위한 신호 생성부와,
    상기 신호 생성부의 출력신호를 래치하여 출력하기 위한 래치와,
    상기 신호 생성부의 출력신호를 반전시켜 상기 셀프리프레쉬 구간신호로 출력하기 위한 제3 인버터를 구비하는 것
    을 특징으로 하는 멀티-포트 메모리.
  10. 제9항에 있어서,
    상기 신호 생성부는,
    상기 셀프리프레쉬 진입신호를 게이트 입력으로 가지며 외부전압과 출력노드 사이에 소스-드레인 경로를 갖는 PMOS트랜지스터와,
    상기 셀프리프레쉬 탈출신호를 게이트 입력으로 가지며 상기 출력노드와 접지전압 사이에 드레인-소스 경로를 갖는 NMOS트랜지스터를 구비하여,
    상기 출력노드에 걸린 전압을 상기 출력신호로 출력하는 것
    을 특징으로 하는 멀티-포트 메모리.
  11. 플래그신호의 비활성화에 응답하여 셀프리프레쉬모드에 진입하는 단계; 및
    상기 플래그신호의 활성화에 응답하여 상기 셀프리프레쉬모드를 탈출하는 단계
    를 구비하는 멀티-포트 메모리의 구동방법.
  12. 제11항에 있어서,
    상기 진입하는 단계는,
    상기 플래그신호의 비활성화에 응답하여 진입신호를 생성하는 단계와,
    상기 진입신호에 응답하여 구간신호를 활성화하는 단계와,
    상기 구간신호의 활성화 동안 일정 주기의 간격으로 주기-펄스신호를 활성화하는 단계와,
    상기 진입신호 또는 상기 주기-펄스신호의 활성화에 응답하여 셀프리프레쉬 수행을 위한 새로운 내부 리프레쉬신호를 생성하는 단계와,
    상기 내부 리프레쉬신호의 활성화 시 마다 로우 어드레스를 한비트 단위로 증가시켜 내부 어드레스를 출력하는 단계를 포함하는 것
    을 특징으로 하는 멀티-포트 메모리의 구동방법.
  13. 테스트-플래그신호를 출력하기 위한 테스트-플래그신호 생성수단;
    테스트신호에 응답하여 플래그신호 또는 상기 테스트-플래그신호를 인가 받아 셀프리프레쉬 진입신호 및 셀프리프레쉬 탈출신호를 생성하기 위한 모드 입출력 제어수단;
    상기 셀프리프레쉬 진입신호 및 상기 셀프리프레쉬 탈출신호에 응답하여 셀프리프레쉬 구간을 알려주는 셀프리프레쉬 구간신호를 생성하기 위한 리프레쉬 구간신호 생성수단;
    상기 셀프리프레쉬 구간신호의 활성화 동안 주기적으로 주기-펄스신호를 생성하기 위한 리프레쉬 주기신호 생성수단;
    상기 셀프리프레쉬 진입신호와 상기 주기-펄스신호에 응답하여 내부 리프레쉬신호를 생성하기 위한 내부 리프레쉬신호 생성수단; 및
    상기 내부 리프레쉬신호에 응답하여 내부 어드레스를 생성하기 위한 내부 어드레스 카운팅수단
    을 구비하는 멀티-포트 메모리.
  14. 제13항에 있어서,
    상기 테스트-플래그신호 생성수단은 패드로서, 외부에서 상기 테스트-플래그신호를 직접 인가하는 것을 특징으로 하는 멀티-포트 메모리.
  15. 제13항에 있어서,
    상기 테스트-플래그신호 생성수단은,
    복수의 테스트코드를 디코딩하기 위한 디코딩부와,
    상기 디코딩부의 출력신호에 응답하여 출력신호를 활성화하기 위한 신호 생성부와,
    상기 신호 생성부의 출력신호를 반전하고 래치하여 출력하기 위한 제1 래치와,
    상기 제1 래치의 출력신호를 지연하여 상기 테스트-플래그신호로 출력하기 위한 제1 지연부를 포함하는 것
    을 특징으로 하는 멀티-포트 메모리.
  16. 제14항 또는 제15항에 있어서,
    상기 모드 입출력 제어수단은,
    상기 테스트신호에 응답하여 상기 플래그신호 또는 상기 테스트-플래그신호를 선택적으로 전달하기 위한 선택부와,
    상기 선택부의 출력신호에 응답하여 상기 셀프리프레쉬 진입신호를 생성하기 위한 셀프리프레쉬 진입신호 생성부와,
    상기 선택부의 출력신호에 응답하여 상기 셀프리프레쉬 탈출신호를 생성하기 위한 셀프리프레쉬 탈출신호 생성부를 포함하는 것
    을 특징으로 하는 멀티-포트 메모리.
  17. 제16항에 있어서,
    상기 선택부는,
    상기 테스트신호의 비활성화에 응답하여 상기 플래그신호를 상기 셀프리프레쉬 진입신호 생성부와 상기 셀프리프레쉬 탈출신호 생성부로 전달하기 위한 제1 트랜스퍼게이트와,
    상기 테스트신호의 활성화에 응답하여 상기 테스트-플래그신호를 상기 셀프리프레쉬 진입신호 생성부와 상기 셀프리프레쉬 탈출신호 생성부로 전달하기 위한 제2 트랜스퍼게이트를 포함하는 것
    을 특징으로 하는 멀티-포트 메모리.
  18. 제17항에 있어서,
    상기 셀프리프레쉬 진입신호 생성부는,
    상기 선택부의 출력신호를 셋신호로 인가받고 제1 피드백신호를 리셋신호로 인가받는 제1 RS 래치와,
    상기 제1 RS 래치의 정출력을 지연 및 반전시켜 상기 제1 피드백신호로 출력하기 위한 제1 반전 지연부와,
    상기 정출력과 상기 제1 피드백신호를 입력으로 갖는 제1 낸드게이트와,
    상기 제1 낸드게이트의 출력신호를 반전시켜 상기 셀프리프레쉬 진입신호로 출력하기 위한 제1 인버터를 포함하는 것
    을 특징으로 하는 멀티-포트 메모리.
  19. 제18항에 있어서,
    상기 셀프리프레쉬 탈출신호 생성부는,
    상기 선택부의 출력신호를 반전시키기 위한 제2 인버터와,
    상기 제2 인버터의 출력신호를 셋신호로 인가받으며 제2 피드백신호를 리셋신호로 인가받는 제2 RS 래치와,
    상기 제2 RS 래치의 정출력을 지연 및 반전시켜 상기 제2 피드백신호로 출력하기 위한 제2 반전 지연부와,
    상기 정출력과 상기 제2 피드백신호를 입력으로 갖는 제2 낸드게이트와,
    상기 제2 낸드게이트의 출력신호를 지연시켜 상기 셀프리프레쉬 탈출신호로 출력하기 위한 지연부를 포함하는 것
    을 특징으로 하는 멀티-포트 메모리.
  20. 테스트-플래그신호를 출력하기 위한 테스트-플래그신호 생성수단;
    테스트신호에 응답하여 플래그신호 또는 상기 테스트-플래그신호를 인가 받아 셀프리프레쉬 진입신호 및 셀프리프레쉬 탈출신호를 생성하되, 초기화신호에 응답하여 상기 셀프리프레쉬 진입신호 및 셀프리프레쉬 탈출신호를 비활성화시키기 위한 모드 입출력 제어수단;
    상기 셀프리프레쉬 진입신호 및 상기 셀프리프레쉬 탈출신호에 응답하여 셀프리프레쉬 구간을 알려주는 셀프리프레쉬 구간신호를 생성하기 위한 리프레쉬 구간신호 생성수단;
    상기 셀프리프레쉬 구간신호의 활성화 동안 주기적으로 주기-펄스신호를 생성하기 위한 리프레쉬 주기신호 생성수단;
    상기 셀프리프레쉬 진입신호와 상기 주기-펄스신호에 응답하여 내부 리프레쉬신호를 생성하기 위한 내부 리프레쉬신호 생성수단; 및
    상기 내부 리프레쉬신호에 응답하여 내부 어드레스를 생성하기 위한 내부 어드레스 카운팅수단
    을 구비하는 멀티-포트 메모리.
  21. 제20항에 있어서,
    상기 테스트-플래그신호 생성수단은 패드로서, 외부에서 상기 테스트-플래그신호를 직접 인가하는 것을 특징으로 하는 멀티-포트 메모리.
  22. 제20항에 있어서,
    상기 테스트-플래그신호 생성수단은,
    복수의 테스트코드를 디코딩하기 위한 디코딩부와,
    상기 디코딩부의 출력신호에 응답하여 출력신호를 활성화하기 위한 신호 생성부와,
    상기 신호 생성부의 출력신호를 반전하고 래치하여 출력하기 위한 제1 래치와,
    상기 제1 래치의 출력신호를 지연하여 상기 테스트-플래그신호로 출력하기 위한 제1 지연부를 포함하는 것
    을 특징으로 하는 멀티-포트 메모리.
  23. 제21항 또는 제22항에 있어서,
    상기 모드 입출력 제어수단은,
    상기 테스트신호에 응답하여 상기 플래그신호 또는 상기 테스트-플래그신호 를 선택적으로 전달하기 위한 선택부와,
    상기 선택부의 출력신호를 감지하여 상기 셀프리프레쉬 진입신호를 생성하되, 상기 초기화신호의 인가 시 상기 셀프리프레쉬 진입신호를 초기화하기 위한 셀프리프레쉬 진입신호 생성부와,
    상기 선택부의 출력신호를 감지하여 상기 셀프리프레쉬 탈출신호를 생성하되, 상기 초기화신호의 인가 시 상기 셀프리프레쉬 탈출신호를 초기화하기 위한 셀프리프레쉬 탈출신호 생성부를 구비하는 것
    을 특징으로 하는 멀티-포트 메모리.
  24. 제23항에 있어서,
    상기 선택부는,
    상기 테스트신호의 비활성화에 응답하여 상기 플래그신호를 상기 셀프리프레쉬 진입신호 생성부와 상기 셀프리프레쉬 탈출신호 생성부로 전달하기 위한 제1 트랜스퍼게이트와,
    상기 테스트신호의 활성화에 응답하여 상기 테스트-플래그신호를 상기 셀프리프레쉬 진입신호 생성부와 상기 셀프리프레쉬 탈출신호 생성부로 전달하기 위한 제2 트랜스퍼게이트를 포함하는 것
    을 특징으로 하는 멀티-포트 메모리.
  25. 제24항에 있어서,
    상기 셀프리프레쉬 진입신호 생성부는,
    상기 선택부의 출력신호를 셋신호로 인가받고 제1 피드백신호를 리셋신호로 인가받는 제1 RS 래치와,
    상기 제1 RS 래치의 정출력을 지연 및 반전시켜 상기 제1 피드백신호로 출력하기 위한 제1 반전 지연부와,
    상기 정출력과 상기 제1 피드백신호와 상기 초기화신호를 입력으로 갖는 제1 낸드게이트와,
    상기 제1 낸드게이트의 출력신호를 반전시켜 상기 셀프리프레쉬 진입신호로 출력하기 위한 제1 인버터를 포함하는 것
    을 특징으로 하는 멀티-포트 메모리.
  26. 제25항에 있어서,
    상기 셀프리프레쉬 탈출신호 생성부는,
    상기 플래그신호를 반전시키기 위한 제2 인버터와,
    상기 제2 인버터의 출력신호를 셋신호로 인가받으며 제2 피드백신호를 리셋신호로 인가받는 제2 RS 래치와,
    상기 제2 RS 래치의 정출력을 지연 및 반전시켜 상기 제2 피드백신호로 출력 하기 위한 제2 반전 지연부와,
    상기 정출력과 상기 제2 피드백신호와 상기 초기화신호를 입력으로 갖는 제2 낸드게이트와,
    상기 제2 낸드게이트의 출력신호를 지연시켜 상기 셀프리프레쉬 탈출신호로 출력하기 위한 지연부를 포함하는 것
    을 특징으로 하는 멀티-포트 메모리.
  27. 테스트모드에서 인가된 테스트-플래그신호의 비활성화에 응답하여 셀프리프레쉬모드에 진입하는 단계; 및
    상기 테스트-플래그신호의 활성화에 응답하여 상기 셀프리프레쉬모드를 탈출하는 단계
    를 구비하는 멀티-포트 메모리의 구동방법.
  28. 제27항에 있어서,
    상기 테스트-플래그신호는 패드를 통해 외부에서 인가되는 것을 특징으로 하는 멀티-포트 메모리의 구동방법.
  29. 제27항에 있어서,
    상기 테스트-플래그신호는 복수 테스트코드의 조합으로 생성되는 것을 특징으로 하는 멀티-포트 메모리의 구동방법.
  30. 제28항 또는 제29항에 있어서,
    상기 진입하는 단계는,
    상기 테스트-플래그신호의 비활성화에 응답하여 진입신호를 생성하는 단계와,
    상기 진입신호의 활성화 시 구간신호를 활성화하는 단계와,
    상기 구간신호의 활성화 동안 일정 주기의 간격으로 주기-펄스신호를 활성화하는 단계와,
    상기 진입신호와 상기 주기-펄스신호의 활성화에 응답하여 셀프리프레쉬 수행을 위한 새로운 내부 리프레쉬신호를 생성하는 단계와,
    상기 내부 리프레쉬신호의 활성화 시 마다 로우 어드레스를 한비트 단위로 증가시켜 내부 어드레스를 출력하는 단계를 포함하는 것
    을 특징으로 하는 멀티-포트 메모리의 구동방법.
KR1020060049135A 2005-09-29 2006-05-31 셀프리프레쉬모드를 갖는 멀티-포트 메모리 및 그의 구동방법 KR100772694B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US11/540,381 US7619942B2 (en) 2005-09-29 2006-09-29 Multi-port memory device having self-refresh mode
US12/578,513 US7787322B2 (en) 2005-09-29 2009-10-13 Multi-port memory device having self-refresh mode

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20050090904 2005-09-29
KR1020050090904 2005-09-29

Publications (2)

Publication Number Publication Date
KR20070036645A true KR20070036645A (ko) 2007-04-03
KR100772694B1 KR100772694B1 (ko) 2007-11-02

Family

ID=38158772

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060049135A KR100772694B1 (ko) 2005-09-29 2006-05-31 셀프리프레쉬모드를 갖는 멀티-포트 메모리 및 그의 구동방법

Country Status (1)

Country Link
KR (1) KR100772694B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100834394B1 (ko) * 2007-01-03 2008-06-04 주식회사 하이닉스반도체 반도체 메모리 소자의 리프레쉬신호 공급장치
US8488404B2 (en) 2009-06-26 2013-07-16 Hynix Semiconductor Inc. Counter control signal generator and refresh circuit

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102050474B1 (ko) 2012-09-26 2019-11-29 삼성전자주식회사 휘발성 메모리 장치 및 메모리 컨트롤러

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH103785A (ja) 1996-06-14 1998-01-06 Fujitsu Ltd メモリのリフレッシュ方法及びそのためのメモリ制御装置
KR100481824B1 (ko) * 1997-05-07 2005-07-08 삼성전자주식회사 리플레쉬용발진회로를갖는반도체메모리장치
KR100427028B1 (ko) * 2001-12-18 2004-04-14 주식회사 하이닉스반도체 반도체 메모리 소자
KR100587077B1 (ko) * 2004-04-28 2006-06-08 주식회사 하이닉스반도체 메모리 장치에 사용되는 클락 인에이블 신호용 버퍼 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100834394B1 (ko) * 2007-01-03 2008-06-04 주식회사 하이닉스반도체 반도체 메모리 소자의 리프레쉬신호 공급장치
US8488404B2 (en) 2009-06-26 2013-07-16 Hynix Semiconductor Inc. Counter control signal generator and refresh circuit

Also Published As

Publication number Publication date
KR100772694B1 (ko) 2007-11-02

Similar Documents

Publication Publication Date Title
US8149641B2 (en) Active cycle control circuit for semiconductor memory apparatus
US6885605B2 (en) Power-up signal generator for semiconductor memory devices
US7675331B2 (en) Power-up signal generating circuit and method for driving the same
KR100714308B1 (ko) 반도체 메모리 장치 및 이 장치의 리프레쉬 클럭신호발생기
US8284614B2 (en) Refresh control circuit and method for semiconductor memory device
JP4847532B2 (ja) リセット機能を有する半導体メモリ
US7586350B2 (en) Circuit and method for initializing an internal logic unit in a semiconductor memory device
US6912169B2 (en) Synchronous semiconductor memory device
US7787322B2 (en) Multi-port memory device having self-refresh mode
US6778460B1 (en) Semiconductor memory device and method for generation of core voltage
US10395720B2 (en) Pseudo static random access memory and refresh method thereof
KR100638748B1 (ko) 반도체메모리소자
US7266033B2 (en) Semiconductor memory device
KR100772694B1 (ko) 셀프리프레쉬모드를 갖는 멀티-포트 메모리 및 그의 구동방법
US7898899B2 (en) Semiconductor integrated circuit and system
JP2003317476A (ja) 半導体メモリ装置用電圧検知回路及び方法
JP4002094B2 (ja) 半導体集積回路および半導体集積回路の試験方法
US6628559B2 (en) Semiconductor memory device having refreshing function
KR100387720B1 (ko) 반도체 메모리 소자의 셀프 리프레쉬 장치 및 방법
US10586574B2 (en) Word line cache mode
US6349066B1 (en) Semiconductor storage device having a self-refresh circuit for automatically refreshing memory cell
KR100656425B1 (ko) 반도체 메모리의 리프레쉬 제어장치 및 방법
KR100437607B1 (ko) 반도체 메모리 장치의 리프레쉬 발생회로
US20080147919A1 (en) Semiconductor memory device
KR100610458B1 (ko) 워드라인 부스팅신호 발생장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130925

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150921

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160923

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170925

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 12