KR20070036253A - 플라즈마 디스플레이 패널 및 그 구동 방법 - Google Patents

플라즈마 디스플레이 패널 및 그 구동 방법 Download PDF

Info

Publication number
KR20070036253A
KR20070036253A KR1020050091051A KR20050091051A KR20070036253A KR 20070036253 A KR20070036253 A KR 20070036253A KR 1020050091051 A KR1020050091051 A KR 1020050091051A KR 20050091051 A KR20050091051 A KR 20050091051A KR 20070036253 A KR20070036253 A KR 20070036253A
Authority
KR
South Korea
Prior art keywords
voltage
substrate
temperature
electrodes
dielectric layer
Prior art date
Application number
KR1020050091051A
Other languages
English (en)
Other versions
KR100980069B1 (ko
Inventor
김기동
박용수
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050091051A priority Critical patent/KR100980069B1/ko
Priority to DE602006010948T priority patent/DE602006010948D1/de
Priority to EP06121444A priority patent/EP1770747B1/en
Priority to US11/541,292 priority patent/US7659871B2/en
Priority to CNA2006101719173A priority patent/CN1975974A/zh
Priority to JP2006269152A priority patent/JP4435767B2/ja
Publication of KR20070036253A publication Critical patent/KR20070036253A/ko
Application granted granted Critical
Publication of KR100980069B1 publication Critical patent/KR100980069B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/40—Layers for protecting or enhancing the electron emission, e.g. MgO layers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Gas-Filled Discharge Tubes (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널 및 그의 구동 방법에 관한 것으로서, 이 패널은 임의의 간격을 두고 실질적으로 평행하게 배치되는 제 1 및 제 2 기판; 상기 제 1 기판 위에 형성되는 다수의 어드레스 전극들, 상기 어드레스 전극들을 덮으면서 제 1 기판 전면에 형성되는 제 1 유전층, 상기 제 1 유전층과 소정의 높이로 제공되며, 방전 공간을 형성하는 다수의 격벽들, 상기 방전 공간 내에 형성되는 형광층, 상기 제 1 기판에 대향하는 제 2 기판의 일면에 상기 어드레스 전극들과 직교 상태로 배치되는 다수의 방전유지 전극들, 상기 방전유지 전극들을 덮으면서 상기 제 2 기판 전면에 형성되는 제 2 유전층 및 상기 제 2 유전층을 코팅하며, 99.6% 이상의 순도를 갖는 MgO를 포함하는 보호막으로 구성된다. 여기서, 소결 방식으로 제조된 고순도 MgO를 포함하는 보호막에서 Vset 전압의 인가 시간 또는 Vnf 전압의 인가 시간을 플라즈마 패널의 온도에 따라 가변시켜 리셋 기간의 벽전하를 충분히 쌓일 수 있도록 함으로써 방전을 안정화시킬 수 있다.
MgO, 유전층, 리셋 기간, 벽전하

Description

플라즈마 디스플레이 패널 및 그 구동 방법{PLASMA DISPLAY PANEL AND METHOD FOR DRIVING SAME}
도 1은 본 발명의 플라즈마 디스플레이 패널의 구조를 개략적으로 나타낸 단면도.
도 2는 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 개략적인 평면도를 나타내는 도면이다.
도 3은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 구동 파형을 나타내는 도면이다.
도 4는 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 구동 파형을 나타내는 도면이다.
도 5는 본 발명의 실시예 1에 따라 제조된 플라즈마 디스플레이 패널의 방전 지연 시간을 나타낸 그래프.
도 6은 본 발명의 실시예 2에 따라 제조된 플라즈마 디스플레이 패널의 방전 지연 시간을 나타낸 그래프.
도 7은 비교예 1에 따라 제조된 플라즈마 디스플레이 패널의 방전 지연 시간을 나타낸 그래프.
도 8은 비교예 2에 따라 제조된 플라즈마 디스플레이 패널의 방전 지연 시간 을 나타낸 그래프.
[산업상 이용 분야]
본 발명은 플라즈마 디스플레이 패널 및 그 구동 방법에 관한 것이다.
[종래 기술]
플라즈마 디스플레이 패널(plasma diplay panel)은 플라즈마 현상을 이용한 표시 장치로서, 비진공 상태의 기체 분위기에서 공간적으로 분리된 두 접전간에 어느 이상의 전위차가 인가되면 방전이 발생되는데, 이를 기체 방전 현상으로 지칭한다.
플라즈마 디스플레이 패널은 이러한 기체 방전 현상을 화상 표시에 응용한 평판 표시 소자로서, 그 사이에 방전 기체가 충전된 두 기판에 전극을 교차대향시키는 매트릭스(matrix) 구조를 기본적으로 가지게 된다.
이러한 플라즈마 디스플레이 패널은 직류형과 교류형이 있으며, 이 중에서 교류형이 가장 널리 사용되고 있다.
교류형 플라즈마 표시 디스플레이 패널은 방전 기체가 충전된 두 기판에 전극을 교차대향 배열하여 격벽으로 구획한 기본적 구조를 가지는데, 어느 한 전극 상에 벽전하를 형성하는 유전층이 피복되고 대향층의 전극에 형광층이 형성된다.
상기 전극, 격벽, 유전층 등은 경제적인 면을 고려하여 일반적으로 인쇄 공 정으로 형성됨에 따라 막이 두껍게 형성되고 이에 따라 박막 공정에 비해 성막 상태가 상당히 불량하다.
따라서 방전에 의해 발생된 전자 및 이온의 스퍼터링(sputtering)에 의해 유전층과 그 하부의 전극이 손상되어 교류형 플라즈마 디스플레이 소자의 수명을 단축시키는 문제가 발생된다.
이를 해결하여 방전시의 이온 충격의 영향을 감소시키기 위하여, 유전층 상에 수백 nm 정도의 얇은 두께로 보호막을 형성한다. 일반적으로 보호막 재료로는 단결정 MgO가 사용되고 있다. 그러나 이러한 단결정 MgO는 용융시 고용 한계의 차이로 단위 재료내 고용되어 있는 미량 성분의 차이가 있고, 고순도의 재료로 제조하기 어려운 문제점이 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 고순도 MgO를 사용하여, 응답 지연 시간을 단축시키고, 온도에 따른 방전 불안정을 막는 플라즈마 디스플레이 패널 및 그 구동 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명은 임의의 간격을 두고 실질적으로 평행하게 배치되는 제 1 및 제 2 기판; 상기 제 1 기판 위에 형성되는 다수의 어드레스 전극들; 상기 어드레스 전극들을 덮으면서 제 1 기판 전면에 형성되는 제 1 유전층; 상기 제 1 유전층과 소정의 높이로 제공되며, 방전 공간을 형성하는 다수의 격벽들; 상기 방전 공간 내에 형성되는 형광층; 상기 제 1 기판에 대향하는 제 2 기판의 일면에 상기 어드레스 전극들과 직교 상태로 배치되는 다수의 방전유지 전극들; 상기 방전유지 전극들을 덮으면서 상기 제 2 기판 전면에 형성되는 제 2 유전층; 및 상기 제 2 유전층을 덮으면서, 99.6% 이상의 순도를 갖는 MgO를 포함하는 플라즈마 디스플레이 패널을 제공한다.
본 발명의 다른 특징에 따른 플라즈마 디스플레이 패널의 구동 방법은
제 1 기판 위에 각각 나란히 형성되는 복수의 제 1 전극 및 제 2 전극, 상기 제 1 및 제 2 전극에 교차하며 제2 기판 위에 형성되는 복수의 제 3 전극, 그리고 상기 제 1 전극 및 제 2 전극들을 덮으면서 상기 제 2 기판 전면에 형성되는 유전층을 포함하는 플라즈마 패널을 구동하는 플라즈마 디스플레이 패널의 구동 방법에 있어서, (a) 상기 플라즈마 패널의 온도를 측정하는 단계; (b) 리셋 기간에서 상기 제 1 전극에 제 1 전압에서 제 2 전압으로 완만하게 하강하는 전압을 인가하는 단계; 및 (c) 리셋 기간에서 상기 제 1 전극에 제 1 기간동안 상기 제 2 전압을 유지하는 단계를 포함하며, 상기 제 1 기간은 상기 단계(a)에서 측정된 온도에 따라 가변된다. 여기서, 상기 플라즈마 패널은 상기 유전층을 덮으면서, 99.6% 이상 순도 의 MgO를 포함하는 보호막을 더 포함한다.
이하 본 발명을 보다 상세하게 설명한다.
본 발명은 플라즈마 보호막에 관한 것으로서, 이러한 보호막을 갖는 플라즈마 디스플레이 패널의 일 예를 도 1에 나타내었다. 도 1에 나타낸 것과 같이, 본 발명의 플라즈마 디스플레이 패널은 임의의 간격을 두고 실질적으로 평행하게 배치되는 제 1 기판 및 제 2 기판(11, 1)(이하, 제 1 기판 및 제 2 기판을 편의상 각각 "하부 기판" 및 "상부 기판"이라 칭한다)을 포함한다. 상기 하부 기판(11) 위에는 다수의 어드레스 전극들(13)이 형성되어 있으며, 유전층(15)이 상기 어드레스 전극(13)들을 덮으면서 상기 하부 기판(11) 전면에 형성되어 있다.
상기 유전층(15) 위에는 소정의 높이로 형성되어 방전 공간을 형성하는 다수의 격벽(17)들이 형성되어 있고, 상기 유전층(15) 상부와 격벽(17) 측면에 형광층(19)이 형성되어 있다.
또한, 상기 하부 기판(11)에 대향하는 상부 기판(1)의 일면에는 상기 어드레스 전극(13)들과 직교 상태로 배치되는 다수의 방전 유지 전극(3)들과 상기 방전유지 전극들을 덮으면서 상기 상부 기판 전면에 형성되는 유전층(7)이 형성되어 있다. 이 유전층(7) 위에 MgO를 포함하고, Si 및 Fe 도펀트 원소를 포함하는 본 발명의 보호막(9)이 형성되어 있다.
본 발명의 플라즈마 디스플레이 패널에서 보호막으로는 순도가 99.6% 이상, 바람직하게는 99.6 내지 100%인 고순도 MgO를 포함한다. 이 고순도 MgO는 Ca, Al, Si, Fe, Zn, Na, Cr 또는 Mn의 불순물을 포함할 수 있다.
상기 고순도 MgO는 소결 방식으로 제조된 폴리크리스탈이 바람직하다. 또한, 이러한 소결 방식으로 제조된 고순도 MgO를 포함하는 보호막을 사용하는 경우, 빠른 응답성을 가질 수 있으나, 온도에 따라 방전 특성이 안정화되지 않는 문제가 발생한다. 즉, 소결 방식으로 제조된 고순도 MgO를 포함하는 보호막을 사용하는 경우, 저온 및 고온에서 벽전하가 불안정해져 저방전이 생기는 문제가 발생한다.
온도가 낮아지는 경우 전하의 이동이 느려지게 되고 이에 따라 방전의 응답 속도가 느려질 뿐만 아니라 벽전하가 쌓이는데 다소 오랜 기간이 소요되므로, 리셋 기간에서 적절한 벽전하가 쌓이지 않고 이에 따라 어드레스 기간 내에 어드레스 방전이 완료되지 못할 확률이 증가하여 저방전 문제가 발생한다. 한편, 온도가 높아지는 경우에는 전하의 이동이 활발하여 방전의 응답속도가 빨라짐으로써 리셋 기간에서 과축전된 전하가 오히려 자기 소거되거나 어드레싱 되기 전에 주변 방전셀로 빠져나가 버리는 현상에 의해 벽전하가 제대로 쌓이지 않게 되며, 이에 따라 어드레스 방전이 제대로 되지는 않는 저방전 문제가 발생한다.
이하에서는 소결 방식으로 제조된 고순도 MgO 보호막을 사용하는 경우 저온 및 고온에서 발생하는 저방전 문제를 해결하는 플라즈마 디스플레이 패널의 구동 방법에 대해서 도 2 내지 도 4를 참조하여 알아본다.
도 2는 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 개략적인 평면도를 나타내는 도면이다.
플라즈마 패널(100)은 열 방향으로 뻗어 있는 복수의 어드레스 전극(A1∼Am), 그리고 행 방향으로 서로 쌍을 이루면서 뻗어 있는 복수의 유지 전극(X1∼Xn) 및 주사 전극(Y1∼Yn)을 포함한다. 유지 전극 (X1∼Xn)은 각 주사 전극(Y1∼Yn)에 대응해서 형성되며, 일반적으로 그 일단이 서로 공통으로 연결되어 있다. 그리고 플라즈마 패널(100)은 유지 및 주사 전극(X1∼Xn, Y1∼Yn)이 배열된 기판(도시하지 않음)과 어드레스 전극(A1∼Am)이 배열된 기판(도시하지 않음)으로 이루어진다. 두 기판은 주사 전극(Y1∼Yn)과 어드레스 전극(A1∼Am) 및 유지 전극(X1∼Xn)과 어드레스 전극(A1∼Am)이 각각 직교하도록 방전 공간을 사이에 두고 대향하여 배치된 다. 이때, 어드레스 전극(A1∼Am)과 유지 및 주사 전극(X1∼Xn, Y1∼Yn)의 교차부에 있는 방전 공간이 방전 셀을 형성한다. 이러한 플라즈마 패널(100)의 구조는 일 예이며, 아래에서 설명하는 구동 파형이 적용될 수 있는 다른 구조의 패널도 본 발명에 적용될 수 있다.
어드레스 구동부(300)는 제어부(200)로부터 어드레스구동 제어신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 어드레스 전극에 인가한다.
유지전극 구동부(400)는 제어부(200)로부터 유지전극 구동 제어신호를 수신하여 유지 전극(X)에 구동 전압을 인가한다.
주사전극 구동부(500)는 제어부(200)로부터 주사전극 구동 제어신호를 수신하여 주사 전극에 구동 전압을 인가한다.
온도 감지부(600)는 플라즈마 패널(100)의 온도를 감지하여 이에 대한 정보를 제어부(200)에 전송한다. 플라즈마 패널(100)의 내부에 온도 감지 센서를 설치하여 플라즈마 패널(100)의 온도를 직접적으로 감지할 수 있을 뿐만 아니라 플라즈마 패널(100)의 기판의 뒤에 온도 감지 센서를 설치하여 간접적으로 플라즈마 패널(100)의 온도를 감지할 수 있다. 플라즈마 패널(100)의 온도를 감지하는 구체적인 방법은 본 발명이 속하는 기술분야의 통상의 지식을 가진 자라면 알 수 있는바 구체적 설명은 생략한다.
제어부(200)는 외부로부터 영상신호를 수신하여 어드레스구동 제어 신호, 유지 전극 구동 제어신호 및 주사 전극 구동 제어신호를 출력한다. 그리고 제어부 (200)는 한 프레임을 복수의 서브필드로 분할하여 구동하며, 각 서브필드는 시간적인 동작 변화로 표현하면 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어진다. 리셋 기간은 셀에 어드레싱 동작이 원활히 수행되도록 하기 위해 각 셀의 상태를 초기화시키는 기간이며, 어드레스 기간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하기 위하여 켜지는 셀(어드레싱된 셀)에 어드레스 전압을 인가하여 벽전하를 쌓아두는 동작을 수행하는 기간이다. 유지 기간은 유지방전 펄스를 인가하여 어드레싱된 셀에 실제로 화상을 표시하기 위한 방전을 수행하는 기간이다.
여기서, 본 발명의 실시예에 따른 제어부(200)는 온도 감지부(600)로부터 플라즈마 패널(100)의 온도에 대한 정보를 전송 받으며, 온도에 따라 리셋 기간에서의 Vset 전압의 인가 시간(T1) 또는 Vnf 전압의 인가 시간(T2)을 가변시키도록 하는 주사 전극 구동 제어신호를 생성한다. 제어부(200)에 생성된 주사 전극 제어신호는 상기 주사 전극 구동부(500)에 전송되며, 주사 전극 구동부(500)는 제어신호에 따라 리셋 기간에서의 Vset 전압의 인가 시간(T1) 또는 Vnf 전압의 인가 시간(T2)이 가변되도록 주사 전극을 구동한다. 즉, 제어부(200)는 온도가 소정의 온도 이하인 경우 및 온도가 소정의 온도 이상인 경우에는 각각 Vset 전압의 인가 시간(T1) 또는 Vnf 전압의 인가 시간(T2)을 늘려 벽전하가 충분히 쌓일 수 있도록 한다.
이하에서는 도 3 및 도 4를 참조하여 각 서브필드의 리셋 기간에서 주사 전극(Y1∼Yn, 이하 'Y'라 함)에 인가되는 구동 파형에 대해서 설명한다.
도 3은 본 발명의 제 1 실시예에 따른 플라즈마 디스플레이 패널의 구동 파 형을 나타내는 도면이다. 도 3에서의 구동 파형은 각 서브필드의 리셋 기간에서 주사 전극(Y)에 인가되는 구동 파형만을 나타내었으며, 편의상 어드레스 기간 및 유지 기간에 인가되는 구동 파형, 어드레스 전극(A) 및 유지 전극(X)에 인가되는 구동 파형은 생략하였다.
도 3을 참조하면, 리셋 기간의 상승 기간에서 주사 전극(Y)에 Vp 전압에서 Vset 전압까지 완만하게 상승하는 전압을 인가한다. 그러면, 주사 전극(Y)으로부터 어드레스 전극(A) 및 유지 전극(X)으로 각각 미약한 리셋 방전이 일어나면서, 주사 전극(Y)에 (-)의 벽전하가 형성되고 어드레스 전극(A) 및 유지 전극(X)에 (+)의 벽전하가 형성된다. 그리고 전극의 전압이 도 3과 같이 점진적으로 변하는 경우에는 셀에 미약한 방전이 일어나면서 외부에서 인가된 전압과 셀의 벽 전압의 합이 방전 개시 전압 상태를 유지하도록 벽 전하가 형성된다. 이러한 원리에 대해서는 웨버(Weber)의 미국등록특허 제5,745,086에 개시되어 있다. 리셋 기간에서는 모든 셀의 상태를 초기화하여야 하므로 Vset 전압은 모든 조건의 셀에서 방전이 일어날 수 있을 정도의 높은 전압이다.
그리고, 주사 전극(Y)에 T1 기간을 가지는 Vset 전압을 인가한다. 여기서, Vset 전압을 T1 기간 동안 인가하는 이유는 주사 전극(Y)에 (-)의 벽전하, 유지 전극(X) 및 어드레스 전극(A)에 (+)의 벽전하를 충분히 축적하기 위한 것이다. 따라서, 본 발명의 실시예에서는 온도에 따라 T1 기간을 가변시킨다. 즉, 상기에서 설명한 바와 소결 방식으로 제조된 고순도 MgO를 포함하는 보호막을 사용하는 경우 소정의 제1 온도 이하 즉, 저온에서 또는 소정의 제2 온도 이상 즉, 고온에서는 상 기에서 설명한 바와 같이 벽전하가 충분히 쌓이지 않으므로, 상기 T1 기간을 늘림으로써 미약한 방전 중에 발생하는 벽전하가 전극에 충분히 축적되도록 한다. 여기서, T1 기간을 늘리는데 사용되는 제1 온도 및 제2 온도는 벽전하가 충분히 쌓이지 않게 하는 온도를 플라즈마 패널의 상태에 따라 적절히 설정되는 값으로서 실험적인 방법을 통해서 구할 수 있다. 상기 제1 온도 및 제2 온도를 구하는 구체적인 방법은 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자라면 알 수 있는바 이하 구체적 설명은 생략한다.
한편, 리셋 기간의 하강 기간에서는 주사 전극(Y)에 Vq 전압에서 Vnf 전압까지 완만하게 하강하는 전압을 인가한다. 이때, 도 3에는 나타내지 않았지만 어드레스 전극(A)에는 기준 전압(0V)이 인가되고, 유지 전극(X)에는 양의 전압인 Ve 전압이 인가된다. 그러면, 주사 전극(Y)의 전압이 감소하는 중에 주사 전극(Y)과 유지 전극(X) 사이 및 주사 전극(Y)과 어드레스 전극(A) 사이에서 미약한 리셋 방전이 일어나면서, 주사 전극(Y)에 형성된 (-) 벽 전하와 유지 전극(X) 및 어드레스 전극(A)에 형성된 (+) 벽 전하가 소거된다.
다음으로, 주사 전극(Y)에 T2 기간을 가지는 Vnf 전압을 인가한다. 여기서, Vnf 전압을 T2 기간 동안 유지하는 이유는 Vnf 전압을 유지하여 어드레싱에 적절한 벽전하를 충분히 축적하기 위한 것이므로, 온도에 따라 T2 기간도 가변시킨다. 즉, 상기에서 설명한 바와 소결 방식으로 제조된 고순도 MgO를 포함하는 보호막을 사용하는 경우 소정의 제3 온도 이하 즉, 저온에서 또는 소정의 제4 온도 이상 즉, 고온에서는 상기에서 설명한 바와 같이 벽전하가 제대로 쌓이지 않으므로, 상기 T2 기간을 늘림으로써 리셋 기간의 하강 기간에서 발생하는 미약한 방전 중에 발생하는 벽전하가 전극에 적절하게 축적되도록 한다. 여기서, T2 기간을 늘리는데 사용되는 제3 온도 및 제4 온도는 벽전하가 충분히 쌓이지 않게 하는 온도를 플라즈마 패널의 상태에 따라 적절히 설정되는 값으로서 실험적인 방법을 통해서 구할 수 있다. 상기 제3 온도 및 제4 온도를 구하는 구체적인 방법은 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자라면 알 수 있는바 이하 구체적 설명은 생략한다.
한편, 도 3에서는 리셋 기간에 인가되는 파형으로서 주사 전극(Y)에 완만하게 상승하는 전압 및 완만하게 하강하는 전압을 인가하였으나, 완만하게 하강하는 파형을 주사 전극(Y)에 인가함으로서도 리셋 시킬 수 있다.
도 4는 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 구동 파형도를 나타내는 도면이다.
도 4에 나타낸 바와 같이 본 발명의 제 2 실시예의 리셋 기간에서는 주사 전극(Y)에 Vs 전압에서 Vnf 전압까지 완만하게 하강하는 전압만을 인가한다. 여기서, Vs 전압은 이전 서브필드의 유지 기간에서 인가되는 유지방전 펄스 전압을 나타낸다. 이와 같이 주사 전극(Y)에 완만하게 하강하는 전압만을 인가하는 경우, 이전 서브필드에서 선택된 방전 셀만이 리셋 방전이 발생하여 어드레싱에 적절한 벽전하 상태를 형성하며, 이전 서브필드의 선택되지 않은 방전 셀은 리셋 방전이 발생하지 않고 이전 서브필드의 리셋 기간후의 벽전하 상태를 유지하게 된다. 이에 대한 구체적인 방법은 Kurata 등의 미국 특허 6,294,875호에 기재되어 있다. 여기서, 본 발명의 제 2 실시예에서도 제 1 실시예와 동일하게 Vnf 전압의 인가 시 간(T3)을 온도에 따라 가변시킨다. 온도에 따라 구체적으로 T3의 기간을 가변시키는 방법은 제1 실시예와 동일한바 이하 구체적 설명은 생략한다.
이와 같이 소결 방식으로 제조된 고순도 MgO를 포함하는 보호막에서 본 발명의 제 1 및 제 2 실시예와 같이 Vset 전압의 인가 시간 또는 Vnf 전압의 인가 시간을 플라즈마 패널의 온도에 따라 가변시켜 리셋 기간의 벽전하를 충분히 쌓일 수 있도록 함으로써 저방전 문제를 해결할 수 있다.
이하 본 발명의 바람직한 실시예 및 비교예를 기재한다. 그러나 하기한 실시예는 본 발명의 바람직한 일 실시예일 뿐 본 발명이 하기한 실시예에 한정되는 것은 아니다.
(실시예 1)
소다석회 유리로 제조된 상부 기판 위에 인듐 틴 옥사이드 도전체 재료를 이용하여 방전 유지 전극을 통상의 방법으로 스트라이프 상으로 형성하였다.
이어서, 납계 유리의 페이스트를 상기 방전 유지 전극이 형성된 상부 기판의 전면에 걸쳐 코팅하고 소성하여 유전층을 형성하였다.
상기 유전 층에 스퍼터링 방법을 이용하여 MgO 화합물을 보호막을 제조하여 상부 패널을 제조하였다. 상기 MgO 화합물은 소결하여 제조된 것을 사용하였으며, 그 순도는 99.6% 이상이고, 불순물을 하기 표 1에 나타내었다.
(실시예 2)
상기 실시예 1에서 제조된 플라즈마 디스플레이 패널에 도 3 및 도 4에 나타낸 파형을 적용한 것을 제외하고는 상기 실시예 1과 동일하게 실시하였다.
(비교예 1)
불순물로 하기 표 1에 나타낸 조성을 포함하는 MgO 화합물을 사용한 것을 제외하고는 상기 실시예 1과 동일하게 실시하였다. 이 MgO 화합물에서 MgO의 순도는 불순물의 함량을 제외한 나머지이므로 불순물의 함량으로부터 계산할 수 있다.
(비교예 2)
불순물로 하기 표 1에 나타낸 조성을 포함하는 MgO 화합물을 사용한 것을 제외하고는 상기 실시예 1과 동일하게 실시하였다. 이 MgO 화합물에서 MgO의 순도는 불순물의 함량을 제외한 나머지이므로 불순물의 함량으로부터 계산할 수 있다.
상기 실시예 1 및 비교예 1 내지 2에서 사용한 MgO의 불순물 조성을 하기 표 1에 나타내었다. 실시예 2에서는 실시예 1과 동일한 조성을 사용하였으므로 하기 표 1에 별도로 표시하지 않았다.
Ca Al Si Fe Zn Na Cr Mn
비교예 1 253.1 105.6 9.4 75.6 0.6 0.6 9.1 9.4
비교예 2 171.9 84.6 8.9 58.2 0.5 0.7 8.7 8.2
실시예 1 12.5 15.4 13.7 5.2 2.6 0.8 검출되지 않음 3.1
상기 실시예 1 내지 2 및 비교예 1 내지 2에 따라 제조된 플라즈마 디스플레이 패널의 방전 지연 시간을 저온(-10℃), 상온(25℃) 및 고온(60℃)에서 측정하여 그 결과를 도 5 내지 도 8에 각각 나타내었으며, 각 온도에 방전 지연 시간을 하기 표 2에 나타내었다.
저온(nsec) 상온(nsec) 고온(nsec)
비교예 1 517 421 378
비교예 2 489 395 352
실시예 1 413 206 171
실시예 2 246 183 139
상기 표 2 및 도 5 내지 도 8에 나타낸 것과 같이, 온도에 따라 약간 길어지기는 하나 실시예 1 내지 2의 경우가 비교예 1 내지 2에 비하여 방전 지연 시간이 현저하게 짧음을 알 수 있다.
본 발명에 따르면, 소결 방식으로 제조된 고순도 MgO를 포함하는 보호막에서 Vset 전압의 인가 시간 또는 Vnf 전압의 인가 시간을 플라즈마 패널의 온도에 따라 가변시켜 리셋 기간의 벽전하를 충분히 쌓일 수 있도록 함으로써 방전을 안정화시킬 수 있다.

Claims (10)

  1. 임의의 간격을 두고 실질적으로 평행하게 배치되는 제 1 및 제 2 기판;
    상기 제 1 기판 위에 형성되는 다수의 어드레스 전극들;
    상기 어드레스 전극들을 덮으면서 제 1 기판 전면에 형성되는 제 1 유전층;
    상기 제 1 유전층과 소정의 높이로 제공되며, 방전 공간을 형성하는 다수의 격벽들;
    상기 방전 공간 내에 형성되는 형광층;
    상기 제 1 기판에 대향하는 제 2 기판의 일면에 상기 어드레스 전극들과 직교 상태로 배치되는 다수의 방전유지 전극들;
    상기 방전유지 전극들을 덮으면서 상기 제 2 기판 전면에 형성되는 제 2 유전층; 및
    상기 제 2 유전층을 덮으면서, 99.6% 이상의 순도를 갖는 MgO를 포함하는 보호막
    을 포함하는 플라즈마 디스플레이 패널.
  2. 제 1 항에 있어서, 상기 MgO의 순도는 99.6 내지 100%인 플라즈마 디스플레이 패널.
  3. 제 1 항에 있어서, 상기 MgO는 Ca, Al, Si, Fe, Zn, Na, Cr 및 Mn으로 이루 어진 군에서 선택되는 불순물을 더욱 포함하는 것인 플라즈마 디스플레이 패널.
  4. 제 1 항에 있어서, 상기 MgO는 소결 방식으로 제조된 것인 플라즈마 디스플레이 패널.
  5. 제1 기판 위에 각각 나란히 형성되는 복수의 제1 전극 및 제2 전극, 상기 제1 및 제2 전극에 교차하며 제2 기판 위에 형성되는 복수의 제3 전극, 그리고 상기 제1 전극 및 제2 전극들을 덮으면서 상기 제2 기판 전면에 형성되는 유전층을 포함하는 플라즈마 패널을 구동하는 플라즈마 디스플레이 패널의 구동 방법에 있어서,
    (a) 상기 플라즈마 패널의 온도를 측정하는 단계;
    (b) 리셋 기간에서 상기 제1 전극에 제1 전압에서 제2 전압으로 완만하게 하강하는 전압을 인가하는 단계; 및
    (c) 리셋 기간에서 상기 제1 전극에 제1 기간동안 상기 제2 전압을 유지하는 단계를 포함하며,
    상기 제1 기간은 상기 단계(a)에서 측정된 온도에 따라 가변되는 플라즈마 디스플레이 패널의 구동 방법.
  6. 제5항에 있어서,
    상기 플라즈마 패널은 상기 유전층을 덮으면서, 99.6% 이상의 순도를 갖는 MgO를 포함하는 보호막을 더 포함하는 플라즈마 디스플레이 패널의 구동 방법.
  7. 제5항 또는 제6항에 있어서,
    상기 단계(b)에서 상기 제1 전극에 상기 제1 전압을 인가하기 전에, 상기 제1 전극을 제3 전압에서 제4 전압으로 완만하게 상승하는 전압을 인가 한 후 제2 기간 동안 상기 제4 전압을 유지하는 플라즈마 디스플레이 패널의 구동 방법.
  8. 제7항에 있어서,
    상기 제2 기간은 상기 단계(a)에서 측정된 온도에 따라 가변되는 플라즈마 디스플레이 패널의 구동 방법.
  9. 제5항 또는 제6항에 있어서,
    상기 제1 기간은 상기 단계(a)에서 측정된 온도가 제1 온도 이상 또는 상기 제1 온도보다 낮은 제2 온도 이하인 경우 길어지는 플라즈마 디스플레이 패널의 구동 방법.
  10. 제8항에 있어서,
    상기 제2 기간은 상기 단계(a)에서 측정된 온도가 제1 온도 이상 또는 상기 제1 온도보다 낮은 제2 온도 이하인 경우 길어지는 플라즈마 디스플레이 패널의 구동 방법
KR1020050091051A 2005-09-29 2005-09-29 플라즈마 디스플레이 패널 및 그 구동 방법 KR100980069B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020050091051A KR100980069B1 (ko) 2005-09-29 2005-09-29 플라즈마 디스플레이 패널 및 그 구동 방법
DE602006010948T DE602006010948D1 (de) 2005-09-29 2006-09-28 Plasma-Bildschirm und Verfahren zu seiner Ansteuerung
EP06121444A EP1770747B1 (en) 2005-09-29 2006-09-28 Plasma display panel and method for driving same
US11/541,292 US7659871B2 (en) 2005-09-29 2006-09-28 Plasma display panel and method for driving same
CNA2006101719173A CN1975974A (zh) 2005-09-29 2006-09-29 等离子体显示面板及其驱动方法
JP2006269152A JP4435767B2 (ja) 2005-09-29 2006-09-29 プラズマディスプレイパネル及びその駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050091051A KR100980069B1 (ko) 2005-09-29 2005-09-29 플라즈마 디스플레이 패널 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20070036253A true KR20070036253A (ko) 2007-04-03
KR100980069B1 KR100980069B1 (ko) 2010-09-03

Family

ID=37663347

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050091051A KR100980069B1 (ko) 2005-09-29 2005-09-29 플라즈마 디스플레이 패널 및 그 구동 방법

Country Status (6)

Country Link
US (1) US7659871B2 (ko)
EP (1) EP1770747B1 (ko)
JP (1) JP4435767B2 (ko)
KR (1) KR100980069B1 (ko)
CN (1) CN1975974A (ko)
DE (1) DE602006010948D1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100839736B1 (ko) * 2007-04-06 2008-06-19 삼성에스디아이 주식회사 플라즈마 표시 장치 및 이의 구동방법
WO2009057936A1 (en) * 2007-10-31 2009-05-07 Lg Electronics Inc. Plasma display apparatus

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080034358A (ko) * 2006-10-16 2008-04-21 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
WO2009031273A1 (ja) * 2007-09-03 2009-03-12 Panasonic Corporation プラズマディスプレイパネル装置およびプラズマディスプレイパネルの駆動方法
KR20090026978A (ko) * 2007-09-11 2009-03-16 엘지전자 주식회사 플라즈마 디스플레이 장치
CN101919021A (zh) * 2008-04-07 2010-12-15 株式会社日立制作所 等离子体显示面板和等离子体显示装置
JP2010097857A (ja) * 2008-10-17 2010-04-30 Panasonic Corp プラズマディスプレイパネル
JP2010140835A (ja) * 2008-12-15 2010-06-24 Panasonic Corp プラズマディスプレイパネル
CN102804324A (zh) * 2010-03-17 2012-11-28 松下电器产业株式会社 等离子显示面板
JP2011066018A (ja) * 2010-12-28 2011-03-31 Hitachi Ltd プラズマディスプレイパネル

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07192630A (ja) 1993-12-27 1995-07-28 Oki Electric Ind Co Ltd ガス放電表示パネル及びその保護膜形成方法
JP2663915B2 (ja) * 1995-05-31 1997-10-15 日本電気株式会社 プラズマディスプレイパネル
US5745086A (en) 1995-11-29 1998-04-28 Plasmaco Inc. Plasma panel exhibiting enhanced contrast
JP3247632B2 (ja) * 1997-05-30 2002-01-21 富士通株式会社 プラズマディスプレイパネル及びプラズマ表示装置
TW516014B (en) 1999-01-22 2003-01-01 Matsushita Electric Ind Co Ltd Driving method for AC plasma display panel
JP4528449B2 (ja) * 2001-01-12 2010-08-18 日立プラズマディスプレイ株式会社 プラズマディスプレイパネルの駆動方法及び表示装置
KR100493912B1 (ko) 2001-11-24 2005-06-10 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치 및 방법
JP2003330411A (ja) * 2002-05-03 2003-11-19 Lg Electronics Inc プラズマディスプレイパネルの駆動方法及び装置
JP4225761B2 (ja) 2002-10-10 2009-02-18 三菱マテリアル株式会社 Ｓｉ濃度を調整した多結晶ＭｇＯ蒸着材
JP2004134296A (ja) 2002-10-11 2004-04-30 Omron Corp スイッチ装置
WO2004038753A1 (ja) 2002-10-22 2004-05-06 Matsushita Electric Industrial Co., Ltd. プラズマディスプレイパネル
JP2004226792A (ja) 2003-01-24 2004-08-12 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
KR100561643B1 (ko) * 2003-07-25 2006-03-20 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동 장치
JP4543852B2 (ja) * 2003-09-24 2010-09-15 パナソニック株式会社 プラズマディスプレイパネル
US7218050B2 (en) * 2003-09-26 2007-05-15 Matsushita Electric Industrial Co., Ltd. Plasma display panel
JP4407447B2 (ja) 2003-09-26 2010-02-03 パナソニック株式会社 プラズマディスプレイパネルとその製造方法およびその保護層用材料
KR100627295B1 (ko) 2004-11-16 2006-09-25 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100839736B1 (ko) * 2007-04-06 2008-06-19 삼성에스디아이 주식회사 플라즈마 표시 장치 및 이의 구동방법
WO2009057936A1 (en) * 2007-10-31 2009-05-07 Lg Electronics Inc. Plasma display apparatus

Also Published As

Publication number Publication date
CN1975974A (zh) 2007-06-06
US20070069989A1 (en) 2007-03-29
KR100980069B1 (ko) 2010-09-03
EP1770747A2 (en) 2007-04-04
JP4435767B2 (ja) 2010-03-24
EP1770747A3 (en) 2008-12-17
DE602006010948D1 (de) 2010-01-21
EP1770747B1 (en) 2009-12-09
US7659871B2 (en) 2010-02-09
JP2007095701A (ja) 2007-04-12

Similar Documents

Publication Publication Date Title
KR100980069B1 (ko) 플라즈마 디스플레이 패널 및 그 구동 방법
EP1300869B1 (en) Plasma display panel
KR100784597B1 (ko) 플라즈마 디스플레이 패널 및 플라즈마 디스플레이 장치
JP4026774B2 (ja) プラズマディスプレイパネルとその駆動方法
KR20050018032A (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
EP2146336A1 (en) Plasma display device
US20060007062A1 (en) Plasma display panel and driving method and apparatus thereof
KR100542225B1 (ko) 플라즈마 표시패널 및 그의 구동방법
KR20050038279A (ko) 플라즈마 디스플레이 패널과 그 구동방법
KR100570748B1 (ko) 플라즈마 표시패널 및 그의 구동방법
US7355566B2 (en) Plasma display panel and driving method thereof
KR100719587B1 (ko) 플라즈마 디스플레이 패널
JP4906779B2 (ja) プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
JP4902591B2 (ja) プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
JP4815458B2 (ja) プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
KR100560499B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100578828B1 (ko) 플라즈마 표시패널 및 그의 구동방법
US20080170000A1 (en) Driving method and apparatus of plasma display panel
KR100553207B1 (ko) 플라즈마 표시패널 및 그의 구동방법
KR20050052247A (ko) 플라즈마 디스플레이 패널과 그 구동방법
KR20080092126A (ko) 플라즈마 디스플레이 장치
JP2010032593A (ja) プラズマディスプレイパネルの駆動方法
US20100118004A1 (en) Plasma display device
EP1926078A1 (en) Method of driving plasma display panel
KR20080083869A (ko) 플라즈마 디스플레이 패널

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130723

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee