KR20070034288A - Manufacturing method of CMOS image sensor to simplify the process - Google Patents

Manufacturing method of CMOS image sensor to simplify the process Download PDF

Info

Publication number
KR20070034288A
KR20070034288A KR1020050088818A KR20050088818A KR20070034288A KR 20070034288 A KR20070034288 A KR 20070034288A KR 1020050088818 A KR1020050088818 A KR 1020050088818A KR 20050088818 A KR20050088818 A KR 20050088818A KR 20070034288 A KR20070034288 A KR 20070034288A
Authority
KR
South Korea
Prior art keywords
gate electrode
photoresist pattern
conductive film
photodiode
forming
Prior art date
Application number
KR1020050088818A
Other languages
Korean (ko)
Inventor
양준석
김재영
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020050088818A priority Critical patent/KR20070034288A/en
Publication of KR20070034288A publication Critical patent/KR20070034288A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 별도의 장비 투자와 공정 추가 없이 포토다이오드의 깊은 불순물 영역(Deep n-영역)을 형성할 수 있는 CMOS 이미지센서 제조 방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 기판 상에 게이트전극용 전도막을 형성하는 단계; 상기 게이트전극용 전도막 상에 포토다이오드의 깊은 불순물 영역을 정의하는 제1포토레지스트 패턴을 형성하는 단계; 상기 제1포토레지스트 패턴을 식각마스크로 상기 게이트전극용 전도막의 식각하여 상기 포토다이오드가 형성될 기판을 노출시키는 단계; 상기 제1포토레지스트 패턴을 이온주입 마스크로 상기 노출된 기판에 불순물을 이온주입하여 포토다이오드용 깊은 불순물 영역을 형성하는 단계; 상기 제1포토레지스트 패턴을 제거하는 단계; 상기 게이트전극용 전도막 상에 게이트전극을 정의하는 제2포토레지스트 패턴을 형성하는 단계; 및 상기 제2포토레지스트 패턴을 식각마스크로 상기 게이트전극용 전도막을 식각하여 게이트전극을 형성하는 단계를 포함하는 CMOS 이미지센서 제조 방법을 제공한다.The present invention provides a method for manufacturing a CMOS image sensor that can form a deep impurity region (Deep n-region) of the photodiode without additional equipment investment and additional process, for this purpose, the present invention, the gate electrode on the substrate Forming a conductive conductive film; Forming a first photoresist pattern on the gate electrode conductive film to define a deep impurity region of the photodiode; Etching the conductive film for the gate electrode using the first photoresist pattern as an etching mask to expose a substrate on which the photodiode is to be formed; Implanting impurities into the exposed substrate using the first photoresist pattern as an ion implantation mask to form deep impurity regions for photodiodes; Removing the first photoresist pattern; Forming a second photoresist pattern defining a gate electrode on the conductive film for the gate electrode; And etching the conductive film for the gate electrode using the second photoresist pattern as an etch mask to form a gate electrode.

포토다이오드, CMOS 이미지센서, 트랜스퍼 게이트, 게이트전극, 이온주입. Photodiode, CMOS image sensor, transfer gate, gate electrode, ion implantation.

Description

공정을 단순화시킬 수 있는 CMOS 이미지센서 제조 방법{METHOD FOR FABRICATION OF CMOS IMAGE SENSOR FOR SIMPLIFYING FABRICATION PROCESS}METHODS FOR FABRICATION OF CMOS IMAGE SENSOR FOR SIMPLIFYING FABRICATION PROCESS

도 1은 일반적인 CMOS 이미지센서의 단위 화소 일부를 도시한 단면도.1 is a cross-sectional view showing a part of a unit pixel of a general CMOS image sensor.

도 2a 내지 도 2d는 본 발명의 일실시예에 따른 CMOS 이미지센서의 제조 공정을 도시한 단면도.2A to 2D are cross-sectional views illustrating a manufacturing process of a CMOS image sensor according to an exemplary embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100 : 기판 101b : 게이트 전극용 전도막100 substrate 101b conductive film for gate electrode

102 : 포토레지스트 패턴 103 : 이온주입 공정102 photoresist pattern 103 ion implantation process

104 : 포토다이오드용 깊은 불순물 영역(n-영역)104: deep impurity region (n-region) for photodiode

본 발명은 CMOS 이미지센서에 관한 것으로 특히, 공정 단순화를 기할 수 있는 CMOS 이미지센서 제조 방법에 관한 것이다.The present invention relates to a CMOS image sensor, and more particularly, to a method for manufacturing a CMOS image sensor that can simplify the process.

이미지센서는 광학 영상(Optical image)을 전기 신호로 변환시키는 반도체소자이다. 이 중 전하결합소자(CCD : Charge Coupled Device)는 개개의 MOS(Metal-Oxide-Silicon) 캐패시터가 서로 매우 근접한 위치에 있으면서, 전하 캐리어가 캐패시터에 저장되고 이송되는 소자인 반면, CMOS(Complementary MOS; 이하 CMOS라 함) 이미지센서는 제어회로(Control circuit) 및 신호처리회로(Signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소 수 만큼 MOS 트랜지스터를 만들고 이것을 이용하여 차례차례 출력(Output)을 검출하는 스위칭 방식을 채용한다.The image sensor is a semiconductor device that converts an optical image into an electrical signal. Among them, a charge coupled device (CCD) is a device in which charge carriers are stored and transported in a capacitor while individual metal-oxide-silicon (MOS) capacitors are located in close proximity to each other, whereas CMOS (Complementary MOS); The image sensor uses the CMOS technology that uses a control circuit and a signal processing circuit as peripheral circuits to make MOS transistors as many as the number of pixels, and outputs them sequentially by using them. It adopts a switching scheme for detecting.

CMOS 이미지센서는, 전력 소모와 크기 등에 있어서 CCD 등에 비해 장점이 있는 바, 휴대용 단말기 등 소형의 카메라 장치에 보다 유용하다.CMOS image sensors have advantages over CCDs in power consumption, size, and the like, and are therefore more useful for small camera devices such as portable terminals.

도 1은 일반적인 CMOS 이미지센서의 단위 화소 일부를 도시한 단면도이다.1 is a cross-sectional view illustrating a part of a unit pixel of a general CMOS image sensor.

도 1을 참조하면, 고농도의 P형(P++)의 기판(10)과 P형 에피층(P-Epi)(11)이 적층된 반도체층(이하 반도체층이라 함) 내부에 P형 불순물영역(17, 이하 P0영역이라 함)과 N형 불순물영역(15, 이하 n-영역이라 함)을 구비하는 포토다이오드(PD)가 이온주입 등의 공정을 통해 형성되어 있다. 포토다이오드(PD)의 일측에 접하는 필드 산화막(12)이 반도체층에 국부적으로 형성되어 있으며, 포토다이오드(PD)의 타측에 그 일측이 접하는 반도체층 상에 게이트전극 패턴 즉, 트랜스퍼 게이트(Tx)가 형성되어 있다. 게이트전극 패턴(Tx)의 타측에 접하는 고농도 N형(n+)의 센싱확산영역(18, FD)이 형성되어 있다.Referring to FIG. 1, a P-type impurity region is formed inside a semiconductor layer (hereinafter referred to as a semiconductor layer) in which a high concentration P-type (P ++) substrate 10 and a P-type epitaxial layer (P-Epi) 11 are stacked. 17, hereinafter referred to as P0 region) and an N-type impurity region (15, hereinafter referred to as n-region) are formed through a process such as ion implantation. A field oxide film 12 in contact with one side of the photodiode PD is locally formed in the semiconductor layer, and a gate electrode pattern, that is, a transfer gate Tx, is formed on the semiconductor layer in contact with one side of the photodiode PD. Is formed. A high concentration N-type (n +) sensing diffusion region 18 (FD) is formed in contact with the other side of the gate electrode pattern Tx.

여기서, 게이트전극 패턴(Tx)은 게이트절연막(13)과 폴리실리콘 또는 텅스텐 실리사이드 등이 단독 또는 적층된 구조의 게이트전극(14)과 그 측벽에 질화막, 산화막 또는 산화질화막 등을 포함하는 스페이서(16)로 이루어진다.Here, the gate electrode pattern Tx may include a spacer 16 including a gate electrode 14 having a structure in which the gate insulating layer 13 and polysilicon or tungsten silicide or the like are stacked alone, and a nitride film, an oxide film, or an oxynitride film on a sidewall thereof. )

도 1과 같은 구조를 형성하기 위해 통상 n-영역(15) 형성을 위한 이온주입시 얼라인을 위하여 두 번의 이온주입 공정이나 하드마스크를 이용하는 공정을 적용한다.In order to form a structure as shown in FIG. 1, two ion implantation processes or a process using a hard mask are used for alignment during ion implantation for forming the n-region 15.

두 번의 이온주입을 이용하는 공정의 경우 이온주입 채널링(Implant channeling) 방지를 위해 이온주입 마스크인 포토레지스트 패턴에 대한 경화(Hardening) 공정을 실시한다. 경화 공정시 자외선을 이용한 열처리(UV bake) 방식을 이용하므로 열처리를 위한 별도의 장비 투자가 필요하므로 생산 단가가 증가하는 문제가 발생한다.In the case of using two ion implantation processes, a hardening process is performed on a photoresist pattern, which is an ion implantation mask, in order to prevent ion channeling. In the curing process, since the UV bake method is used, an additional equipment investment for the heat treatment is required, thereby increasing the production cost.

하드마스크를 이용하는 방식은 게이트전극 상부에서의 블로킹(Blocking)을 의해 하드마스크를 증착하고 패터닝하는 방식으로, 이온주입 후 하드마스크 제거를 위한 추가의 공정이 필요하고, 이 때 필드 산화막과 게이트전극 측면에서의 손실(Side attack)이 발생할 가능성이 있다.The method using a hard mask is a method of depositing and patterning a hard mask by blocking on the gate electrode, which requires an additional process for removing the hard mask after ion implantation. Side attack is likely to occur.

상기와 같은 종래 기술의 문제점을 해결하기 위해 제안된 본 발명은, 별도의 장비 투자와 공정 추가 없이 포토다이오드의 깊은 불순물 영역(Deep n-영역)을 형성할 수 있는 CMOS 이미지센서 제조 방법을 제공하는데 그 목적이 있다.The present invention proposed to solve the above problems of the prior art, provides a method for manufacturing a CMOS image sensor that can form a deep impurity region (Deep n-region) of the photodiode without additional equipment investment and process addition The purpose is.

상기 목적을 달성하기 위하여 본 발명은, 기판 상에 게이트전극용 전도막을 형성하는 단계; 상기 게이트전극용 전도막 상에 포토다이오드의 깊은 불순물 영역을 정의하는 제1포토레지스트 패턴을 형성하는 단계; 상기 제1포토레지스트 패턴을 식각마스크로 상기 게이트전극용 전도막의 식각하여 상기 포토다이오드가 형성될 기판을 노출시키는 단계; 상기 제1포토레지스트 패턴을 이온주입 마스크로 상기 노출된 기판에 불순물을 이온주입하여 포토다이오드용 깊은 불순물 영역을 형성하는 단계; 상기 제1포토레지스트 패턴을 제거하는 단계; 상기 게이트전극용 전도막 상에 게이트전극을 정의하는 제2포토레지스트 패턴을 형성하는 단계; 및 상기 제2포토레지스트 패턴을 식각마스크로 상기 게이트전극용 전도막을 식각하여 게이트전극을 형성하는 단계를 포함하는 CMOS 이미지센서 제조 방법을 제공한다.In order to achieve the above object, the present invention, forming a conductive film for the gate electrode on the substrate; Forming a first photoresist pattern on the gate electrode conductive film to define a deep impurity region of the photodiode; Etching the conductive film for the gate electrode using the first photoresist pattern as an etching mask to expose a substrate on which the photodiode is to be formed; Implanting impurities into the exposed substrate using the first photoresist pattern as an ion implantation mask to form deep impurity regions for photodiodes; Removing the first photoresist pattern; Forming a second photoresist pattern defining a gate electrode on the conductive film for the gate electrode; And etching the conductive film for the gate electrode using the second photoresist pattern as an etch mask to form a gate electrode.

본 발명은 게이트전극 패터닝 전에 포토다이오드 영역만을 오픈시켜 셀프 얼라인된 깊은 불순물 영역(Deep n-영역) 형성을 위한 이온주입을 실시하고, 후속으로 게이트전극을 형성한다.According to the present invention, only the photodiode region is opened before gate electrode patterning, and ion implantation for forming a self-aligned deep impurity region (Deep n-region) is performed, followed by forming a gate electrode.

따라서, 포토다이오드의 깊은 불순물 영역 형성을 위한 이온주입 공정시 트랜스퍼 트랜지스터의 게이트전극 하단부 채널 형성 영역에 N형 불순물이 분포하는 채널링 현상을 방지하고, 열처리를 위한 별도의 장비의 추가와 하드마스크의 형성과 제거를 위한 별도의 공정 추가 없이 원하는 포토다이오드의 불순물 영역을 형성할 수 있다.Therefore, in the ion implantation process for forming the deep impurity region of the photodiode, it prevents channeling phenomenon in which N-type impurities are distributed in the channel formation region of the lower end of the gate electrode of the transfer transistor, and adds additional equipment for heat treatment and formation of a hard mask. And impurity regions of the desired photodiode can be formed without adding a separate process for removal and removal.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention.

도 2a 내지 도 2d는 본 발명의 일실시예에 따른 CMOS 이미지센서의 제조 공정을 도시한 단면도로서, 이를 참조하여 CMOS 이미지센서 제조 공정을 살펴본다.2A to 2D are cross-sectional views illustrating a manufacturing process of a CMOS image sensor according to an exemplary embodiment of the present invention, and a manufacturing process of the CMOS image sensor will be described with reference thereto.

도 2a에 도시된 바와 같이, P형의 기판(100)에 STI(Shallow Trench Isolation) 또는 LOCOS(LOCal Oxidation of Silicon) 구조의 필드 산화막(도시하지 않음)을 형성한다. As shown in FIG. 2A, a field oxide film (not shown) having a shallow trench isolation (STI) or LOCOS (LOCal Oxidation of Silicon) structure is formed on the P-type substrate 100.

여기서, 기판(100)은 고농도인 P형(P++)의 영역과 P형의 에피층(P-epi)이 적층된 것을 이용하는 바, 도면의 간략화를 위해 기판(100)으로 간략화하였다.Here, since the substrate 100 is formed by stacking a high concentration of P-type (P ++) region and a P-type epi layer (P-epi), the substrate 100 is simplified to simplify the drawing.

기판(100) 상에 게이트 절연막(도시하지 않음)과 게이트 전극용 전도막(101a)을 차례로 증착한다. A gate insulating film (not shown) and a gate electrode conductive film 101a are sequentially deposited on the substrate 100.

여기서, 게이트 전극용 전도막(101a)은 폴리실리콘막, 텅스텐, 텅스텐 실리사이드막 등의 단독 또는 적층 구조를 포함하며, 텅스텐 이외에도 다양한 금속 등을 단독 또는 적층하여 사용할 수 있다.Here, the conductive film 101a for the gate electrode may include a single or laminated structure such as a polysilicon film, tungsten, tungsten silicide film, or the like, and various metals or the like may be used alone or in addition to tungsten.

게이트 절연막으로는 실리콘 산화막, 실리콘 질화막, 알루미늄 산화막 등의 단독 또는 적층 구조를 포함한다.The gate insulating film includes a single or stacked structure of a silicon oxide film, a silicon nitride film, an aluminum oxide film and the like.

포토다이오드용 n-영역 형성을 위한 이온주입 마스크인 포토레지스트 패턴(102)을 형성한다. 포토레지스트 패턴(102)은 포토다이오드 영역(a)을 정의하도록 한다.A photoresist pattern 102, which is an ion implantation mask for forming an n-region for a photodiode, is formed. The photoresist pattern 102 defines the photodiode region a.

여기서, 'A'는 화소 영역을 나타내고, 'B'는 그 주변영역을 나타낸다.Here, 'A' represents a pixel area, and 'B' represents a peripheral area thereof.

도 2b에 도시된 바와 같이, 포토레지스트 패턴(102)을 식각마스크로 게이트 전극용 전도막(101a)을 식각하여 포토다이오드 영역(a)을 노출시킨다.As shown in FIG. 2B, the photodiode region a is exposed by etching the conductive film 101a for the gate electrode using the photoresist pattern 102 as an etch mask.

포토레지스트 패턴(102)을 이온주입 마스크로 포토다이오드의 깊은 불순물 영역 형성을 위한 불순물 예컨대, N형 불순물을 이온주입 공정(013)에 의해 기판(100)에 도핑시킴으로써, 포토다이오드의 깊은 불순물 영역(104, n-영역; 이하 n-영역이라 함)을 형성한다.The dopant for forming the deep impurity region of the photodiode using the photoresist pattern 102 as the ion implantation mask, for example, an N-type impurity, is doped into the substrate 100 by the ion implantation process 013, so that the deep impurity region of the photodiode ( 104, n-region (hereinafter referred to as n-region).

여기서, 포토레지스트 패턴(102)의 끝단은 기판(100)의 노출된 영역과 얼라인되며, 후속 공정에 의해 형성될 트랜스퍼 트랜지스터의 게이트전극과 얼라인된다.Here, the end of the photoresist pattern 102 is aligned with the exposed region of the substrate 100 and is aligned with the gate electrode of the transfer transistor to be formed by a subsequent process.

도 2c에 도시된 바와 같이, 포토레지스트 패턴(102)을 제거한다.As shown in FIG. 2C, the photoresist pattern 102 is removed.

이때, 통상적인 포토레지스트 스트립 공정을 이용하며, 추가의 세정 공정을 실시한다.At this time, a conventional photoresist strip process is used, and an additional cleaning process is performed.

전면에 각 게이트전극을 정의하는 포토레지스트 패턴(105)을 형성한다.A photoresist pattern 105 defining each gate electrode is formed on the entire surface.

화소 영역(A)의 경우 트랜스퍼 트랜지스터, 리셋 트랜지스터, 드라이브 트랜지스터, 셀렉트 트랜지스터 등이 정의되며, 주변영역의 경우 일반적인 NMOS 또는 PMOS 트랜지스터가 정의될 것이다.In the pixel region A, a transfer transistor, a reset transistor, a drive transistor, a select transistor, and the like are defined. In the peripheral region, a general NMOS or PMOS transistor may be defined.

도 2d에 도시된 바와 같이, 포토레지스트 패턴(105)을 식각마스크로 게이트 전극용 전도막(101b)을 식각하여 각 트랜지스터의 게이트전극(101c, Tx, Rx, Dx, Sx, Tr)을 형성한다.As shown in FIG. 2D, the gate electrode conductive film 101b is etched using the photoresist pattern 105 as an etch mask to form gate electrodes 101c, Tx, Rx, Dx, Sx, and Tr of each transistor. .

이어서, 포토레지스트 패턴(105)을 제거한 다음, 세정 공정을 실시한다.Next, the photoresist pattern 105 is removed, and then a cleaning process is performed.

도면에 도시되지는 않았지만, 후속으로 포토다이오드의 P0영역 형성 공정과, 각 트랜지스터의 소스/드레인 형성 공정과, 플로팅 디퓨전 형성 공정과 각종 메탈라인 형성 공정이 진행될 것이다.Although not shown in the drawings, a P0 region forming process of a photodiode, a source / drain forming process of each transistor, a floating diffusion forming process, and various metal line forming processes will be performed.

전술한 바와 같이 이루어지는 본 발명은, 게이트전극 패턴 형성 전에 포토다이오드의 깊은 불순물 영역을 형성함으로써, 포토레지스트 패턴의 경화를 위한 별도의 장비 추가와 하드마스크 사용으로 인한 공정 추가 없이 원하는 포토다이오드 프로파일을 얻을 수 있음을 실시예를 통해 알아보았다.According to the present invention made as described above, by forming a deep impurity region of the photodiode before forming the gate electrode pattern, a desired photodiode profile can be obtained without additional equipment for hardening the photoresist pattern and additional process due to the use of a hard mask. It was found through the examples that it can.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

상술한 본 발명은, 추가의 장비 투자와 공정의 추가를 방지할 수 있어, CMOS 이미지센서의 가격 경쟁력과 수율을 높이는 효과가 있다.The present invention described above can prevent additional equipment investment and the addition of processes, thereby increasing the price competitiveness and yield of the CMOS image sensor.

Claims (3)

기판 상에 게이트전극용 전도막을 형성하는 단계;Forming a conductive film for a gate electrode on the substrate; 상기 게이트전극용 전도막 상에 포토다이오드의 깊은 불순물 영역을 정의하는 제1포토레지스트 패턴을 형성하는 단계;Forming a first photoresist pattern on the gate electrode conductive film to define a deep impurity region of the photodiode; 상기 제1포토레지스트 패턴을 식각마스크로 상기 게이트전극용 전도막의 식각하여 상기 포토다이오드가 형성될 기판을 노출시키는 단계;Etching the conductive film for the gate electrode using the first photoresist pattern as an etching mask to expose a substrate on which the photodiode is to be formed; 상기 제1포토레지스트 패턴을 이온주입 마스크로 상기 노출된 기판에 불순물을 이온주입하여 포토다이오드용 깊은 불순물 영역을 형성하는 단계;Implanting impurities into the exposed substrate using the first photoresist pattern as an ion implantation mask to form deep impurity regions for photodiodes; 상기 제1포토레지스트 패턴을 제거하는 단계;Removing the first photoresist pattern; 상기 게이트전극용 전도막 상에 게이트전극을 정의하는 제2포토레지스트 패턴을 형성하는 단계; 및Forming a second photoresist pattern defining a gate electrode on the conductive film for the gate electrode; And 상기 제2포토레지스트 패턴을 식각마스크로 상기 게이트전극용 전도막을 식각하여 게이트전극을 형성하는 단계Forming a gate electrode by etching the conductive film for the gate electrode using the second photoresist pattern as an etching mask 를 포함하는 CMOS 이미지센서 제조 방법.CMOS image sensor manufacturing method comprising a. 제 1 항에 있어서,The method of claim 1, 상기 게이트전극은, 트랜스퍼 트랜지스터, 리셋 트랜지스터, 드라이브 트랜지스터 또는 셀렉트 트랜지스터 중 어느 하나의 게이트전극인 것을 특징으로 하는 CMOS 이미지센서 제조 방법.The gate electrode is a CMOS image sensor manufacturing method, characterized in that the gate electrode of any one of a transfer transistor, a reset transistor, a drive transistor or a select transistor. 제 2 항에 있어서,The method of claim 2, 상기 포토다이오드용 깊은 불순물 영역은 상기 트랜스퍼 트랜지스터의 게이트전극에 얼라인되는 것을 특징으로 하는 CMOS 이미지센서 제조 방법.And the deep impurity region for the photodiode is aligned with the gate electrode of the transfer transistor.
KR1020050088818A 2005-09-23 2005-09-23 Manufacturing method of CMOS image sensor to simplify the process KR20070034288A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050088818A KR20070034288A (en) 2005-09-23 2005-09-23 Manufacturing method of CMOS image sensor to simplify the process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050088818A KR20070034288A (en) 2005-09-23 2005-09-23 Manufacturing method of CMOS image sensor to simplify the process

Publications (1)

Publication Number Publication Date
KR20070034288A true KR20070034288A (en) 2007-03-28

Family

ID=49290712

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050088818A KR20070034288A (en) 2005-09-23 2005-09-23 Manufacturing method of CMOS image sensor to simplify the process

Country Status (1)

Country Link
KR (1) KR20070034288A (en)

Similar Documents

Publication Publication Date Title
US7361527B2 (en) Image sensor with improved charge transfer efficiency and method for fabricating the same
US8541825B2 (en) Image sensor with improved charge transfer efficiency and method for fabricating the same
KR100672729B1 (en) Method for manufacturing of CMMS image sensor
US20060284223A1 (en) CMOS image sensor and manufacturing method thereof
US20070148929A1 (en) Method for Manufacturing CMOS Image Sensor
KR20070029369A (en) Method for fabrication of image sensor for preventing generation of dark current
US7687306B2 (en) CMOS image sensor and method for manufacturing the same
KR100640977B1 (en) Method for manufacturing of cmos image sensor
KR100672688B1 (en) Method for manufacturing of CMOS image sensor
KR100790208B1 (en) Fabricating method of Image sensor
KR100731099B1 (en) Cmos image sensor and method for manufacturing the same
KR100790287B1 (en) Fabricating method of Image sensor
KR100349679B1 (en) Method for fabricating CMOS image sensor
KR20070034288A (en) Manufacturing method of CMOS image sensor to simplify the process
KR100718776B1 (en) Method for manufacturing cmos image sensor
KR20070033694A (en) MOS image sensor manufacturing method
KR100664850B1 (en) Method for fabrication of cmos image sensor for improving charge transfer efficiency
KR100649001B1 (en) method for manufacturing of CMOS image sensor
KR100937674B1 (en) Method for fabricating of CMOS Image sensor
KR100788379B1 (en) Manufacturing method of image sensor
KR100606920B1 (en) Method for manufacturing semiconductor device
KR101128689B1 (en) Image sensor by selective plasma nitrization
KR100749254B1 (en) Fabricating method of image sensor with improved charge transfer efficiency
KR20060010895A (en) Image sensor with improved charge transfer efficiency and method for fabrication thereof
KR20040003961A (en) Imase sensor and method for fabricating of the same

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination