KR20070033508A - 배선 형성 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법 - Google Patents

배선 형성 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법 Download PDF

Info

Publication number
KR20070033508A
KR20070033508A KR1020050087735A KR20050087735A KR20070033508A KR 20070033508 A KR20070033508 A KR 20070033508A KR 1020050087735 A KR1020050087735 A KR 1020050087735A KR 20050087735 A KR20050087735 A KR 20050087735A KR 20070033508 A KR20070033508 A KR 20070033508A
Authority
KR
South Korea
Prior art keywords
conductive slurry
transferring
lower structure
gate line
wiring
Prior art date
Application number
KR1020050087735A
Other languages
English (en)
Inventor
최지원
김병주
최진경
배양호
조국래
김진석
심이섭
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050087735A priority Critical patent/KR20070033508A/ko
Publication of KR20070033508A publication Critical patent/KR20070033508A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/42—Arrangements for providing conduction through an insulating substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

배선 형성 방법 및 이를 이용한 박막 트랜지스터 기판의 제조 방법이 제공된다. 배선 형성 방법은 인쇄판의 인쇄홈에 충진된 도전성 슬러리를 하부 구조물 상에 전사하는 단계 및 도전성 슬러리를 소결하는 단계를 포함한다.
도전성 슬러리, 배선, 인쇄판, 액정 표시 장치

Description

배선 형성 방법 및 이를 이용한 박막 트랜지스터 기판의 제조 방법{Method for fabricating wire and method for fabricating thin film transistor panel using the same}
도 1은 본 발명의 일 실시예에 따른 방법으로 형성된 배선 구조의 단면도이다.
도 2 내지 도 6은 본 발명의 일 실시예에 따른 배선 형성 방법의 공정 단계별 단면도들이다.
도 7은 본 발명의 다른 실시예에 따른 배선 형성 방법의 공정 단계별 단면도이다.
도 8은 본 발명의 일 실시예에 따른 방법으로 제조된 박막 트랜지스터 기판의 단면도이다.
도 9 내지 도 16은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법의 공정 단계별 단면도들이다.
<도면의 주요부분에 대한 부호의 설명>
1: 구조물 3: 배선
10: 인쇄판 11: 인쇄홈
12: 인쇄판 상면 20: 슬러리 공급부
50: 전사 롤러 51: 전사 시트
본 발명은 배선 형성 방법에 관한 것으로서, 보다 상세하게는 인쇄법을 이용한 배선 형성 방법 및 이를 이용한 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
반도체 장치, 표시 장치 또는 기타 전자 장치가 경량화, 소형화, 집적화가 요구됨에 따라 배선, 절연막 등의 미세 패턴의 중요성이 대두되고 있다. 따라서, 얼마나 저렴한 가격으로 정밀한 미세 패턴을 형성할 수 있느냐가 오늘날 기술력의 핵심으로 자리잡고 있다. 특히, 현재 가장 널리 사용되고 있는 평판 표시 장치의 하나인 액정 표시 장치에서는 배선 패턴, 필터 패턴, 스페이서 패턴 등에서 정밀한 미세 패턴이 요구되어 다양한 패턴 형성 방법이 연구되고 있다.
액정 표시 장치, 유기 EL 표시 장치 등과 같은 평판 표시 장치에서의 배선 패턴은 종래 반도체 분야에서 널리 사용되고 있는 사진 식각 공정이 채용되고 있다. 그러나 사진 식각 공정은 패턴 형성시, 식각액 또는 식각 기체에 의한 과식각으로 인해 정밀한 패턴 형성에 제약이 따른다. 또한 사진 식각 공정은 마스크를 이용하여 복잡한 단계를 거치게 되므로, 제조 시간이 늘어나고 제조 비용이 상승하게 된다. 이를 개선하기 위하여 금속 슬러리를 몰딩하여 배선을 형성하는 방법이 연구되고 있지만, 이는 잔여막 제거를 위한 식각 공정을 추가로 거쳐야 하며, 공정의 연속성 관점에서 불리한 측면이 있다.
본 발명이 이루고자 하는 기술적 과제는 제조 공정이 단순하면서도 정밀한 패턴을 갖는 배선 형성 방법을 제공하고자 하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기한 바와 같은 배선 형성 방법을 이용한 박막 트랜지스터 기판의 제조 방법을 제공하고자 하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 배선 형성 방법은 인쇄판의 인쇄홈에 충진된 도전체 슬러리를 하부 구조물 상에 전사하는 단계 및 상기 도전체 슬러리를 소결하는 단계를 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법은 절연 기판 상에 제1 방항으로 연장된 게이트선 및 상기 게이트선에 연결된 게이트 전극을 포함하는 게이트 배선을 형성하는 단계와, 상기 절연 기판 상에 상기 게이트선과 교차하도록 제2 방향으로 연장된 데이터선, 상기 데이터선에 연결된 소스 전극 및 상기 소스 전극과 이격되어 위치하는 드레인 전극을 포함하며, 상기 게이트 배선과 절연되어 있는 데이터 배선을 형성하는 단계와, 상기 게이트 배선과 상기 데이터 배선 상에 각 화소마다 상기 드레인 전극과 연결된 화소 전극을 형성하는 단계를 포함하되, 상기 게이트 배선, 상기 데이터 배선 및/또는 상기 화소 전극을 형성하는 단계는 인쇄판의 인쇄홈에 충진된 도전성 슬러리를 하부 구조물 상에 전사하는 단계 및 상기 도전성 슬러리를 소결하는 단계를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위 뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
공간적으로 상대적인 용어인 "전", "후", "전방", "후방", "아래", "하부", "위", "상부" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 일 실시예에 따른 방법으로 형성된 배선 구조를 설명한다. 도 1은 본 발명의 일 실시예에 따른 방법으로 형성된 배선 구조의 단면도이다.
도 1을 참조하면, 하부 구조물(lower structure)(1) 상에 다양한 패턴의 배선(3)이 형성되어 있다.
하부 구조물(1)은 배선(3) 등이 형성되는 면을 제공하며, 배선 등을 지지한다. 하부 구조물(1)은 상부에 형성되는 배선(3)과는 다른 구성을 가지며, 복수의 구성요소, 소자, 층 등이 조합되어 있는 복합물(complex) 뿐만 아니라, 하나의 구성요소, 소자, 층 등으로 이루어진 단일 구조물을 포함한다. 예를 들어 유리 등으로 이루어진 절연 기판, 비정질 규소 등으로 이루어진 반도체, 절연막일 수 있으며, 이에 제한되지 않는다.
배선(3)은 알루미늄(Al), 구리(Cu), 은(Ag), 몰리브덴(Mo), 니켈(Ni), 크롬 (Cr), 티타늄(Ti), 탄탈(Ta), 코발트(Co) 또는 이들의 합금 등으로 이루어질 수 있지만, 이에 제한되는 것은 아니고, 도전성을 나타내는 어떠한 물질로 이루어질 수도 있다. 이러한 배선(3)은 단일층일 수도 있으며, 2층 이상의 다층 구조를 가질 수도 있다.
이하, 상기한 바와 같은 구조를 갖는 배선을 형성하는 방법에 대하여 설명한다. 도 2 내지 도 6은 본 발명의 일 실시예에 따른 배선 형성 방법의 공정 단계별 단면도들이다.
먼저 도 2를 참조하면, 적어도 하나의 인쇄홈(11)이 형성되어 있는 인쇄판(10)을 준비한다. 인쇄홈(11) 패턴은 인쇄 대상 패턴인 배선 패턴에 대응하여 다양한 형상으로 형성된다. 이어서, 슬러리 공급부(20)로부터 인쇄판(10)의 상면(12) 일측(도 2에서 인쇄판의 우측)에 인쇄 대상 물질인 도전성 슬러리(30)를 제공한다.
도전성 슬러리(30)는 인쇄홈(11)과 같은 특정 공간을 채우지만, 외력이 존재하지 않는 경우 형상을 유지할 수 있는 정도의 유동성을 갖는다. 도전성 슬러리(30)는 슬러리 형태로서 도전체 입자를 함유하며, 특정 온도에서 소결(sintering) 가능한 물질로 이루어진다. 하나의 예로서, 금속 분말 입자가 올리고머 및 용매에 균일하게 분산된 혼합물의 형태일 수 있다.
상기 금속 분말 입자는 도전성 슬러리(30)의 소결이 비교적 저온에서 이루어지도록 약 200nm 이하의 크기를 갖는다. 바람직하기로는 수 nm 내지 수십 nm의 크기를 가질 수 있다. 상기 금속 분말 입자의 크기가 200nm를 초과하게 되면, 소결 온도가 약 500℃에 이르게 되는데, 이와 같은 온도 범위에서는 적용 가능한 하부 구조물(10)의 범위를 제한하게 된다. 즉, 유리 기판이나 플라스틱 등의 절연 기판의 경우 금속 분말 입자의 크기가 200nm를 초과하여 소결 온도가 500℃를 초과하게 되면, 절연 기판의 구조적 변화가 수반되기 때문에 적용이 용이하지 않다.
상기 올리고머는 유동성 및 분산성을 조절하는 역할을 한다. 또한, 상기 용매는 극성 및 무극성 용매 중 임의로 선택될 수 있으며 소결 온도 이하에서 휘발될 수 있으면 특히 제한되지 않는다. 예컨대, 알코올류, 벤젠류, 톨루엔류, 에테르류 등을 들 수 있다.
계속해서 도 3을 참조하면, 블레이드(40)를 인쇄판(10)의 타측(도 3에서 좌측)으로 이동하여 인쇄판(10) 상면에 제공된 도전성 슬러리(30)를 인쇄홈(11)에 충진한다. 즉, 블레이드(40)를 인쇄판(10)의 상면(12)에 접촉하면서 이동시키면, 도전성 슬러리(30)가 블레이드(40)의 이동 방향으로 밀려나가면서 이동 경로 상에 존재하는 인쇄홈(11)에 충진되게 된다. 여기서, 인쇄홈(11) 이외의 인쇄판(10) 상면(12)은 블레이드(40)에 의해 도전성 슬러리(30)가 제거되며, 인쇄홈(11) 내에만 도전성 슬러리(31)가 잔류하게 된다. 도 3에서는 하나의 블레이드(40)가 도전성 슬러리(30) 충진 및 제거를 동시에 수행하는 예가 도시되어 있지만, 이와는 달리 2 이상의 블레이드를 구비하여, 하나는 충진용 블레이드로 사용하고 다른 하나는 제거용 블레이드로 사용할 수도 있다.
이어서 도 4를 참조하면, 도전성 슬러리(31)가 충진된 인쇄판(10) 상면(12)에 전사 롤러(50)를 롤링시킨다. 전사 롤러(50)의 외주에는 전사 시트(51)가 구비되어, 전사 롤러(50)가 인쇄판(10)의 상면(12)을 롤링하는 동안 인쇄홈(11)에 충진 된 도전성 슬러리(31)가 전사 시트(51)로 제1 전사된다. 여기서 전사 롤러(50)의 외주는 전사 롤러(50)의 롤링 방향에 대하여 인쇄홈(11) 패턴의 최대 폭(도 4에서 좌우 폭)보다 같거나 크도록 하는 것이 바람직하며, 전사 시트(51)는 도전성 슬러리(31)의 전사가 용이하도록 도전성 슬러리(31)와의 부착성이 우수한 것을 사용하는 것이 바람직하다.
이어서 도 5를 참조하면, 도전성 슬러리(31)가 전사된 전사 롤러(50)를 하부 구조물(1) 상에 롤링시킨다. 그러면, 전사 시트(51)에 부착되어 있는 도전성 슬러리(31)가 하부 구조물(1)의 상면으로 제2 전사된다. 이때, 도전성 슬러리(31)는 하부 구조물(1) 상에서 형상을 유지할 정도의 유동성을 가져야 함은 물론이다.
이어서 도 6을 참조하면, 도전성 슬러리(31)가 전사된 하부 구조물(1)을 열 또는 열과 압력에 의해 소결시킨다. 소결 조건은 하부 구조물(1)의 종류, 도전성 슬러리(31)의 금속 분말 입자의 종류, 크기 등에 따라 다양하게 변형가능하다. 하나의 예로서 약 400℃의 온도에서 소결을 진행할 수 있다. 이와 같은 소결이 끝나게 되면, 도전성 슬러리(31)가 단단히 고결되어 도 1에 도시된 바와 같은 배선(3)이 완성된다. 본 단계는 도전성 슬러리(31)의 제2 전사 직후에 이루어질 수도 있으며, 도전성 슬러리(31)가 전사된 다수의 하부 구조물(1)을 동시에 소결하는 것도 가능하다. 따라서, 공정 효율이 높다.
이상의 실시예에서는 배선 형성 방법으로서 평판형 인쇄판을 사용한 예를 들었지만, 그에 제한되지 않으며, 원통형 인쇄판을 사용할 수도 있다. 도 7은 본 발명의 다른 실시예에 따른 배선 형성 방법의 공정 단계별 단면도이다.
도 7을 참조하면, 본 발명의 다른 실시예에서는 본 발명의 일 실시예와는 달리 평판형 인쇄판 대신에 원통형 인쇄판(210)이 사용되고 있다. 원통형 인쇄판(210)의 외주에는 인쇄홈(211) 및 인쇄판 상면(212)이 위치한다. 슬러리 공급부(20)로부터 원통형 인쇄판(210)에 도전성 슬러리(30)를 제공하면, 인쇄판(210)이 회전하면서 블레이드(40)에 의해 도전성 슬러리(30)가 인쇄홈(211)에 충진되고, 나아가 이에 접하는 전사 롤러(50)에 전사된다. 이후 하부 구조물로의 전사 및 소결 공정 등은 본 발명의 일 실시예와 동일하므로 그 설명은 생략한다.
이상 설명한 본 발명의 일 실시예에 따른 배선 형성 방법은 액정 표시 장치, 유기 EL 표시 장치 등에 사용되는 박막 트랜지스터 기판, 반도체 소자, 반도체 장치 등에 적용될 수 있으며, 그밖에도 정밀한 배선 패턴이 요구되는 어떠한 분야에도 적용 가능하다. 이하 박막 트랜지스터 기판에 적용된 예를 설명하지만 이에 제한되는 것이 아님은 물론하다.
도 8은 본 발명의 일 실시예에 따른 방법으로 제조된 박막 트랜지스터 기판의 단면도이다. 도 8을 참조하면, 박막 트랜지스터 기판(100)의 유리 등으로 이루어진 절연 기판(110) 상에는 제1 방향으로 연장되고 게이트 신호를 전달하는 게이트선(미도시) 및 게이트선에 연결된 게이트 전극(126)이 형성되어 있으며, 이들 위에는 게이트 절연막(130)이 형성되어 있다.
게이트 절연막(130) 위의 게이트 전극(126)과 중첩하는 영역에는 반도체층(140)이 형성되어 있으며, 반도체층(140)의 상부에는 반도체층(140)을 일부 노출시키는 저항성 접촉층(155, 156)이 위치한다.
반도체층(140) 및 저항성 접촉층(155, 156)이 형성되어 있는 게이트 절연막(130)의 상부에는 제2 방향으로 형성되어 게이트선과 교차하여 화소를 정의하며 데이터 신호를 전달하는 데이터선(미도시), 데이터선에 연결된 소스 전극(165) 및 소스 전극(165)과 소정 거리 이격되어 위치하는 드레인 전극(166)이 형성되어 있다. 반도체층(140)과 중첩하는 영역에서 소스 전극(165) 및 드레인 전극(166)은 하부의 저항성 접촉층(155, 156)과 동일한 패턴으로 형성되어 반도체층(140)을 노출하는 형상을 가지며, 하부의 게이트 전극(126), 반도체층(140)과 함께 박막 트랜지스터를 이룬다.
데이터선의 상부에는 보호막(170)이 형성되어 있다. 보호막(170) 위에는 화소마다 화소 전극(180)이 형성되어 있다. 화소 전극(180)은 컨택홀(176)을 통하여 드레인 전극(166)과 전기적으로 접속하며, 상부 기판의 공통 전극과 함께 액정층에 전계를 형성한다. 화소 전극(180) 상에는 배향막(미도시)이 도포될 수 있다.
이하, 상기한 바와 같은 박막 트랜지스터 기판의 제조 방법에 대하여 설명한다. 도 9 내지 도 16은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법의 공정 단계별 단면도들이다.
도 9를 참조하면, 유리 등으로 이루어진 절연 기판(110) 상에 도전성 슬러리(31a) 패턴을 인쇄한다. 이어서, 도전성 슬러리(31a) 패턴에 약 400℃의 온도에서 소결 공정을 진행한다. 본 단계는 게이트 배선의 형성 단계로서, 본 발명의 일 실시예에 따른 배선 형성 방법이 동일하게 적용될 수 있다. 그 결과 도 10에 도시된 바와 같이 게이트 전극(126) 및 게이트선을 포함하는 게이트 배선이 완성된다. 본 단계에서는 사진 식각 공정을 사용하지 않으면서도, 인쇄법에 의한 정밀한 게이트 배선의 형성이 가능하므로 공정이 단순해진다. 또한 다수의 박막 트랜지스터 기판의 게이트 전극용 도전성 슬러리(31a)에 대하여 동시 소결이 가능하므로, 공정 효율이 개선될 수 있다.
이어서 도 11을 참조하면, 게이트 배선 상에 질화 규소 등을 증착하여 게이트 절연막(130)을 형성한다. 이어서, 수소화 비정질 규소, n형 불순물이 고농도로 도핑된 n+ 수소화 비정질 규소를 증착한 다음 패터닝하여, 반도체층(140) 및 저항성 접촉층(150)을 형성한다.
이어서 도 12를 참조하면, 저항성 접촉층(150) 상에 도전체 슬러리(31b) 패턴을 인쇄한 다음 약 400℃의 온도에서 소결을 진행한다. 본 단계는 데이터 배선의 형성 단계로서, 본 발명의 일 실시예에 따른 배선 형성 방법이 동일하게 적용될 수 있다. 그 결과 도 13에 도시된 바와 같이 데이터선(미도시), 소스 전극(165) 및 드레인 전극(166)을 포함하는 데이터 배선이 완성된다. 본 단계에서는 사진 식각 공정을 사용하지 않으면서도, 인쇄법에 의한 정밀한 데이터 배선의 형성이 가능하므로 공정 효율이 개선된다. 단, 게이트 배선 형성 단계에서와는 달리 하부 구조물이 단차를 갖기 때문에 이를 감안하여 인쇄판의 재질 및 형상을 조절하는 것이 바람직하다.
이어서 도 14를 참조하면, 소스 전극(165) 및 드레인 전극(166)을 식각 마스크로 이용하여 하부의 저항성 접촉층(150)을 패터닝한다. 이때, 저항성 접촉층(155, 156)은 소스 전극(165) 및 드레인 전극(166)과 실질적으로 동일한 형상으로 분리되며, 하부의 반도체층(40)을 노출시킨다. 이로써, 게이트 전극(126), 반도체층(140), 소스 및 드레인 전극(165, 166)으로 이루어진 박막 트랜지스터가 완성된다.
이어서 도 15를 참조하면, 질화 규소 등을 증착하고 패터닝하여 컨택홀(176)을 구비하는 보호막(170)을 형성한다.
이어서, 보호막(170) 상에 ITO 또는 IZO 등의 투명한 도전성 슬러리(31c) 패턴을 인쇄한 다음 약 400℃의 온도에서 소결을 진행한다. 본 단계는 화소 전극(180)의 형성 단계로서, 본 발명의 일 실시예에 따른 배선 형성 방법이 동일하게 적용될 수 있다. 그 결과 도 8에 도시된 바와 같이 컨택홀(176)이 형성되어 있는 화소 전극(180)이 완성된다. 투명한 화소 전극(180) 대신에 반사 전극을 사용하는 경우에는 알루미늄 등의 반사성이 좋은 도전성 슬러리를 사용하게 된다. 본 단계에서는 사진 식각 공정을 사용하지 않으면서도, 인쇄법에 의한 정밀한 화소 전극의 형성이 가능하므로 공정 효율이 개선된다. 본 단계에서도 하부 구조물의 단차가 고려될 수 있다. 이로써 박막 트랜지스터가 완성되며, 추가로 화소 전극(180) 상에 폴리이미드 등을 도포함으로써 배향막(미도시)을 형성할 수 있다.
본 실시예에서는 게이트 배선, 데이터 배선 및 화소 전극의 형성에 본 발명의 일 실시예에 따른 배선 형성 방법이 적용된 예를 들었지만, 게이트 배선, 데이터 배선 및 화소 전극 중 어느 하나 또는 둘만 본 발명의 일 실시예에 따른 배선 형성 방법이 적용되고, 나머지는 통상의 사진 식각 공정을 사용하여 형성하는 것도 가능하며, 본 발명의 범위에 포함되는 것으로 보아야 한다.
또, 본 실시예에서는 박막 트랜지스터 기판으로서, 게이트 전극이 반도체층 아래에 위치하는 이른바 "바텀 게이트 방식"을 채용한 예를 들고 있지만, 게이트 전극이 반도체층 상부에 위치하는 "탑 게이트 방식"에도 동일하게 적용될 수 있음은 물론이다. 이상과 같은 본 발명의 다양한 적용예 또는 실시예들은 당업자의 입장에서 용이하게 이해 또는 유추할 수 있으며, 본 발명의 범위가 모호하게 또는 한정적으로 해석되는 것을 회피하기 위해서 구체적인 설명은 생략한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 배선 형성 방법 및 이를 이용한 액정 표시 장치의 제조 방법에 따르면 인쇄홈을 포함하는 인쇄판에 의하여 도전성 슬러리를 전사하고 소결함으로써 추가적인 사진 식각 공정의 필요 없이 정밀한 배선 패턴을 형성할 수 있다. 또한 다수의 기판을 동시에 소결할 수 있어 공정 효율이 개선된다.

Claims (13)

  1. 인쇄판의 인쇄홈에 충진된 도전성 슬러리를 하부 구조물 상에 전사하는 단계; 및
    상기 도전성 슬러리를 소결하는 단계를 포함하는 배선 형성 방법.
  2. 제1 항에 있어서,
    상기 전사 단계는 상기 인쇄홈에 충진된 도전성 슬러리를 전사 롤러에 구비된 전사 시트에 제1 전사하는 단계; 및
    상기 전사 시트에 제1 전사된 상기 도전성 슬러리를 상기 하부 구조물 상에 제2 전사하는 단계를 포함하는 배선 형성 방법.
  3. 제1 항에 있어서,
    상기 인쇄판은 평판형 또는 원통형인 배선 형성 방법.
  4. 제1 항에 있어서,
    상기 도전성 슬러리는 금속 분말 입자, 올리고머 및 용매가 균일하게 분산된 혼합물인 배선 형성 방법.
  5. 제4 항에 있어서,
    상기 금속 분말 입자는 200nm 이하의 크기를 갖는 배선 형성 방법.
  6. 제1 항에 있어서,
    상기 하부 구조물은 절연 기판, 반도체, 또는 절연막인 배선 형성 방법.
  7. 제1 항에 있어서,
    상기 도전성 슬러리를 소결하는 단계는 100 내지 500℃에서 진행되는 배선 형성 방법.
  8. 절연 기판 상에 제1 방항으로 연장된 게이트선 및 상기 게이트선에 연결된 게이트 전극을 포함하는 게이트 배선을 형성하는 단계;
    상기 절연 기판 상에 상기 게이트선과 교차하도록 제2 방향으로 연장된 데이터선, 상기 데이터선에 연결된 소스 전극 및 상기 소스 전극과 이격되어 위치하는 드레인 전극을 포함하며, 상기 게이트 배선과 절연되어 있는 데이터 배선을 형성하는 단계;
    상기 게이트 배선과 상기 데이터 배선 상에 각 화소마다 상기 드레인 전극과 연결된 화소 전극을 형성하는 단계를 포함하되,
    상기 게이트 배선, 상기 데이터 배선 및/또는 상기 화소 전극을 형성하는 단계는,
    인쇄판의 인쇄홈에 충진된 도전성 슬러리를 하부 구조물 상에 전사하는 단 계; 및
    상기 도전성 슬러리를 소결하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
  9. 제8 항에 있어서,
    상기 전사 단계는 상기 인쇄홈에 충진된 도전성 슬러리를 전사 롤러에 구비된 전사 시트에 제1 전사하는 단계; 및
    상기 전사 시트에 제1 전사된 상기 도전성 슬러리를 상기 하부 구조물 상에 제2 전사하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
  10. 제8 항에 있어서,
    상기 인쇄판은 평판형 또는 원통형인 박막 트랜지스터 기판의 제조 방법.
  11. 제8 항에 있어서,
    상기 도전성 슬러리는 금속 분말 입자, 올리고머 및 용매가 균일하게 분산된 혼합물인 박막 트랜지스터 기판의 제조 방법.
  12. 제11 항에 있어서,
    상기 금속 분말 입자는 200nm 이하의 크기를 갖는 박막 트랜지스터 기판의 제조 방법.
  13. 제8 항에 있어서,
    상기 도전성 슬러리를 소결하는 단계는 100 내지 500℃에서 진행되는 박막 트랜지스터 기판의 제조 방법.
KR1020050087735A 2005-09-21 2005-09-21 배선 형성 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법 KR20070033508A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050087735A KR20070033508A (ko) 2005-09-21 2005-09-21 배선 형성 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050087735A KR20070033508A (ko) 2005-09-21 2005-09-21 배선 형성 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법

Publications (1)

Publication Number Publication Date
KR20070033508A true KR20070033508A (ko) 2007-03-27

Family

ID=41560800

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050087735A KR20070033508A (ko) 2005-09-21 2005-09-21 배선 형성 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법

Country Status (1)

Country Link
KR (1) KR20070033508A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100871113B1 (ko) * 2007-04-03 2008-11-28 경희대학교 산학협력단 실리콘 슬러리를 이용한 박막 트랜지스터 및 그 제조방법
US9123818B2 (en) 2009-05-26 2015-09-01 Industry-Academic Cooperation Foundation, Yonsei University Compositions for solution process, electronic devices fabricated using the same, and fabrication methods thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100871113B1 (ko) * 2007-04-03 2008-11-28 경희대학교 산학협력단 실리콘 슬러리를 이용한 박막 트랜지스터 및 그 제조방법
US9123818B2 (en) 2009-05-26 2015-09-01 Industry-Academic Cooperation Foundation, Yonsei University Compositions for solution process, electronic devices fabricated using the same, and fabrication methods thereof
US9391211B2 (en) 2009-05-26 2016-07-12 Industry-Academic Cooperation Foundation, Yonsei University Compositions for solution process, electronic devices fabricated using the same, and fabrication methods thereof

Similar Documents

Publication Publication Date Title
US10923508B2 (en) Array substrate and manufacturing method therefor, display panel, and display device
EP2879187B1 (en) Thin film transistor, array substrate and manufacturing method thereof, and display device
US9685556B2 (en) Thin film transistor and preparation method therefor, array substrate, and display apparatus
US20090278126A1 (en) Metal line substrate, thin film transistor substrate and method of forming the same
JP5685565B2 (ja) 薄膜トランジスタ及びその製造方法
US7858412B2 (en) Thin-film transistor substrate and method of fabricating the same
JP3830916B2 (ja) 液晶表示素子の製造方法
US10254609B2 (en) Array substrate including pixel electrode and drain electrode in direct contact to each other, and method of manufacturing the same, display panel, and display device
US9472579B2 (en) Array substrate with improved pad region
KR20110114906A (ko) 표시기판 및 그 제조방법
KR20070033508A (ko) 배선 형성 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법
US7868959B2 (en) Liquid crystal display device having common electrodes formed over the main face of an insulating substrate and made of a coating type electroconductive film inside a bank to regulate the edges thereof
JP4252595B2 (ja) 液晶表示装置とその製造方法
KR20130025269A (ko) 산화물 박막 트랜지스터 및 그 제조방법
JP5381244B2 (ja) 薄膜トランジスタアレイの製造方法及び表示装置
US20070279544A1 (en) Wiring for display device and thin film transistor array panel including the same and method for manufacturing thereof
KR100897720B1 (ko) 액정표시장치의 제조방법
KR20110094535A (ko) 플렉서블 기판의 제조방법과 이를 이용한 박막 트랜지스터 및 그 제조방법
KR20120080321A (ko) 플렉시블 소자를 위한 평탄화된 박막 트랜지스터 및 그 제조 방법
KR20070076287A (ko) 액정 표시 장치의 제조 방법
KR20070019454A (ko) 박막 트랜지스터 기판의 제조 방법
KR20070077668A (ko) 액정 표시 장치의 제조 방법
KR20080062198A (ko) 박막 트랜지스터 기판의 제조 방법
JP2008129304A (ja) 液晶表示装置とその製造方法
KR20080047166A (ko) 박막 트랜지스터 기판의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination