KR20070033224A - 반도체 소자 제조 방법 - Google Patents
반도체 소자 제조 방법 Download PDFInfo
- Publication number
- KR20070033224A KR20070033224A KR1020050087685A KR20050087685A KR20070033224A KR 20070033224 A KR20070033224 A KR 20070033224A KR 1020050087685 A KR1020050087685 A KR 1020050087685A KR 20050087685 A KR20050087685 A KR 20050087685A KR 20070033224 A KR20070033224 A KR 20070033224A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- gate electrode
- peripheral circuit
- substrate
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 15
- 239000004065 semiconductor Substances 0.000 title abstract description 9
- 239000010410 layer Substances 0.000 claims abstract description 51
- 238000002955 isolation Methods 0.000 claims abstract description 34
- 230000002093 peripheral effect Effects 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 150000004767 nitrides Chemical class 0.000 claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 239000011229 interlayer Substances 0.000 claims abstract description 8
- 230000001681 protective effect Effects 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- 239000011241 protective layer Substances 0.000 abstract description 6
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000000635 electron micrograph Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 반도체 제조 기술에 관한 것으로 특히, 반도체 소자 제조 공정 중, 콘택홀 형성시 게이트 전극 및 소자분리막의 손실을 방지하는 이미지 센서의 제조 공정에 관한 것이다. 이를 위해 본 발명은, 기판의 셀 지역과 주변회로 지역에 소자분리막을 형성하는 단계, 상기 기판의 셀 지역과 주변회로 지역에 게이트 전극을 형성하는 단계, 상기 소자분리막의 상부 중 일부를 제거하여 리세스부를 형성하는 단계, 상기 주변회로 지역의 상기 게이트 전극의 양측벽 부분에 게이트 전극 보호막을 형성하는 단계, 상기 주변회로 지역의 상기 리세스부의 양측 내벽면에 소자분리막의 보호막을 형성하는 단계, 상기 소자분리막의 보호막이 형성된 기판의 전체 구조 상에 식각정지용 질화막을 형성하는 단계, 상기 식각정지용 질화막이 형성된 기판의 전체 구조 상에 층간절연막을 형성하는 단계 및 상기 층간절연막을 선택적 식각하여 콘택홀을 형성하는 단계를 포함하는 이미지 센서의 제조 방법 이 제공된다.
주변회로 지역, 포토다이오드 지역, 오버레이 마진, 콘택홀 식각 정지막, 소자분리막의 보호막, 게이트 전극 보호막
Description
도 1은 종래 기술에 따른 이미지 센서의 주변회로 지역(Logic Block) 및 포토다이오드 지역(PD Block)에 콘택홀 형성시, 소자분리막의 손실을 보여주는 전자현미경 사진.
도 2a 내지 도 2e는 본 발명에 따른 이미지 센서의 제조 공정을 나타낸 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
301 : p+형 기판 302 : p에피층
303 : 반도체 기판 304a, 304b : 소자분리막
305 : 게이트 절연막 306 : 게이트 전도막
307a, 307b : 게이트 전극 308 : 스페이서
309 : 실리사이드층 310 : 산화막
311 : 질화막 312 : 식각정지막
313 : 층간절연막
본 발명은 반도체 제조 기술에 관한 것으로 특히, 반도체 소자 제조 공정 중, 이미지 센서(Image Sensor)의 제조 공정에 관한 것이다.
일반적으로, 이미지 센서라 함은 광학 영상(Optical Image)을 전기 신호로 변환시키는 반도체소자로서, 이중 전하결합 소자(CCD : Charge Coupled Device)는 개개의 MOS(Metal-Oxide-Silicon) 커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 커패시터에 저장되고 이송되는 소자이며, CMOS(Complementary MOS) 이미지 센서는 제어회로(Control circuit) 및 신호처리회로(Signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수 만큼 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력(Output)을 검출하는 스위칭 방식을 채용하는 소자이다.
그런데, 상기 이미지 센서의 로직 디바이스의 크기가 축소됨에 따라 활성영역에 대한 콘택홀의 오버레이 마진(Overlay Margin)이 점차 작아지게 되고, 그 결과 리쏘그라피 공정에서 발생하는 틀어짐 현상으로 인하여 활성영역에 있어야 할 콘택홀의 일부가 상기 활성영역을 벗어나 소자분리영역까지 상기 콘택홀이 형성되는 경우가 발생한다. 특히, 한 다이(Die) 내에 포토다이오드와 주변회로지역이 공존하기 때문에 상대적으로 포토 마진이 제로(0)에 가깝게 설계 되어 있는 주변회로지역에서 콘택홀 식각을 진행할 경우 소자분리막이 날카롭게 파이는 손실의 문제가 심각하게 발생되며 이는 누설전류(Leakge Current)라는 소자 특성 열화가 발생하여 디바이스 동작에 심각한 문제를 야기 시킨다.
또한, 상기 콘택홀이 게이트 전극을 일부 식각하여 형성되는 문제점이 발생하여 트랜지스터의 특성을 열하시키는 문제점이 된다.
도 1은 종래 기술에 따른 이미지 센서의 주변회로 지역(Logic Block) 및 포토다이오드 지역(PD Block)에 콘택홀 형성시, 소자분리막의 손실을 보여주는 전자현미경 사진이다.
도 1을 참조하면, 포토다이오드 지역(PD Block)은 오버레이 마진(Y, Overlay Margin)이 확보되어 소자분리막(101b)의 손실이 없으나, 주변회로 지역(Logic Block)은 상기 오버레이 마진(X)가 충분히 확보되지 못하여 소자분리막(101a)에 손실이 발생됨을 확인할 수 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 콘택홀 형성시 게이트 전극 및 소자분리막의 손실을 방지하는 이미지 센서의 제조 방법을 제공하는 것을 그 목적으로 한다.
상기의 목적을 달성하기 위한 본 발명의 일측면에 따르면, 기판의 셀 지역과 주변회로 지역에 소자분리막을 형성하는 단계, 상기 기판의 셀 지역과 주변회로 지 역에 게이트 전극을 형성하는 단계, 상기 소자분리막의 상부 중 일부를 제거하여 리세스부를 형성하는 단계, 상기 주변회로 지역의 상기 게이트 전극의 양측벽 부분에 게이트 전극 보호막을 형성하는 단계, 상기 주변회로 지역의 상기 리세스부의 양측 내벽면에 소자분리막의 보호막을 형성하는 단계, 상기 소자분리막의 보호막이 형성된 기판의 전체 구조 상에 식각정지용 질화막을 형성하는 단계, 상기 식각정지용 질화막이 형성된 기판의 전체 구조 상에 층간절연막을 형성하는 단계 및 상기 층간절연막을 선택적 식각하여 콘택홀을 형성하는 단계를 포함하는 이미지 센서의 제조 방법 이 제공된다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2e는 본 발명에 따른 이미지 센서의 제조 공정을 나타낸 단면도이다.
본 발명에 따른 이미지 센서의 제조 공정은 우선, 도 2a에 도시된 바와 같이, p+형 기판(301) 상에 p에피층(302)이 형성된 반도체 기판(303)을 준비한다.
이때, 고농도의 p+형 기판(301) 상에 저농도의 p에피층(302)을 사용하는 이유는 첫째, 저농도의 p에피층(302)이 존재하므로 포토다이오드의 공핍영역(Depletion region)을 크고, 깊게 증가시킬 수 있어 광전하를 모으기 위한 포토다이오드의 능력(ability)을 증가시킬 수 있고, 둘째, p형 에피층(302)의 하부에 고농도의 p+형 기판(301)을 갖게되면, 이웃하는 단위화소(pixel)로 전하가 확산되기 전에 이 전하가 빨리 재결합(Recombination)되기 때문에 광전하의 불규칙 확산(Random Diffusion)을 감소시켜 광전하의 전달 기능 변화를 감소시킬 수 있기 때문이다.
그리고, 상기 반도체 기판(303)은 포토다이오드 지역(PD Block)과 주변회로 지역(Logic Block)으로 구분된다.
이어서, 상기 반도체 기판(303)에 STI(Shallow Trench Isolation) 공정을 수행하여, 상기 포토다이오드 지역(PD Block)과 상기 주변회로 지역(Logic Block)에 소자분리막(304a, 304b)을 형성한다.
이어서, 게이트 절연막(305) 및 게이트 전도막(306)을 순차적으로 증착한 후, 선택적 식각하여 게이트 전극(307a, 307b)를 형성한다.
이어서, 상기 포토다이오드 지역(PD Block)에 포토다이오드를 형성하고, 상기 게이트 전극(307a, 307b)의 양측벽에 스페이서(308)를 형성한 후, 불순물을 주입하여 소스/드레인을 형성한다.
이어서, 상기 포도다이오드 지역(PD Block)에 실리사이드 방지막을 증착한 후, 상기 주변회로 지역(Logic Block)에 금속막을 증착시켜 상기 주변회로 지역(Logic Block)의 상기 게이트 전극(307a)의 상부 및 상기 소스/드레인 상에 실리사이드층(309)을 형성한다. 상기 실리사이드층(309) 형성 후 상기 금속막은 제거된다.
다음으로, 도 2b에 도시된 바와 같이, 상기 소자분리막(304a, 304b)중 일부를 선택적 식각하여 리세스부를 형성한다.
이때, 상기 리세스부는 상기 소자분리막(304a, 304b)을 HF 또는 BOE를 이용한 습식식각, 산화막 계열 물질에 대한 선택비가 낮은 CxFy 또는 O2 또는 Ar을 이용한 건식식각을 통해 형성하고, 상기 리세스부는 높이가 500~15000Å인 것이 바람직하다.
다음으로, 도 2c에 도시된 바와 같이, 상기 리세스부가 형성된 기판의 전체 구조 상에 질화막(310)을 증착한 후, 상기 질화막(310)의 스텝 커버리지(Step Coverage)상의 문제점을 보완하기 위해 산화막(311)을 증착한다.
이때, 상기 질화막(310)은 두께가 100~1000Å인 SiON, SiN, NH3-base, N2O-base, NO-base 및 RPN(Remote Plasma Nitride) 중 어느 하나인 것이 바람직하고, 상기 산화막(311)은 두께가 100~1000Å인 TEOS막 및 SiO2 중 어느 하나인 것이 바람직하다.
다음으로, 도 2d에 도시된 바와 같이, 상기 포토다이오드 지역(PD Block)의 상기 질화막(310)과 상기 산화막(311)을 제거하고, 상기 주변회로 지역(Logic Block)에 상기 질화막(310)과 상기 산화막(311)을 선택적 식각하여 상기 게이트 전극(307a)의 양측벽 부분에 게이트 전극 보호막(310, 311)을 형성한다.
동시에 상기 리세스부의 양측 내벽 부분에 상기 질화막(310) 과 상기 산화막(311)을 선택적 식각하여 소자분리막의 보호막(310, 311)을 형성한다.
다음으로, 도 2e에 도시된 바와 같이, 상기 게이트 전극 보호막(310, 311) 및 소자분리막의 보호막(310, 311)이 형성된 기판의 전체 구조 상에 식각 정지막 (312)을 증착한다.
이어서, 상기 식각 정지막(312) 상에 층간절연막(313)을 형성한 후, 선택적 식각하여 콘택홀을 형성한다.
이때, 상기 주변회로 지역(Logic Block)의 상기 소스/드레인과 콘택되는 상기 콘택홀은 오버레이 마진을 충분히 확보하지 못해 상기 소자분리막(304a) 및 상기 게이트 전극(307a)을 어택하게 되어도, 상기 게이트 전극 보호막(310, 311) 및 소자분리막의 보호막(310, 311)에 의해 상기 소자분리막(304a) 및 상기 게이트 전극(307a)가 보호되어 종래의 소자분리막 및 게이트 전극의 손실에 의한 누설 전류의 증가 및 트랜지스터 특성의 열하 문제를 해결한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 살펴본 바와 같이, 이미지 센서의 주변회로 지역에 오버레이 마진을 충분히 확보하지 못하여 콘택홀 형성시 소자분리막 및 게이트 전극이 어택되는 문제점을 본발명에서는 상기 소자분리막 및 게이트 전극을 보호하는 보호막을 형성하여 종래의 어택 문제를 해결한다.
따라서, 상기 소자분리막 및 게이트 전극의 보호막으로 인한 식각 선택비의 확보를 통해 상기 마진을 개선하고, 상기 마진의 확보를 통해 안정된 프로세스 셋업을 도모함에 따라 소자 동작시 열하될 수 있는 정션 누설 전류 결함을 개선하는 효과를 갖는다.
Claims (9)
- 기판의 셀 지역과 주변회로 지역에 소자분리막을 형성하는 단계;상기 기판의 셀 지역과 주변회로 지역에 게이트 전극을 형성하는 단계;상기 소자분리막의 상부 중 일부를 제거하여 리세스부를 형성하는 단계;상기 주변회로 지역의 상기 게이트 전극의 양측벽 부분에 게이트 전극 보호막을 형성하는 단계;상기 주변회로 지역의 상기 리세스부의 양측 내벽면에 소자분리막의 보호막을 형성하는 단계;상기 소자분리막의 보호막이 형성된 기판의 전체 구조 상에 식각정지용 질화막을 형성하는 단계;상기 식각정지용 질화막이 형성된 기판의 전체 구조 상에 층간절연막을 형성하는 단계; 및상기 층간절연막을 선택적 식각하여 콘택홀을 형성하는 단계를 포함하는 이미지 센서의 제조 방법.
- 제1항에 있어서,상기 게이트 전극 보호막은 질화막 및 산화막을 순차적으로 증착하여 형성하는 것을 특징으로 하는 이미지 센서의 제조 방법.
- 제2항에 있어서,상기 질화막은 두께가 100~1000Å인 SiON, SiN, NH3-base, N2O-base, NO-base 및 RPN(Remote Plasma Nitride) 중 어느 하나인 것을 특징으로 하는 이미지 센서의 제조 방법.
- 제2항에 있어서,상기 산화막은 두께가 100~1000Å인 TEOS막 및 SiO2 중 어느 하나인 것을 특징으로 하는 이미지 센서의 제조 방법.
- 제1항에 있어서,상기 소자분리막의 보호막은 질화막 및 산화막이 순차적으로 적층된 구조인 것을 특징으로 하는 이미지 센서의 제조 방법.
- 제5항에 있어서,상기 질화막은 두께가 100~1000Å인 SiON, SiN, NH3-base, N2O-base, NO- base 및 RPN(Remote Plasma Nitride) 중 어느 하나인 것을 특징으로 하는 이미지 센서의 제조 방법.
- 제5항에 있어서,상기 산화막은 두께가 100~1000Å인 TEOS막 및 SiO2 중 어느 하나인 것을 특징으로 하는 이미지 센서의 제조 방법.
- 제1항에 있어서,상기 리세스부는 상기 소자분리막을 HF 또는 BOE를 이용한 습식식각, 산화막 계열 물질에 대한 선택비가 낮은 CxFy 또는 O2 또는 Ar을 이용한 건식식각을 통해 형성하는 것을 특징으로 하는 이미지 센서의 제조 방법.
- 제1항에 있어서,상기 리세스부는 높이가 500~15000Å인 것을 특징으로 하는 이미지 센서의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050087685A KR20070033224A (ko) | 2005-09-21 | 2005-09-21 | 반도체 소자 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050087685A KR20070033224A (ko) | 2005-09-21 | 2005-09-21 | 반도체 소자 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20070033224A true KR20070033224A (ko) | 2007-03-26 |
Family
ID=41560778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050087685A KR20070033224A (ko) | 2005-09-21 | 2005-09-21 | 반도체 소자 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20070033224A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9024409B2 (en) | 2011-04-27 | 2015-05-05 | SK Hynix Inc. | Semiconductor device and method for forming the same |
-
2005
- 2005-09-21 KR KR1020050087685A patent/KR20070033224A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9024409B2 (en) | 2011-04-27 | 2015-05-05 | SK Hynix Inc. | Semiconductor device and method for forming the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11948956B2 (en) | Image sensors including an amorphous region and an electron suppression region | |
| KR100714484B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| US7361527B2 (en) | Image sensor with improved charge transfer efficiency and method for fabricating the same | |
| US20040089883A1 (en) | CMOS image sensor and method of fabricating the same | |
| US20050062084A1 (en) | CMOS image sensor and method for manufacturing the same | |
| CN100483683C (zh) | Cmos图像传感器及其制造方法 | |
| US20170287974A1 (en) | Method of manufacturing solid-state image sensor | |
| KR101016552B1 (ko) | 이미지 센서 및 이미지 센서의 제조 방법 | |
| KR20070033224A (ko) | 반도체 소자 제조 방법 | |
| KR100672704B1 (ko) | 시모스 이미지 센서 및 그 제조방법 | |
| JP2009176950A (ja) | 固体撮像素子及びその製造方法 | |
| KR100977099B1 (ko) | 실리사이드 공정의 공정 마진을 향상시킨 시모스 이미지 센서의 제조 방법 | |
| KR101024825B1 (ko) | 이미지 센서 및 이미지 센서의 제조 방법 | |
| KR20040008056A (ko) | 소자 격리 특성을 향상시킨 이미지센서 및 그 제조 방법 | |
| KR20040003981A (ko) | 크로스토크를 방지할 수 있는 이미지센서 및 그 제조 방법 | |
| KR100619408B1 (ko) | 크로스 토크를 방지할 수 있는 이미지센서 및 그 제조 방법 | |
| KR100694471B1 (ko) | 광 특성을 향상시키기 위한 이미지센서 제조 방법 | |
| KR20050062143A (ko) | 이미지센서 픽셀영역의 소자분리 방법 | |
| KR20070064856A (ko) | 이미지 센서 제조방법 | |
| KR20040059759A (ko) | 새로운 형태의 소자분리막을 구비한 시모스 이미지센서 및그 제조방법 | |
| KR101128689B1 (ko) | 선택적 플라즈마 질화처리를 이용한 이미지센서 | |
| US20090170234A1 (en) | Image Sensor and Method for Manufacturing Thereof | |
| KR100718782B1 (ko) | 이미지 센서 제조방법 | |
| KR100724257B1 (ko) | 이미지 센서의 포토 다이오드 및 그 형성방법 | |
| KR100663610B1 (ko) | 이미지 센서 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Withdrawal due to no request for examination |