KR20040008056A - 소자 격리 특성을 향상시킨 이미지센서 및 그 제조 방법 - Google Patents

소자 격리 특성을 향상시킨 이미지센서 및 그 제조 방법 Download PDF

Info

Publication number
KR20040008056A
KR20040008056A KR1020020041351A KR20020041351A KR20040008056A KR 20040008056 A KR20040008056 A KR 20040008056A KR 1020020041351 A KR1020020041351 A KR 1020020041351A KR 20020041351 A KR20020041351 A KR 20020041351A KR 20040008056 A KR20040008056 A KR 20040008056A
Authority
KR
South Korea
Prior art keywords
impurity region
image sensor
diffusion barrier
layer
type
Prior art date
Application number
KR1020020041351A
Other languages
English (en)
Other versions
KR100486757B1 (ko
Inventor
임재영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0041351A priority Critical patent/KR100486757B1/ko
Publication of KR20040008056A publication Critical patent/KR20040008056A/ko
Application granted granted Critical
Publication of KR100486757B1 publication Critical patent/KR100486757B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 이미지센서에 관한 것으로, 특히 각 웰간 및 웰과 포토다이오드간 즉, 소자 격리 특성을 향상시킬 수 있는 이미지센서 및 그 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 반도체층; 상기 반도체층에 국부적으로 배치되며, 트렌치 식각 프로파일을 따라 형성된 완충막을 포함하는 트렌치형 필드절연막; 상기 필드절연막 프로파일을 따라 그 하부에 확장되어 형성된 확산방지막; 상기 확산방지막 일측면까지 상기 반도체층 내부에 확장되어 형성된 제1불순물영역; 및 상기 확산방지막 타측면까지 상기 반도체층 내부에 확장되어 형성된 제2불순물영역을 포함하는 이미지센서를 제공한다.
또한, 본 발명은, 반도체층에 국부적으로 트렌치를 형성하는 단계; 이온주입을 실시하여 상기 트렌치 프로파일을 따라 소정의 깊이로 확장된 확산방지막을 형성하는 단계; 상기 확산방지막과 상기 후속 필드절연막의 스트레스 완화를 위해 상기 트렌치 식각 프로파일을 따라 완충막을 형성하는 단계; 상기 완충막이 형성된 트렌치를 매립하며 그 상부가 평탄화된 필드절연막을 형성하는 단계; 이온주입을 실시하여 상기 확산방지막 일측면까지 확장된 제1불순물영역을 형성하는 단계; 및 이온주입을 실시하여 상기 확산방지막 타측면까지 확장된 제2불순물영역을 형성하는 단계를 포함하는 이미지센서 제조방법을 제공한다.

Description

소자 격리 특성을 향상시킨 이미지센서 및 그 제조 방법{Image sensor with improved isolation property and method thereof}
본 발명은 이미지센서에 관한 것으로 특히, 이미지센서 제조방법에 관한 것으로, 더욱 상세하게는 고집적 및 광특성을 향상시킬 수 있는 이미지센서 및 그 제조방법에 관한 것이다.
일반적으로, 이미지센서라 함은 광학 영상(Optical image)을 전기 신호로 변환시키는 반도체소자로서, 이중 전하결합소자(CCD : Charge Coupled Device)는 개개의 MOS(Metal-Oxide-Silicon) 캐패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 캐패시터에 저장되고 이송되는 소자이며, CMOS(Complementary MOS; 이하 CMOS) 이미지센서는 제어회로(Control circuit) 및 신호처리회로(Signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수만큼 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력(Output)을 검출하는 스위칭 방식을 채용하는 소자이다.
도 1a 내지 도 1d은 종래기술에 따른 CMOS 이미지센서의 제조 공정도로서, 이를 참조하여 종래의 CMOS 이미지센서 제조 공정을 상세히 살펴본다.
도 1a는 P+기판(10)에 P에피층(11)이 형성된 P형 에피 웨이퍼에 드라이브 트랜지스터(Dx)와 셀렉트 트랜지스터(Sx)가 형성될 P웰을 형성하기 위하여, 포토레지스트 패턴의 P웰 이온주입 마스크(12)를 형성하고 P웰 이온주입(13)을 실시하고 있는 상태를 나타낸다.
여기서, 단위화소 내에는 이러한 2개의 일반적인 서브마이크론 NMOS 트랜지스터(즉, 드라이브 트랜지스터와 셀렉트 트랜지스터) 이외에도 P형 에피층 위에 형성되어야 하는 1개의 저전압 베리드 포토다이오드와 2개의 네이티브 NMOS 트랜지스터(즉, 트랜스퍼 트랜지스터와 리셋 트랜지스터)가 존재하므로 일반적인 서브마이크론 CMOS 공정에서 허용하는 웰 설계규칙(Well Design Rule)을 적용할 수가 없다. 왜냐하면 일반적인 서브마이크론 CMOS 공정에서 허용하는 웰 설계규칙(Well Design Rule)을 따르면 이후 열공정에 의한 웰 형성 도펀트(Dopant)들의 측면 확산(Lateral Diffusion) 때문에 저전압 베리드 포토다이오드와 네이티브 NMOS 트랜지스터들의 전기적인 특성이 열화되기 때문이다.
따라서, 여기서는 저전압 베리드 포토다이오드와 네이티브 NMOS 트랜지스터들의 전기적인 특성이 열화되지 않을 정도의 면적에 P웰 이온주입(13)을 실시한다. 즉, "미니 P-웰 공정"을 실시한다.
한편, 영역 구분을 위해 도시된 b-b'은 수광소자영역을 도시하며, a-a'은 인접하는 수광소자의 P웰이 형성될 영역, c-c'은 N웰이 형성될 주변회로영역을 각각 도시한다.
도 1b는 P웰 이온주입 마스크(12)를 제거한 후, 열공정에 의한 측면 확산을 통해 드라이브 트랜지스터와 셀렉트 트랜지스터를 내포할 수 있도록 P웰(14)을 형성시킨 후, 주변회로영역(c-c')에서의 PMOS 트랜지스터가 형성될 영역에 N웰을 형성하기 위하여, 포토레지스트 패턴의 N웰 이온주입 마스크(15)를 형성하고 N웰 이온주입(16)을 실시하고 있는 상태를 나타낸다.
이어서, 도 1c에 도시된 바와 같이, N웰 이온주입 마스크(15)를 제거한 후, 열공정에 의한 측면 확산을 통해 주변회로영역(c-c')에서의 PMOS 트랜지스터를 내포할 수 있도록 N웰(17)을 형성시킨다.
도 1d는 필드영역과 활성영역(Active Region)을 정의하기 위한 소자분리를 위하여 필드절연막(18)을 형성한 후, 각 트랜지스터의 게이트를 형성한 다음, 저전압 베리드 포토 다이오드의 P0도핑영역과 N-도핑영역을 각각 형성하기 위한 P0이온주입과 N-이온주입을 트랜스퍼 트랜지스터의 게이트 즉, 트랜스터 게이트(도시하지 않음)의 일측면에서 자기 정렬되도록 포토다이오드 형성을 위한 이온주입 마스크(19)를 이용한 이온주입 공정을 통해 수광소자영역(b-b')에 포토다이오드(PD)를 형성한다.
전술한 필드절연막(18)은 STI 구조를 그 일예로 하였는 바, 필드절연막(18)을 전술한 STI 이외에 LOCOS(LOCal Oxidation of Silicon)형 등을 사용하는 바, STI의 경우 LOCOS 방법에서의 버즈비크(Bird's beak) 부분만 확장하는 포토다이오드 형태를 취하고 있으며, 고집적화를 위해 LOCOS 방법보다는 STI로 필드절연막(18)을 형성하고 있다.
도 2는 종래기술에 따른 웰 및 필드절연막 형성 공정 순서를 도시한 플로우챠트이다.
한편, 전술한 도 1d 이후의 이미지센서 소자 형성 공정은 주지된 것으로 이하의 공정은 설명을 생략하며, 전술한 도 1d와 도 2를 참조하여 종래기술의 문제점을 살펴본다.
도 2를 참조하면, 전술한 도 1a 내지 도 1d에서 설명된 바와 같이, 먼저 웰을 형성한다(21). 이 때, N웰을 먼저 형성하거나(21a), P웰을 먼저 형성(21b)할 수도 있다. 이어서, 필드절연막을 형성하여 필드영역과 소자가 형성될 활성영역을 분리시킨다(22). 그리고, 포토다이오드 등의 수광소자를 형성한다(23).
그러나, 전술한 도 2의 순서에 의한 문제점은 도 1d에 도시된 'A'와 'B'에서 처럼, 인접영역(a-a')의 P웰(14)과 수광소자영역(b-b')의 포토다이오드(PD) 사이 및 수광소자영역(b-b')의 P웰(14)과 주변회로영역(c-c')의 N웰(17) 사이의 절연특성 악화가 발생한다.
즉, 도면 상에서는 각각의 영역이 분리된 것 처럼 보이지만 실제 소자에서는 'A'와 'B'영역에서 영역 간의 분리가 제대로 이루어지지 않아 크로스토크(Crosstalk) 등의 문제가 발생하며, 특히 포토다이오드(PD)의 전하용량 향상을 위해 그 형성 깊이를 더 깊게하면, 'A'에서의 격리(Isolation) 특성은 더욱 열화될 수 밖에 없으며, 이는 광특성의 저하 및 수율을 떨어뜨리는 원인이 된다.
또한, STI 구조의 경우 트렌치 식각에 따른 필드절연막의 트렌치 측면에서의 실리콘 격자 결함이 발생하며 이는 포토다이오드 등으로 유입되어 암신호를 유발한다.
상기와 같은 종래 기술의 문제점을 해결하기 위해 제안된 본 발명은, 각 웰간 및 웰과 포토다이오드간 즉, 소자 격리 특성을 향상시킬 수 있는 이미지센서 및그 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d은 종래기술에 따른 CMOS 이미지센서의 제조 공정도.
도 2는 종래기술에 따른 웰 및 필드절연막 형성 공정 순서를 도시한 플로우챠트.
도 3은 본 발명의 일실시예에 따른 이미지센서를 도시한 단면도.
도 4는 본 발명에 따른 웰 및 필드절연막 형성 공정 순서를 도시한 플로우챠트.
도 5a 내지 도 5e는 본 발명의 일실시예에 따른 이미지센서 제조 공정을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
40 : P+층41 : P에피층
46 : 확산방지막48 : 완충막
49 : 필드절연막52 : P웰
55 : N웰57 : 포토다이오드
상기 목적을 달성하기 위하여 본 발명은, 반도체층; 상기 반도체층에 국부적으로 배치되며, 트렌치 식각 프로파일을 따라 형성된 완충막을 포함하는 트렌치형 필드절연막; 상기 필드절연막 프로파일을 따라 그 하부에 확장되어 형성된 확산방지막; 상기 확산방지막 일측면까지 상기 반도체층 내부에 확장되어 형성된 제1불순물영역; 및 상기 확산방지막 타측면까지 상기 반도체층 내부에 확장되어 형성된 제2불순물영역을 포함하는 이미지센서를 제공한다.
또한, 상기 목적을 달성하기 위하여 본 발명은, 반도체층에 국부적으로 트렌치를 형성하는 단계; 이온주입을 실시하여 상기 트렌치 프로파일을 따라 소정의 깊이로 확장된 확산방지막을 형성하는 단계; 상기 확산방지막과 상기 후속 필드절연막의 스트레스 완화를 위해 상기 트렌치 식각 프로파일을 따라 완충막을 형성하는 단계; 상기 완충막이 형성된 트렌치를 매립하며 그 상부가 평탄화된 필드절연막을 형성하는 단계; 이온주입을 실시하여 상기 확산방지막 일측면까지 확장된 제1불순물영역을 형성하는 단계; 및 이온주입을 실시하여 상기 확산방지막 타측면까지 확장된 제2불순물영역을 형성하는 단계를 포함하는 이미지센서 제조방법을 제공한다.
본 발명은, P웰과 N웰 및 P웰과 포토다이오드 사이에 각각 단차를 갖도록 하여 절연특성을 향상시켜 크로스토크 방지 및 광특성 향상을 기하고 STI형 필드절연막의 트렌치 식각에 따른 데미지로부터 발생될 수 있는 암신호 발생을 방지하고자 한다.
이를 위해, 트렌치 식각 후 그 하부에 이온주입을 통해 확산방지막을 형성하고, 식각된 실리콘 단면의 불완전한 결함자리(Site)를 채워주고 동시에 그 단면을 후속 공정에 의해 채워질 막과 확산방지막 간의 스트레스를 완화시키기 위해 중간에 완충막을 형성하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.
도 3은 본 발명의 일실시예에 따른 이미지센서를 도시한 단면도이다.
도 3을 참조하면, 제1도전형의 고농도 실리콘층(P+, 40)과 제1도전형의 에피 실리콘층(P-Epi, 41)이 적층된 반도체층(이하 반도체층이라 함)과, 반도체층에 국부적으로 배치되며, 트렌치 식각 프로파일을 따라 형성된 완충막(48)을 포함하는 트렌치형 필드절연막(49)과, 필드절연막(49) 프로파일을 따라 그 하부에 확장되어 형성된 확산방지막(46)과, 확산방지막(46)의 일측면까지 반도체층 내부에 확장되어 형성된 제1도전형의 제1불순물영역(52)과, 확산방지막(46) 타측면까지 반도체층 내부에 확장되어 형성되어 제1불순물영역(52)과 확산방지막(46)에 의해 격리된 제2불순물영역(55 또는 57)을 포함한다.
여기서, 제1도전형은 P형 또는 N형이 될 수 있는 바, 본 발명의 실시예에서는 제1도전형을 P형, 제2도전형을 N형으로 한정하여 설명하며, 제1불순물영역은 P웰(P-well,52), 제2불순물영역은 P형과 N형을 모두 포함하는(P0영역과 n-영역) 포토다이오드(PD, 57)와 N웰(N-well, 55)로 각각 분리하여 한정한다.
또한, 확산방지막(46)은 질화막계열이므로 산화막계열인 필드절연막(49)과 확산방지막(46) 사이의 스트레스 완화를 위해 완충막(48)은 산화질화막을 사용한다.
도 3에 도시된 바와 같이, 인접하는 수광소자영역(a-a')의 P웰(52)과 수광소자영역(b-b')의 포토다이오드(52) 사이에는 필드절연막(49)이 배치되어 있으며, 필드절연막(49)은 그 주변에 확산방지막(46)을 포함한다, 확산방지막(46)은 P웰(52)과 포토다이오드(57) 사이의 확산을 억제하여 격리 특성을 향상시키며, 크로스토크를 방지한다. 완충막(48)은 확산방지막(46)과 필드절연막(49) 사이의 스트레스를 완화시키며 트렌치 식각에 따른 트렌치 측면의 실리콘 격자 결함을 제거하는 역할을 한다.
또한, 수광소자영역(b-b')의 P웰(52)과 주변회로영역(c-c')의 N웰(55) 사이에는 필드절연막(49)이 배치되어 있으며, 필드절연막(49)은 그 주변에 확산방지막(46)을 포함한다, 확산방지막(46)은 P웰(52)과 N웰(55) 사이의 확산을 억제하여 격리 특성을 향상시킨다. 완충막(48)은 확산방지막(46)과 필드절연막(49) 사이의 스트레스를 완화시키며 트렌치 식각에 따른 트렌치 측면의 실리콘 격자 결함을 제거하는 역할을 한다.
한편, 전술한 도 3의 형상을 갖기 위한 본 발명의 이미지센서 공정 단계를도시한 플로우 챠트인 도 4를 참조하여 살펴본다.
도 4를 참조하면, 본 발명의 경우, P웰 및 N웰을 먼저 형성하던 종래와는 달리 STI구조의 필드절연막 형성을 트렌치 식각을 실시한 다음(31), 후속 이온주입에 의한 불순물 형성시 상호간의 확산에 의한 격리 특성 악화를 방지하기 위해 N2등의 이온주입을 통해 트렌치 하부에 확산방지막을 형성한다(32). 이어서, 후속 산화막 계열의 필드절연막과 질화막 계열인 확산방지막 사이의 이종 막질간 스트레스를 완화시키기 위해 두 막의 특성을 모두 포함하는 산화질화막 계열의 완충막을 트렌치 식각 프로파일을 따라 형성하는(33) 바, NO 분위기에서 열처리를 실시한다.
이어서, 완충막이 형성된 트렌치를 매립하여 필드절연막을 형성함으로써, 필드영역과 활성영역을 분리한다(34). 이어서, 이온주입을 실시하여 N웰과 P웰을 형성한(35) 다음, 이온주입을 통해 포토다이오드 등의 수광소자를 형성한다(36).
도 5a 내지 도 5e는 본 발명의 일실시예에 따른 이미지센서 제조 공정을 도시한 단면도로서, 전술한 바와 같은 본 발명의 제조 공정을 상세하게 살펴 본다.
도 5a는 P+기판(40)에 P에피층(41)이 형성된 P형 에피 웨이퍼 즉, 반도체층에 패드산화막(42)과 질화막(43)을 차례로 증착한 다음, 포토레지스트 패턴의 소자분리 마스크(44)를 형성하고, 이를 식각마스크로 패드산화막(42)과 질화막(43)을 식각하여 트렌치 형성을 위한 마스크를 형성한 다음, 패드산화막(42)과 질화막(43)의 마스크를 이용하여 반도체층을 식각하여 트렌치를 형성한 후, 소자분리 마스크를 그대로 이용하여 이온주입을 실시하여(45) 트렌치 프로파일을 따라 소정의 깊이로 확장된 확산방지막(46)을 형성하고 있는 상태를 나타낸다.
여기서, 패드산화막(42)은 100Å 정도의 두께로 형성하며, 질화막은 2000Å 내외의 두께로 형성하는 것이 바람직하며, 트렌치는 통상적인 4000Å 전도의 깊이로 형성한다. 수직 이온주입 이외에 트렌치 식각에 따른 측면에서의 기울어진 점을 감안하여 3°∼ 7°의 틸트 이온주입을 실시한다. 이렇게 함으로써 실제 소자가 형성될 영역인 활성영역의 면적이 최대한으로 확보할 수 있다. 또한, 이온주입시에는 N2를 이용하여 질화막 계열의 확산방지막(46)을 형성하기 때문에 N2로 말미암아 필드절연막을 기준으로 이미지센서의 수광소자영역(b-b') 및 인접한 수광소자영역(a-a')과 주변회로영역(c-c')을 서로 격리 및 분리시켜 도핑 물질의 열적 확산을 지연 및 방지시키는 확산방지막(46)이 형성된다.
한편, 영역 구분을 위해 도시된 b-b'은 수광소자영역을 도시하며, a-a'은 인접하는 수광소자의 P웰이 형성될 영역, c-c'은 N웰이 형성될 주변회로영역을 각각 도시한다.
도 5b는 확산방지막(46)과 후속 필드절연막간의 스트레스 완화를 위해 트렌치 식각 프로파일을 따라 완충막(48)을 형성하고 있는 상태를 나타낸다.
트렌치 식각에 따른 식각충격을 완화해 주기 위해 후속으로 고온 산화공정이 진행되는데 이 때, 순수한 산화막을 형성하는 것이 아니라 질화막계열이 포함된 즉, NO 분위기에서 열처리를 실시함으로써, 산화질화막 계열의 완충막(48)을 형성한다.
도 5c는 트렌치를 매립하도록 HDP(High Density Plasma)산화막, O3-TEOS(Tetra Ethyl Ortho Silicate)막 또는 USG(Undoped Silicate Glass)막 등을 증착하고 CMP 공정을 통해 평탄화 시켜 필드절연막(49)을 형성한 다음, 드라이브 트랜지스터(Dx)와 셀렉트 트랜지스터(Sx)가 형성될 P웰을 형성하기 위하여, 포토레지스트 패턴의 P웰 이온주입 마스크(50)를 형성하고 P웰 이온주입(51)을 실시하고 있는 상태를 나타낸다.
여기서, 단위화소 내에는 이러한 2개의 일반적인 서브마이크론 NMOS 트랜지스터(즉, 드라이브 트랜지스터와 셀렉트 트랜지스터) 이외에도 P형 에피층 위에 형성되어야 하는 1개의 저전압 베리드 포토다이오드와 2개의 네이티브 NMOS 트랜지스터(즉, 트랜스퍼 트랜지스터와 리셋 트랜지스터)가 존재하므로 일반적인 서브마이크론 CMOS 공정에서 허용하는 웰 설계규칙(Well Design Rule)을 적용할 수가 없다. 왜냐하면 일반적인 서브마이크론 CMOS 공정에서 허용하는 웰 설계규칙(Well Design Rule)을 따르면 이후 열공정에 의한 웰 형성 도펀트(Dopant)들의 측면 확산(Lateral Diffusion) 때문에 저전압 베리드 포토다이오드와 네이티브 NMOS 트랜지스터들의 전기적인 특성이 열화되기 때문이다.
따라서, 여기서는 저전압 베리드 포토다이오드와 네이티브 NMOS 트랜지스터들의 전기적인 특성이 열화되지 않을 정도의 면적에 P웰 이온주입(51)을 실시한다. 즉, "미니 P-웰 공정"을 실시한다.
도 5d는 P웰 이온주입 마스크(50)를 제거한 후, 열공정에 의한 측면 확산을통해 드라이브 트랜지스터와 셀렉트 트랜지스터를 내포할 수 있도록 반도체층 내에서 확산방지막(46)의 일측면까지 확장된 P웰(52)을 형성시킨 후, 주변회로영역(c-c')에서의 PMOS 트랜지스터가 형성될 영역에 N웰을 형성하기 위하여, 포토레지스트 패턴의 N웰 이온주입 마스크(53)를 형성하고 N웰 이온주입(54)을 실시하고 있는 상태를 나타낸다.
이어서, 도 5e에 도시된 바와 같이, N웰 이온주입 마스크(53)를 제거한 후, 열공정에 의한 측면 확산을 통해 주변회로영역(c-c')에서의 PMOS 트랜지스터를 내포할 수 있도록 N웰(55)을 형성시킨다.
이어서, 각 트랜지스터의 게이트를 형성한 다음, 저전압 베리드 포토 다이오드의 P0도핑영역과 N-도핑영역을 각각 형성하기 위한 P0이온주입과 N-이온주입을 트랜스퍼 트랜지스터의 게이트 즉, 트랜스터 게이트(도시하지 않음)의 일측면에서 자기 정렬되도록 포토다이오드 형성을 위한 이온주입 마스크(56)를 이용한 이온주입 공정을 통해 수광소자영역(b-b')에 포토다이오드(PD, 57)를 형성한다.
전술한 본 발명은, 필드절연막 하부에 질화막 계열의 확산방지막을 형성하여 웰간 및 웰과 포토다이오드간의 상호확산을 억제하여 광특성을 향상시킬 수 있으며, 확산방지막과 필드절연막 사이에 완충막을 형성함으로써 이종막간의 스트레스를 완화시키고 트렌치 식각에 따른 실리콘 격자 결함을 제거하여 암신호 성분을 제거할 수 있음을 실시예를 통해 알아 보았다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은, 이미지센서의 필드절연막에서의 소자 격리 특성을 향상시킬 수 있고, 트렌치 형성에 따른 암신호의 증가를 억제하여, 궁극적으로 이미지센서의 성능 및 수율을 향상시킬 수 있는 탁월한 효과를 기대할 수 있다.

Claims (22)

  1. 반도체층;
    상기 반도체층에 국부적으로 배치되며, 트렌치 식각 프로파일을 따라 형성된 완충막을 포함하는 트렌치형 필드절연막;
    상기 필드절연막 프로파일을 따라 그 하부에 확장되어 형성된 확산방지막;
    상기 확산방지막 일측면까지 상기 반도체층 내부에 확장되어 형성된 제1불순물영역; 및
    상기 확산방지막 타측면까지 상기 반도체층 내부에 확장되어 형성된 제2불순물영역
    을 포함하는 이미지센서.
  2. 제 1 항에 있어서,
    상기 확산방지막은 질화막임을 특징으로 하는 이미지센서.
  3. 제 1 항에 있어서,
    상기 완충막은 산화질화막임을 특징으로 하는 이미지센서.
  4. 제 1 항에 있어서,
    상기 제1불순물영역은 제1도전형이고, 상기 제2불순물영역은 제2도전형인 것을 특징으로 하는 이미지센서.
  5. 제 4 항에 있어서,
    상기 제1불순물영역과 상기 제2불순물영역은 웰임을 특징으로 하는 이미지센서.
  6. 제 1 항에 있어서,
    상기 제1불순물영역은 제1도전형이고, 상기 제2불순물영역은 제1도전형과 제2도전형을 모두 포함하는 것을 특징으로 하는 이미지센서.
  7. 제 6 항에 있어서,
    상기 제1불순물영역은 웰이고, 상기 제2불순물영역은 포토다이오드임을 특징으로 하는 이미지센서.
  8. 제 5 항 또는 제 7 항에 있어서,
    상기 제1불순물영역은 이미지센서의 리셋 트랜지스터와 트랜스퍼 트랜지스터를 내포하는 것을 특징으로 하는 이미지센서.
  9. 제 1 항에 있어서,
    상기 반도체층은 제1도전형의 고농도 실리콘층과 제1도전형의 에피 실리콘층이 적층된 것임을 특징으로 하는 이미지센서.
  10. 제 4 항 또는 제 6 항 또는 제 9 항에 있어서,
    상기 제1도전형은 P형이고, 상기 제2도전형은 N형인 것을 특징으로 하는 이미지센서.
  11. 반도체층에 국부적으로 트렌치를 형성하는 단계;
    이온주입을 실시하여 상기 트렌치 프로파일을 따라 소정의 깊이로 확장된 확산방지막을 형성하는 단계;
    상기 확산방지막과 상기 후속 필드절연막의 스트레스 완화를 위해 상기 트렌치 식각 프로파일을 따라 완충막을 형성하는 단계;
    상기 완충막이 형성된 트렌치를 매립하며 그 상부가 평탄화된 필드절연막을 형성하는 단계;
    이온주입을 실시하여 상기 확산방지막 일측면까지 확장된 제1불순물영역을 형성하는 단계; 및
    이온주입을 실시하여 상기 확산방지막 타측면까지 확장된 제2불순물영역을 형성하는 단계
    를 포함하는 이미지센서 제조방법.
  12. 제 11 항에 있어서,
    상기 확산방지막은 질화막임을 특징으로 하는 이미지센서 제조방법.
  13. 제 12 항에 있어서,
    상기 확산방지막을 형성하는 단계에서 N2이온주입을 실시하는 것을 특징으로 하는 이미지센서 제조방법.
  14. 제 11 항에 있어서,
    상기 완충막은 산화질화막임을 특징으로 하는 이미지센서 제조방법.
  15. 제 14 항에 있어서,
    상기 완충막을 형성하는 단계에서 NO 분위기에서 열처리하는 것을 특징으로 하는 이미지센서 제조방법.
  16. 제 11 항에 있어서,
    상기 제1불순물영역은 제1도전형이고, 상기 제2불순물영역은 제2도전형인 것을 특징으로 하는 이미지센서 제조방법.
  17. 제 16 항에 있어서,
    상기 제1불순물영역과 상기 제2불순물영역은 웰임을 특징으로 하는 이미지센서 제조방법.
  18. 제 11 항에 있어서,
    상기 제1불순물영역은 제1도전형이고, 상기 제2불순물영역은 제1도전형과 제2도전형을 모두 포함하는 것을 특징으로 하는 이미지센서 제조방법.
  19. 제 18 항에 있어서,
    상기 제1불순물영역은 웰이고, 상기 제2불순물영역은 포토다이오드임을 특징으로 하는 이미지센서 제조방법.
  20. 제 17 항 또는 제 19 항에 있어서,
    상기 제1불순물영역은 이미지센서의 리셋 트랜지스터와 트랜스퍼 트랜지스터를 내포하는 것을 특징으로 하는 이미지센서 제조방법.
  21. 제 11 항에 있어서,
    상기 반도체층은 제1도전형의 고농도 실리콘층과 제1도전형의 에피 실리콘층이 적층된 것임을 특징으로 하는 이미지센서 제조방법.
  22. 제 16 항 또는 제 18 항 또는 제 21 항에 있어서,
    상기 제1도전형은 P형이고, 상기 제2도전형은 N형인 것을 특징으로 하는 이미지센서 제조방법.
KR10-2002-0041351A 2002-07-15 2002-07-15 소자 격리 특성을 향상시킨 이미지센서 및 그 제조 방법 KR100486757B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0041351A KR100486757B1 (ko) 2002-07-15 2002-07-15 소자 격리 특성을 향상시킨 이미지센서 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0041351A KR100486757B1 (ko) 2002-07-15 2002-07-15 소자 격리 특성을 향상시킨 이미지센서 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20040008056A true KR20040008056A (ko) 2004-01-28
KR100486757B1 KR100486757B1 (ko) 2005-05-03

Family

ID=37317319

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0041351A KR100486757B1 (ko) 2002-07-15 2002-07-15 소자 격리 특성을 향상시킨 이미지센서 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100486757B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100672666B1 (ko) * 2004-12-29 2007-01-24 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조방법
KR100720503B1 (ko) * 2005-06-07 2007-05-22 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
KR100731102B1 (ko) * 2005-12-29 2007-06-22 동부일렉트로닉스 주식회사 이미지 센서 및 이의 제조방법
KR101364285B1 (ko) * 2012-10-01 2014-02-18 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 주입 격리된 디바이스 및 이의 형성 방법
US9355888B2 (en) 2012-10-01 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Implant isolated devices and method for forming the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101331051B1 (ko) 2009-10-08 2013-11-19 한국전자통신연구원 Ｃｍｏｓ 이미지 센서 및 그 제조 방법
KR20220031807A (ko) 2020-09-04 2022-03-14 삼성전자주식회사 이미지 센서 및 그 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5780346A (en) * 1996-12-31 1998-07-14 Intel Corporation N2 O nitrided-oxide trench sidewalls and method of making isolation structure
KR19990074005A (ko) * 1998-03-05 1999-10-05 윤종용 웰 영역으로부터의 불순물 확산을 방지하는 트렌치 소자분리방법
JPH11297814A (ja) * 1998-04-16 1999-10-29 Matsushita Electron Corp 半導体装置およびその製造方法
KR100302189B1 (ko) * 1999-10-05 2001-11-02 윤종용 에스.오.아이(ｓｏｉ)구조를 갖는 반도체 소자 및 그 제조방법
KR100563371B1 (ko) * 1999-12-13 2006-03-22 주식회사 하이닉스반도체 반도체 소자의 소자 격리층 형성 방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100672666B1 (ko) * 2004-12-29 2007-01-24 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조방법
KR100720503B1 (ko) * 2005-06-07 2007-05-22 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
KR100731102B1 (ko) * 2005-12-29 2007-06-22 동부일렉트로닉스 주식회사 이미지 센서 및 이의 제조방법
KR101364285B1 (ko) * 2012-10-01 2014-02-18 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 주입 격리된 디바이스 및 이의 형성 방법
US9355888B2 (en) 2012-10-01 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Implant isolated devices and method for forming the same
US9673245B2 (en) 2012-10-01 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Implant isolated devices and method for forming the same
US10008532B2 (en) 2012-10-01 2018-06-26 Taiwan Semiconductor Manufacturing Company, Ltd. Implant isolated devices and method for forming the same
US11114486B2 (en) 2012-10-01 2021-09-07 Taiwan Semiconductor Manufacturing Company, Ltd. Implant isolated devices and method for forming the same

Also Published As

Publication number Publication date
KR100486757B1 (ko) 2005-05-03

Similar Documents

Publication Publication Date Title
KR100619396B1 (ko) 시모스 이미지 센서 및 그 제조방법
JP5150050B2 (ja) Ｃｍｏｓイメージセンサ及びその製造方法
US7884419B2 (en) Semiconductor device and method of fabricating the same
US20090121264A1 (en) Cmos image sensor and method of forming the same
US10026767B2 (en) Semiconductor device and manufacturing method thereof
KR101069103B1 (ko) 전하운송효율을 향상시키기 위한 이미지센서 및 제조 방법
KR100884976B1 (ko) 이미지 센서의 제조 방법
KR100486757B1 (ko) 소자 격리 특성을 향상시킨 이미지센서 및 그 제조 방법
US11114486B2 (en) Implant isolated devices and method for forming the same
KR101517664B1 (ko) 접합 격리 영역들을 형성하기 위한 자가정렬된 임플란테이션 공정
KR20060107992A (ko) 두 종류의 소자분리영역들을 포함하는 씨모스 이미지센서및 그 제조 방법
US20130234214A1 (en) Solid-state imaging device and method of manufacturing the same
KR20070029369A (ko) 암전류 발생을 억제할 수 있는 이미지센서 제조 방법
KR100893054B1 (ko) 크로스토크를 방지할 수 있는 이미지센서 및 그 제조 방법
KR100522826B1 (ko) 소자 격리 특성을 향상시킨 이미지센서 및 그 제조 방법
KR100873292B1 (ko) 소자 격리 특성을 향상시킨 이미지센서 및 그 제조 방법
KR100790287B1 (ko) 이미지센서 제조 방법
KR100605908B1 (ko) 반도체 소자 및 그 제조 방법
KR20050062143A (ko) 이미지센서 픽셀영역의 소자분리 방법
KR20070064856A (ko) 이미지 센서 제조방법
KR100924873B1 (ko) 씨모스 트랜지스터 및 그 제조 방법
KR100644523B1 (ko) 암신호를 감소시킬 수 있는 이미지센서의 제조 방법
KR20060010883A (ko) 포인트 디펙트를 감소시킬 수 있는 이미지센서 제조 방법
KR20100080158A (ko) 이미지센서 및 그 제조방법
KR20060095535A (ko) 시모스 이미지 센서 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110330

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee