KR20070024992A - Forming method of field oxide in cmos image sensor - Google Patents
Forming method of field oxide in cmos image sensor Download PDFInfo
- Publication number
- KR20070024992A KR20070024992A KR1020050080689A KR20050080689A KR20070024992A KR 20070024992 A KR20070024992 A KR 20070024992A KR 1020050080689 A KR1020050080689 A KR 1020050080689A KR 20050080689 A KR20050080689 A KR 20050080689A KR 20070024992 A KR20070024992 A KR 20070024992A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- field oxide
- forming
- image sensor
- cmos image
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 50
- 238000010438 heat treatment Methods 0.000 claims abstract description 17
- 238000005468 ion implantation Methods 0.000 claims abstract description 17
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 14
- 239000010703 silicon Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 abstract description 5
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 150000004767 nitrides Chemical class 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241000293849 Cordylanthus Species 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
- H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Abstract
Description
도 1은 하나의 포토다이오드와 4개의 트랜지스터를 갖는 종래기술에 따른 CMOS 이미지센서의 단위 화소를 도시한 평면도.1 is a plan view showing a unit pixel of a conventional CMOS image sensor having one photodiode and four transistors.
도 2a 내지 도 2d는 본 발명의 일실시 예에 따른 CMOS 이미지센서의 필드 산화막 형성 공정을 도시한 단면도.2A to 2D are cross-sectional views illustrating a process of forming a field oxide film of a CMOS image sensor according to an exemplary embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
200 : 기판 202 : 필드 산화막200
204 : 웰 207 : 재생된 실리콘 산화막204 well 207 regenerated silicon oxide film
208 : 게이트 산화막 209 : 게이트 전도막208
본 발명은 이미지센서 제조 방법에 관한 것으로, 특히 단위 화소 내 트랜지 스터의 좁은 폭으로 인해 발생되는 필드 산화막 측면의 모우트(Moat)를 보상할 수 있는 CMOS 이미지센서 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing an image sensor, and more particularly, to a method of manufacturing a CMOS image sensor capable of compensating for the moat of the side of a field oxide film caused by a narrow width of a transistor in a unit pixel.
이미지센서는 광학 영상(Optical image)을 전기 신호로 변환시키는 반도체 소자이다. 이 중에서 전하결합소자(CCD : Charge Coupled Device)는 개개의 MOS(Metal-Oxide-Silicon) 캐패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 캐패시터에 저장되고 이송되는 소자이다.The image sensor is a semiconductor device that converts an optical image into an electrical signal. Among them, a charge coupled device (CCD) is a device in which charge carriers are stored and transported in capacitors while individual MOS (Metal-Oxide-Silicon) capacitors are located in close proximity to each other.
반면, CMOS(Complementary MOS; 이하 CMOS) 이미지센서는 제어회로(Control circuit) 및 신호처리회로(Signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하며, 화소 수만큼 MOS 트랜지스터를 만들고 이것을 이용하여 차례차례 출력(Output)을 검출하는 스위칭 방식을 채용하는 소자이다.On the other hand, CMOS (Complementary MOS) image sensor uses a CMOS technology that uses a control circuit and a signal processing circuit as a peripheral circuit, and make MOS transistors by the number of pixels and use them It is a device that adopts a switching system that sequentially detects output.
CMOS 이미지센서의 단위 픽셀은 3개 또는 4개의 트랜지스터와 1개의 포토다이오드를 구비한다. 예컨대, 하나의 단위화소에 4개의 트랜지스터를 포함하는 CMOS 이미지센서는 포토다이오드와, 트랜스퍼 트랜지스터와, 리셋 트랜지스터와, 드라이브 트랜지스터 및 셀렉트 트랜지스터로 이루어진다.The unit pixel of a CMOS image sensor includes three or four transistors and one photodiode. For example, a CMOS image sensor including four transistors in one unit pixel includes a photodiode, a transfer transistor, a reset transistor, a drive transistor, and a select transistor.
도 1은 하나의 포토다이오드와 4개의 트랜지스터를 갖는 종래기술에 따른 CMOS 이미지센서의 단위 화소를 도시한 평면도이다.1 is a plan view showing a unit pixel of a CMOS image sensor according to the related art having one photodiode and four transistors.
도 1을 참조하면, 평면적으로 사각 형상인 포토다이오드(PD)가 배치되어 있으며, 포토다이오드(PD)로부터 연장된 액티브 영역(ACT)이 상측과 좌측으로 연장된 후 다시 하측으로 꺾여 포토다이오드(PD) 및 액티브 영역(ACT) 전체가 하나의 정방형 형태를 이루고 있다.Referring to FIG. 1, a planar quadrangular photodiode PD is disposed, and the active region ACT extending from the photodiode PD extends to the upper side and the left side and then bent downward to form the photodiode PD. ) And the entire active area ACT form one square shape.
포토다이오드(PD)로부터 액티브 영역(ACT)을 따라 트랜스퍼 트랜지스터(Tx)와 리셋 트랜지스터(Rx)와 드라이브 트랜지스터(Dx)와 셀렉트 트랜지스터(Sx)가 차례로 배치되어 있다.The transfer transistor Tx, the reset transistor Rx, the drive transistor Dx, and the select transistor Sx are sequentially arranged along the active region ACT from the photodiode PD.
트랜스퍼 트랜지스터(Tx)의 드레인단과 리셋 트랜지스터(Rx)의 소스단 및 드라이브 트랜지스터(Dx)의 게이트단은 C/T3 및 C/T4의 콘택과 제1메탈라인(M1)을 통해 상호 접속된다.The drain terminal of the transfer transistor Tx, the source terminal of the reset transistor Rx, and the gate terminal of the drive transistor Dx are connected to each other through the contact of C / T3 and C / T4 and the first metal line M1.
셀렉트 트랜지스터(Sx)의 소스단은 C/T2의 콘택을 통해 출력용 메탈라인(Vout)과 접속되면, 드라이브 트랜지스터(Dx)의 드레인단은 콘택 C/T1을 통해 전원전압(VDD)과 접속된다.When the source terminal of the select transistor Sx is connected to the output metal line Vout through the contact of C / T2, the drain terminal of the drive transistor Dx is connected to the power supply voltage VDD through the contact C / T1.
도 1에 도시된 바와 같이, 하나의 단위화소에는 총 6개의 콘택(C/T1 ∼ C/T6)이 형성된다. 6개의 콘택(C/T1 ∼ C/T6) 중에서 C/T4, C/T5, C/T6는 게이트 전극과 접속되는 콘택이고, C/T1, C/T2, C/T3는 기판의 액티브 영역(ACT)과 접속되는 콘택이다. As illustrated in FIG. 1, six contacts C / T1 to C / T6 are formed in one unit pixel. Of the six contacts C / T1 to C / T6, C / T4, C / T5, and C / T6 are contacts connected to the gate electrode, and C / T1, C / T2, and C / T3 are active regions of the substrate ( ACT).
포토다이오드(PD)를 포함하는 액티브 영역(ACT)의 주변은 모두 필드 영역(Field region)으로 필드 산화막으로 이루어진다.The periphery of the active region ACT including the photodiode PD is a field region and is formed of a field oxide film.
필드 산화막 즉, 소자분리영역 형성 시, 이전에는 LOCOS(LOCal Oxidation of Silicon) 방식을 이용하였으나, 버즈 비크(Bird's beak)의 문제와 집적도의 증가로 인해 최근에는 STI(Shallow Trench Isolation) 구조를 이용한다. When forming a field oxide layer, that is, an isolation region, a LOCOS (LOCal Oxidation of Silicon) method was previously used, but recently, a shallow trench isolation (STI) structure is used due to an increase in the density of the bird's beak and an increase in the degree of integration.
아울러, 단위 화소간의 간섭 노이즈를 방지하기 위해 필드 산화막 하부의 기판에 필드 스탑 영역 형성을 위한 격리 이온주입을 실시하고 있다. In addition, in order to prevent interference noise between unit pixels, isolation ion implantation is performed to form a field stop region on the substrate under the field oxide film.
STI 구조의 필드 산화막 형성 공정은, 대략적으로 트랜치를 형성하는 공정과 격리 이온주입을 실시하는 공정과 산화막을 증착하는 공정과 평탄화하는 공정과 패드를 제거하는 공정으로 이루어진다.The field oxide film forming step of the STI structure includes roughly trench formation, isolation ion implantation, oxide film deposition, planarization and pad removal.
도 1에 도시된 단위 화소 내의 트랜지스터들은 액티브 영역이 좁은 폭을 갖도록 구현되며, 이는 액티브 영역의 폭이 넓은 구조에 비해 액티브 영역과 필드 영역의 경계에서 기하학적 효과(Geometry effect)를 크게 받는다. 아울러, 이러한 기하학적 효과는 상기한 트랜지스터들의 특성에 큰 영향을 미친다.The transistors in the unit pixel illustrated in FIG. 1 are implemented such that the active region has a narrow width, which is largely affected by a geometry effect at the boundary between the active region and the field region as compared with the wide structure of the active region. In addition, this geometric effect greatly affects the characteristics of the above-described transistors.
이러한 기하학적 효과의 대표적인 것이 STI 구조의 필드 산화막 측면에서 발생하는 모우트이다. 모우트는 STI 구조의 필드 산화막 형성시 집적도의 증가에 따라 액티브 영역(즉 실리콘 기판)과의 경계 부분에 속하는 필드 산화막의 일부가 손실되어 나타나는 현상으로 피할 수 없이 발생한다.A typical example of such a geometric effect is the moat occurring in the field oxide film side of the STI structure. The moat is unavoidably caused by the loss of a part of the field oxide film belonging to the boundary with the active region (ie, the silicon substrate) as the degree of integration increases when the field oxide film of the STI structure is formed.
모우트는 트랜지스터에 기하학적 효과 즉, 모우트로의 전계 및 스트레스의 집중을 유발하여 트랜지스터의 문턱전압(Threshold voltage)을 불안정하게(Hump) 하거나 누설전류를 증가시켜 트랜지스터의 전기적 특성을 열화시킨다.The moot causes geometric effects, ie the concentration of the electric field and stress into the mould, to destabilize the transistor's threshold voltage or increase leakage current, thereby degrading the transistor's electrical characteristics.
상기와 같은 종래 기술의 문제점을 해결하기 위해 제안된 본 발명은, STI 구조의 필드 산화막 형성에 따라 발생된 모우트로 인한 트랜지스터의 특성 열화를 방지할 수 있는 CMOS 이미지센서의 필드 산화막 형성 방법을 제공하는데 그 목적이 있다.The present invention proposed to solve the problems of the prior art as described above, to provide a field oxide film forming method of the CMOS image sensor that can prevent the deterioration of the transistor characteristics due to the moat generated by the field oxide film formation of the STI structure. The purpose is.
상기 목적을 달성하기 위하여 본 발명은, 실리콘 기판에 국부적으로 트랜치 구조의 필드 산화막을 형성하는 단계-상기 필드 산화막과 상기 기판의 경계의 상기 필드 산화막이 일부 손실되어 모우트가 발생됨; 상기 모우트 발생 영역에 플로린을 도핑하는 단계; 및 상기 도핑된 플로린에 의해 실리콘과의 결합이 파괴된 산소를 상기 경계면의 실리콘과 반응하여 상기 모우트 발생 부위에서 실리콘 산화막을 생성하도록 열처리하는 단계를 포함하는 CMOS 이미지센서의 필드 산화막 형성 방법을 제공한다.In order to achieve the above object, the present invention provides a method of forming a field oxide film having a trench structure locally on a silicon substrate, wherein the field oxide film at the boundary between the field oxide film and the substrate is partially lost and a moat is generated; Doping florin in the moat generating region; And heat treating oxygen at which the bond with silicon is broken by the doped florin to react with silicon at the interface to generate a silicon oxide film at the moat generating site. do.
본 발명은 산화막 내에 도핑된 플로린(Fluorine)이 산화막의 두께를 증가시키는 원리를 이용하여 STI 구조의 필드 산화막 형성 후 발생된 모우트 부분에 플로린을 도핑하고 열처리를 통해 모우트로 인해 손실된 산화막을 재생시킨다.The present invention uses the principle that the fluorine doped in the oxide film increases the thickness of the oxide film, doping the fluorine in the moat portion generated after the formation of the field oxide film of the STI structure, and regenerating the oxide film lost due to the mou through heat treatment Let's do it.
따라서, 모우트로 인한 트랜지스터의 전기적 특성 열화를 방지할 수 있다.Therefore, deterioration of the electrical characteristics of the transistor due to the moat can be prevented.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention.
도 2a 내지 도 2d는 본 발명의 일실시 예에 따른 CMOS 이미지센서의 필드 산화막 형성 공정을 도시한 단면도로서, 이를 참조하여 본 발명의 필드 산화막 형성 공정을 살펴본다.2A to 2D are cross-sectional views illustrating a field oxide film forming process of a CMOS image sensor according to an exemplary embodiment of the present invention, with reference to this.
도 2a에 도시된 바와 같이, P형의 기판(200)에 버퍼 산화막(도시하지 않음)과 패드 질화막(도시하지 않음)을 차례로 증착한 다음, 트랜치 형성을 위한 포토레지스트 패턴(도시하지 않음)을 형성한 다음, 포토레지스트 패턴을 식각마스크로 패드 질화막을 식각하여 포토레지스트 패턴의 형상이 전사된 패드 질화막을 형성한다.As shown in FIG. 2A, a buffer oxide film (not shown) and a pad nitride film (not shown) are sequentially deposited on the P-
이어서, 포토레지스트 패턴을 제거한 다음, 포토레지스트 패턴의 형상이 전사된 패드 질화막을 식각마스크로 버퍼 산화막와 기판(200)을 식각하여 트랜치(201)를 형성한다.Subsequently, after the photoresist pattern is removed, the
이때, 버퍼 산화막은 포토레지스트 패턴을 이용한 식각 공정에서 식각할 수도 있고, 포토레지스트 패턴의 형상이 전사된 패드 질화막을 이용한 식각 공정에서 식각할 수도 있다.In this case, the buffer oxide film may be etched in an etching process using a photoresist pattern, or may be etched in an etching process using a pad nitride film in which the shape of the photoresist pattern is transferred.
한편, 여기서는 도면의 간략화를 위해 포토레지스트 패턴과 버퍼 산화막 및 패드 질화막을 모두 생략하였다.In this case, the photoresist pattern, the buffer oxide film, and the pad nitride film are omitted for simplicity of the drawings.
이어서, 패드 질화막을 이온주입 마스크로 한 격리 이온주입 공정을 실시하여 트랜치(201) 하부에 필드 스탑 영역(도시하지 않음)을 형성한다.Subsequently, an isolation ion implantation process using the pad nitride film as an ion implantation mask is performed to form a field stop region (not shown) under the
기판(200)이 P형이고 이와 인접하는 포토다이오드의 영역이 N형 영역이므로, 격리 이온주입 공정에서는 보론(Boron)과 같은 P형 불순물을 이용한다.Since the
여기서, 'A'는 리셋 트랜지스터, 드라이브 트랜지스터 또는 셀렉트 트랜지스터 등이 형성될 영역이고, 'B'는 포토다이오드가 형성될 영역이다.Here, 'A' is a region where a reset transistor, a drive transistor or a select transistor is to be formed, and 'B' is a region where a photodiode is to be formed.
도 2b에 도시된 바와 같이, 전면에 산화막을 증착하여 트랜치(201)를 매립한 다음, CMP(Chemical Mechanical Polishing) 방식을 이용한 평탄화 공정을 실시하여 패드 질화막에서 연마 정지가 이루어지도록 한 다음, 패드 질화막을 제거함으로써 트랜치 내에 매립되어 평탄화된 필드 산화막(202)을 형성한다.As shown in FIG. 2B, an oxide film is deposited on the entire surface to fill the
필드 산화막(202)으로는 실리콘 산화막을 사용하며, 하나 또는 복수의 실리콘 산화막을 사용할 수 있다.As the
아울러, 트랜치(201) 내벽에는 라이너(Liner) 및/또는 열산화막 등을 추가로 형성하기도 하나 여기서는 설명을 간략화를 위해 생략한다.In addition, a liner and / or a thermal oxide film may be further formed on the inner wall of the
이어서, 이온주입 및 열처리 공정을 실시하여 필드 산화막(201)에 의해 서로 격리된 웰(204)을 형성한다.Subsequently, ion implantation and heat treatment processes are performed to form
전술한 바와 같이, 'A'가 NMOS 트랜지스터인 리셋 트랜지스터, 드라이브 트랜지스터 또는 셀렉트 트랜지스터 등이 형성될 영역이므로, 웰(204)은 P-웰일 것이다.As described above, the
이 후, 포토다이오드 형성 영역(B)에도 추가의 P형 불순물 이온주입 공정을 실시하기도 한다.Thereafter, an additional P-type impurity ion implantation step may also be performed on the photodiode formation region B. FIG.
필드 산화막(204)은 전술한 바와 같이 액티브 영역인 기판(200)와 인접하는 부분에서 모우트(203)가 발생한다.As described above, the
도 2c에 도시된 바와 같이, 포토다이오드 형성 영역(B)을 마스킹하는 이온주입 마스크인 포토레지스트 패턴(205)을 형성한 다음, 포토레지스트 패턴(205)에 얼라인되는 플로린 이온주입 공정(206) 열처리 공정을 실시한다.As shown in FIG. 2C, a
플로린 이온주입 공정(206) 및 열처리 공정은 필드 산화막(204) 형성을 위한 공정에서 어택(attack)을 받아 손실된 액티브와 필드의 경계에서의 산화막(실리콘 산화막)의 재생을 의한 것으로, 포토다이오드 형성 영역(B)을 제외한 나머지 모든 단위 화소 영역에 이루어진다.The fluorine
도핑된 플로린은 산화막 내에 포획(Trap)되어 유전 상수(Dielectric constant)를 증가시키는 한편, 실리콘(Si)과 산소(O)의 결합(Si-O 결합)을 깨뜨린다. 실리콘과의 결합 파괴로 생성된 산소는 이어지는 열처리 공정에 의해 확산해 실리콘과의 계면과 반응하여 이 부분 즉, 모우트(203)가 발생된 부분의 실리콘 산화막의 두께를 증가시키는 즉, 실리콘 산화막을 재생하는 역할을 한다.The doped florin is trapped in the oxide film to increase the dielectric constant, while breaking the bond between silicon (Si) and oxygen (O). Oxygen generated by the bond breakage with silicon diffuses by the subsequent heat treatment process and reacts with the interface with silicon to increase the thickness of the silicon oxide film in this portion, that is, the portion where the
이때, 도핑되는 플로린의 농도 및 열처리 온도와 시간을 변화시킴으로써, 재생되는 신화막의 두께를 조절할 수 있다.At this time, by changing the concentration of the doped florin, and the heat treatment temperature and time, it is possible to adjust the thickness of the recycled myth film.
한편, 열처리 공정은 별도의 열처리 공정일 수도 있고, 이러한 추가의 열처리 공정없이 후속 공정에서 가해지는 통상의 열 공정일 수도 있다.On the other hand, the heat treatment process may be a separate heat treatment process, or may be a conventional heat process applied in a subsequent process without such an additional heat treatment process.
한편, 플로린 이온주입 공정(206) 시 포토레지스트 패턴(205)을 이용하여 포토다이오드 형성 영역(B)에 대한 블로킹을 하였으나, 큰 영향일 없을 경우에는 마스크 없이 블랭킷(Blanket) 공정으로 실시할 수도 있다.On the other hand, the blocking of the photodiode forming region B is performed by using the
한편, 별도의 열처리 공정없이 진행할 경우 열이 부족할 수 있으므로, 웰(204) 형성 이전에 플로린 이온주입 공정(206)을 실시하여 웰(204) 형성을 위한 열처리 공정시 산소와 실리콘 계면의 반응을 유도할 수도 있다.On the other hand, since the heat may be insufficient when proceeding without a separate heat treatment process, the florin
도 2d에 도시된 바와 같이, 포토레지스트 패턴(205)을 제거한 다음, 웰(204) 상에 실리콘 산화막(208)과 전도막(209)이 적층된 구조의 게이트 전극을 형성한다.As shown in FIG. 2D, after removing the
도면부호 '207'은 재생된 실리콘 산화막을 나타낸다.
도면에 도시되지는 않았지만, STI 구조에 의해 격리가 이루어진 액티브(Active) 영역에 CMOS 이미지센서를 이루는 포토다이오드와 트랜지스터의 소스/드레인 등을 형성한다.Although not shown in the drawing, a photodiode and a source / drain of a transistor, which constitute a CMOS image sensor, are formed in an active region, which is isolated by an STI structure.
전술한 본 발명은, STI 구조의 필드 산화막과 액티브 영역의 경계에서 발생된 모우트를 플로린 이온주입과 열처리를 통해 실리콘 산화막 재생 방식으로 보상함으로써, 모우트로 인한 트랜지스터의 특성 열화를 방지할 수 있음을 실시 예를 통해 알아 보았다.The present invention described above can prevent the deterioration of transistor characteristics due to the moat by compensating the moat generated at the boundary between the field oxide film and the active region of the STI structure by the fluorine ion implantation and heat treatment. Learned through the examples.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
예컨대, 본 발명의 실시 예에서는 CMOS 이미지센서를 그 예로 하였으나, 이외에도 CCD 및 APS(Active Pixel Sensor)를 탑재한 모든 이미지센서에 적용이 가능하다.For example, although the CMOS image sensor is used as an example, the present invention can be applied to all image sensors equipped with a CCD and an active pixel sensor (APS).
상술한 본 발명은, 모우트로 인한 트랜지스터의 특성 열화를 방지함으로써, CMOS 이미지센서의 수율을 높이는 효과가 있다.The present invention described above has the effect of increasing the yield of the CMOS image sensor by preventing the transistor from deteriorating in characteristics.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050080689A KR20070024992A (en) | 2005-08-31 | 2005-08-31 | Forming method of field oxide in cmos image sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050080689A KR20070024992A (en) | 2005-08-31 | 2005-08-31 | Forming method of field oxide in cmos image sensor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20070024992A true KR20070024992A (en) | 2007-03-08 |
Family
ID=38099312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050080689A KR20070024992A (en) | 2005-08-31 | 2005-08-31 | Forming method of field oxide in cmos image sensor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20070024992A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101493870B1 (en) * | 2008-06-19 | 2015-02-16 | 삼성전자주식회사 | Image device with improved spatial signal to noise ratio and Method of fabricating the same |
-
2005
- 2005-08-31 KR KR1020050080689A patent/KR20070024992A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101493870B1 (en) * | 2008-06-19 | 2015-02-16 | 삼성전자주식회사 | Image device with improved spatial signal to noise ratio and Method of fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100619396B1 (en) | CMOS Image sensor and its fabricating method | |
| KR100672729B1 (en) | Method for manufacturing of CMMS image sensor | |
| JP2007158031A (en) | Solid-state imaging apparatus | |
| KR20080062045A (en) | Cmos device and method for manufacturing the same | |
| JP5976500B2 (en) | Method of manufacturing a CMOS image sensor for protecting a photodiode from plasma damage | |
| KR100730469B1 (en) | Cmos image sensor for prevent crosstalk and method for manufacturing the same | |
| KR101069103B1 (en) | Image sensor with improved charge transfer efficiency and method for fabrication thereof | |
| US20060284223A1 (en) | CMOS image sensor and manufacturing method thereof | |
| KR20070024992A (en) | Forming method of field oxide in cmos image sensor | |
| KR20070059234A (en) | Apparatus for manufacturing a image sensor for reducing a dark current | |
| KR100461973B1 (en) | Method for fabricating CMOS image sensor | |
| KR100776151B1 (en) | A fabricating method of image sensor with improved high intergation | |
| JP2017183668A (en) | Manufacturing method for solid-state image pickup device | |
| US7459332B2 (en) | CMOS image sensor and method for manufacturing the same | |
| KR100790287B1 (en) | Fabricating method of Image sensor | |
| KR20040008056A (en) | Image sensor with improved isolation property and method thereof | |
| KR100694471B1 (en) | Method for fabrication of image sensor for improving optical property | |
| KR100651578B1 (en) | Forming method of field oxide in image sensor using double pad | |
| KR100870823B1 (en) | Imase sensor and method for fabricating of the same | |
| KR100644523B1 (en) | Method for fabricating image sensor with decreased dark signal | |
| KR100873292B1 (en) | Image sensor with improved isolation property and method thereof | |
| KR100522826B1 (en) | Image sensor with improved isolation property and fabricating method thereof | |
| KR100468611B1 (en) | A fabricating method of image sensor with decreased dark signal | |
| KR100749254B1 (en) | Fabricating method of image sensor with improved charge transfer efficiency | |
| KR20070024788A (en) | Forming method of channel stop region in image sensor using silicon epitaxial growth |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Withdrawal due to no request for examination |