KR100694471B1 - Method for fabrication of image sensor for improving optical property - Google Patents

Method for fabrication of image sensor for improving optical property Download PDF

Info

Publication number
KR100694471B1
KR100694471B1 KR1020050077976A KR20050077976A KR100694471B1 KR 100694471 B1 KR100694471 B1 KR 100694471B1 KR 1020050077976 A KR1020050077976 A KR 1020050077976A KR 20050077976 A KR20050077976 A KR 20050077976A KR 100694471 B1 KR100694471 B1 KR 100694471B1
Authority
KR
South Korea
Prior art keywords
ion implantation
image sensor
trench
tilt
field oxide
Prior art date
Application number
KR1020050077976A
Other languages
Korean (ko)
Other versions
KR20070023417A (en
Inventor
강필승
임연섭
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020050077976A priority Critical patent/KR100694471B1/en
Publication of KR20070023417A publication Critical patent/KR20070023417A/en
Application granted granted Critical
Publication of KR100694471B1 publication Critical patent/KR100694471B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은필드 산화막 표면에서의 다크 소스를 충분히 블로킹하면서도 필드 산화막 측벽에서의 쉐도윙 현상으로 인한 광특성 열화를 방지할 수 있는 CMOS 이미지센서 제조 방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 기판을 선택적으로 식각하여 트렌치를 형성하는 단계; 상기 트렌치를 포함하는 영역의 표면에 불순물을 도핑하기 위해, 일정한 틸트를 갖는 제1이온주입을 실시하는 단계; 및 상기 트렌치의 측벽에 불순물을 도핑하기 위해, 상기 제1이온주입에 비해 작은 틸트와 높은 에너지를 갖는 제2이온주입을 실시하는 단계를 포함하는 이미지센서 제조 방법을 제공한다.The present invention is to provide a method for manufacturing a CMOS image sensor capable of preventing the deterioration of optical characteristics due to the shadowing phenomenon on the side wall of the field oxide while sufficiently blocking the dark source on the surface of the field oxide film. Selectively etching to form a trench; Performing a first ion implantation with a constant tilt to dope an impurity on a surface of the region including the trench; And performing a second ion implantation having a smaller tilt and higher energy than the first ion implantation to dope impurities into the sidewalls of the trench.

포토다이오드, CMOS 이미지센서, 쉐도윙, 이온주입, 틸트, STI, 필드산화막. Photodiode, CMOS image sensor, shadow wing, ion implantation, tilt, STI, field oxide film.

Description

광 특성을 향상시키기 위한 이미지센서 제조 방법{METHOD FOR FABRICATION OF IMAGE SENSOR FOR IMPROVING OPTICAL PROPERTY}TECHNICAL MANUFACTURING METHOD FOR IMPROVING LIGHT PERFORMANCE {METHOD FOR FABRICATION OF IMAGE SENSOR FOR IMPROVING OPTICAL PROPERTY}

도 1은 일반적인 CMOS 이미지센서의 단위 화소 일부를 도시한 단면도.1 is a cross-sectional view showing a part of a unit pixel of a general CMOS image sensor.

도 2a 및 도 2b는 종래 방식에 따라 격리 이온주입을 실시했을 경우의 필드 산화막 주변에서의 불순물 농도 분포를 도시한 시뮬레이션 도면.2A and 2B are simulation diagrams showing the impurity concentration distribution around the field oxide film when isolation ion implantation is performed according to the conventional method.

도 3a 및 도 3b는 본 발명의 일실시예에 따른 CMOS 이미지센서의 격리 이온주입 공정을 도시한 단면도.3A and 3B are cross-sectional views illustrating an isolation ion implantation process of a CMOS image sensor according to an exemplary embodiment of the present invention.

도 4a 및 도 4b는 본 발명에 따라 격리 이온주입을 실시했을 경우의 필드 산화막 주변에서의 불순물 농도 분포를 도시한 시뮬레이션 도면.4A and 4B are simulation diagrams showing the impurity concentration distribution around the field oxide film when isolated ion implantation is performed according to the present invention.

도 5a 및 도 5b는 종래기술과 본 발명의 차이점을 설명하기 위한 CMOS 이미지센서의 개략적인 평면도.5A and 5B are schematic plan views of a CMOS image sensor for explaining the difference between the prior art and the present invention;

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

30 : 기판 31 : 하드마스크30: substrate 31: hard mask

32 : 트렌치 33 : 이온주입 공정32: trench 33: ion implantation process

본 발명은 픽셀부 격리 이온주입을 통해 광 특성을 향상시킬 수 있는 이미지센서 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing an image sensor capable of improving optical characteristics through pixel isolation ion implantation.

이미지센서는 광학 영상(Optical image)을 전기 신호로 변환시키는 반도체소자이다. 이 중 전하결합소자(CCD : Charge Coupled Device)는 개개의 MOS(Metal-Oxide-Silicon) 캐패시터가 서로 매우 근접한 위치에 있으면서, 전하 캐리어가 캐패시터에 저장되고 이송되는 소자인 반면, CMOS(Complementary MOS; 이하 CMOS라 함) 이미지센서는 제어회로(Control circuit) 및 신호처리회로(Signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소 수 만큼 MOS 트랜지스터를 만들고 이것을 이용하여 차례차례 출력(Output)을 검출하는 스위칭 방식을 채용한다.The image sensor is a semiconductor device that converts an optical image into an electrical signal. Among them, a charge coupled device (CCD) is a device in which charge carriers are stored and transported in a capacitor while individual metal-oxide-silicon (MOS) capacitors are located in close proximity to each other, whereas CMOS (Complementary MOS); The image sensor uses the CMOS technology that uses a control circuit and a signal processing circuit as peripheral circuits to make MOS transistors as many as the number of pixels, and outputs them sequentially by using them. It adopts a switching scheme for detecting.

도 1은 일반적인 CMOS 이미지센서의 단위 화소 일부를 도시한 단면도이다.1 is a cross-sectional view illustrating a part of a unit pixel of a general CMOS image sensor.

도 1을 참조하면, 고농도의 P형(P++)의 기판(10)과 P형 에피층(P-Epi)(11)이 적층된 반도체층(이하 반도체층이라 함) 내부에 P형 불순물영역(17, 이하 P0영역이라 함)과 N형 불순물영역(15, 이하 n-영역이라 함)을 구비하는 포토다이오드(PD)가 이온주입 등의 공정을 통해 형성되어 있다. 포토다이오드(PD)의 일측에 접하는 필드 산화막(12)이 반도체층에 국부적으로 형성되어 있으며, 포토다이오드(PD)의 타측에 그 일측이 접하는 반도체층 상에 게이트전극 패턴 즉, 트랜스퍼 게이트(Tx)가 형성되어 있다. 게이트전극 패턴(Tx)의 타측에 접하는 고농도 N형(n+)의 센싱확산영역(18, FD)이 형성되어 있다.Referring to FIG. 1, a P-type impurity region is formed inside a semiconductor layer (hereinafter referred to as a semiconductor layer) in which a high concentration P-type (P ++) substrate 10 and a P-type epitaxial layer (P-Epi) 11 are stacked. 17, hereinafter referred to as P0 region) and an N-type impurity region (15, hereinafter referred to as n-region) are formed through a process such as ion implantation. A field oxide film 12 in contact with one side of the photodiode PD is locally formed in the semiconductor layer, and a gate electrode pattern, that is, a transfer gate Tx, is formed on the semiconductor layer in contact with one side of the photodiode PD. Is formed. A high concentration N-type (n +) sensing diffusion region 18 (FD) is formed in contact with the other side of the gate electrode pattern Tx.

여기서, 게이트전극 패턴(Tx)은 게이트절연막(13)과 폴리실리콘 또는 텅스텐 실리사이드 등이 단독 또는 적층된 구조의 게이트전극(14)과 그 측벽에 질화막, 산화막 또는 산화질화막 등을 포함하는 스페이서(16)로 이루어진다.Here, the gate electrode pattern Tx may include a spacer 16 including a gate electrode 14 having a structure in which the gate insulating layer 13 and polysilicon or tungsten silicide or the like are stacked alone, and a nitride film, an oxide film, or an oxynitride film on a sidewall thereof. )

버즈 비크(Bird's beak)와 집적도의 증가로 인해 최근에는 필드 산화막(12) 즉, 소자분리영역으로 STI(Shallow Trench Isolation) 구조를 이용한다. Due to the increase in the degree of integration with the Bird's beak, the field oxide film 12, that is, a STI (Shallow Trench Isolation) structure is used as the device isolation region.

아울러, 단위 화소간의 간섭 노이즈를 방지하기 위해 필드 산화막(12) 하부의 기판(10)에 격리 이온주입을 실시하고 있다. In order to prevent interference noise between unit pixels, isolation ion implantation is performed on the substrate 10 under the field oxide film 12.

도 2a 및 도 2b는 종래 방식에 따라 격리 이온주입을 실시했을 경우의 필드 산화막 주변에서의 불순물 농도 분포를 도시한 시뮬레이션 도면이다.2A and 2B are simulation diagrams showing the impurity concentration distribution around the field oxide film in the case of performing isolation ion implantation according to the conventional method.

도 2a에 도시된 바와 같이, 한 번(Single)의 격리 이온주입을 통해 격리 이온주입을 실시할 경우, 도면부호 'A'와 같이 필드 산화막의 표면(Surface)에서 다크 소스(Dark source)를 충분히 블로킹(Blocking)하지 못하게 된다.As shown in FIG. 2A, when the isolation ion implantation is performed through a single isolation ion implantation, a dark source is sufficiently provided on the surface of the field oxide film as indicated by reference numeral 'A'. Blocking is not possible.

한편, 도 2b에 도시된 바와 같이 표면에서의 다크 소스의 블로킹 문제를 해결하기 위해 틸트를 주어 이온주입을 실시할 경우, 도면부호 'B'와 같이 필드 산화막의 측벽에서 쉐도윙(Shadowing) 현상이 발생하여 광특성이 열화되는 것을 알 수 있다.On the other hand, as shown in FIG. 2B, when ion implantation is performed with a tilt to solve the blocking problem of the dark source on the surface, shadowing phenomenon occurs on the sidewall of the field oxide film as indicated by reference numeral 'B'. It can be seen that the optical properties deteriorate due to the occurrence.

상기와 같은 종래 기술의 문제점을 해결하기 위해 제안된 본 발명은, 필드 산화막 표면에서의 다크 소스를 충분히 블로킹하면서도 필드 산화막 측벽에서의 쉐도윙 현상으로 인한 광특성 열화를 방지할 수 있는 CMOS 이미지센서 제조 방법을 제공하는데 그 목적이 있다.The present invention proposed to solve the above problems of the prior art, manufacturing a CMOS image sensor that can prevent the deterioration of optical characteristics due to the shadowing phenomenon on the side wall of the field oxide while sufficiently blocking the dark source on the surface of the field oxide film The purpose is to provide a method.

상기 목적을 달성하기 위하여 본 발명은, 기판을 선택적으로 식각하여 트렌치를 형성하는 단계; 상기 트렌치를 포함하는 영역의 표면에 불순물을 도핑하기 위해, 일정한 틸트를 갖는 제1이온주입을 실시하는 단계; 및 상기 트렌치의 측벽에 불순물을 도핑하기 위해, 상기 제1이온주입에 비해 작은 틸트와 높은 에너지를 갖는 제2이온주입을 실시하는 단계를 포함하는 이미지센서 제조 방법을 제공한다.In order to achieve the above object, the present invention comprises the steps of selectively etching the substrate to form a trench; Performing a first ion implantation with a constant tilt to dope an impurity on a surface of the region including the trench; And performing a second ion implantation having a smaller tilt and higher energy than the first ion implantation to dope impurities into the sidewalls of the trench.

본 발명은 기존의 한번에 실시하던 격리 이온주입 방법의 조건을 바꾸어 이온주입을 실시한다. 우선, 필드 산화막 형성을 위한 STI 구조 형성 후 하드마스크가 있는 상태에서 일정한 틸트를 갖고 낮은 에너지를 이용하여 STI 표면 부분에 격리 이온주입을 실시한다. 이어서, STI 측벽의 격리를 위해 두 번째 이온주입을 실시하는 바, 첫 번째에 비해 작은 틸트와 높은 에너지를 이용한다. In the present invention, ion implantation is carried out by changing the conditions of the conventional isolation ion implantation method. First, after forming the STI structure for forming the field oxide film, isolation ion implantation is performed on the surface portion of the STI using a low energy with a constant tilt with a hard mask. Subsequently, a second ion implantation is performed to isolate the STI sidewalls, using a smaller tilt and higher energy than the first.

따라서, 다크 소스를 블로킹하여 실제 STI 구조에서 발생하는 암전류(Dark current)를 거의 완벽하게 억제할 수 있을 뿐만 아니라, 포토다이오드의 영역을 STI 영역으로 확장할 수 있어, 광특성을 개선할 수 있다.Therefore, by blocking the dark source, the dark current generated in the actual STI structure can be almost completely suppressed, and the area of the photodiode can be extended to the STI area, thereby improving optical characteristics.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention.

도 3a 및 도 3b는 본 발명의 일실시예에 따른 CMOS 이미지센서의 격리 이온주입 공정을 도시한 단면도로서, 이를 참조하여 본 발명의 격리 이온주입 공정을 살펴본다.3A and 3B are cross-sectional views illustrating an isolation ion implantation process of a CMOS image sensor according to an exemplary embodiment of the present invention, with reference to the isolation ion implantation process of the present invention.

도 3a에 도시된 바와 같이, P형의 기판(30)에 소정의 패터닝 공정을 실시하여 하드마스크(31)를 형성한다.As shown in FIG. 3A, a hard pattern 31 is formed by performing a predetermined patterning process on the P-type substrate 30.

하드마스크(31)는 STI 구조 형성을 위한 마스크로서, 질화막의 단독 구조 또는 질화막과 산화막의 적층 구조를 포함한다.The hard mask 31 is a mask for forming an STI structure, and includes a single structure of a nitride film or a stacked structure of a nitride film and an oxide film.

하드마스크(31)를 식각마스크로 기판(30)을 식각하여 STI 구조를 위한 트렌치(32)를 형성한다. The substrate 30 is etched using the hard mask 31 as an etch mask to form the trench 32 for the STI structure.

트렌치(32) 형성시 하드마스크(31) 패터닝을 위해 사용된 포토레지스트 패턴(도시하지 않음)을 하드마스크(31)와 적층된 구조의 마스크로 사용할 수 있다.When forming the trench 32, a photoresist pattern (not shown) used for patterning the hard mask 31 may be used as a mask having a structure stacked with the hard mask 31.

트렌치(32)가 형성된 기판(30)의 표면 즉, STI 표면에서의 불순물 이온주입을 목적으로 일정한 틸트를 갖는 저에너지의 이온주입 공정(33)을 실시한다.A low energy ion implantation step 33 having a constant tilt is performed for the purpose of implanting impurity ions on the surface of the substrate 30 on which the trench 32 is formed, that is, on the surface of the STI.

이때, 틸트 각도는 기판(30)과 수직한 면으로부터 20°~ 35°가 되도록 하며, 이온주입 에너지는 10KeV ~ 25KeV를 사용한다. 아울러, 불순물 농도는 기존의 단일 이온주입시 불순물 농도의 2/3 정도가 되도록 한다.At this time, the tilt angle is 20 ° ~ 35 ° from the surface perpendicular to the substrate 30, the ion implantation energy is used 10KeV ~ 25KeV. In addition, the impurity concentration is about 2/3 of the impurity concentration in the conventional single ion implantation.

도 3b에 도시된 바와 같이, 트렌치(32)의 측벽에서의 불순물 이온주입을 목적으로 1차 이온주입에 비해 작은 틸트와 높은 에너지를 이용하여 격리 이온주입(34)을 실시한다.As shown in FIG. 3B, the isolation ion implantation 34 is performed using a small tilt and a high energy compared to the primary ion implantation for the purpose of impurity ion implantation in the sidewall of the trench 32.

이때, 틸트 각도는 기판(30)과 수직한 면으로부터 7°~ 10°가 되도록 하며, 이온주입 에너지는 35KeV 이상을 사용한다. 아울러, 불순물 농도는 기존의 단일 이온주입시 불순물 농도의 1/2 정도가 되도록 한다.At this time, the tilt angle is set to 7 ° ~ 10 ° from the surface perpendicular to the substrate 30, the ion implantation energy is used more than 35 KeV. In addition, the impurity concentration is about 1/2 of the impurity concentration in the conventional single ion implantation.

도면에 도시되지는 않았지만, 도 3b의 공정 후에는 STI 구조를 매립하는 필드 산화막을 형성한 다음, STI 구조에 의해 격리가 이루어진 액티브(Active) 영역에 CMOS 이미지센서를 이루는 포토다이오드와 트랜지스터 등을 형성한다.Although not shown in the drawing, after the process of FIG. 3B, a field oxide film filling the STI structure is formed, and then a photodiode, a transistor, or the like forming a CMOS image sensor is formed in an active region isolated by the STI structure. do.

도 4a 및 도 4b는 본 발명에 따라 격리 이온주입을 실시했을 경우의 필드 산화막 주변에서의 불순물 농도 분포를 도시한 시뮬레이션 도면이다.4A and 4B are simulation diagrams showing the impurity concentration distribution around the field oxide film when the isolation ion implantation is performed according to the present invention.

도 4a 및 도 4b를 참조하면, 'C'에서 불순물 이온주입이 제대로 이루어지지 않아 다크 소스를 블로킹하지 못하던 문제를 해결할 수 있으며, 'D'에서의 쉐도윙 현상을 방지할 수 있음을 확인할 수 있다.Referring to FIGS. 4A and 4B, it is possible to solve the problem of blocking the dark source due to impurity ion implantation not properly performed at 'C' and preventing shadowing at 'D'. .

도 5a 및 도 5b는 종래기술과 본 발명의 차이점을 설명하기 위한 CMOS 이미지센서의 개략적인 평면도이다.5A and 5B are schematic plan views of a CMOS image sensor for explaining the difference between the prior art and the present invention.

도 5a를 참조하면, 종래의 CMOS 이미지센서에서, 중앙에 포토다이오드(PD)가 위치하고 있으며, 그 주변에 STI(도시하지 않음)이 분포하고 있음을 알 수 있다.Referring to FIG. 5A, it can be seen that in the conventional CMOS image sensor, the photodiode PD is positioned at the center and STIs (not shown) are distributed around the center.

따라서, 포토다이오드(PD)와 STI 사이에 계면이 존재하고, 이 부분에서 다크 소스(Dark)가 발생하게 된다.Therefore, an interface exists between the photodiode PD and the STI, and a dark source is generated at this portion.

도 5b를 참조하면, 본 발명의 CMOS 이미지센서에서, 중앙에 포토다이오드(PD)가 위치하고 있으며, 그 주변에 STI(도시하지 않음)이 분포하고 있음을 알 수 있다.Referring to FIG. 5B, it can be seen that in the CMOS image sensor of the present invention, a photodiode PD is positioned at the center and STIs (not shown) are distributed around the center.

따라서, 포토다이오드(PD)와 STI 사이에 계면이 존재하나, 두 번의 격리 이온주입을 통해 STI 계면에서의 다크 소스 커버링(Dark source)이 이루어져 포토다이오드(PD)의 영역을 확장할 수 있으므로, 포토다이오드(PD)의 영역 증가로 인해 세츄레이션(Saturation)을 만족할 수 있다.Therefore, although an interface exists between the photodiode PD and the STI, a dark source covering at the STI interface can be achieved through two isolation ion implantation, thereby extending the area of the photodiode PD. Saturation may be satisfied due to an increase in the area of the diode PD.

전술한 본 발명은, 한 번의 공정으로 이루어지던 종래의 격리 이온주입 공정을 틸트와 농도 및 에너지를 변화시킨 두 번의 이온주입 공정으로 분리 실시함으로써, 암전류를 감소시키고 광특성을 향상시킬 수 있음을 실시예를 통해 알아 보았다.According to the present invention, the conventional isolation ion implantation process, which was performed in one process, is separated into two ion implantation processes in which the tilt, concentration, and energy are changed, thereby reducing the dark current and improving the optical characteristics. I found out by example.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

예컨대, 본 발명의 실시예에서는 CMOS 이미지센서를 그 예로 하였으나, 이외에도 CCD 및 APS(Active Pixel Sensor)를 탑재란 모든 이미지센서에 적용이 가능하 다.For example, in the exemplary embodiment of the present invention, the CMOS image sensor is taken as an example, but in addition, the CCD and the active pixel sensor (APS) may be applied to all image sensors.

상술한 본 발명은, 암전류를 감소시키고 광특성을 향상시킬 수 있어, 이미지센서의 성능 향상으로 인해 시장 경쟁력을 높이는 효과가 있다.The present invention described above can reduce the dark current and improve the optical characteristics, thereby improving the market competitiveness due to the performance improvement of the image sensor.

Claims (8)

기판을 선택적으로 식각하여 트렌치를 형성하는 단계;Selectively etching the substrate to form a trench; 상기 트렌치를 포함하는 영역의 표면에 불순물을 도핑하기 위해, 일정한 틸트를 갖는 제1이온주입을 실시하는 단계; 및Performing a first ion implantation with a constant tilt to dope an impurity on a surface of the region including the trench; And 상기 트렌치의 측벽에 불순물을 도핑하기 위해, 상기 제1이온주입에 비해 작은 틸트와 높은 에너지를 갖는 제2이온주입을 실시하는 단계를 포함하되Performing a second ion implantation having a smaller tilt and higher energy than the first ion implantation to dope impurities into the sidewalls of the trench 상기 트렌치를 형성하는 단계는,Forming the trench, 상기 기판 상에 STI(Shallow Trench Isolation) 구조 형성을 위한 마스크 패턴을 형성하는 단계; 및Forming a mask pattern for forming a shallow trench isolation (STI) structure on the substrate; And 상기 마스크 패턴을 식각마스크로 상기 기판을 식각하여 상기 트렌치를 형성하는 단계Etching the substrate using the mask pattern as an etch mask to form the trench 를 포함하는 이미지센서 제조 방법.Image sensor manufacturing method comprising a. 제 1 항에 있어서,The method of claim 1, 상기 제1이온주입시 상기 기판과 수직인 면으로부터 20° 내지 35°의 틸트를 갖도록 하는 것을 특징으로 하는 이미지센서 제조 방법.The method of claim 1, wherein the first ion implantation has a tilt of 20 ° to 35 ° from a surface perpendicular to the substrate. 제 2 항에 있어서,The method of claim 2, 상기 제2이온주입시 상기 기판과 수직인 면으로부터 7° 내지 10°의 틸트를 갖도록 하는 것을 특징으로 하는 이미지센서 제조 방법.The method of manufacturing the image sensor, characterized in that to have a tilt of 7 ° to 10 ° from the surface perpendicular to the substrate during the second ion implantation. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 3, 상기 제1이온주입시 10KeV 내지 25KeV의 이온주입 에너지를 사용하는 것을 특징으로 하는 이미지센서 제조 방법.The method of manufacturing an image sensor, characterized in that for the first ion implantation using ion implantation energy of 10KeV to 25KeV. 제 4 항에 있어서,The method of claim 4, wherein 상기 제2이온주입시 적어도 35KeV의 이온주입 에너지를 사용하는 것을 특징으로 하는 이미지센서 제조 방법.And at least 35 KeV of ion implantation energy for the second ion implantation. 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 제1이온주입시 상기 마스크 패턴을 이온주입 마스크로 사용하는 것을 특징으로 하는 이미지센서 제조 방법.The method of claim 1, wherein the mask pattern is used as an ion implantation mask when the first ion is implanted. 제 1 항에 있어서,The method of claim 1, 상기 제2이온주입시 상기 마스크 패턴을 이온주입 마스크로 사용하는 것을 특징으로 하는 이미지센서 제조 방법.The method of manufacturing an image sensor, wherein the mask pattern is used as an ion implantation mask when the second ion is implanted.
KR1020050077976A 2005-08-24 2005-08-24 Method for fabrication of image sensor for improving optical property KR100694471B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050077976A KR100694471B1 (en) 2005-08-24 2005-08-24 Method for fabrication of image sensor for improving optical property

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050077976A KR100694471B1 (en) 2005-08-24 2005-08-24 Method for fabrication of image sensor for improving optical property

Publications (2)

Publication Number Publication Date
KR20070023417A KR20070023417A (en) 2007-02-28
KR100694471B1 true KR100694471B1 (en) 2007-03-12

Family

ID=43654764

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050077976A KR100694471B1 (en) 2005-08-24 2005-08-24 Method for fabrication of image sensor for improving optical property

Country Status (1)

Country Link
KR (1) KR100694471B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8202792B2 (en) * 2009-04-24 2012-06-19 Varian Semiconductor Equipment Associates, Inc. Method of processing a substrate having a non-planar surface

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040058689A (en) * 2002-12-27 2004-07-05 주식회사 하이닉스반도체 Fabricating method of cmos image sensor
KR20050066884A (en) * 2003-12-27 2005-06-30 동부아남반도체 주식회사 Method for fabricating isolation and oxide layer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040058689A (en) * 2002-12-27 2004-07-05 주식회사 하이닉스반도체 Fabricating method of cmos image sensor
KR20050066884A (en) * 2003-12-27 2005-06-30 동부아남반도체 주식회사 Method for fabricating isolation and oxide layer

Also Published As

Publication number Publication date
KR20070023417A (en) 2007-02-28

Similar Documents

Publication Publication Date Title
US7595210B2 (en) Method of manufacturing complementary metal oxide semiconductor image sensor
US7939867B2 (en) Complementary metal-oxide-semiconductor (CMOS) image sensor and fabricating method thereof
US7361527B2 (en) Image sensor with improved charge transfer efficiency and method for fabricating the same
KR100959435B1 (en) Image Sensor and Methof for Manufacturing Thereof
US7344964B2 (en) Image sensor with improved charge transfer efficiency and method for fabricating the same
US20090121264A1 (en) Cmos image sensor and method of forming the same
US7863082B2 (en) Photo diode and related method for fabrication
KR20050106937A (en) Cmos image sensor with reduced etch damage
US20090166687A1 (en) Image Sensor and Method for Manufacturing the Same
KR101016552B1 (en) Image sensor and manufacturing method of image sensor
US20070051990A1 (en) CMOS image sensor and method for fabricating the same
KR100694471B1 (en) Method for fabrication of image sensor for improving optical property
US20090166691A1 (en) Image Sensor and Method of Manufacturing the Same
KR100619408B1 (en) Imase sensor with improved capability of protection against crosstalk and method for fabricating thereof
US8178937B2 (en) Image sensor and method for manufacturing the same
KR20060127498A (en) Method of fabricating cmos image sensor to reduce the dark current
KR20030056071A (en) A fabricating method of image sensor with improved high intergation
KR20050093061A (en) Cmos image sensor and method for fabricating the same
KR20100060765A (en) Image sensor and a method of manufacturing the same
KR100841208B1 (en) A fabricating method of image sensor with decreased dark signal
KR100749254B1 (en) Fabricating method of image sensor with improved charge transfer efficiency
KR100718780B1 (en) Method for fabricating cmos image sensor
KR20030057613A (en) Method for fabricating image sensor
KR20060010895A (en) Image sensor with improved charge transfer efficiency and method for fabrication thereof
KR20090071847A (en) Method of manufacturing a cmos image sensor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee