KR20050093061A - Cmos image sensor and method for fabricating the same - Google Patents
Cmos image sensor and method for fabricating the same Download PDFInfo
- Publication number
- KR20050093061A KR20050093061A KR1020040018286A KR20040018286A KR20050093061A KR 20050093061 A KR20050093061 A KR 20050093061A KR 1020040018286 A KR1020040018286 A KR 1020040018286A KR 20040018286 A KR20040018286 A KR 20040018286A KR 20050093061 A KR20050093061 A KR 20050093061A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- transistor
- source
- peripheral circuit
- diffusion
- Prior art date
Links
- 238000000034 method Methods 0.000 title description 8
- 238000009792 diffusion process Methods 0.000 claims abstract description 71
- 230000002093 peripheral effect Effects 0.000 claims abstract description 44
- 238000005468 ion implantation Methods 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 10
- 230000000694 effects Effects 0.000 description 12
- 230000007547 defect Effects 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000002784 hot electron Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- A—HUMAN NECESSITIES
- A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
- A01K—ANIMAL HUSBANDRY; AVICULTURE; APICULTURE; PISCICULTURE; FISHING; REARING OR BREEDING ANIMALS, NOT OTHERWISE PROVIDED FOR; NEW BREEDS OF ANIMALS
- A01K89/00—Reels
- A01K89/006—Hand crank features
-
- A—HUMAN NECESSITIES
- A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
- A01K—ANIMAL HUSBANDRY; AVICULTURE; APICULTURE; PISCICULTURE; FISHING; REARING OR BREEDING ANIMALS, NOT OTHERWISE PROVIDED FOR; NEW BREEDS OF ANIMALS
- A01K89/00—Reels
- A01K89/015—Reels with a rotary drum, i.e. with a rotating spool
- A01K89/01931—Spool or spool shaft details
Landscapes
- Life Sciences & Earth Sciences (AREA)
- Environmental Sciences (AREA)
- Animal Husbandry (AREA)
- Biodiversity & Conservation Biology (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
CMOS 이미지 센서 및 그 제조방법을 개시한다. 본 발명에 의한 CMOS 이미지 센서는, 핀드 포토 다이오드 및 트랜스퍼 트랜지스터를 구비하는 액티브 픽셀 센서 영역과, 리셋 트랜지스터 영역과, 소스 팔로우 영역과, NMOS 트랜지스터 및 PMOS 트랜지스터를 구비하는 주변회로 CMOS 영역을 포함하되, 상기 액티브 픽셀 영역과 리셋 트랜지스터 영역과 소스 팔로우 영역의 소스 및 드레인은 N- 확산 영역으로 이루어지고, 상기 주변회로 CMOS 영역의 상기 NMOS 트랜지스터의 소스 및 드레인은 N- 확산 영역 및 N+ 확산 영역으로 이루어진다.A CMOS image sensor and a method of manufacturing the same are disclosed. The CMOS image sensor according to the present invention includes an active pixel sensor region including a pinned photo diode and a transfer transistor, a reset transistor region, a source follow region, and a peripheral circuit CMOS region including an NMOS transistor and a PMOS transistor. Sources and drains of the active pixel region, the reset transistor region, and the source follow region are N-diffusion regions, and sources and drains of the NMOS transistors of the peripheral circuit CMOS region are N-diffusion regions and N + diffusion regions.
Description
본 발명은 이미지 센서 및 그 제조방법에 관한 것으로, 특히 누설전류를 감소시킬 수 있고 노이즈(noise)를 개선할 수 있는 CMOS 이미지 센서(CMOS image sensor; CIS) 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image sensor and a method of manufacturing the same, and more particularly, to a CMOS image sensor (CIS) and a method of manufacturing the same, which can reduce leakage current and improve noise.
이미지 센서는 화상 정보를 포함한 광학 정보를 전기 신호로 변환하는 장치이다. 이러한 이미지 센서 중에서 COMS 이미지 센서는 CMOS 공정 기술을 이용하여 광학적인 이미지를 전기적인 신호로 변환시키는 반도체 소자로서, 각 화소마다 필요한 갯수의 트랜지스터를 만들고 이것을 이용하여 차례 차례 출력 신호를 검출하는 스위칭 방식을 채용하고 있다. CMOS 이미지 센서는 종래의 CCD(charge coupled device) 이미지 센서에 비하여 구동 방식이 간편하고 다양한 스캐닝 방식을 구현할 수 있으며, 아날로그와 디지털 신호처리 회로를 단일 칩에 집적할 수 있다. 이에 따라 CMOS 이미지 센서에 의하면, 제품의 소형화가 가능할 뿐만 아니라 호환성 있는 CMOS 공정 기술을 사용하기 때문에, 제조 비용을 낮출 수 있고, 전력 소모 또한 크게 개선할 수 있는 장점을 가지고 있다.An image sensor is a device that converts optical information including image information into an electrical signal. Among these image sensors, the COMS image sensor is a semiconductor device that converts an optical image into an electrical signal using a CMOS process technology. A switching method of detecting an output signal in turn using a transistor as many as necessary for each pixel is used. I adopt it. The CMOS image sensor is simpler to drive than a conventional charge coupled device (CCD) image sensor and can implement various scanning methods, and can integrate analog and digital signal processing circuits on a single chip. Accordingly, according to the CMOS image sensor, not only the product can be miniaturized, but also a compatible CMOS process technology can be used, thereby reducing manufacturing costs and greatly improving power consumption.
그러나 이러한 CMOS 이미지 센서의 장점에도 불구하고, 포토 다이오드(photo diode)를 제외한 모든 트랜지스터가 일반적으로 CMOS 공정과 동시에 제조됨으로써 실리콘 표면의 오염, 결함, 고온전자(hot electron) 효과 및 플릭 노이즈(flick noise)에 취약한 문제점을 갖고 있다. 특히, 화소의 크기가 더욱 미세화됨에 따라 CMOS 이미지 센서를 이루는 포토 다이오드와 트랜지스터들이 더 가깝게 인접하게 됨으로써 각 트랜지스터의 구조 및 동작에 악영향을 미치게 될 수 있다.Despite the advantages of these CMOS image sensors, however, all transistors except photo diodes are typically manufactured concurrently with the CMOS process, resulting in contamination, defects, hot electron effects and flick noise on the silicon surface. ) Is vulnerable. In particular, as the size of the pixel is further miniaturized, the photodiodes and the transistors forming the CMOS image sensor are closer to each other, which may adversely affect the structure and operation of each transistor.
도 1은 일반적인 CMOS 이미지 센서의 단위 화소 회로도이다. 도 1에 도시된 바와 같이, 빛을 감지하는 수단인 핀드 포토다이오드(pinned photo diode; PD)와 4개의 NMOS 트랜지스터가 단위 화소 회로를 이루고 있다. 상기 4개의 NMOS 트랜지스터 중 트랜스퍼 트랜지스터(TX)는 핀드 포토 다이오드(PD)에서 생성된 광전하를 플로팅 확산 영역(FD)으로 전송하는 역할을 하고, 리셋 트랜지스터(RX)는 플로팅 확산 영역(FD)을 공급전압(VDD) 레벨로 리셋시켜 플로팅 확산 영역(FD)에 저장된 전하를 배출하는 역할을 한다. 드라이브 트랜지스터(DX) 및 선택 트랜지스터(SX)는 소스 팔로우(source follow)로서의 역할을 하며, 셀렉트 트랜지스터(SX)는 스위칭 및 어드레싱을 위한 것으로 픽셀 데이터 인에이블 신호를 받아 픽셀 데이터 신호를 출력으로 전송한다. 셀렉트 트랜지스터(SX)의 드레인 영역은 출력 전압(VOUT)을 출력하는 출력단(OUT)과 연결되어 있다. 도 1에서 "CFD" 는 플로팅 확산 영역(FD)이 갖는 커패시턴스를 나타낸다. 셀렉트 트랜지스터(SX)의 드레인 영역을 지나서는 CMOS를 구비하는 주변 회로부가 존재하게 된다.1 is a unit pixel circuit diagram of a general CMOS image sensor. As shown in FIG. 1, a pinned photo diode (PD), which is a means for detecting light, and four NMOS transistors form a unit pixel circuit. Of the four NMOS transistors, the transfer transistor T X serves to transfer the photocharge generated by the pinned photodiode PD to the floating diffusion region FD, and the reset transistor R X is the floating diffusion region FD. Is reset to the supply voltage (V DD ) level to discharge the charge stored in the floating diffusion region (FD). The drive transistor (D X) and a select transistor (S X) acts as a source follower (source follow), the select transistor (S X) is the output pixel data signal received pixel data enable signals are for switching and addressing To send. The drain region of the select transistor S X is connected to an output terminal OUT for outputting an output voltage V OUT . In FIG. 1, "C FD " represents a capacitance of the floating diffusion region FD. There is a peripheral circuit portion including a CMOS that passes through the drain region of the select transistor S X.
도 1을 참조하면, 핀드 포토 다이오드(PD), 트랜스퍼 트랜지스터(TX) 및 플로팅 확산 영역(FD)은 액티브 픽셀 센서(Active Pixel Sensor; APS) 영역을 이룬다. 또한, 드라이브 트랜지스터(DX) 및 셀렉트 트랜지스터(SX)는 소스 팔로우(source follow; S/F) 영역을 이룬다. 따라서, 도 1에 도시된 바와 같이, 단위 화소 회로는, 주변회로 영역을 제외하고는, APS 영역, 리셋 트랜지스터 영역 및 S/F 영역 등 3 부분으로 나뉠 수 있다.Referring to FIG. 1, the pinned photo diode PD, the transfer transistor T X , and the floating diffusion region FD form an active pixel sensor (APS) region. Further, the drive transistor (D X) and select transistor (S X) will follow the source (source follow; S / F) forms an area. Therefore, as illustrated in FIG. 1, the unit pixel circuit may be divided into three parts, except for the peripheral circuit region, such as an APS region, a reset transistor region, and an S / F region.
도 2는 종래 기술에 따른 CMOS 이미지 센서의 구조를 나타내는 단면도로서, 도 1의 회로가 반도체 기판에 구현된 것이다. 이 도면에는 APS 영역, 리셋 트랜지스터 영역 및 S/F 영역 등 3 부분이외에 주변회로의 CMOS 영역도 도시되어 있다. 참조부호 "1"은 P형의 실리콘 기판, "2"는 P-에피택셜층, "3"은 P-웰, "4"는 N-웰, "5, 5', 6"은 필드 산화막, "6"은 게이트 산화막, "10"은 게이트 전극, "11"은 게이트 측벽 스페이서, "3, 23, 33, 43" 은 리셋 트랜지스터(RX), 드라이브 트랜지스터(DX) 및 셀렉트 트랜지스터(SX)의 소스/드레인의 N+ 영역, "2, 22, 32, 42"는 리셋 트랜지스터(RX), 드라이브 트랜지스터(DX) 및 셀렉트 트랜지스터(SX )의 소스/드레인의 N- 영역을 나타낸다. 또한, "12" 및 "13"은 플로팅 확산 영역(FD)을 이룬다. 한편, "20" 및 "21"은 주변회로 CMOS 영역에 있는 NMOS 트랜지스터(25)의 N+ 영역 및 N- 영역을 나타내고, "30" 및 "39"는 주변회로의 CMOS 영역에 있는 PMOS 트랜지스터(35)의 P+ 영역 및 P- 영역을 나타낸다. 여기서, 핀드 포토 다이오드(PD)는 P-에피택셜층(2)과 N- 영역(8) 및 PO 영역(7)이 적층된 PNP 접합 구조를 가진다.2 is a cross-sectional view illustrating a structure of a CMOS image sensor according to the related art, in which the circuit of FIG. 1 is implemented in a semiconductor substrate. In this figure, the CMOS region of the peripheral circuit is shown in addition to the three parts, such as the APS region, the reset transistor region, and the S / F region. Reference numeral " 1 " denotes a P-type silicon substrate, " 2 " a P-epitaxial layer, " 3 " a P-well, " 4 " an N-well, " 5, 5 ', 6 ""6" is a gate oxide film, "10" is a gate electrode, "11" is a gate sidewall spacer, "3, 23, 33, 43" is a reset transistor (R X ), a drive transistor (D X ) and a select transistor (S). N + region of the source / drain of X ), "2, 22, 32, 42" represents the N- region of the source / drain of the reset transistor R X , the drive transistor D X and the select transistor S X. . In addition, "12" and "13" form a floating diffusion region FD. On the other hand, "20" and "21" represent N + and N- regions of the NMOS transistor 25 in the peripheral circuit CMOS region, and "30" and "39" represent PMOS transistors 35 in the CMOS region of the peripheral circuit. ) P + region and P- region. The pinned photodiode PD has a PNP junction structure in which a P-epitaxial layer 2, an N- region 8, and a P O region 7 are stacked.
이러한 구조의 CMOS 이미지 센서는 종래의 CCD 이미지 센서에 비하여 많은 장점을 가지고 있으나, CMOS 공정 자체에서 발생되는 실리콘 기판 표면 상의 오염 및 이로 인한 결함, 고온 캐리어 효과, 플릭 노이즈 등에 취약한 문제점을 갖고 있다. 특히, 종래 기술에 따른 CMOS 이미지 센서에 의하면, 소스/드레인 영역의 고농도 도핑을 위한 이온 주입으로 인한 결함, S/F 영역에서 발생되는 고온 전자(hot electron) 효과, 단채널 효과(short channel effect) 및 플릭 노이즈 등이 발생되는 것으로 알려져 있다. The CMOS image sensor having such a structure has many advantages over the conventional CCD image sensor, but has a problem in that it is vulnerable to contamination on the surface of the silicon substrate generated by the CMOS process itself, defects thereof, high temperature carrier effects, and flick noise. In particular, according to the conventional CMOS image sensor, defects due to ion implantation for high concentration doping of the source / drain regions, hot electron effects generated in the S / F region, and short channel effects And it is known that flick noise etc. generate | occur | produce.
일반적으로, CMOS 이미지 센서의 단위 화소는, 포토 다이오드를 포함하는 액티브 픽셀 센서(APS)와, 리셋 트랜지스터(RX)와, 소스 팔로우(S/F)가 서로 연계되어 동작하는 데, 픽셀 크기가 3.0㎛ * 3.0㎛ 이하로 미세화됨에 따라 포토 다이오드, 리셋 트랜지스터, S/F 간의 거리가 점점 짧아지게 된다. 이와 같이 각 소자 부분간의 거리가 짧아지게 되면, 각 소자들의 구조 및 동작은 악영향을 받게된다. 즉, S/F 의 소스/드레인 영역을 위한 이온주입시 기판이 손상될 수 있으며, 고온 전자(hot electron) 현상 및 단채널 효과에 의해 전자와 정공은 인접 픽셀로 흘러들어가게 되어 누설전류로 인한 노이즈를 일으킬 수 있다. 또한, S/F의 채널 길이를 스케일링(scaling)하게 되면, 플릭 노이즈는 더욱 더 커지게 된다.In general, a unit pixel of a CMOS image sensor includes an active pixel sensor (APS) including a photodiode, a reset transistor (R X ), and a source follower (S / F) in association with each other. As the size becomes smaller than 3.0 µm * 3.0 µm, the distance between the photodiode, the reset transistor, and the S / F becomes shorter. As such, when the distance between each device portion is shortened, the structure and operation of each device are adversely affected. That is, the substrate may be damaged during ion implantation for the source / drain regions of S / F, and the electrons and holes flow into the adjacent pixels due to the hot electron phenomenon and the short channel effect. May cause In addition, when scaling the channel length of the S / F, the flick noise becomes even larger.
따라서, 본 발명이 이루고자 하는 기술적 과제는 상술한 문제점을 해결하기 위한 것으로, 고농도 이온주입에 의한 결함 및 고온 전자 효과의 발생을 효과적으로 억제하고 단채널 효과 및 플릭 노이즈에 강한 CMOS 이미지 센서와 그 제조방법을 제공하는 것이다.Accordingly, a technical problem to be solved by the present invention is to solve the above-mentioned problems, and a CMOS image sensor and a method of manufacturing the same, which effectively suppress the occurrence of defects and high temperature electronic effects caused by high concentration ion implantation, and are resistant to short channel effects and flick noise. To provide.
상기 기술적 과제를 달성하기 위하여 본 발명에 따른 CMOS 이미지 센서는, 핀드 포토 다이오드 및 트랜스퍼 트랜지스터를 구비하는 액티브 픽셀 센서 영역과, 리셋 트랜지스터 영역과, 소스 팔로우(S/F) 영역과, NMOS 트랜지스터 및 PMOS 트랜지스터를 구비하는 주변회로 CMOS 영역을 포함하되, 상기 액티브 픽셀 영역과 리셋 트랜지스터 영역과 S/F 영역의 소스 및 드레인은 N- 확산 영역으로 이루어지고, 상기 주변회로 CMOS 영역의 상기 NMOS 트랜지스터의 소스 및 드레인은 N- 확산 영역 및 N+ 확산 영역으로 이루어진다. In order to achieve the above technical problem, a CMOS image sensor includes an active pixel sensor region including a pinned photodiode and a transfer transistor, a reset transistor region, a source follow (S / F) region, an NMOS transistor, and a PMOS. And a peripheral circuit CMOS region including a transistor, wherein a source and a drain of the active pixel region, the reset transistor region, and the S / F region are formed of an N-diffusion region, the source of the NMOS transistor of the peripheral circuit CMOS region, The drain consists of an N- diffusion region and an N + diffusion region.
상기 본 발명에 따른 CMOS 이미지 센서에서는, 상기 S/F 영역은 드라이브 트랜지스터 및 셀렉트 트랜지스터를 포함하며, 상기 핀드 포토 다이오드, 트랜스퍼 트랜지스터, 드라이브 트랜지스터 및 셀렉트 트랜지스터는 P형 실리콘 기판 상에 형성된 P-에피택셜층에 형성되어 있고, 상기 핀드 포토 다이오드는 상기 P-에피택셜층 상에 N- 확산층과 PO 층이 적층된 PNP 접합 구조를 가질 수 있다.In the CMOS image sensor according to the present invention, the S / F region includes a drive transistor and a select transistor, and the pinned photo diode, the transfer transistor, the drive transistor, and the select transistor are formed on a P-type silicon substrate. The pinned photodiode may have a PNP junction structure in which an N-diffusion layer and a P O layer are stacked on the P-epitaxial layer.
또한, 본 발명에 따른 CMOS 이미지 센서는, 액티브 픽셀 센서 영역, 리셋 트랜지스터 영역, S/F 영역 및 주변회로 CMOS 영역을 포함하는 CMOS 이미지 센서로서, 상기 액티브 픽셀 센서 영역, 리셋 트랜지스터 영역 및 S/F 영역에 있는 NMOS 트랜지스터의 소스 및 드레인 영역은 N- 확산 영역의 단일 확산 구조로 되어 있고, 상기 주변회로 CMOS 영역에 있는 NMOS 트랜지스터의 소스 및 드레인은 N- 확산 영역 및 N+ 확산 영역의 이중 확산 구조로 되어 있는 것을 특징으로 한다.In addition, the CMOS image sensor according to the present invention is a CMOS image sensor including an active pixel sensor region, a reset transistor region, an S / F region and a peripheral circuit CMOS region, wherein the active pixel sensor region, the reset transistor region, and the S / F. The source and drain regions of the NMOS transistors in the region have a single diffusion structure of the N- diffusion region, and the source and drain of the NMOS transistors in the peripheral circuit CMOS region have a double diffusion structure of the N- diffusion region and the N + diffusion region. It is characterized by that.
본 발명에 따른 CMOS 이미지 센서의 제조 방법에서는, 액티브 픽셀 센서 영역, 리셋 트랜지스터 영역, S/F 영역 및 주변회로 CMOS 영역에 게이트를 형성한 후, 상기 액티브 픽셀 센서 영역에 포토 레지스트 패턴을 이용하여 핀드 포토 다이오드의 N- 확산 영역을 형성하기 위한 이온주입을 실시한다. 그 후, 상기 포토 레지스트 패턴을 이용하여 상기 핀드 포토 다이오드의 PO 확산 영역을 형성하기 위한 이온주입을 실시한다. 그 다음, 상기 액티브 픽셀 센서 영역, 리셋 트랜지스터 영역, S/F 영역 및 주변회로 CMOS 영역의 NMOS 트랜지스터 영역에 이온주입을 실시하여 소스/드레인용 N- 확산 영역을 형성한다. 그 다음, 상기 주변회로 CMOS 영역의 NMOS 트랜지스터 영역에 이온주입을 실시하여 상기 주변회로 CMOS 영역의 NMOS 트랜지스터 영역의 상기 N- 확산 영역 내에 소스/드레인용 N+ 확산 영역을 형성한다. 그 다음, 상기 주변회로 CMOS 영역의 PMOS 트랜지스터 영역에 P- 이온주입 및 P+ 이온주입을 실시하여 상기 PMOS의 소스/드레인을 형성한다.In the method of manufacturing a CMOS image sensor according to the present invention, after a gate is formed in an active pixel sensor region, a reset transistor region, an S / F region, and a peripheral circuit CMOS region, the active pixel sensor region is pinned using a photoresist pattern. Ion implantation is performed to form an N-diffusion region of the photodiode. Thereafter, ion implantation is performed to form a P O diffusion region of the pinned photodiode using the photoresist pattern. Next, ion implantation is performed in the active pixel sensor region, the reset transistor region, the S / F region, and the NMOS transistor region of the peripheral circuit CMOS region to form an N-diffusion region for source / drain. Next, ion implantation is performed in the NMOS transistor region of the peripheral circuit CMOS region to form a source / drain N + diffusion region in the N− diffusion region of the NMOS transistor region of the peripheral circuit CMOS region. Then, P− ion implantation and P + ion implantation are performed in the PMOS transistor region of the peripheral circuit CMOS region to form the source / drain of the PMOS.
이와 같이, 본 발명에 따른 CMOS 이미지 센서에서는 액티브 픽셀 센서 영역과 리셋 트랜지스터 영역과 S/F 영역 상의 소스/드레인은 N- 확산 영역만으로 이루어지고, 그 이외의 주변회로 CMOS 영역 상에 있는 NMOS 트랜지스터의 소스/드레인은 종래와 같이, N- 확산 영역 및 N+ 확산 영역으로 이루어진다. 이에 따라, 액티브 픽셀 영역, 리셋 트랜지스터 영역 및 S/F 영역에서 고농도 이온주입을 실시할 필요가 없게 됨으로써 고집적화로 인한 인접한 소자간 거리 단축으로 인한 악영향을 저감시킬 수 있게 된다.As described above, in the CMOS image sensor according to the present invention, the source / drain on the active pixel sensor region, the reset transistor region, and the S / F region is composed only of the N-diffusion region, and other NMOS transistors on the peripheral circuit CMOS region are included. The source / drain consists of an N− diffusion region and an N + diffusion region, as is conventional. As a result, it is not necessary to perform high concentration ion implantation in the active pixel region, the reset transistor region and the S / F region, thereby reducing the adverse effect due to the shortening of the distance between adjacent elements due to the high integration.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 다음에 예시되는 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 보호 범위가 다음에 설명되는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The embodiments illustrated below may be modified in many different forms, and the scope of protection of the present invention is not limited to the embodiments described below. The embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art.
도 3은 본 발명의 실시예에 따른 CMOS 이미지 센서의 구조를 나타내는 단면도이다. 도 3에 도시된 CMOS 이미지 센서는 도 1에 도시된 일반적인 단위 화소 회로도를 채용하고 있다. CMOS 이미지 센서는, APS 영역, 리셋 트랜지스터 영역, S/F 영역 및 주변회로 CMOS 영역을 포함한다. APS 영역에는 광감지 수단인 핀드 포토 다이오드(PD)와 트랜스퍼 트랜지스터(TX)가 있다. 트랜스퍼 트랜지스터(TX)는 핀드 포토 다이오드(PD)의 N- 영역(108)에서 생성된 광전하를 플로팅 확산 영역(112)으로 전송하는 역할을 한다. 이 플로팅 확산 영역(112)은 트랜스퍼 트랜지스터(TX) 및 리셋 트랜지스터(RX)의 소스/드레인 영역에 해당한다.3 is a cross-sectional view illustrating a structure of a CMOS image sensor according to an exemplary embodiment of the present invention. The CMOS image sensor shown in FIG. 3 employs a general unit pixel circuit diagram shown in FIG. The CMOS image sensor includes an APS region, a reset transistor region, an S / F region, and a peripheral circuit CMOS region. In the APS region, there are a pinned photodiode PD and a transfer transistor T X , which are optical sensing means. The transfer transistor T X serves to transfer the photocharge generated in the N-region 108 of the pinned photo diode PD to the floating diffusion region 112. This floating diffusion region 112 corresponds to the source / drain regions of the transfer transistor T X and the reset transistor R X.
한편, APS 영역은 플로팅 확산 영역(112)을 통해 리셋 트랜지스터 영역과 연결되어 있다. 리셋 트랜지스터(RX)는 플로팅 확산 영역(112)을 공급 전압(VDD) 레벨로 리셋시켜 플로팅 확산 영역(112)에 저장된 전하를 배출하는 역할을 한다. "DX" 와 "SX"는 각각 드라이브 트랜지스터와 셀렉트 트랜지스터를 나타내며, 출력 전압(VOUT) 단자는 셀렉트 트랜지스터(SX)의 드레인 영역과 연결되어 있다. 참조부호 "105, 105', 106, 106'"는 소자 분리막을 나타내는 것으로 STI(shallow trench isolation) 구조로 형성할 수 있다. 참조부호 "110" 은 게이트 전극, "107"은 핀드 포토 다이오드의 PO 영역, "145" 는 트랜스퍼 트랜지스터(TX)의 채널 영역에 형성된 N- 영역, "122, 132, 142, 152" 는 리셋 트랜지스터(RX), 드라이브 트랜지스터(DX) 및 셀렉트 트랜지스터(SX)의 소스/드레인 영역을 이루는 N- 확산 영역, "120" 및 "129" 는 주변회로 CMOS 영역에 있는 NMOS 트랜지스터(125)의 소스/드레인을 이루는 N+ 확산 영역 및 N- 확산 영역을 나타낸다. 또한, 참조부호 "130" 및 139"는 주변회로 CMOS 영역에 있는 PMOS 트랜지스터(135)의 소스/드레인을 이루는 P+ 확산 영역 및 P- 확산 영역을 나타낸다. 상기 구조에서 NMOS 트랜지스터는 P-웰(103) 상에 형성되어 있고, 주변회로 CMOS 영역의 PMOS 트랜지스터(135)는 N-웰(104) 상에 형성되어 있다.Meanwhile, the APS region is connected to the reset transistor region through the floating diffusion region 112. The reset transistor R X resets the floating diffusion region 112 to the supply voltage VDD level, thereby discharging the charge stored in the floating diffusion region 112. "D X " and "S X " represent a drive transistor and a select transistor, respectively, and an output voltage V OUT terminal is connected to a drain region of the select transistor S X. Reference numerals 105, 105 ', 106, and 106' denote device isolation layers, and may be formed in a shallow trench isolation (STI) structure. Reference numeral “110” denotes a gate electrode, “107” denotes a P O region of a pinned photodiode, “145” denotes an N-region formed in a channel region of a transfer transistor T X , and “122, 132, 142, 152” denotes a gate electrode. N-diffusion regions constituting the source / drain regions of the reset transistor R X , the drive transistor D X , and the select transistor S X , “120” and “129” are NMOS transistors 125 in the peripheral circuit CMOS region. N < + > Also, reference numerals 130 and 139 denote P + diffusion regions and P- diffusion regions forming the source / drain of the PMOS transistor 135 in the peripheral CMOS region. The PMOS transistor 135 in the peripheral circuit CMOS region is formed on the N-well 104.
본 실시예에 의한 CMOS 이미지 센서에서는, 주변회로 CMOS 영역을 제외한 APS 영역, 리셋 트랜지스터 영역 및 S/F 영역에 있는 트랜지스터의 소스/드레인 영역은 N- 확산 영역만으로 이루어진다. 반면에, 주변회로 CMOS 영역에 있는 NMOS 트랜지스터의 소스/드레인 영역에는 N+ 확산 영역이 형성되어 있다. 이에 따라, 주변회로 CMOS 영역을 제외하고는 고농도 이온주입을 실시할 필요가 없게 되어, 이온주입에 의한 기판의 결함 또는 손상을 억제하고, S/F 영역에서의 고온 전자 효과, 단채널 효과 및 플릭 노이즈 현상을 개선할 수 있으며, 화소의 전체 면적에 대한 APS 영역의 면적의 비율을 나타내는 필 팩터(fill factor)를 개선하고, 누설 전류를 줄일 수 있게 된다.In the CMOS image sensor according to the present embodiment, the source / drain regions of the transistors in the APS region, the reset transistor region, and the S / F region except for the peripheral circuit CMOS region consist only of the N-diffusion region. On the other hand, an N + diffusion region is formed in the source / drain region of the NMOS transistor in the peripheral circuit CMOS region. As a result, it is not necessary to perform high concentration ion implantation except in the peripheral circuit CMOS region, thereby suppressing defects or damage to the substrate caused by ion implantation, and allowing high temperature electronic effects, short channel effects, and flicks in the S / F region. The noise phenomenon can be improved, a fill factor representing the ratio of the area of the APS area to the total area of the pixel can be improved, and the leakage current can be reduced.
도 4 내지 도 8은 본 발명의 실시예에 따른 CMOS 이미지 센서의 제조방법을 설명하기 위한 단면도들이다. 본 발명에 따른 CMOS 이미지 센서의 제조방법에서는, APS 영역, 리셋 트랜지스터 영역, S/F 영역에 NMOS 트랜지스터용 소스/드레인을 형성하기 위한 이온주입시 저농도 이온주입만을 실시한다.4 to 8 are cross-sectional views illustrating a method of manufacturing a CMOS image sensor according to an exemplary embodiment of the present invention. In the method for manufacturing a CMOS image sensor according to the present invention, only low concentration ion implantation is performed during ion implantation for forming a source / drain for an NMOS transistor in an APS region, a reset transistor region, and an S / F region.
도 4를 참조하면, 먼저 P형 실리콘 기판(101) 상에 P-에피택셜층(102)을 형성한다. 그 후, P-웰(103)과 N-웰(104)을 형성한다. P-웰(103)은, P-에피택셜층(102) 상에 이온주입 마스크를 형성한 후 보론(B) 등의 P형 도펀트를 이온주입함으로써 형성할 수 있다. N-웰(104)은, 주변회로 CMOS 영역의 PMOS 트랜지스터가 형성될 부분을 개방하는 이온주입 마스크를 형성한 후 인(P) 등의 N형 도펀트를 주입함으로써 형성할 수 있다. 그 후, STI 구조 등으로 된 소자 분리막(105, 105, 106, 106)을 형성하고, 적절한 이온주입 마스크를 형성한 상태에서 이온주입을 실시하여 트랜스퍼 트랜지스터(도 5의 TX)의 채널 영역에 N- 확산 영역(145)을 형성한다.Referring to FIG. 4, first, a P-epitaxial layer 102 is formed on a P-type silicon substrate 101. Thereafter, the P-well 103 and the N-well 104 are formed. The P-well 103 can be formed by forming an ion implantation mask on the P-epitaxial layer 102 and ion implanting a P-type dopant such as boron (B). The N-well 104 may be formed by forming an ion implantation mask that opens a portion where a PMOS transistor in a peripheral circuit CMOS region is to be formed, and then implanting an N-type dopant such as phosphorus (P). The channel region and then to form a STI structure in which the device isolation film (105, 105, 106, 106), etc., by carrying out ion implantation in the formation of the appropriate ion implantation mask state transfer transistor (T X in Fig. 5) N-diffusion region 145 is formed.
다음으로, 도 5를 참조하면, 게이트 산화막(109) 상에 게이트 전극(110)을 형성한다. 즉, APS 영역에 트랜스퍼 트랜지스터(TX)용 게이트 전극을 형성하고, 리셋 트랜지스터 영역에 리셋 트랜지스터(RX)용 게이트 전극을 형성하고, S/F 영역에 드라이브 트랜지스터(DX) 및 셀렉트 트랜지스터(SX)용 게이트 전극을 형성하고, 주변 회로 CMOS 영역에 NMOS 트랜지스터(125) 및 PMOS 트랜지스터(135)용 게이트 전극을 형성한다.Next, referring to FIG. 5, the gate electrode 110 is formed on the gate oxide film 109. That is, the transfer transistor (T X) for gate electrode formation, and to form a gate electrode for the reset transistor (R X) to the reset transistor region S / F region to the drive transistor in the APS area (D X) and select transistor ( A gate electrode for S X ) is formed, and a gate electrode for the NMOS transistor 125 and the PMOS transistor 135 is formed in the peripheral circuit CMOS region.
그 다음에는, 핀드 포토 다이오드(PD)가 형성될 부분을 개방하는 포토레지스트막 패턴(도시 안함)을 형성한 후, 이를 이온주입 마스크로 사용하는 N- 이온주입을 실시하여 핀드 포토 다이오드(PD)의 N- 확산 영역(108)을 형성한다. 이 때 도펀트로서 인(P) 또는 비소(As)를 사용할 수 있고, N- 확산 영역(108)의 도핑 농도는 1011 내지 1012 ions/cm3 정도로 할 수 있다. 그 후, 동일한 포토레지스트막 패턴을 사용하여 PO 이온주입을 실시하여 상기 N- 확산 영역(108) 위에 PO 확산 영역(107)을 형성한다. 이 때 도펀트로서 보론(B) 등을 사용할 수 있고, PO 확산 영역(107)의 도핑 농도는 1013 ions/cm3 정도로 할 수 있다.Next, after forming a photoresist film pattern (not shown) to open the portion where the pinned photodiode PD is to be formed, N-ion implantation using the photoresist layer as an ion implantation mask is performed to perform the pinned photodiode PD. N-diffusion region 108 is formed. In this case, phosphorus (P) or arsenic (As) may be used as the dopant, and the doping concentration of the N-diffusion region 108 may be about 10 11 to 10 12 ions / cm 3 . Thereafter, P O ion implantation is performed using the same photoresist film pattern to form a P O diffusion region 107 over the N- diffusion region 108. At this time, boron (B) or the like can be used as the dopant, and the doping concentration of the PO diffusion region 107 can be about 10 13 ions / cm 3 .
다음으로, 도 6을 참조하면, 상기 포토레지스트막 패턴을 제거한 후, 적절한 이온주입 마스크를 형성한 상태에서 N- 이온주입을 실시하여 APS 영역, 리셋 트랜지스터 영역, S/F 영역 및 주변회로 CMOS 영역 중 NMOS 트랜지스터 영역(125)에 N- 확산 영역(112, 122, 132, 142, 152, 129)을 형성한다. 이에 따라, APS 영역, 리셋 트랜지스터 영역 및 S/F 영역에는 N- 확산 영역으로 된 소스/드레인이 형성된다.Next, referring to FIG. 6, after the photoresist film pattern is removed, N-ion implantation is performed in a state in which an appropriate ion implantation mask is formed, thereby APS region, reset transistor region, S / F region, and peripheral circuit CMOS region. N-diffusion regions 112, 122, 132, 142, 152 and 129 are formed in the NMOS transistor region 125. As a result, a source / drain of an N-diffusion region is formed in the APS region, the reset transistor region, and the S / F region.
다음으로, 도 7을 참조하면, 주변회로 CMOS 영역 중 NMOS 트랜지스터 영역(125)의 소스/드레인이 형성될 부분을 개방하는 이온주입 마스크(도시 안함)를 형성한 상태에서 N+ 이온주입을 실시하여 N- 확산 영역(129) 내에 N+ 확산 영역(120)을 형성한다. 이에 따라, 주변회로 CMOS 영역 중 NMOS 트랜지스터 영역(125)에 N- 확산 영역(129) 및 N+ 확산 영역(120)으로 된 2중 확산(double diffusion) 구조의 소스/드레인이 형성된다.Next, referring to FIG. 7, N + ion implantation is performed while an ion implantation mask (not shown) is formed in the peripheral circuit CMOS region to form a portion where the source / drain of the NMOS transistor region 125 is to be formed. An N + diffusion region 120 is formed in the diffusion region 129. As a result, a source / drain having a double diffusion structure including an N− diffusion region 129 and an N + diffusion region 120 is formed in the NMOS transistor region 125 of the peripheral circuit CMOS region.
다음으로, 도 8을 참조하면, 주변회로 CMOS 영역 중 PMOS 트랜지스터 영역(135)의 소스/드레인이 형성될 부분을 개방하는 이온주입 마스크(도시 안함)을 형성한 상태에서 P- 이온주입을 실시한 후, P+ 이온주입을 실시하여, 상기 PMOS 트래지스터 영역(135)에 P- 확산 영역(139) 및 P+ 확산 영역(130)으로 된 2중 확산 구조의 소스/드레인을 형성한다. 그 후, 사용된 이온주입 마스크를 제거하고 각 트랜지스터의 게이트 전극 측벽에 측벽 스페이서(도 3의 참조부호 "111")를 형성하면, 도 3과 같은 구조를 얻게 된다.Next, referring to FIG. 8, after P-ion implantation is performed in a state in which an ion implantation mask (not shown) is formed in the peripheral circuit CMOS region to open a portion where a source / drain of the PMOS transistor region 135 is to be formed. P + ion implantation is performed to form a source / drain having a double diffusion structure of the P− diffusion region 139 and the P + diffusion region 130 in the PMOS transistor region 135. Thereafter, the used ion implantation mask is removed and sidewall spacers (111) in FIG. 3 are formed on the sidewalls of the gate electrodes of the respective transistors, thereby obtaining a structure as shown in FIG.
이상 설명한 바와 같이, 본 발명에 의한 CMOS 이미지 센서의 제조방법에 따르면, 주변회로 CMOS 영역에서는 종래와 같이 고농도 확산 영역을 포함하는 소스/드레인을 형성하는 반면, APS 영역, 리셋 트랜지스터 영역 및 S/F 영역에서는 저농도 확산 영역(N- 확산 영역; 112, 122, 132, 142, 152)만으로 이루어진 소스/드레인을 형성한다. 따라서, 주변회로를 제외하고는 소스/드레인을 형성하기 위해 고농도 이온주입을 실시할 필요가 없게 된다.As described above, according to the method of manufacturing a CMOS image sensor according to the present invention, in the peripheral circuit CMOS region, a source / drain including a high concentration diffusion region is formed as in the prior art, whereas an APS region, a reset transistor region, and an S / F are formed. In the region, a source / drain consisting of only the low concentration diffusion region (N-diffusion region) 112, 122, 132, 142 and 152 is formed. Therefore, there is no need to perform high concentration ion implantation to form the source / drain except for the peripheral circuit.
이상 본 발명을 구체적인 실시예를 통해서 상세히 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.Although the present invention has been described in detail through specific examples, the present invention is not limited thereto, and it is apparent that modifications and improvements can be made by those skilled in the art within the technical spirit of the present invention.
이상 설명한 바와 같이, 본 발명에 의하면, 주변회로 CMOS 영역을 제외한 APS 영역, 리셋 트랜지스터 영역 및 S/F 영역의 소스/드레인을 N- 확산 영역만으로 이루어지게 함으로써, 고농도 이온주입에 의한 기판의 결함 또는 손상을 억제하고, S/F 영역에서의 고온 전자 효과, 단채널 효과 및 플릭 노이즈 현상을 개선할 수 있으며, 화소의 전체 면적에 대한 APS 영역의 면적의 비율을 나타내는 필 팩터를 개선하고 누설 전류를 줄일 수 있게 된다.As described above, according to the present invention, the source / drain of the APS region, the reset transistor region, and the S / F region except for the peripheral circuit CMOS region is made of only the N-diffusion region, thereby degrading the substrate due to high concentration ion implantation or It can suppress the damage, improve the high temperature electronic effect, short channel effect and flick noise in the S / F area, improve the fill factor indicating the ratio of the area of the APS area to the total area of the pixel, and improve the leakage current. Can be reduced.
도 1은 일반적인 CMOS 이미지 센서의 단위 화소 회로도이다.1 is a unit pixel circuit diagram of a general CMOS image sensor.
도 2는 종래 기술에 따른 CMOS 이미지 센서의 구조를 나타내는 단면도이다.2 is a cross-sectional view showing the structure of a CMOS image sensor according to the prior art.
도 3은 본 발명의 실시예에 따른 CMOS 이미지 센서의 구조를 나타내는 단면도이다.3 is a cross-sectional view illustrating a structure of a CMOS image sensor according to an exemplary embodiment of the present invention.
도 4 내지 도 8은 본 발명의 실시예에 따른 CMOS 이미지 센서의 제조방법을 설명하기 위한 단면도들이다.4 to 8 are cross-sectional views illustrating a method of manufacturing a CMOS image sensor according to an exemplary embodiment of the present invention.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040018286A KR20050093061A (en) | 2004-03-18 | 2004-03-18 | Cmos image sensor and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040018286A KR20050093061A (en) | 2004-03-18 | 2004-03-18 | Cmos image sensor and method for fabricating the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050093061A true KR20050093061A (en) | 2005-09-23 |
Family
ID=37274190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040018286A KR20050093061A (en) | 2004-03-18 | 2004-03-18 | Cmos image sensor and method for fabricating the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050093061A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100701768B1 (en) * | 2005-12-08 | 2007-03-30 | 매그나칩 반도체 유한회사 | Cmos image sensor |
| KR100757654B1 (en) * | 2006-05-26 | 2007-09-10 | 매그나칩 반도체 유한회사 | Cmos image sensor and method for manufacturing the same |
| KR100790587B1 (en) * | 2006-05-25 | 2008-01-02 | (주) 픽셀플러스 | Image sensor pixel having pinned photodiode with coupling capacitor and method for sensing a signal thereof |
-
2004
- 2004-03-18 KR KR1020040018286A patent/KR20050093061A/en not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100701768B1 (en) * | 2005-12-08 | 2007-03-30 | 매그나칩 반도체 유한회사 | Cmos image sensor |
| KR100790587B1 (en) * | 2006-05-25 | 2008-01-02 | (주) 픽셀플러스 | Image sensor pixel having pinned photodiode with coupling capacitor and method for sensing a signal thereof |
| KR100757654B1 (en) * | 2006-05-26 | 2007-09-10 | 매그나칩 반도체 유한회사 | Cmos image sensor and method for manufacturing the same |
| US8154055B2 (en) | 2006-05-26 | 2012-04-10 | Intellectual Ventures Ii Llc | CMOS image sensor and method for fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100494030B1 (en) | Image sensor and method for fabricating the same | |
| US7524695B2 (en) | Image sensor and pixel having an optimized floating diffusion | |
| KR100461975B1 (en) | Method for forming trench isolation layer in image sensor | |
| KR100535926B1 (en) | Method for Manufacturing CMOS Image Sensor | |
| KR100760913B1 (en) | CMOS Image Sensor and Method for Manufacturing the same | |
| JP2006049888A (en) | Image sensor and manufacturing method of the same | |
| KR100809322B1 (en) | Method for fabricating image sensor and image sensor fabricated thereby | |
| JP2007318093A (en) | Cmos image sensor and manufacturing method thereof | |
| KR100806783B1 (en) | Cmos image sensor and forming method of the same | |
| KR100558530B1 (en) | CMOS Image Sensor And Method For Manufacturing The Same | |
| KR20050018512A (en) | CMOS image sensor and method for fabricating same | |
| KR100660345B1 (en) | Cmos image sensor and method for fabrication thereof | |
| KR20110000853A (en) | Image sensor and method for manufacturing thereof | |
| KR20050093061A (en) | Cmos image sensor and method for fabricating the same | |
| KR100535911B1 (en) | CMOS image sensor and its fabricating method | |
| KR100776151B1 (en) | A fabricating method of image sensor with improved high intergation | |
| KR100390836B1 (en) | Image sensor capable of improving capacitance of photodiode and charge transport and method for forming the same | |
| KR100873812B1 (en) | Image sensor with improved charge capacity and fabricating method of the same | |
| KR100714604B1 (en) | Image sensor and method for manufacturing the same | |
| KR20040095910A (en) | Cmos image sensor and method of manufacturing the same | |
| KR20060127498A (en) | Method of fabricating cmos image sensor to reduce the dark current | |
| KR20070033694A (en) | MOS image sensor manufacturing method | |
| KR100390810B1 (en) | Image sensor capable of improving capacitance of photodiode and charge transport and method for forming the same | |
| KR20030056060A (en) | Image sensor with improved charge capacity and fabricating method of the same | |
| KR100935764B1 (en) | Image sensor and method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |