KR20070024702A - 사용자 구성가능 밀도/성능을 구비한 메모리 장치 - Google Patents
사용자 구성가능 밀도/성능을 구비한 메모리 장치 Download PDFInfo
- Publication number
- KR20070024702A KR20070024702A KR1020077000135A KR20077000135A KR20070024702A KR 20070024702 A KR20070024702 A KR 20070024702A KR 1020077000135 A KR1020077000135 A KR 1020077000135A KR 20077000135 A KR20077000135 A KR 20077000135A KR 20070024702 A KR20070024702 A KR 20070024702A
- Authority
- KR
- South Korea
- Prior art keywords
- configuration
- memory
- density
- command
- memory device
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/5641—Multilevel memory having cells with different number of storage levels
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
- Dram (AREA)
- Logic Circuits (AREA)
Abstract
Description
Claims (41)
- 선택가능한 밀도 구성을 갖는 메모리 장치에 있어서,복수의 메모리 셀을 포함하는 메모리 어레이 - 상기 메모리 셀 각각은 선택가능한 양의 데이터 비트를 저장할 수 있음 - ;상기 메모리 어레이에 접속되고, 구성 커맨드에 응답하여 밀도 구성을 제어하는 제어 회로를 포함하는 메모리 장치.
- 제1항에 있어서,상기 메모리 장치는 NAND 플래시 메모리 장치인 메모리 장치.
- 제1항에 있어서,상기 구성 커맨드는 구성 레지스터에 저장된 구성 비트인 메모리 장치.
- 제1항에 있어서,상기 선택가능 밀도 구성은 단일 비트 셀 및 다중 레벨 셀을 포함하는 메모리 장치.
- 제1항에 있어서,상기 구성 커맨드는 구성 정보를 포함하는 수신된 기록 커맨드인 메모리 장치.
- 제1항에 있어서,상기 구성 커맨드는 구성 정보를 포함하는 수신된 판독 커맨드인 메모리 장치.
- 제1항에 있어서,상기 제어 회로에 접속된 구성 레지스터를 더 포함하고,상기 구성 레지스터는 복수의 구성 비트를 포함하며, 구성 비트 각각은 미리 정해진 양의 메모리 셀의 밀도 구성을 지시하는 메모리 장치.
- 제1항에 있어서,상기 미리 정해진 양의 메모리 셀은 메모리 셀의 블록인 메모리 장치.
- 제7항에 있어서,구성 비트는 단일 비트 셀 밀도 구성을 지시하는 논리 1과 다중 레벨 셀 구성을 지시하는 논리 0을 포함하는 메모리 장치.
- 선택가능한 밀도 구성을 갖는 NAND 플래시 메모리 장치로서,미리 정해진 세트로 조직된 복수의 메모리 셀을 포함하는 메모리 어레이 - 상기 메모리 셀 각각은 선택가능한 양의 데이터 비트를 저장할 수 있음 - ;상기 메모리 어레이에 접속되고, 구성 비트에 응답하여 미리 정해진 세트의 메모리 셀에 대한 밀도 구성을 결정하는 제어 회로; 및상기 제어 회로에 접속되고, 구성 비트를 저장하는 구성 레지스터를 포함하는 메모리 장치.
- 제10항에 있어서,상기 제어 회로는 상태 머신인 메모리 장치.
- 제10항에 있어서,상기 미리 정해진 세트는 메모리 셀의 블록인 메모리 장치.
- 제10항에 있어서,상기 구성 레지스터는 복수의 비휘발성 퓨즈인 메모리 장치.
- 제10항에 있어서,상기 구성 레지스터는 휘발성 메모리인 메모리 장치.
- 제14항에 있어서,상기 구성 레지스터는 상기 메모리 어레이의 미리 정해진 행으로부터 로딩되도록 적응되는 메모리 장치.
- 제15항에 있어서,상기 미리 정해진 행은 행 0인 메모리 장치.
- 제10항에 있어서,상기 구성 레지스터는, 상기 메모리 장치의 초기화 후에 휘발성 메모리가 비휘발성 퓨즈로부터 로딩되도록 비휘발성 퓨즈 및 휘발성 메모리를 포함하는 메모리 장치.
- 복수의 선택가능 밀도 구성을 갖는 비휘발성 메모리로서,미리 정해진 세트로 그룹화되는 복수의 메모리 셀을 포함하는 메모리 어레이 - 상기 메모리 셀 각각은 선택가능한 양의 데이터 비트를 저장할 수 있음 - ;밀도 구성 커맨드를 수신하는 제어 버스; 및상기 제어 버스에 접속되고, 수신된 밀도 구성 커맨드에 응답하여 미리 정해진 각각의 세트의 밀도 구성을 제어하는 제어 회로를 포함하는 메모리 장치.
- 제18항에 있어서,미리 정해진 상기 세트는 512 바이트가 32행까지 있는 메모리 셀의 블록인 메모리 장치.
- 제18항에 있어서,상기 선택 가능한 양의 데이터 비트는 단일 데이터 비트 및 두개의 데이터 비트를 포함하는 메모리 장치.
- 제18항에 있어서,상기 밀도 구성 커맨드는 고밀도 기록 동작 및 고밀도 판독 동작 중 적어도 하나를 포함하는 메모리 장치.
- 구성 레지스터에 접속된 제어 회로를 포함하는 메모리 장치에 있는 메모리 어레이의 성능을 구성하는 방법으로서,구성 데이터를 구성 레지스터로 로딩하는 단계; 및상기 구성 데이터에 응답하여 적어도 상기 메모리 어레이의 서브세트에 대하여 성능 구성을 설정하는 단계를 포함하는 구성 방법.
- 제22항에 있어서,상기 성능 구성은 고밀도/저성능 또는 단밀도/고성능 중 하나를 포함하는 구 성 방법.
- 제22항에 있어서,상기 로딩하는 단계는 상기 메모리 장치의 초기화에 응답하여 메모리 어레의 행으로부터 구성 데이터를 로딩하는 단계를 포함하는 구성 방법.
- 제22항에 있어서,상기 메모리 어레이의 서브세트는 메모리 블록인 구성 방법.
- 제22항에 있어서,상기 성능 구성을 설정하는 단계는 메모리 어레이에 있는 모든 메모리 셀에 대하여 성능 구성을 설정하는 단계를 포함하는 구성 방법.
- 메모리 장치에 있는 메모리 어레이의 성능을 구성하는 방법으로서,구성 데이터를 수신하는 단계; 및수신된 구성 데이터에 응답하여 적어도 메모리 어레이의 서브세트에 대하여 성능 구성을 설정하는 단계를 포함하는 구성 방법.
- 제27항에 있어서,상기 구성 데이터를 수신하는 단계는 구성 데이터를 포함하는 기록 커맨드를 수신하는 단계를 포함하는 구성 방법.
- 제27항에 있어서,상기 구성 데이터를 수신하는 단계는 구성 데이터를 포함하는 판독 커맨드를 수신하는 단계를 포함하는 구성 방법.
- 제27항에 있어서,상기 수신된 구성 데이터는 고성능 또는 저성능 중 하나를 포함하는 구성 방법.
- 제30항에 있어서,상기 고성능 구성은 메모리 어레이의 서브세트를 셀당 단일 비트 밀도로 설정하는 구성 방법.
- 제30항에 있어서,상기 저성능 구성은 메모리 어레이의 서브세트를 셀당 다중 레벨로 설정하는 구성 방법.
- 메모리 장치에 있는 메모리 어레이의 밀도를 구성하는 방법으로서 - 상기 메 모리 어레이는 미리 정해진 셀의 서브세트로 그룹화된 복수의 메모리 셀을 포함함 -,상기 미리 정해진 셀의 서브세트 상에 판독 또는 기록 동작 중 하나를 초기화하기 위한 커맨드를 수신하는 단계;상기 커맨드가 메모리 밀도 구성을 포함하는지를 판정하는 단계; 및상기 미리 정해진 셀의 서브세트 상에 상기 커맨드를 실행하는 단계를 포함하는 구성 방법.
- 제33항에 있어서,상기 미리 정해진 셀의 서브세트는 512 바이트가 32행까지 있는 메모리 블록인 구성 방법.
- 제33항에 있어서,상기 커맨드가 메모리 밀도 구성을 포함하고 있으면, 상기 커맨드에 특정된 밀도에서 판독 또는 기록 동작을 수행하는 단계; 및상기 커맨드가 메모리 밀도 구성을 포함하고 있지 않으면, 셀당 단일 비트 동작으로서 판독 또는 기록 동작을 수행하는 단계를 더 포함하는 구성 방법.
- 제33항에 있어서,상기 메모리 밀도 구성은 셀당 단일 비트 구성 또는 다중 레벨 셀 구성 중 하나를 포함하는 구성 방법.
- 제36항에 있어서,상기 다중 레벨 셀 구성은 하나의 메모리 셀 상에 복수의 비트를 저장하는 단계를 포함하는 구성 방법.
- 메모리 장치에 있는 메모리 어레이의 밀도를 구성하는 방법으로서 - 상기 메모리 어레이는 복수의 메모리 블록으로서 조직된 복수의 NAND 플래시 메모리 셀을 포하고, 상기 메모리 장치는 각각 대응하는 메모리 블록의 밀도를 지시하는 복수의 구성 비트를 구비한 구성 레지스터에 접속된 제어 회로를 포함함 - ,상기 구성 비트를 구성 레지스터로 로딩하는 단계;상기 복수의 메모리 블록 중 제1 메모리 블록 상에 판독 또는 기록 동작 중 하나를 수행하기 위한 커맨드를 수신하는 단계;상기 제1 메모리 블록에 대응하는 구성 비트를 판독하는 단계; 및상기 구성 비트에 응답하여 상기 제1 메모리 블록 상에서 상기 커맨드를 실행하는 단계를 포함하는 구성 방법.
- 제38항에 있어서,상기 구성 비트를 로딩하는 단계는 상기 메모리 어레이의 제1 행으로부터 구 성 비트를 로딩하는 단계를 포함하는 구성 방법.
- 제38항에 있어서,상기 구성 비트가 논리 1이면, 상기 커맨드에 응답하여 고밀도 판독 또는 기록 동작을 수행하는 구성 방법.
- 제38항에 있어서,상기 구성 비트가 논리 0이면, 상기 커맨드에 응답하여 단밀도 판독 또는 기록 동작을 수행하는 구성 방법.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/861,646 | 2004-06-04 | ||
US10/861,646 US8082382B2 (en) | 2004-06-04 | 2004-06-04 | Memory device with user configurable density/performance |
PCT/US2005/019898 WO2005119695A2 (en) | 2004-06-04 | 2005-06-03 | Memory device with user configurable density/performance |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070024702A true KR20070024702A (ko) | 2007-03-02 |
KR100888113B1 KR100888113B1 (ko) | 2009-03-13 |
Family
ID=35310045
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020077000135A KR100888113B1 (ko) | 2004-06-04 | 2005-06-03 | 사용자 구성가능 밀도/성능을 구비한 메모리 장치 |
Country Status (5)
Country | Link |
---|---|
US (2) | US8082382B2 (ko) |
EP (1) | EP1754231A2 (ko) |
JP (1) | JP2008502090A (ko) |
KR (1) | KR100888113B1 (ko) |
WO (1) | WO2005119695A2 (ko) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7974139B2 (en) | 2007-11-28 | 2011-07-05 | Samsung Electronics Co., Ltd. | Non-volatile memory generating different read voltages |
US8345464B2 (en) | 2009-03-06 | 2013-01-01 | Samsung Electronics Co., Ltd. | Resistive memory devices having a stacked structure and methods of operation thereof |
JP2019194892A (ja) * | 2013-09-03 | 2019-11-07 | アップル インコーポレイテッドApple Inc. | 着用可能電子機器のための竜頭入力 |
US10983692B2 (en) | 2007-01-07 | 2021-04-20 | Apple Inc. | List scrolling and document translation, scaling, and rotation on a touch-screen display |
US11068083B2 (en) | 2014-09-02 | 2021-07-20 | Apple Inc. | Button functionality |
US11068128B2 (en) | 2013-09-03 | 2021-07-20 | Apple Inc. | User interface object manipulations in a user interface |
US11157143B2 (en) | 2014-09-02 | 2021-10-26 | Apple Inc. | Music user interface |
US11250385B2 (en) | 2014-06-27 | 2022-02-15 | Apple Inc. | Reduced size user interface |
US11402968B2 (en) | 2014-09-02 | 2022-08-02 | Apple Inc. | Reduced size user in interface |
US11435830B2 (en) | 2018-09-11 | 2022-09-06 | Apple Inc. | Content-based tactile outputs |
US11537281B2 (en) | 2013-09-03 | 2022-12-27 | Apple Inc. | User interface for manipulating user interface objects with magnetic properties |
US11743221B2 (en) | 2014-09-02 | 2023-08-29 | Apple Inc. | Electronic message user interface |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7535759B2 (en) * | 2004-06-04 | 2009-05-19 | Micron Technology, Inc. | Memory system with user configurable density/performance option |
US7336531B2 (en) * | 2004-06-25 | 2008-02-26 | Micron Technology, Inc. | Multiple level cell memory device with single bit per cell, re-mappable memory block |
US7274594B2 (en) * | 2005-04-11 | 2007-09-25 | Stmicroelectronics S.R.L. | Non-volatile memory electronic device with NAND structure being monolithically integrated on semiconductor |
US7564721B2 (en) * | 2006-05-25 | 2009-07-21 | Micron Technology, Inc. | Method and apparatus for improving storage performance using a background erase |
US7738291B2 (en) * | 2007-03-12 | 2010-06-15 | Micron Technology, Inc. | Memory page boosting method, device and system |
US7460398B1 (en) * | 2007-06-19 | 2008-12-02 | Micron Technology, Inc. | Programming a memory with varying bits per cell |
KR101303177B1 (ko) * | 2007-06-22 | 2013-09-17 | 삼성전자주식회사 | 불휘발성 메모리 소자 및 그 동작 방법 |
KR20090021508A (ko) * | 2007-08-27 | 2009-03-04 | 삼성전자주식회사 | 멀티-비트 및 싱글-비트 방식으로 데이터를 저장하는플래시 메모리 장치 및 그것의 프로그램 방법 |
US7817467B2 (en) | 2007-09-07 | 2010-10-19 | Micron Technology, Inc. | Memory controller self-calibration for removing systemic influence |
WO2009064619A1 (en) * | 2007-11-16 | 2009-05-22 | Rambus Inc. | Apparatus and method for segmentation of a memory device |
US8341331B2 (en) * | 2008-04-10 | 2012-12-25 | Sandisk Il Ltd. | Method, apparatus and computer readable medium for storing data on a flash device using multiple writing modes |
US20100057976A1 (en) * | 2008-08-26 | 2010-03-04 | Menahem Lasser | Multiple performance mode memory system |
US7984200B1 (en) | 2008-09-23 | 2011-07-19 | Western Digital Technologies, Inc. | Configuring a data storage device with a configuration data record set in response to a configuration code |
US9009358B1 (en) | 2008-09-23 | 2015-04-14 | Western Digital Technologies, Inc. | Configuring a data storage device with a parameter file interlocked with configuration code |
US7852671B2 (en) | 2008-10-30 | 2010-12-14 | Micron Technology, Inc. | Data path for multi-level cell memory, methods for storing and methods for utilizing a memory array |
US8407400B2 (en) | 2008-11-12 | 2013-03-26 | Micron Technology, Inc. | Dynamic SLC/MLC blocks allocations for non-volatile memory |
US8489841B1 (en) | 2009-12-10 | 2013-07-16 | Western Digital Technologies, Inc. | Manufacturing station dynamically configuring a data storage device with a validated configuration data record |
US8671240B2 (en) * | 2011-07-18 | 2014-03-11 | Memory Technologies Llc | User selectable balance between density and reliability |
KR20130057086A (ko) * | 2011-11-23 | 2013-05-31 | 삼성전자주식회사 | 비휘발성 메모리 장치의 프로그램 방법 |
US8804452B2 (en) | 2012-07-31 | 2014-08-12 | Micron Technology, Inc. | Data interleaving module |
JP5744118B2 (ja) | 2013-07-17 | 2015-07-01 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
US10096355B2 (en) * | 2015-09-01 | 2018-10-09 | Sandisk Technologies Llc | Dynamic management of programming states to improve endurance |
US9620201B1 (en) * | 2016-04-26 | 2017-04-11 | Sandisk Technologies Llc | Storage system and method for using hybrid blocks with sub-block erase operations |
US10152237B2 (en) | 2016-05-05 | 2018-12-11 | Micron Technology, Inc. | Non-deterministic memory protocol |
US10534540B2 (en) | 2016-06-06 | 2020-01-14 | Micron Technology, Inc. | Memory protocol |
US9940052B2 (en) * | 2016-09-14 | 2018-04-10 | Micron Technology, Inc. | Memory device configuration commands |
US20180292991A1 (en) * | 2017-04-11 | 2018-10-11 | Micron Technology, Inc. | Memory protocol with programmable buffer and cache size |
US11537511B2 (en) * | 2020-08-05 | 2022-12-27 | Infineon Technologies LLC | Dynamic configuring of reliability and density of non-volatile memories |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6349395B2 (en) | 1997-09-17 | 2002-02-19 | Kabushiki Kaisha Toshiba | Configurable integrated circuit and method of testing the same |
US6209069B1 (en) * | 1998-05-11 | 2001-03-27 | Intel Corporation | Method and apparatus using volatile lock architecture for individual block locking on flash memory |
US6542909B1 (en) * | 1998-06-30 | 2003-04-01 | Emc Corporation | System for determining mapping of logical objects in a computer system |
US6640262B1 (en) | 1999-12-20 | 2003-10-28 | 3Com Corporation | Method and apparatus for automatically configuring a configurable integrated circuit |
JP4299428B2 (ja) * | 2000-01-19 | 2009-07-22 | 三星電子株式会社 | 可変容量半導体記憶装置 |
JP4282197B2 (ja) * | 2000-01-24 | 2009-06-17 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
US6363008B1 (en) | 2000-02-17 | 2002-03-26 | Multi Level Memory Technology | Multi-bit-cell non-volatile memory with maximized data capacity |
US6297988B1 (en) * | 2000-02-25 | 2001-10-02 | Advanced Micro Devices, Inc. | Mode indicator for multi-level memory |
EP1193715A1 (en) * | 2000-09-20 | 2002-04-03 | STMicroelectronics S.r.l. | Nonvolatile memory device, having parts with different access time, reliability and capacity |
US6662285B1 (en) | 2001-01-09 | 2003-12-09 | Xilinx, Inc. | User configurable memory system having local and global memory blocks |
US6466476B1 (en) | 2001-01-18 | 2002-10-15 | Multi Level Memory Technology | Data coding for multi-bit-per-cell memories having variable numbers of bits per memory cell |
US6925558B2 (en) * | 2001-03-29 | 2005-08-02 | Intel Corporation | System and method for selecting and loading configuration data into a register through the use of a first and second reset signal |
US6948026B2 (en) * | 2001-08-24 | 2005-09-20 | Micron Technology, Inc. | Erase block management |
GB0123415D0 (en) * | 2001-09-28 | 2001-11-21 | Memquest Ltd | Method of writing data to non-volatile memory |
US6772276B2 (en) * | 2002-01-04 | 2004-08-03 | Intel Corporation | Flash memory command abstraction |
US7535759B2 (en) | 2004-06-04 | 2009-05-19 | Micron Technology, Inc. | Memory system with user configurable density/performance option |
-
2004
- 2004-06-04 US US10/861,646 patent/US8082382B2/en active Active
-
2005
- 2005-06-03 KR KR1020077000135A patent/KR100888113B1/ko active IP Right Grant
- 2005-06-03 JP JP2007515682A patent/JP2008502090A/ja not_active Withdrawn
- 2005-06-03 EP EP05760419A patent/EP1754231A2/en not_active Withdrawn
- 2005-06-03 WO PCT/US2005/019898 patent/WO2005119695A2/en active Application Filing
-
2011
- 2011-11-29 US US13/305,809 patent/US20120072653A1/en not_active Abandoned
Cited By (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11269513B2 (en) | 2007-01-07 | 2022-03-08 | Apple Inc. | List scrolling and document translation, scaling, and rotation on a touch-screen display |
US11886698B2 (en) | 2007-01-07 | 2024-01-30 | Apple Inc. | List scrolling and document translation, scaling, and rotation on a touch-screen display |
US10983692B2 (en) | 2007-01-07 | 2021-04-20 | Apple Inc. | List scrolling and document translation, scaling, and rotation on a touch-screen display |
US11461002B2 (en) | 2007-01-07 | 2022-10-04 | Apple Inc. | List scrolling and document translation, scaling, and rotation on a touch-screen display |
US7974139B2 (en) | 2007-11-28 | 2011-07-05 | Samsung Electronics Co., Ltd. | Non-volatile memory generating different read voltages |
US8345464B2 (en) | 2009-03-06 | 2013-01-01 | Samsung Electronics Co., Ltd. | Resistive memory devices having a stacked structure and methods of operation thereof |
US11656751B2 (en) | 2013-09-03 | 2023-05-23 | Apple Inc. | User interface for manipulating user interface objects with magnetic properties |
JP2019194892A (ja) * | 2013-09-03 | 2019-11-07 | アップル インコーポレイテッドApple Inc. | 着用可能電子機器のための竜頭入力 |
US11829576B2 (en) | 2013-09-03 | 2023-11-28 | Apple Inc. | User interface object manipulations in a user interface |
US11537281B2 (en) | 2013-09-03 | 2022-12-27 | Apple Inc. | User interface for manipulating user interface objects with magnetic properties |
US11068128B2 (en) | 2013-09-03 | 2021-07-20 | Apple Inc. | User interface object manipulations in a user interface |
US11720861B2 (en) | 2014-06-27 | 2023-08-08 | Apple Inc. | Reduced size user interface |
US11250385B2 (en) | 2014-06-27 | 2022-02-15 | Apple Inc. | Reduced size user interface |
US11474626B2 (en) | 2014-09-02 | 2022-10-18 | Apple Inc. | Button functionality |
US11402968B2 (en) | 2014-09-02 | 2022-08-02 | Apple Inc. | Reduced size user in interface |
US11644911B2 (en) | 2014-09-02 | 2023-05-09 | Apple Inc. | Button functionality |
US11068083B2 (en) | 2014-09-02 | 2021-07-20 | Apple Inc. | Button functionality |
US11743221B2 (en) | 2014-09-02 | 2023-08-29 | Apple Inc. | Electronic message user interface |
US11157143B2 (en) | 2014-09-02 | 2021-10-26 | Apple Inc. | Music user interface |
US11941191B2 (en) | 2014-09-02 | 2024-03-26 | Apple Inc. | Button functionality |
US12001650B2 (en) | 2014-09-02 | 2024-06-04 | Apple Inc. | Music user interface |
US11435830B2 (en) | 2018-09-11 | 2022-09-06 | Apple Inc. | Content-based tactile outputs |
US11921926B2 (en) | 2018-09-11 | 2024-03-05 | Apple Inc. | Content-based tactile outputs |
Also Published As
Publication number | Publication date |
---|---|
US20120072653A1 (en) | 2012-03-22 |
US8082382B2 (en) | 2011-12-20 |
JP2008502090A (ja) | 2008-01-24 |
WO2005119695A2 (en) | 2005-12-15 |
US20050273549A1 (en) | 2005-12-08 |
KR100888113B1 (ko) | 2009-03-13 |
WO2005119695A3 (en) | 2006-02-02 |
EP1754231A2 (en) | 2007-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100888113B1 (ko) | 사용자 구성가능 밀도/성능을 구비한 메모리 장치 | |
US7535759B2 (en) | Memory system with user configurable density/performance option | |
US7336531B2 (en) | Multiple level cell memory device with single bit per cell, re-mappable memory block | |
KR101084820B1 (ko) | 메모리 디바이스 아키텍처 및 동작 | |
EP1620860B1 (en) | Memory with uniform read and verification threshold | |
US7656709B2 (en) | NAND step up voltage switching method | |
US20060193176A1 (en) | Multiple level programming in a non-volatile memory device | |
US9159373B2 (en) | Enhanced block copy | |
US7551481B2 (en) | User configurable commands for flash memory | |
US10014051B2 (en) | Data storage with data randomizer in multiple operating modes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130227 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20140220 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20150130 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20160127 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20170202 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20180219 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20190218 Year of fee payment: 11 |