KR20070018034A - 반도체 장치의 제조 방법 - Google Patents
반도체 장치의 제조 방법 Download PDFInfo
- Publication number
- KR20070018034A KR20070018034A KR1020067018387A KR20067018387A KR20070018034A KR 20070018034 A KR20070018034 A KR 20070018034A KR 1020067018387 A KR1020067018387 A KR 1020067018387A KR 20067018387 A KR20067018387 A KR 20067018387A KR 20070018034 A KR20070018034 A KR 20070018034A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- base plate
- hole
- holes
- main base
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 86
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 74
- 238000000034 method Methods 0.000 claims abstract description 69
- 230000008569 process Effects 0.000 claims abstract description 45
- 239000000463 material Substances 0.000 claims description 9
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 238000001020 plasma etching Methods 0.000 abstract description 6
- 238000005530 etching Methods 0.000 abstract description 5
- 238000001514 detection method Methods 0.000 description 43
- 239000010408 film Substances 0.000 description 12
- 230000000903 blocking effect Effects 0.000 description 7
- 244000126211 Hericium coralloides Species 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 238000006073 displacement reaction Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Gyroscopes (AREA)
- Pressure Sensors (AREA)
Abstract
반도체 장치를 제조하는 방법이 개시된다. 이 방법에서 오목부(7)는 비교적 큰 두께 치수를 갖는 반도체 기판을 포함하는 주 베이스 판(1)의 두께 방향으로 일 표면 상에 형성된다. 다음으로, 관통홀들(4a, 4b)이 주 베이스 판(1)의 두께 방향으로 다른 표면 상에 제공된 산화막(6a)에 형성된 개구부(8)를 갖는 바스크를 사용하여 반응성 이온 에칭 공정에 의해 형성된다. 개구부(8)는 오목부(7)에 대응하는 영역에서는 좁은 폭을 갖고 나머지 영역에서는 넓은 폭을 갖는다. 따라서, 넓은 폭 관통홀(4a)이 주 베이스 판(1)을 관통하는데 필요한 시간과 좁은 폭 관통홀(4b)이오목부(7)의 바닥면에 도달하는데 필요한 각각의 시간이 넓은 폭 관통홀(4a) 및 좁은 폭 관통홀(4b)의 공통 에칭 공정이 거의 동시에 완료되도록 거의 같아질 수 있다.
반도체 장치, 에칭 공정, 관통 공정, 마스크, 에칭율, 개구 폭
Description
본 발명은 MEMS(Micro Electro Mechanical System; 미소 전자 기계 시스템)과 같은 마이크로머신(micromachine)의 제조에 적합한 반도체 장치의 제조 방법에 관한 것이다.
최근에, 반도체 제조 기술들을 사용하여 마이크로머신으로 가속도 센서 또는 각속도 센서를 제조하는 것이 제안되고 있다. 이러한 종류의 마이크로머신들은 비교적 큰 관성 질량을 가지는 질량체를 필요로 한다. 그러한 질량체를 형성하는 방법으로서 비교적 큰 두께 치수(수백 ㎛)를 가진 반도체 기판 내에 관통홀(슬릿 형태의 관통홀을 포함한다)을 형성하는 것에 의하여 질량체를 나머지 영역으로부터 분리시키는 것이 고려되고 있다. 이 관통홀은 습식 에칭 공정 또는 반응 이온 에칭 공정과 같은 에칭 기술에 의해 비교적 큰 두께 치수의 반도체 기판에 형성된다. 이 기술은 예를 들면, 미국에서 2003년 6월 8-12일에 개최된 트랜스듀서 '03(IEE, 고체 센서, 엑추에이터 및 마이크로시스템에 대한 12번째 국제 회의)에서 발표된 Sunil A. Bhavc 등의 논문 "집적된 수직-구동, 평면-감지 마이크로자이로스코프", 171페이지에 개시되어 있다.
상술한 기술을 사용하여 반도체 기판에 관통홀을 형성하는 공정에서, 반도체 물질을 제거하는 속도는 마스크에 형성된 개구부의 폭에 의존한다는 것이 알려졌다. 즉, 비교적 넓은 개구 폭에 대응하는 반도체 기판 영역은 비교적 좁은 개구 폭에 대응하는 반도체 기판 영역과 비교할 때 깊이 방향으로 더 큰 제거율을 갖는다. 따라서, 공통 반도체 기판에 폭 치수가 다른 두 가지 종류의 관통홀들을 형성하는 공정에서, 더 큰 폭 치수를 가진 하나의 관통홀이 반도체 기판을 관통할 때까지, 더 작은 폭 치수를 가진 다른 관통홀은 아직 반도체 기판을 관통하지 않고 있다. 개구 폭의 차이가 작다면, 넓은 폭의 관통홀이 반도체 기판을 관통하기 위하여 필요한 시간과 좁은 폭의 관통홀이 반도체 기판을 관통하기 위하여 필요한 시간 사이의 차이가 허용가능한 오차 또는 공차 내에 있을 것이다. 그러나 만약 개구 폭의 차이가 크다면, 넓은 폭의 관통홀이 반도체 기판을 관통한 후에 좁은 폭의 관통홀이 반도체 기판을 관통할 때까지 상대적으로 긴 시간을 기다리는 것이 요구될 것이다. 이것은 넓은 폭의 관통홀의 내부 주변 표면이 기다리는 시간 동안 부식 또는 침식되기 때문에 넓은 폭의 관통홀의 치수 정확성이 악화되는 결과를 가져온다.
만약 종래 기술을 사용하여 이러한 종류의 문제를 피하고자 한다면, 폭 치수가 다른 두 가지 종류의 관통홀을 형성하는 공정을 두 개의 개별 공정으로 분리해야만 할 것이다. 이것은 관통홀을 형성하는 공정 시간 및 선행 공정에서 형성된 하나의 관통홀을 보호 물질에 의하여 보호하고 그 보호 물질을 제거할 것에 대한 요구 때문에 공정 수의 증가를 가져온다. 결과적으로 공정 시간이 상당히 증가할 것이다.
상술한 문제를 고려하여, 본 발명의 목적은 공정 시간의 실질적인 증가 없이 공통 반도체 기판 상에 폭 치수가 다른 다수 형태의 관통홀들을 형성시킬 수 있는 반도체 장치 제조 방법을 제공하고자 하는 것이다.
특별히, 본 발명은 반도체 기판 상에 개구를 가진 마스크를 제공하는 단계 및 상기 반도체 기판에 폭 치수가 다른 다수 형태의 관통홀들을 형성시키는 단계를 포함하고, 개구 폭이 넓을수록 반도체 기판의 깊이 방향으로의 반도체 재료의 제거율이 높아지는 것을 특징으로 하는 관통 공정 사용에 의한 반도체 장치 제조 방법을 제공한다. 상기 방법은 비교적 좁은 개구 폭은 갖는 마스크의 개구부에 대응하는 상기 반도체 기판의 제1 영역이 상기 반도체 기판의 나머지 영역 즉, 제2 영역보다 작은 두께 치수를 갖도록, 반도체 기판의 제1 면에 오목부를 형성시키는 단계; 및 상기 제1 면에 대향하는 반도체 기판의 제2 면 상에 제공된 마스크를 사용하여, 상기 반도체 기판의 제2 영역의 제1 면에 도달하는 제1 관통홀 및 상기 오목부에 도달하는 제2 관통홀을 형성시키는 관통 공정을 수행하는 제2 단계를 포함한다.
상술한 방법에 따르면, 상기 반도체 기판의 두께 치수는 각각의 관통홀들의 관통 시간이 거의 같아지도록 각각의 관통홀의 폭 치수에 비례하여 변화한다. 이것은 단일 또는 동시 관통 공정을 통하여 여러 종류의 서로 다른 두께 치수의 관통홀들을 형성시키는 것을 가능하게 하고 이에 의하여 실질적인 공정 시간의 증가 없이 높은 정확도를 가진 관통홀들을 형성시키는 것을 가능하게 한다.
바람직하게 상술한 반도체 장치 제조 방법은 상기 제1 단계 후에 상기 반도체 기판의 제1 면을 지지 기판에 결합시키는 단계, 및 그 후 제2 단계를 수행하는 단계를 포함한다.
이 경우, 오목부가 상기 반도체 기판에 서로 다른 두께 치수의 다수 영역을 제공하도록 관통홀이 형성될 반도체 기판 내에 형성되고, 다음으로 반도체 기판이 지지 기판에 결합된다. 다음으로, 관통홀들이 반도체 기판에 형성된다. 따라서, 반도체 기판의 영역들이 관통홀에 의하여 서로 분리된다 하더라도, 분리될 영역은 분리 후 영역의 상대적인 움직임을 방지하기 위하여 미리 지지 기판상에 결합될 수 있다.
본 발명은 반도체 기판 상에 개구부를 가진 마스크를 제공하는 단계 및 반도체 기판 내에 폭 치수가 다른 여러 종류의 관통홀을 형성시키는 단계를 포함하고, 상기 반도체 기판의 깊이 방향으로의 반도체 재료의 제거율이 개구부의 개구 폭이 클수록 높아지는 것을 특징으로 하는 관통 공정의 사용에 의해 반도체 장치를 제공하는 다른 방법을 제공한다. 상기 방법은 비교적 넓은 폭 치수를 가진 제1 관통홀이 상기 반도체 기판의 제2 면에 도달할 때까지, 상기 제2 면에 대향하는 반도체 기판의 제1 면 상에 제공된 마스크를 사용하여 관통 공정을 수행하는 제1 단계; 및 비교적 좁은 폭 치수를 가진 제2 관통홀이 오목부의 바닥 면까지 관통하도록 비교적 좁은 개구 폭을 가진 마스크의 개구부에 대응하는 반도체 기판의 영역에, 상기 반도체 기판의 제2 면 내에 오목부를 형성하는 제2 단계를 포함한다.
상기 방법에 따르면, 관통홀들을 형성하는 단계는 비록 비교적 좁은 폭 치수를 가진 제2 관통홀이 반도체 기판을 아직 관통하지 않았다 하더라도 완료되며, 다음으로 비교적 좁은 폭 치수를 가진 상기 제2 관통홀의 관통을 허용하도록 오목부가 제1 면의 반대측인 제2 면 상에 형성된다. 이것은 서로 다른 폭 치수를 가진 관통홀들이 단일 또는 동시 관통 공정을 통하여 관통홀을 형성하는 것을 가능하게 하고, 그에 의하여 공정 시간의 실질적인 증가 없이 고도의 정확도를 가진 관통홀들을 형성시키는 것을 가능하게 한다.
본 발명의 반도체 장치 제조 방법에 따르면, 서로 다른 폭 치수를 가진 여러 종류의 관통홀들이 단일 관통 공정을 통하여 형성될 수 있으며, 단지 오목부를 형성하는 공정만이 관통홀을 형성하는 관통 공정에 추가된다. 따라서, 관통홀들은 공정 시간의 실질적인 증가 없이 정확하게 형성될 수 있다.
본 발명의 좀더 나은 이해는 바람직한 실시예에 대한 이하의 상세한 설명이 첨부된 도면과 결합하여 고려될 때 획득될 수 있다. 첨부된 도면에서, 공통 구성요소 및 요소들은 동일한 참조번호 또는 부호에 의해 정의된다.
도 1a 내지 1c는 본 발명의 제1 실시예에 따른 방법을 나타내는 공정도이다.
도 2는 도 1의 공정에 의해 형성될 자이로 센서(gyro sensor)의 확대 사시도이다.
도 3은 도 1의 공정에 의해 형성될 자이로 센서의 사시도이다.
도 4는 도 1의 공정에 의해 형성될 자이로 센서의 주요 베이스 판을 나타내는 평면도이다.
도 5는 도 1의 공정에 의해 형성된 자이로 센서의 주요 베이스 판을 나타내 는 부분 평면도이다.
도 6a 내지 6c는 본 발명의 제1 실시예에 따른 공정의 다른 예를 나타내는 도면이다.
도 7a 내지 7d는 본 발명의 제2 실시예에 따른 방법을 나타내는 공정도이다.
이 출원은 일본에서 출원된 일본특허출원 제2004-73218호에 기초하며, 그에 따른 우선권의 이익을 청구하며, 상기 출원의 내용은 여기에 참조로 통합된다. 첨부된 도면을 참조하여, 본 발명의 실시예가 상세히 설명될 것이다. 본 발명의 몇몇 실시예들이 특별히 설명될 것이다.
(제1 실시예)
본 발명의 제1 실시예에 따른 방법은 도 1c에 도시된 바와 같이, 반도체 기판을 포함하는 주 베이스 판 내에 비교적 넓은 폭 치수를 가진 제1 관통홀(4a) 및 비교적 좁은 폭 치수를 가진 제2 관통홀(4b)을 형성시키기 위한 것이다. 주 베이스 판(1)은 실리콘 기판을 사용하여 형성되는 것으로 기술되었으나, 본 발명의 기술적 사상이 임의의 다른 적절한 반도체 기판을 사용하여 형성된 베이스 판에 적용될 수 있다. 베이스 판(1)은 각각 서로 다른 두께 치수를 갖도록 형성된 제1 및 제2 영역을 구비한다. 도 1c에서, 더 큰 두께 치수(t1)는 예를 들면, 300㎛로 설정되고, 작은 두께 치수(t2)는 150㎛로 설정된다. 제1 관통홀(4a)은 약 100㎛의 폭 치수(w1)를 갖도록 설정되고, 제2 관통홀(4b)은 약 5㎛의 폭 치수(w2)를 갖도록 설정된다.
전형적으로, 관통홀들(4a, 4b)이 상술한 바와 같이 비교적 큰 두께 치수를 갖는 반도체 기판에 형성될 때, 상기 관통홀들(4a, 4b)에 대응하는 개구부를 갖는 마스크가 반도체 기판의 표면 상에 제공되고, 관통홀들(4a, 4b)이 형성될 영역 내의 반도체 물질은 반응성 이온 에칭 공정에 의해 제거된다. 반응성 이온 에칭 공정에서, 넓은 폭 치수를 갖는 반도체 기판의 영역은 좁은 폭 치수를 갖는 반도체 기판의 영역에 비하여, 반도체 기판의 깊이 방향으로 반도체 물질의 제거율이 높거나 또는 높은 깊이 방향 제거율을 갖는다는 것이 알려져 있다. 따라서, 만약 동일한 두께 치수를 갖는 반도체 기판의 영역 내에 두께 치수가 서로 다른 관통홀들(4a, 4b)을 형성시키고자 한다면, 넓은 폭 관통홀(4a)이 반도체 기판을 관통하는 시간에, 좁은 폭 관통홀(4b)은 아직 반도체 기판을 관통하지 못할 수 있다. 특별히, 상술한 바와 같이 매우 차이가 있는 폭 치수(w1, w2)를 갖는 관통홀들(4a, 4b)을 형성시키기 위한 공정에서는, 만약 좁은 폭 관통홀(4b)이 반도체 기판을 관통할 때까지 대기 시간이 발생한다면, 넓은 폭 관통홀(4a)의 내부 주변 표면은 관통홀(4a)의 폭 치수의 정확성을 악화시키도록 부식될 수 있다.
이러한 관점에서, 도 1a에 도시된 바와 같은 제1 실시예에서, 주 베이스 판(1)의 제1 및 제2 표면 각각에 산화막을 형성시킨 후에, 오목부(7)가 제1 표면 상에 또는 도 1a의 하부측 표면 상에 마스크로서 산화막(6b)을 사용하여 좁은 폭 관통홀(4a)을 형성시킬 주 베이스 판(1)의 제1 영역 내에 주 베이스 판(1)의 제1 표면에 형성된다. 즉, 오목부(7)는 좁은 폭 관통홀(4b)이 형성될 제1 영역이 주 베이스 판(1)의 나머지 영역, 즉 제2 영역보다 작은 두께 치수(t2)를 갖도록 주 베이스 판(1) 내에 형성된다(제1 단계). 다음으로, 도 1b에 도시된 바와 같이, 관통홀 들(4a, 4b)에 대응하는 개구부들이 도 1b의 상부 표면 또는 제1 표면에 대향하는 제2 표면 상의 산화막에 형성된다. 다음으로, 제2 표면이 산화막(6a)을 마스크로 사용하여 반응성 이온 에칭 공정이 적용을 받는다. 이 공정을 통하여, 도 1c에 도시된 관통홀들(4a, 4b)이 형성된다(제2 단계).
상술한 바와 같이, 오목부(7)는 주 베이스 판에 서로 다른 두께 치수를 갖는 두 개의 제1 및 제2 영역을 제공하기 위하여 주 베이스 판(1)의 제1 표면 상에 형성되고, 다음으로 관통홀들(4a, 4b)이 주 베이스 판(1)의 제2 표면 상에 제공된 마스크를 사용하여 주 베이스 판(1)의 제2 표면측으로부터 형성된다. 따라서, 좁은 폭 관통홀(4b)은 넓은 폭 관통홀(4a)이 주 베이스 판(1)의 제2 영역을 관통하는 시간에 오목부의 바닥면에 도달할 수 있다. 이것은 넓은 폭 관통홀(4a)과 좁은 폭 관통홀(4b)이 거의 동시에 관통하도록 할 수 있다. 이러한 방식으로, 주 베이스 판(1)은 넓은 폭 관통홀(4a) 내부 표면의 부식에 의한 관통홀(4a)의 폭 치수의 정확성의 열화 없이 정확하게 형성될 수 있다.
상술한 기술은 도 2 및 도 3에 도시된 바와 같이 자이로 센서의 제조에 적용될 수 있다. 도시된 자이로 센서는 반도체 기판을 포함하는 주 베이스 판(1)의 일 표면 상에 유리 기판을 포함하는 지지 베이스 판(2)을 중첩시키고, 주 베이스 판(1)의 다른 표면 상에 유리 기판을 포함하는 캡(cap; 3)을 중첩시키는 것에 의하여 형성된 3층 구조를 갖는다. 이 구조에서, 지지 베이스 판(2)과 캡(3) 각각은 주 베이스 판(1)에 예를 들면 양극 접합 공정에 의하여 결합된다.
도 4에 도시된 바와 같이, 주 베이스 판(1)은 구동 질량체(11) 및 검출 질량 체(12)를 포함하고, 상기 구동 질량체(11) 및 검출 질량체(12)는 위에서 봤을 때 직사각형 형태로 형성되고, 상기 주 베이스 판(1)의 판 표면을 따라 서로 평행하게 배치된다. 주 베이스 판(1)은 상기 구동 질량체(11) 및 검출 질량체(12)를 둘러싸는 직사각형 형태의 프레임(10)을 더 포함한다. 따라서, 지지 베이스 판(2) 및 캡(3)이 주 베이스 판(1)에 결합된 상태에서, 구동 질량체(11) 및 검출 질량체(12)가 지지 베이스 판(2), 캡(3) 및 프레임(10)에 의해 둘러싸인 영역 내에 밀폐되도록 포함된다. 이하의 설명에서, 구동 질량체(11) 및 검출 질량체(12)가 배열된 방향이 Y-방향으로 정의되고, 주 베이스 판(1)의 판 표면에 따른 평면에서 Y-방향에 수직인 방향이 X-방향으로 정의된다. 또한, 상기 X-방향 및 Y-방향 모두에 수직인 방향 또는 주 베이스 판(1)의 판 표면에 수직인 방향이 Z-방향으로 정의된다.
구동 질량체(11) 및 검출 질량체(12)는 X-방향으로 연장된 한 쌍의 구동 스프링(13)을 통하여 서로 연속적으로 일체화되도록 연결된다. 좀 더 구체적으로, 주 베이스 판(1)에는 X-방향으로 검출 질량체(12)의 전체 길이보다 약간 작은 길이를 갖는 슬릿 홈(14a) 및 X-방향으로 연장된 직선 상에 배열된 두 개의 슬릿 홈(14b)이 제공되고, 각 슬릿 홈들(14b)의 일 단 또는 제1 단은 구동 질량체(11)의 X-방향으로 대향하는 가장자리의 대응 단을 향하여 개방되어 있다. 구동 스프링(13) 각각은 슬릿 홈(14a)과 슬릿 홈들(14b) 사이에 형성된다. 구동 스프링(13) 각각의 일단, 즉 제1 단은 슬릿 홈(14a)의 대향 단들 중 하나와 검출 질량체(12)의 대응 가장 자리 사이에 연결되고, 구동 스프링(13)의 다른 단, 즉 제2 단은 두 개의 슬릿 홈들(14b)의 각각의 제2 단들 사이의 영역을 통하여 구동 질량체(11)에 연결된다. 구동 스프링(12) 각각은 비틀어져 변형될 수 있는 비틀림 스프링으로 형성되고, 그에 의하여 구동 질량체(11)는 구동 스프링(13) 주변의 검출 질량체(12)에 대하여 움직일 수 있다. 다시 말해, 구동 질량체(11)는 검출 질량체(12)에 상대적으로, Z-방향으로 병진 운동할 수 있고 X-방향 축 둘레를 회전할 수 있도록 설계된다.
Y-방향으로 연장된 한 쌍의 검출 스프링(15) 각각은 검출 잘량체(12)의 X-방햐으로 대향하는 가장자리 중 대응되는 것에 연결된 일 단, 즉 제1 단을 구비하고, 검출 스프링(15)의 각각의 제2 단들은 X-방향으로 연장된 결합 세그먼트(16)를 통하여 서로 연속적으로 일체화되도록 연결된다. 즉, 위에서 볼 때 역(逆) C형을 갖는 부재가 한 쌍의 검출 스프링(15) 및 결합 세그먼트(16)에 의해 형성된다. 결합 세그먼트(16)는 구동 스프링(13) 및 검출 스프링(15)에 비하여 충분히 높은 강성을 갖도록 설계된다. 고정 세그먼트(17)가 결합 세그먼트(16)의 길이방향 중간 부분에 돌출되는 방식으로 제공된다. 고정 세그먼트(17)는 지지 베이스 판(2)에 결합되어 소정 위치에 고정된다. 구동 질량체(11) 및 검출 질량체(12)는 역 C형 슬릿 홈(14c)에 의하여 검출 스프링(15) 및 결합 세그먼트(16)로부터 분리되고, 슬릿 홈들(14b)의 각 제1 단들은 슬릿 홈(14c)에 연결된다. 검출 스프링(15) 각각은 구동 질량체(11) 및 검출 질량체(12)가 고정 세그먼트(17)에 대하여 X-방향으로 이동할 수 있도록 구부릴 수 있도록 변형된다.
검출 질량체(12)는 그것의 두께 방향으로 관통하는 네 개의 차단 홀들(18) 및 각각이 차단 홀들(18) 내에 배치된 네 개의 고정 부재들(20)을 구비한다. 고정 부재들(20) 각각은 검출 질량체(12)의 X-방향으로 대향 단부들 중 하나의 주변에 배치된 전극 세그먼트(21) 및 X-방향으로 상기 전극 세그먼트(21)로부터 확장된 빗살-골격 세그먼트(22)를 포함한다. 전극 세그먼트(21) 및 빗살-골격 세그먼트(22)는 전체적으로 L 형을 이룬다. 전극 세그먼트(21) 및 빗살-골격 세그먼트(22)는 고정 부재들(20)을 소정 위치에 고정시키도록 지지 베이스 판(2)에 결합된다. 차단 홀(18)은 고정 부재(20)의 외주면의 형태에 따른 내주면을 갖고, 특정 공간 또는 간격이 고정 부재(20)와 차단 홀(18)의 내주면 사이에 형성된다. 전극 세그먼트들(21) 중 두 개가 검출 질량체(12)의 X-방향 대향 단부들 각각에 배치된다. 다수의 고정 빗살-치상(齒狀) 세그먼트(23)가 빗살-골격 세그먼트(22)의 너비-방향 대향 가장자리들 각각에 제공되고, X-방향으로 서로 평행하게 배치된다. 게다가, 다수의 가동 빗살-치상 세그먼트(24)가 빗살-골격 세그먼트(22)에 대향하는 차단 홀(18)의 내부 표면 상에 제공되고 도 5에 도시된 바와 같이 고정 빗살-치상 세그먼트(23)에 대응되는 관계로 대향하여 X-방향으로 서로 평행하게 배치된다. 고정 빗살-치상 세그먼트(23) 및 대응하는 가동 빗살-치상 세그먼트(24)는 서로 이격되어 X-방향으로 검출 질량체(12)의 이동에 반응하는 그들 사이의 간격이 변화에 의한 정전 용량의 변화가 검출되도록 설계된다.
알루미늄과 같은 도전성 금속으로 이루어진 박막으로 구성된 고정 구동 전극(25; 도 2를 참조하라)이 구동 질량체(11)에 대항하는 지지 베이스 판(2)의 표면 영역 상에 형성된다. 또한, 관통홀(26)이 고정 세그먼트(17), 고정 부재(20)의 전극 세그먼트들(21) 및 고정 구동 전극(25)에 대응하는 지지 베이스 판(2)의 영역들 각각에 형성된다. 도시된 실시예에서, 한 쌍의 접지 세그먼트들(19)이 그들 사이에 고정 세그먼트(17)를 끼워넣는 방식으로 고정 세그먼트(17)에 인접한 프레임(10) 영역에 형성되고, 다른 관통홀(26)이 접지 세그먼트들(19) 각각에 대응하는 지지 베이스 판(2)의 영역에 형성된다. 관통홀 설계 공정에 의하여 획득되는 것과 유사하게, 알루미늄과 같은 도전성 금속으로 이루어진 박막으로 구성된 전극 배선(미도시)이 관통홀(26) 각각의 내주면 상에 형성된다. 관통홀(26) 각각은 내부 직경이 주 베이스 판(1)에 가까운 위치로 갈수록 점점 더 좁아지도록 줄어드는 형태를 갖는다. 전극 배선은 관통홀들(26)의 각 내주면 외에 주 베이스 판(1)의 표면을 덥도록 형성된다. 특별히, 관통홀들(26) 각각의 일 개구 단은 전극 배선이 주 베이스 판(1)의 각 구성요소에 전기적으로 연결되는 것에 의해 전극 배선에 의해 폐쇄된다. 전극 배선의 일부는 지지 베이스 판(2)의 전면(front surface; 두께 방향으로 주 베이스 판(1)의 반대 측면의 표면)으로 연장된다. 지지 베이스 판(2)의 전면으로 연장된 전극 배선의 부분은 전극 패드(28)로서 기능한다.
상술한 자이로 센서의 동작이 이하에서 설명될 것이다. 종래 자이로 센서와 관련하여 언급한 바와 같이, 이 자이로 센서는 구동 질량체(11)가 주어진 파라미터들 내에서 진동하는 조건 하에서 외부 힘에 의하여 각속도가 가해질 때 검출 질량체(12)의 이동을 검출하도록 동작할 수 있다. 정형파 또는 직사각형파 진동 전압이 고정 구동 전극(25) 및 구동 질량체(11) 사이에 구동 질량체(11)를 진동시키도록 적용될 수 있다. AC 전압을 사용하는 것이 바람직하기는 하나, 극성을 바꾸는 것이 반드시 필요하지는 않다. 구동 질량체(11)는 구동 스프링(12), 검출 질량체(12), 검출 스프링(15) 및 결합 세그먼트(16)를 통하여 고정 세그먼트(17)에 전기적으로 연결된다. 지지 베이스 판(2)에는 고정 세그먼트(17) 및 고정 구동 전극(25)에 대응하는 영역에 관통홀들(26)이 형성된다. 따라서, Z-방향으로 지지 베이스 판(2) 및 캡(3)에 상대적으로 구동 질량체(11)를 진동시키도록 구동 질량체(11) 및 고정 구동 전극(25) 사이에 정전기력을 발생시키기 위하여, 진동 전압이 두 개의 관통홀들(26)에 대응하는 전극 패드들(28)에 인가될 수 있다. 진동 전압은 큰 진동 크기가 상대적으로 작은 구동력에 의해 획득되도록, 구동 질량체(11) 및 검출 질량체(12)의 질량, 및 구동 스프링(13) 및 검출 스프링(15)의 스프링 상수에 의해 결정된 반응 주파수와 동일한 주파수를 갖도록 조절될 수 있다.
구동 질량체(11)가 진동하는 상태에서 Y-방향 축 주변의 각속도가 주 베이스 판(1)에 적용될 때, 코리올리 힘이 X-방향으로 발생하고, 그에 의하여 검출 질량체(12)(및 구동 질량체(11))가 고정 부재들(20)에 대하여 X-방향으로 움직인다. 따라서, 가동 빗살-치상 세그먼트(24)가 고정 빗살-치상 세그먼트(23)에 대하여 움직이고, 그에 의하여 가동 빗살-치상 세그먼트(24)와 고정 빗살-치상 세그먼트들(23) 사이의 거리가 변화된다. 따라서, 가동 빗살-치상 세그먼트(24)와 고정 빗살-치상 세그먼트(23) 사이의 정전 용량이 변화된다. 이러한 정전 용량의 변화는 네 개의 고정 부재들(20)에 연결된 전극 배선으로부터 감지될 수 있다. 특별히, X 방향으로 배열된 전극 세그먼트들(21) 사이의 정전 용량은 고정 빗살-치상 세그먼트들(23)과 가동 빗살-치상 세그먼트들(24) 사이의 거리 변화를 반영하고, 각 정전 세그먼트들(21) 쌍은 가변 커패시터의 전극들과 등가이다. 즉, 도시된 구조는 두 개의 가변 커패시터들을 포함한다. 따라서, 검출 질량체(12)의 변위는 가변 커패시터들의 각 정전 용량을 검출하거나, 서로 평행하게 연결된 가변 커패시터들의 결합 커패시턴스를 검출하는 것에 의하여 결정될 수 있다. 구동 질량체(11)의 진동 파라미터들은 공지되고, 그에 의하여 코리올리 힘이 검출 질량체(12)의 변위를 검출하는 것에 의하여 결정될 수 있다.
가동 빗살-치상 세그먼트(24)의 변위는 (구동 질량체(11)의 질량)/(구동 질량체(11)의 질량 + 검출 질량체(12)의 질량)에 비례한다. 따라서, 구동 질량체(11)의 질량이 검출 질량체(12)의 질량에 비하여 큰 값을 가질 때, 가동 빗살-치상 세그먼트(24)의 변위는 향상된 감도를 제공하기 위하여 증가할 것이다. 제1 실시예에서, 주요 베이스 판(1)은 약 300㎛의 두께 치수를 갖는 제2 영역 및 약 150㎛의 두께 치수를 갖는 제1 영역을 구비한다. 따라서, 구동 질량체(11) 및 검출 질량체(12)는 큰 두께 치수를 갖는 제2 영역 및 작은 두께 치수를 갖는 제1 영역에 각각 형성될 수 있다.
좀 더 구체적으로, 검출 질량체(12)에 형성된 가동 빗살-치상 세그먼트(24)와 고정 빗살-치상 세그먼트(23) 사이의 공간은 검출 질량체(12)에 형성된 차단 홀(18)의 내주면과 고정 부재(20)의 외주면 사이의 공간보다 작다. 따라서, 도 1a 내지 1c에 도시된 공정이 이러한 영역들에 적용될 때, 검출 질량체는 가동 빗살-치상 세그먼트(24)와 고정 빗살-치상 세그먼트(23) 사이의 좀 더 좁은 공간이 형성될 영역이 작은 두께 치수를 갖도록 설계될 수 있다. 이 기술은 차단 홀(18)의 내주면과 고정 부재(20) 사이의 치수 정확성뿐 아니라, 가동 빗살-치상 세그먼트(24)와 고정 빗살-치상 세그먼트(23) 사이의 치수 정확성을 보장하고, 향상된 감도를 획득 하기 위하여 구동 질량체(11)의 질량에 대하여 검출 질량체(12)의 질량이 감소하도록 검출 질량체(12)의 두께 치수를 감소시키기 위하여 채용될 수 있다.
상술한 기술을 채용하는 것에 의한 자이로 센서의 제조 공정에 있어서, 오목부(7)가 도 6a에 도시된 바와 같이 주 베이스 판 내에 형성되고, 다음으로 오목부(7)가 형성된 주 베이스 판(1)의 제1 표면이 도 6b에 도시된 바와 같이 지지 베이스 판(2)에 결합된다. 다음으로, 도 6c에 도시된 바와 같이, 관통홀들(4a, 4b)이 주 베이스 판(1)에 형성된다. 좀 더 구체적으로, 오목부(7)가 지지 베이스 판(2)에 대향하는 주 베이스 판(1)의 제1 표면에 형성되고, 다음으로 주 베이스 판(1)이 관통홀들(26)이 형성된 지지 베이스 판(2)에 결합된다. 산화 막(6b)이 주 베이스 판(1)은 지지 베이스 판(2)에 결합되기 전에 제거된다는 것이 주지되어야 한다. 주 베이스 판(1)이 지지 베이스 판(2)에 결합된 직후의 상태에서, 주 베이스 판(1)의 구성요소들(프레임(10), 구동 질량체(11), 검출 질량체(12), 고정 부재(20))은 서로 분리되지 않는다. 따라서, 프레임을 분리시키기 위한 홈들 및 고정 부재(20)를 분리시키기 위한 슬릿 홈들(14a 내지 14c)이 구성요소들을 서로 분리시키기 위하여 캡(3)에 대향하는 주 베이스 판(1)의 제2 표면 측으로부터 형성된다. 즉, 관통홀들(4a, 4b)이 주 베이스 판(1)에 형성된다. 주 베이스 판(1)의 구성요소들이 서로 분리된 후의 상태에서, 고정 세그먼트(17)가 지지 베이스 판(2)에 결합되고, 그에 의하여 그들이 고정 세그먼트(17)에 연결되기 때문에 구동 질량체(11) 및 검출 질량체(12)가 지지 베이스 판(2)에 의해 유지된다. 게다가, 고정 부재(20)가 또한 지지 베이스 판(2)에 결합된다. 다음으로, 캡(3)이 주 베이스 판(1)에 결합될 때, 구 동 질량체(11) 및 검출 질량체(12)가 지지 베이스 판(2), 캡(3) 및 프레임(10)에 의해 둘러싸인 공간에 밀폐되도록 수용된다. 다음으로, 전극 배선이 지지 베이스 판(2)의 관통홀들(26)의 각 내주면에 형성되고, 전극 패드(28)가 형성된다. 이 공정들을 통하여, 상기 자이로 센서가 형성된다.
(제2 실시예)
제1 실시예는 먼저 주 베이스 판(1) 상에 오목부(7)를 형성하고 다음으로 주 베이스 판(1) 내에 관통홀들(4a, 4b)을 형성하는 단계를 포함하는 기술을 채용하고 있다. 제2 실시예는 먼저 주 베이스 판(1)에 관통홀(4a, 4b)을 형성하고 다음으로 주 베이스 판(7) 내에 오목부를 형성하는 단계를 포함하는 기술을 채용한다. 좀 더 구체적으로, 도 7a에 도시된 바와 같이, 두께 방향으로 대향되는 면들 상에 각각 형성된 산화막들(6a, 6b)을 구비하는 주 베이스 판(1)에, 개구부(8; 도 1a 내지 1c를 참조하라)가 산화막들 중 하나(6a)에 형성되고, 서로 다른 폭 크기(w1, w2; w1>w2)를 가진 관통홀들(4a, 4b)이 산화막(6a)을 마스크로 사용하여 반응성 이온 에칭 공정에 의해 형성된다. 반응성 이온 에칭 공정은 넓은 폭 관통홀(4a)이 다른 산화막(6b)에 도달하는 시간에 종료된다. 이 때, 좁은 폭 관통홀(4b)은 도 7a에 도시된 바와 같이 주 베이스 판(1)에 도달하지 않거나 주 베이스 판(1)의 두께 치수의 중간지점과 같은 깊이 치수(t2)를 갖는 위치까지만 도달한다. 이 단계에서, 필요에 따라 주 베이스 판(1)의 일부가 도 7b에 도시된 바와 같이 제거될 수 있다. 예를 들면, 주 베이스 판(1)의 일부는 검출 질량체(12)의 두께 치수를 감소시키기 위하여 제거되고, 검출 질량체(12)는 가동이기 때문에 지지 베이스 판(2)에 결합되 지 않는다. 상기 공정 동안, 주 베이스 판(1)의 구성요소들은 산화막(6a)을 통하여 서로 통합적으로 연결되고, 그에 의하여 주 베이스 판(1)의 구성요소들 사이의 어떠한 변위도 일어나지 않는다.
다음으로, 도 7c에 도시된 바와 같이, 산화막(6a)이 제거되고, 주 베이스 판(1)이 지지 베이스 판(2)에 결합된다. 순차적으로, 마스크 패턴이 산화막(6b)에 형성되고, 오목부(7)가 도 7d에 도시된 바와 같이 좁은 폭 관통홀(4b)에 대응하는 주 베이스 판(1) 영역에 형성된다. 오목부(7)는 관통홀(4b)이 오목부(7)의 바닥까지 관통하도록 오목부의 바닥 면이 관통홀(4b)에 도달하게 하는 깊이를 갖도록 배열된다. 산화막(6b)이 주 베이스 판(1)이 캡(3)에 결합하도록 도 7d에 도시된 바와 같이 제거된다. 나머지 구조는 제1 실시예의 구조와 같다.
제2 실시예에서의 기술은 도 7c에 도시된 바와 같이, 고정 구성요소로부터 가동 구성요소들을 분리시키고, 주 베이스 판(1)의 구성요소들을 도 7c에 도시된 바와 같이 가동 구성요소들이 서로 분리되기 전에 블럭으로 지지 베이스 판(2)에 결합시키기 위하여 채용될 수 있다. 또한, 가동 구성요소의 일부의 두께 치수는 도 7b에 도시된 바와 같이 적절하게 조절될 수 있다. 따라서, 가동 구성요소의 가동 범위는 반도체 재료의 제거율과 독립적으로 임의로 설정될 수 있다.
상술한 실시예가 두 종류의 두께 치수를 가진 다수의 관통홀들(4a, 4b)이 형성된 예를 설명하고 있으나, 세 개 이상 종류의 두께 치수를 가진 다수의 관통 홀들이 형성될 수 있다. 이 경우, 오목부(7)는 가장 좁은 두께 치수를 가진 관통홀에 대응하여 형성될 수 있다.
본 발명은 특정 실시예에 대하여 설명하고 있으나, 다양한 변형 및 수정이 본 발명이 속하는 기술분야에서 통상의 지식을 자에게 자명할 것이다. 따라서, 본 발명은 여기에 설명된 실시예에 한정되지 않으며, 오직 이하의 청구범위 및 그것의 균등범위에 한정될 것이다.
상술한 바와 같이, 본 발명의 반도체 장치 제조 방법은 특히 MEMS와 같은 마이크로머신을 형성하는데 유용하며, 가속 센서 또는 각속도 센서를 제조하는 방법에 사용하기에 적합하다.
Claims (3)
- 반도체 기판 상에 개구부를 포함하는 마스크를 제공하는 단계 및 상기 반도체 기판 내에 서로 다른 폭 치수를 갖는 다수 종류의 관통홀들을 형성시키는 단계를 포함하고, 상기 반도체 기판의 깊이 방향으로의 반도체 재료의 제거율이 상기 개구가 더 넓은 개구 폭을 가질수록 높아지는, 관통 공정의 사용에 의해 반도체 기판을 제조하는 방법에 있어서,제1 영역이 상기 반도체 기판의 나머지 영역 즉 제2 영역보다 작은 두께 치수를 갖도록 비교적 좁은 개구 폭을 갖는 상기 마스크의 개구부에 대응하는 상기 반도체 기판의 상기 제1 영역 내의 상기 반도체 기판의 제1 표면 상에 오목부를 형성시키는 제1 단계; 및상기 반도체 기판의 제2 영역의 상기 제1 표면에 도달하는 제1 관통홀 및 상기 오목부에 도달하는 제2 관통홀을 형성시키기 위하여, 상기 반도체 기판의 제1 표면에 대향하는 제2 표면 상에 제공된 마스크를 사용하여 상기 관통 공정을 수행하는 제2 단계를 포함하는, 반도체 장치 제조 방법.
- 제 1 항에 있어서,상기 제1 단계를 수행한 후, 상기 반도체 기판의 제1 표면을 지지 기판에 결합시키는 단계를 포함하며, 그 후 상기 제2 단계를 수행하는 것을 특징으로 하는 반도체 장치 제조 방법.
- 반도체 기판 상에 개구부를 포함하는 마스크를 제공하는 단계 및 상기 반도체 기판 내에 서로 다른 폭 치수를 갖는 여러 종류의 관통홀들을 형성시키는 단계를 포함하고, 상기 반도체 기판의 깊이 방향으로의 반도체 재료의 제거율이 상기 개구가 더 넓은 개구 폭을 가질수록 높아지는, 관통 공정의 사용에 의해 반도체 기판을 제조하는 방법에 있어서,비교적 넓은 폭 치수를 갖는 제1 관통홀이 상기 반도체 기판의 제2 면에 도달할 때까지 상기 제2 면에 대향하는 상기 반도체 기판의 제1 면 상에 제공된 마스크를 사용하여 상기 관통 공정을 수행하는 제1 단계; 및비교적 좁은 폭 치수를 갖는 제2 관통홀이 오목부의 바닥면을 관통하도록 비교적 좁은 개구 폭을 갖는 상기 마스크의 개구부에 대응하는 상기 반도체 기판의 영역에, 상기 반도체 기판의 상기 제2 표면에 오목부를 형성시키는 제2 단계를 포함하는, 반도체 장치 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020067018387A KR100789393B1 (ko) | 2004-03-15 | 2005-03-15 | 반도체 장치의 제조 방법 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2004-00073218 | 2004-03-15 | ||
| KR1020067018387A KR100789393B1 (ko) | 2004-03-15 | 2005-03-15 | 반도체 장치의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070018034A true KR20070018034A (ko) | 2007-02-13 |
| KR100789393B1 KR100789393B1 (ko) | 2007-12-28 |
Family
ID=41627874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020067018387A KR100789393B1 (ko) | 2004-03-15 | 2005-03-15 | 반도체 장치의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100789393B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120034410A (ko) | 2010-10-01 | 2012-04-12 | 삼성전자주식회사 | 반도체 장치 및 제조 방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3220992B2 (ja) | 1991-01-22 | 2001-10-22 | ソニー株式会社 | ドライエッチング方法 |
-
2005
- 2005-03-15 KR KR1020067018387A patent/KR100789393B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100789393B1 (ko) | 2007-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7592263B2 (en) | Method of manufacturing semiconductor device | |
| US7484410B2 (en) | Gyro sensor and sensor apparatus using same | |
| EP0937985B1 (en) | A method of producing an acceleration sensor | |
| KR0139506B1 (ko) | 자체진단 기능을 구비한 대칭질량형 가속도계 및 그 제조방법 | |
| JP2007139505A (ja) | 容量式力学量センサ | |
| JP5790003B2 (ja) | 加速度センサー | |
| JP6258977B2 (ja) | センサおよびその製造方法 | |
| US7062970B2 (en) | Electrostatic vibration device | |
| US8698315B2 (en) | Semiconductor device | |
| KR100789393B1 (ko) | 반도체 장치의 제조 방법 | |
| JP5074693B2 (ja) | 微小電気機械デバイス | |
| JP2001004658A (ja) | ２軸半導体加速度センサおよびその製造方法 | |
| US10544037B2 (en) | Integrated semiconductor device and manufacturing method | |
| JP2007322149A (ja) | 半導体装置の製造方法 | |
| JP2005227089A (ja) | 力学量センサ装置 | |
| JPH10104266A (ja) | 力学量センサおよびそれを用いた集積回路 | |
| EP1544165A2 (en) | Method for gyroscope using SMS wafer and gyroscope fabricated by the same | |
| JP4466283B2 (ja) | ジャイロセンサ | |
| JP5141545B2 (ja) | 力学量センサ装置 | |
| JP2001281264A (ja) | 半導体力学量センサ | |
| JP6294463B2 (ja) | センサ | |
| JP2000164741A (ja) | 半導体装置 | |
| JP2017058353A (ja) | センサ素子 | |
| KR100880212B1 (ko) | 자이로 센서 및 이를 이용하는 센서 장치 | |
| JP4311239B2 (ja) | 静電振動型デバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20111202 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20121203 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |