KR20070016485A - 메모리 모듈 및 그 테스트 방법 - Google Patents

메모리 모듈 및 그 테스트 방법 Download PDF

Info

Publication number
KR20070016485A
KR20070016485A KR1020050071198A KR20050071198A KR20070016485A KR 20070016485 A KR20070016485 A KR 20070016485A KR 1020050071198 A KR1020050071198 A KR 1020050071198A KR 20050071198 A KR20050071198 A KR 20050071198A KR 20070016485 A KR20070016485 A KR 20070016485A
Authority
KR
South Korea
Prior art keywords
output
signal
memory module
memories
channels
Prior art date
Application number
KR1020050071198A
Other languages
English (en)
Other versions
KR100713013B1 (ko
Inventor
신승만
신희종
이종건
한경희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050071198A priority Critical patent/KR100713013B1/ko
Priority to JP2006193039A priority patent/JP2007042264A/ja
Priority to US11/489,446 priority patent/US20070030814A1/en
Priority to DE102006036071A priority patent/DE102006036071A1/de
Publication of KR20070016485A publication Critical patent/KR20070016485A/ko
Application granted granted Critical
Publication of KR100713013B1 publication Critical patent/KR100713013B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G11C2029/2602—Concurrent test

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

메모리 모듈 및 그 테스트 방법이 개시되어 있다. 메모리 모듈은 복수의 메모리들; 및 N개의 입력 채널을 통하여 외부로부터 인가되는 테스트 신호를 상기 복수의 메모리들로 인가하고, 상기 인가된 테스트 신호에 응답하여 상기 복수의 메모리들로부터 출력되는 복수의 출력 데이터를 M개의 그룹으로 나눈 뒤, 외부로부터 입력되는 출력 그룹 선택 신호에 따라 상기 M개의 그룹 중 적어도 어느 하나를 선택하여 K개의 출력 채널을 통하여 출력하는 허브로 구성된다. 따라서, 트랜스페어런트 모드를 이용한 테스트 시에 외부의 출력 그룹 선택 신호를 이용하여 출력될 DQ 그룹을 온-더-플라이(On-the-Fly) 형식으로 선택할 수 있다.

Description

메모리 모듈 및 그 테스트 방법 {MEMORY MODULE AND METHOD FOR TEST IT}
도 1은 통상적인 FBDIMM을 포함하는 메모리 시스템의 구성을 도시하는 블록도이다.
도 2는 통상적인 FBDIMM이 고속 신호의 송수신을 위하여 가지는 채널 수를 도시하는 도표이다.
도 3은 JEDEC에서 규정한 디램 신호와 고속 신호와의 핀 매핑(Mapping)을 나타내는 도표이다.
도 4는 종래의 에스엠(SM) 버스를 이용한 트랜스페어런트 모드(Transparent Mode) 테스트 과정을 설명하기 위한 순서도이다.
도 5는 본 발명의 바람직한 제 1 실시예에 따른 메모리 모듈의 구성을 나타내는 블록도이다.
도 6은 본 발명의 바람직한 제 1 실시예에 따른 메모리 모듈의 테스트 방법을 설명하기 위한 순서도이다.
도 7은 출력 그룹 선택 신호에 따라 선택되는 출력 그룹을 도시하는 도표이다.
도 8은 외부로부터 인가되는 출력 그룹 선택 신호에 따라 선택되는 출력 그 룹을 도시하는 도표이다.
도 9는 DQS 신호들을 에스엠 버스를 이용하여 테스트하는 예를 도시하는 도표이다.
도 10은 본 발명의 바람직한 제 2 실시예에 따른 메모리 테스트 방법의 수행에 따른 신호의 흐름을 도시하는 타이밍도이다.
<도면의 주요 부분에 대한 부호 설명>
100 : 허브(Bub)
110 : 신호 입력부
111 : 제 1 신호 입력부
112 : 제 1 버퍼
113 : 제 2 버퍼
114 : 제 2 신호 입력부
115 : 제 3 버퍼
116 : 디멀티플렉서
117 : 제 4 버퍼
120 : 출력 그룹 선택부
130 : 신호 출력부
131 : 제 5 버퍼
200 : 디램
300 : 에스엠(SM) 버스
1000 : 메모리 모듈
본 발명은 메모리 모듈 및 그 테스트 방법에 관한 것으로, 좀더 상세하게는, 테스트 시에 외부의 출력 그룹 선택 신호를 이용하여 출력될 데이터 그룹을 효율적으로 선택하여 테스트 할 수 있는 메모리 모듈 및 그 테스트 방법에 관한 것이다.
일반적으로, 디램(DRAM : Dynamic Random Access Memory) 등과 같은 메모리 칩들은 고성능 및 대용량화의 실현을 위하여, 다수의 메모리 칩들이 인쇄 회로 기판(PCB : Printed Circuit Board) 상에 탑재되는 메모리 모듈(Memory Module)의 형태로 컴퓨터 시스템에 실장된다.
이러한 메모리 모듈은 인쇄 회로 기판의 한쪽 면에 다수 개의 메모리 칩들이 탑재되는 SIMM(Single In Memory Module) 및 인쇄 회로 기판의 양면에 각각 다수 개의 메모리 칩들을 탑재되는 DIMM(Dual In Memory Module) 등으로 구분될 수 있다. 이들 중 상대적으로 더 효율적인 DIMM이 현재 메모리 모듈의 대부분을 차지하고 있다.
FBDIMM(Fully Buffered DIMM)은 이러한 DIMM의 한 종류로서, 패킷 프로토콜을 이용한 고속 동작과 용량의 증대를 위하여 개발된 DIMM이다. FBDIMM은 여타의 DIMM과는 달리 패킷 형태의 직렬 인터페이스(Serial Interface)를 디램 인터페이스로 변환시키는 허브(Hub)를 구비한다.
상기 허브는 마이크로프로세서 등과 같은 호스트로부터 인가되는 고속의 패킷을 메모리 커맨드로 변환시키고, 송수신되는 신호들 사이의 인터페이스를 수행하는 유닛으로, AMB(Advanced Memory Buffer) 칩을 의미한다.
도 1은 통상적인 FBDIMM을 포함하는 메모리 시스템의 구성을 도시하는 블록도이다.
도 1을 참조하면, 메모리 시스템은 호스트(10)와, 데이지체인(Daisy Chain)으로 연결된 다수의 메모리 모듈(20, 30)들로 구성된다. 도 1에서는 이해의 편의를 위하여 두 개의 메모리 모듈(20, 30) 즉, 제 1 메모리 모듈(20) 및 제 2 메모리 모듈(30)을 도시하였으나, 통상 8개의 메모리 모듈까지 연결될 수 있다. 이와 같은 메모리 모듈의 구조에 대해서는 미국 특허 제 6,317,352호 및 국내 특허공개번호 제 2003-64400호에 상세히 기재되어 있다.
각 메모리 모듈(20, 30)은 허브(21, 31)와 다수의 메모리(22~29, 32~39)들로 구성된다. 이때, 상기 메모리(22~29, 32~39)는 메모리 모듈(20, 30) 당 8개씩 연결될 수 있다. 도시하지는 않았지만 실지로는 에러 정정(ECC : Error Correction Code)용 메모리가 하나 더 연결되어 총 9개의 메모리가 연결된다.
호스트(10)는 데이지 체인을 통하여 다수의 메모리 모듈(20, 30)로 고속의 사우스 바운드 패킷(SB : SouthBound packet)을 송신한다. 이때, 상기 사우스 바운드 패킷에는 어드레스(ADD : Address), 메모리 커맨드(CMD : Command) 및 라이트 데이터(Wdata) 등의 정보가 포함된다. 사우스 바운드 패킷은 제 1 메모리 모듈(20)의 제 1 허브(21)로 전송되고, 제 1 허브(31)를 바이패스(Bypass)하여 제 2 허브(31)로도 전송된다.
상기 사우스 바운드 패킷에는 DIMM 인식 코드가 포함되므로, 각각의 메모리 모듈(20, 30)은 수신된 사우스 바운드 패킷의 DIMM 인식 코드를 식별하여, 사우스 바운드 패킷 내에 포함된 다수의 정보 중 필요한 정보만을 선택적으로 처리한다.
예를 들어, 제 1 메모리 모듈(20)은, 전송된 사우스 바운드 패킷에 포함된 DIMM 인식 코드가 자신의 DIMM 인식 코드와 일치하는 경우, 상기 사우스 바운드 패킷에 포함된 정보를 인터페이스하여 메모리들(22~29)로 전송한다. 반면, 사우스 바운드 패킷에 포함된 DIMM인식 코드가 자신의 DIMM 인식 코드와 불일치할 경우에는 수신된 사우스 바운드 패킷을 처리하지 않고 제 2 메모리 모듈(30)로 바이패스한다.
한편, 제 1 메모리 모듈(20)의 제 1 허브(31)는 수신된 사우스 바운드 패킷을 처리하여 다수의 데이터 입출력(DQ), 어드레스/커맨드(ADDR/CMD) 및 메모리 클록 (CLK)과 같은 다수의 신호들을 메모리(22~29)로 전송한다. 또한, 각 허브(21, 31)들은 에스엠 버스(SM Bus : System Management Bus)와 연결되어 동작에 필요한 동작 제어 신호들을 수신한다.
상술한 사우스 바운드 패킷은 각각의 허브들(21, 31)이 가지는 사우스 바운드 수신 포트 SRx로 입력되고, 사우스 바운드 송신 포트 STx를 통하여 출력된다. 출력된 사우스 바운드 패킷은 제 2 메모리 모듈(30)의 제 2 허브(31)가 가지는 사 우스 바운드 수신 포트 SRx로 입력되고, 제 2 허브의 사우스 바운드 송신 포트 STx를 통하여 출력된다. 별도의 전송선을 통하여 전송되는 기준 클럭 1주기 동안, 상기 사우스 바운드 패킷은 메모리 시스템의 모든 허브들에 전송된다.
이러한 과정들을 통하여 메모리 시스템의 데이터는 각 메모리 모듈(20, 30)에 순차적으로 라이트 된다. 즉, 제 1 메모리 모듈(20)에 데이터의 쓰기 동작이 완료되면, 제 2 메모리 모듈(30)에 데이터의 쓰기 동작이 일어나고, 순차적인 데이터 쓰기 동작이 발생하는 것이다.
상기 호스트에서 제 1 메모리 모듈(20)로 전송되는 사우스 바운드 패킷을 프라이머리 사우스 바운드(Primary Southbound) 패킷이라 칭하고, 제 1 메모리 모듈(20)에서 제 2 메모리 모듈(30)과 같은 하위의 메모리 모듈로 전달되는 사우스 바운드 패킷을 세컨더리 사우스 바운드(Secondary Southbound) 패킷이라 칭하기도 한다.
한편, 메모리(22~29, 32~39)로부터 출력되는 데이터는 데이지 체인을 통하여 호스트(10)로 전송될 수 있다. 출력 데이터는 패킷의 형태로 전송되며, 이를 노스 바운드 패킷(NB : NorthBound packet)이라 한다.
즉, 메모리(22~29)로부터 허브(21)로 전송된 리드 데이터는 허브(21)에서 패킷화되고, 노스 바운드 송신 포트 NTx를 통하여 출력된다. 또한, 출력된 라이트 데이터 패킷은 인접 한 메모리 모듈의 노스 바운드 수신 포트 NRx로 수신되고, 순차적인 전송 과정을 통하여 호스트로 전송된다.
상기 제 1 메모리 모듈(20)에서 호스트(10)로 전송되는 노스 바운드 패킷을 프라이머리 노스 바운드(Primary Northbound) 패킷이라 칭하고, 제 2 메모리 모듈(30)과 같은 하위 메모리 모듈에서 제 1 메모리 모듈(20)로 전달되는 노스 바운드 패킷을 세컨더리 노스 바운드(Secondary Northbound) 패킷이라 칭한다.
한편, 호스트와 메모리 모듈의 허브간의 연동을 위한 사우스 바운드 패킷과 노스 바운드 패킷의 전송 속도는, 앞서 언급했듯이, 메모리로의 전송 속도에 비하여 6배에 달할 정도로 매우 고속이다. 즉, 호스트와 허브간의 인터페이스는 허브와 메모리간의 인터페이스에 비하여 굉장히 빠르다.
따라서, 메모리 모듈을 테스트할 경우 호스트와 허브간의 고속 인터페이스에 연동될 수 있는 고속의 테스트 장비가 요구되며, 메모리 모듈에 불량이 발생될 경우 그 불량이 허브에서 발생되었는지 메모리에서 발생되었는지를 판별하기 매우 어렵다.
이러한 이유 때문에 메모리 모듈의 허브는 디에프티(DFT : Design For Test) 기능을 가진다. 디에프티는 FBDIMM과 같은 메모리 모듈의 테스트를 용이하게 하기 위한 모드로서, 입출력 빌트인 셀프 테스트(IBIST : IO Built-In Self Test) 모드, 메모리 빌트인 셀프 테스트(MSIST : Memory Built-In Self Test) 모드 및 트랜스페어런트(Transparent) 모드 등으로 구분된다.
이 중 상기 트랜스페어런트 모드는 메모리 모듈의 테스트 시에 허브를 바이패스(Bypass)시키는 모드이다. 즉, 테스트 시에 외부로부터 허브를, 물리적으로는 바이패스가 아니지만, 동작 측면에서 허브의 고속 인터페이스 블록을 바이패스시킨 다.
이러한 트랜스페어런트 모드에서는, 사우스 바운드 패킷과 노스 바운드 패킷을 송수신하기 위해서 구비되는 사우스 바운드 송신 포트 STx, 사우스 바운드 수신 포트SRx, 노스 바운드 송신 포트 NTx 및 노스 바운드 수신 포트 NRx를 구성하는 고속 신호 핀(High Speed Pin)들이 메모리에 직접 접근하기 위한 핀들로 그 기능이 대체된다.
도 2는 통상적인 FBDIMM이 고속 신호의 송수신을 위하여 가지는 채널 수를 도시하는 도표이다.
도 2를 참조하면, 메모리 모듈 즉, FBDIMM은 모두 96개의 채널을 갖는다. 상기 96개의 채널은 수신 채널 48개와 송신 채널 48개로 구성된다. 이때, 48개의 채널은 24개의 채널을 차동 방식으로 전송하기 위한 24개의 네거티브(Negative) 채널과 포지티브 채널(Positive)로 각각 구성된다.
구체적으로, 사우스 바운드 수신 포트 SRx는 20개의 채널 즉, 10개의 포지티브 채널과 10개의 네거티브 채널로 구성된다. 사우스 바운드 송신 포트 STx는 20개의 채널 즉, 20개의 포지티브 채널과 20개의 네거티브 채널로 구성된다.
또한, 노스 바운드 수신 포트 NRx는 28개의 채널 즉, 14개의 포지티브 채널과 14개의 네거티브 채널로 구성되고, 노스 바운드 송신 포트 NTx는 28개의 채널 즉, 14개의 포지티브 채널과 14개의 네거티브 채널로 구성된다.
트랜스페어런트 모드에서는 상기 고속 스피드 신호 채널들을 이용하여 메모리 테스트를 위한 채널들로 사용한다. 즉, 고속 신호 핀들을 메모리 핀에 매핑하여 사용하는 것이다.
도 3은 JEDEC에서 규정한 디램 신호와 고속 신호와의 핀 매핑(Mapping)을 나타내는 도표이다.
도 3을 참조하면, 트랜스페이런트 모드에서는 고속 신호들이 디램 신호에 대응되어 사용됨을 알 수 있다. 이때, SN*P는 포지티브 세컨더리 노스 바운드 신호를 의미하며, SN*N는 네거티브 세컨더리 노스 바운드 신호를 의미한다. 또한, PS*P는 포지티브 프라이머리 사우스 바운드 신호를 의미하며, PS*N은 네거티브 프라이머리 사우스 바운드 신호를 의미한다. SS*P는 포지티브 세컨더리 사우스 바운드 신호를 의미하며, PN*P는 포지티브 프라이머리 노스 바운드 신호를 의미한다. 상기 *는 0이상의 정수로서 채널 넘버를 의미한다.
따라서, 이러한 트랜스페어런트 모드에서는 고속 신호의 수신 채널은 메모리의 입력 채널로 사용되어야 하고, 고속 신호의 송신 채널은 메모리의 출력 채널로 사용되어야 한다.
그런데, 트랜스페어런트 모드에서 DQ는 입력과 출력이 서로 다른 경로(Path)를 통하여 허브 내의 AMB로 들어가며, 데이터의 출력의 경우에는 차동 출력 버퍼를 공유하기 때문에, 결국 트랜스페어런트 모드에서 데이터의 출력을 위하여 사용될 수 있는 채널은 포지티브 채널 즉, 24개뿐이다.
그러나, FBDIMM의 입출력(IO)은 DQ가 72(메모리 당 DQ 수 8개 ×메모리의 수 9개)개이고, 데이터 입출력 스트로브 DQS(메모리 당 DQS 수 최대2개 ×메모리의 수 9개)가 18개이므로, 24개의 채널로는 모든 입출력을 동시에 체크할 수 없다.
때문에, 종래에는 에스엠 버스를 이용하여 트랜스페어런트 모드 테스트 시에 데이터 입출력을 선택하였다. 즉, 테스트 전에 에스엠 버스를 이용하여 메모리 모듈의 테스트하고자 하는 IO를 선택하고, 해당 디램의 파워 업 시퀀스(Power up Sequence)를 수행한 뒤 디램 셀(Cell)을 테스트하는 것이다.
도 4는 종래의 에스엠 버스를 이용한 트랜스페어런트 모드 테스트 과정을 설명하기 위한 개념도로서, 메모리 모듈의 72개의 DQ를 테스트하는 과정을 나타내고 있다.
도 4를 참조하면, 먼저, 에스엠 버스를 이용하여 테스트하고자하는 제 1 DQ 그룹(G1) 즉, DQ0 내지 DQ23을 선택하고(단계:S1), 디램의 초기화를 수행한 뒤(단계:S2), 해당 제 1 DQ 그룹의 테스트를 수행한다(단계:S3). 이어서, 제 2 DQ 그룹(G2) 즉, DQ24 내지 DQ27을 선택하고(단계:S4), 디램의 초기화를 수행한 뒤(단계:S5), 해당 제 2 DQ 그룹의 테스트를 수행한다(단계:S6). 마지막으로, 제 3 DQ 그룹(G3) 즉, DQ48 내지 DQ71을 선택하고(단계:S7), 디램의 초기화를 수행한 뒤(단계:S8), 해당 제 3 DQ 그룹의 테스트를 수행한다(단계:S9).
이와 같이, 종래에는 트랜스페어런트 모드를 이용하여 메모리 모듈의 테스트를 수행할 때, 최대로 선택 가능한 DQ 그룹 단위만으로 선택하여 체크하더라도 총 3번의 테스트를 거쳐야 한다. 따라서, 테스트 시간이 길어지는 비효율적인 문제점을 가지는 것이 사실이다.
본 발명은 이러한 문제점을 해결하기 위한 것으로, 트랜스페어런트 모드를 이용한 테스트 시에 테스트하고자하는 출력 데이터 그룹을 효율적으로 선택할 수 있도록 하는 메모리 모듈을 제공하는데 본 발명의 제 1 목적이 있다.
또한, 상기 메모리 모듈을 이용하여 효율적인 테스트를 수행할 수 있도록 하는 메모리 모듈의 테스트 방법을 제공하는데 본 발명의 제 2 목적이 있다.
이러한 본 발명의 제 1 목적을 달성하기 위한 본 발명에 따른 메모리 모듈은, 복수의 메모리들; 및 N개의 입력 채널을 통하여 외부로부터 인가되는 테스트 신호를 상기 복수의 메모리들로 인가하고, 상기 인가된 테스트 신호에 응답하여 상기 복수의 메모리들로부터 출력되는 복수의 출력 데이터를 M개의 그룹으로 나눈 뒤, 외부로부터 입력되는 출력 그룹 선택 신호에 따라 상기 M개의 그룹 중 적어도 어느 하나를 선택하여 K개의 출력 채널을 통하여 출력하는 허브로 구성된다.
상기 허브는, 상기 N개의 입력 채널을 통하여 외부로부터 인가되는 테스트 신호를 수신한 뒤, 상기 복수의 메모리들로 인가하는 신호 입력부와; 상기 테스트 신호에 응답하여 상기 복수의 메모리들로부터 출력되는 다수의 출력 데이터를 M개의 그룹으로 나누고, 상기 출력 그룹 선택 신호에 따라 상기 M개의 그룹 중 적어도 어느 하나를 선택하는 출력 그룹 선택부; 및 상기 출력 그룹 선택부에 의하여 선택된 출력 그룹의 출력 데이터를 상기 K개의 출력 채널을 통하여 출력하는 신호 출력부로 구성된다.
이때, 상기 신호 입력부는 상기 외부로부터 커맨드 및 어드레스의 지정을 위한 커맨드 신호와 어드레스 신호 및 클록 신호를 입력받아 상기 복수의 메모리들로 제공하는 제 1 신호 입력부; 및 상기 외부로부터 입력되는 DQ 테스트 신호 및 DQS 테스트 신호를 입력받아 상기 복수의 메모리들로 제공하는 제 2 신호 입력부로 구성된다.
또한, 상기 제 1 신호 입력부는, 상기 커맨드 신호와 어드레스 신호를 입력받아 버퍼링한 뒤, 상기 복수의 메모리들로 제공하는 제 1 버퍼; 및 상기 클록 신호를 입력받아 버퍼링한 뒤, 복수의 메모리들로 제공하는 제 2 버퍼로 구성된다.
상기 제 2 신호 입력부는, 상기 DQS 테스트 신호를 입력받아 버퍼링한 뒤, 상기 복수의 메모리들로 제공하는 제 3 버퍼와; 상기 DQ 테스트 신호를 입력받은 뒤, 어드레스에 따라 디멀티플렉싱는 디멀티플렉서; 및 상기 디멀티플렉서에 의하여 출력되는 테스트 신호를 상기 복수의 메모리들로 제공하는 제 4 버퍼로 이루어진다.
상기 신호 출력부는 상기 출력 그룹 선택부에 의하여 선택된 그룹의 출력 데이터를 버퍼링 한 뒤, 출력하는 제 5 버퍼로 구성된다.
바람직하기로는, 상기 K는 24이며 상기 N은 48이다. 또한, 상기 M은 4이며, 이 경우 상기 출력 그룹 선택 신호는 2비트 신호이다. 상기 각 그룹의 출력 데이터 비트 수는 상기 출력 채널의 수인 K와 동일하도록 한다. 상기 출력 그룹 선택 신호는 상기 입력 채널을 통하여 입력된다.
한편, 상기 출력 채널은 노멀 동작 모드에서 고속 신호의 출력을 위한 채널 이다. 즉, 상기 출력 채널은 상기 사우스 바운드 송신 포트의 10개의 포지티브 채널과, 상기 노스 바운드 송신 포트의 14개의 포지티브 채널을 사용한다.
또한, 상기 입력 채널은 노멀 동작 모드에서 고속 신호의 입력을 위한 채널이다. 즉, 상기 입력 채널은 사우스 바운드 수신 포트의 10개의 포지티브 채널과 10개의 네거티브 채널 및 노스 바운드 수신 포트의 14개의 포지티브 채널과 14개의 네거티브 채널을 사용한다.
상기 복수의 메모리들은 9개의 메모리이다. 이 경우 상기 복수의 메모리들로부터 출력되는 복수의 출력 데이터는 72비트의 출력 DQ 및 18비트의 출력 DQS 이다.
상기 출력 그룹 선택부는 외부의 에스엠 버스와 연동될 수 있다. 따라서, 상기 출력 그룹 선택 신호에 따라 상기 에스엠 버스를 이용하여 상기 선택되는 그룹 중 일부를 테스트할 수도 있다.
한편, 본 발명의 제 2 목적을 달성하기 위한 본 발명에 따른 메모리 모듈의 테스트 방법은, N개의 입력 채널을 통하여 외부로부터 인가되는 테스트 신호를 복수의 메모리들로 인가하는 단계와; 상기 인가된 테스트 신호에 응답하여 상기 복수의 메모리들로부터 출력되는 복수의 출력 데이터를 M개의 그룹으로 나누는 단계와; 외부로부터 인가되는 출력 그룹 선택 신호에 따라 상기 M개의 그룹 중 적어도 어느 하나를 선택하는 단계; 및 상기 선택된 그룹의 출력 데이터를 K개의 출력 채널을 이용하여 출력하는 단계로 이루어진다.
이때, 상기 테스트 신호는 커맨드 신호, 어드레스 신호, 클록 신호, DQ 테스 트 신호 및 DQS 테스트 신호 등이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
<실시예 1>
도 5는 본 발명의 바람직한 제 1 실시예에 따른 메모리 모듈의 구성을 나타내는 블록도이다.
먼저, 도 5에 도시된 내용에 있어서, 본 발명의 요지가 명확히 부각될 수 있도록, 고속의 사우스 바운드 패킷과 노스 바운드 패닛을 이용한 일반적인 데이터 리드/라이트 동작에 관련된 노멀 동작 모드(Normal Mode)에 필요한 구성요소는 생략하였으며, 도 5에서는 본 발명의 요지인 트랜스페어런트를 이용한 테스트 모드 시에 필요한 구성요소만을 도시하였음을 밝혀둔다. 상기 노멀 동작 모드에 관련된 내용은 앞서 설명한 도 1 내지 도 2에서 언급한 바 있다.
도 5를 참조하면, 본 발명의 바람직한 제 1 실시예에 따른 메모리 모듈(1000)은 허브(100)와 다수의 디램(200)으로 구성된다. 바람직하기로는 상기 메모리 모듈(1000)은 FBDIMM이다.
상기 다수의 디램(200)은 데이터 저장을 위한 8개의 디램과 ECC용 디램 하나를 포함한 9개의 디램으로 구성된다. 이때, 각 디램(200)은 8개의 DQ와 2개의 DQS를 가진다. 따라서, 메모리 모듈(1000)에 구비된 디램(200)들의 총 DQ는 모두 72개이며, 총 DQS는 18개이다.
허브(100)는 신호 입력부(110), 출력 그룹 선택부(120) 및 신호 출력부(130)로 구성된다. 바람직하기로는 상기 허브(100)는 AMB칩으로 구현될 수 있다.
신호 입력부(110)는 외부의 호스트(미도시)로부터 고속 신호 입력 채널을 통하여 테스트 신호를 입력받아 상기 다수의 디램(200)들로 인가하는 기능을 수행한다.
이때, 상기 신호 입력부(110)는 외부로부터 커맨드 및 어드레스의 지정을 위한 커맨드 신호 CMD와 어드레스 신호 ADD 및 클록 신호 CLK를 입력받아 해당 디램(200)들로 제공하는 제 1 신호 입력부(111)와, 외부로부터 DQ 테스트 신호 DQ_In 및 DQS 테스트 신호 DQS_In을 입력받아 해당 디램(200)들로 제공하는 제 2 신호 입력부(114)로 구성된다.
상기 제 1 신호 입력부(111)는 커맨드 신호 CMD와 어드레스 신호 ADD를 입력받아 버퍼링(Buffering)한 뒤 디램(200)들로 제공하는 제 1 버퍼(112)와, 클록 신호 CLK를 입력받아 버퍼링한 뒤 디램(200)들로 제공하는 제 2 버퍼(113)로 구성된다.
상기 제 2 신호 입력부(114)는 18비트의 DQS 테스트 신호 DQS_In을 입력받아 버퍼링한 뒤 디램(200)들로 제공하는 제 3 버퍼(115)와, 8비트의 테스트 신호 DQ_In을 입력받은 뒤, 어드레스에 따라 72비트의 테스트 데이터 신호로 디멀티플렉싱하는 디멀티플렉서(De-multiplexor) 및 디멀티플렉서에 의하여 출력되는 72비트의 테스트 데이터 신호를 디램(200)들로 제공하는 제 4 버퍼(117)로 구성된다.
한편, 출력 그룹 선택부(120)는 상기 신호 입력부(110)에 의하여 인가된 테 스트 신호에 응답하여 디램(200)들로부터 출력되는 출력 데이터들 즉, 72비트의 DQ 신호 및 18비트의 DQS 신호를 입력받고, 외부로부터 인가되는 복수의 출력 그룹 선택 신호(DQSEL0, DQSEL1)에 따라 출력하고자 하는 출력 데이터 그룹을 선택하는 기능을 수행한다. 이를 위하여 상기 출력 데이터는 4개의 그룹으로 나뉘어져 있다.
상기 출력 그룹 선택 신호(DQSEL0, DQSEL1)는 외부의 사용자가 테스트 기기 등을 이용하여 직접 설정하여 인가할 수 있는 신호로서, 2비트의 신호 즉, 제 1 출력 그룹 선택 신호 DQSEL0와 제 2 출력 그룹 선택 신호 DQSEL1로 구성된다. 따라서, 상기 입력되는 72비트의 DQ 신호 및 18비트의 DQS 신호를 4가지의 그룹으로 선택할 수 있다.
예를 들면, 제 1 출력 그룹 선택 신호 DQSEL0이 0이고 제 2 출력 그룹 선택 신호 DQSEL1이 0일 경우 제 1 그룹인 18비트의 DQS 신호 즉, DQS0 ~ DQS 17을 선택하고, 제 1 출력 그룹 선택 신호 DQSEL0이 1이고 제 2 출력 그룹 선택 신호 DQSEL1이 0일 경우 제 2 그룹 즉, 입력되는 72비트의 DQ 신호들 중 DQ0 ~ DQ23을 선택하고, 제 1 출력 그룹 선택 신호 DQSEL0이 0이고 제 2 출력 그룹 선택 신호 DQSEL1이 1일 경우 제 3 그룹 즉, 입력되는 72비트의 DQ 신호들 중 DQ24 ~ DQ47을 선택하고, 제 1 출력 그룹 선택 신호 DQSEL0이 1이고 제 2 출력 그룹 선택 신호 DQSEL0이 1일 경우 제 4 그룹 즉, 입력되는 72비트의 DQ 신호들 중 DQ48 ~ DQ71을 선택한다. 따라서, 각 그룹들이 24비트이하를 가지므로, 메모리 모듈(1000)의 출력 가능 채널인 24채널을 이용해서 모든 신호의 출력이 가능해진다.
앞서 설명하였지만, FBDIMM을 트랜스페어런트 모드로 테스트하려면 허브의 출력 채널이 24개 밖에 되지 않기 때문에 메모리의 출력 DQ를 한번에 출력할 수 없어, 종래에는 에스엠 버스를 이용하여 출력할 DQ를 지정하고 해당 메모리를 초기화시키고 해당 DQ를 테스트하는 과정을 반복하였다.
그러나, 본 제 1 실시예에서는 상기 제 1 출력 그룹 선택 신호 DQSEL0와 제 2 출력 그룹 선택 신호 DQSEL1을 이용하여 온-더-플라이(On-the-Fly)로 출력 DQ 그룹을 선택함으로써 테스트 시간을 줄일 수 있게 된다.
한편, 출력 그룹 선택부(120)는 외부의 호스트(미도시)와 연결된 에스엠 버스(300)와도 연동된다. 이는 여건에 따라 에스엠 버스(300)를 이용한 테스트도 가능하게 하기 위함이다.
한편, 상기 신호 입력부(10), 출력 그룹 선택부(120)를 통하여 입력되는 커맨드 신호 CMD와 어드레스 신호 ADD, 클록 신호CLK, DQ 테스트 신호 DQ_In, DQS 테스트 신호DQS_In, 제 1 출력 그룹 선택 신호 DQSEL0 및 제 2 출력 그룹 선택 신호 DQSEL1은 노멀 동작 모드 시에 고속 신호의 통신을 위한 48개의 입력 채널을 이용하여 입력받는다.
즉, 사우스 바운드 수신 포트 SRx의 10개의 포지티브 채널과 10개의 네거티브 채널 및 노스 바운드 수신 포트 NRx의 14개의 포지티브 채널과 14개의 네거티브 채널을 이용한다.
신호 출력부(130)는 상기 출력 그룹 선택부(120)에 의하여 선택된 DQ 그룹 또는 DQS 그룹으로부터 출력되는 출력 신호 DQ_Out 또는 출력 신호 DQS_Out을 출력하는 기능을 수행한다.
상기 신호 출력부(130)는 상기 출력 그룹 선택부(120)에 의하여 선택된 DQ 그룹 또는 DQS 그룹으로부터 출력되는 신호를 버퍼링 한 뒤, 상기 출력 신호 DQ_Out 또는 출력 신호 DQS_Out을 출력하는 제 5 버퍼(131)로 구성된다.
이때, 상기 신호 출력부(130)는 노멀 동작 모드 시에 고속 신호 통신을 위한 24개의 출력 채널 즉, 사우스 바운드 송신 포트 STx는 20개의 채널 중 10개의 포지티브 채널과, 노스 바운드 송신 포트 NTx는 28개의 채널 중 14개의 포지티브 채널을 이용한다. 즉, 상기 출력 신호들은 24개의 채널로 출력된다.
도 6은 본 발명의 바람직한 제 1 실시예에 따른 메모리 모듈의 테스트 방법을 설명하기 위한 순서도이다.
도 5 내지 도 6을 참조하면, 먼저, 메모리 모듈(1000)을 트랜스페어런트 모드로 전환한 뒤 48개의 입력 채널을 이용하여 테스트 신호 즉, 커맨드 신호 CMD와 어드레스 신호 ADD, 클록 신호 CLK, DQ 테스트 신호 DQ_In 및 DQS 테스트 신호 DQS_In을 외부로부터 입력받아, 메모리 모듈(1000)에 구비된 디램(200)들로 인가한다(단계:S10).
이때, 상기 DQS 테스트 신호 DQS_In는 18비트의 신호이며, 테스트 신호 DQ_In는 8비트의 신호이다. 상기 입력된 테스트 신호 DQ_In은 디멀티플렉싱되어 72비트로 디램(200)들에 인가된다.
상기 입력된 테스트 신호에 응답하여 디램(200)들로부터 DQ 신호 및 DQS 신호가 출력되면(단계:S11), 상기 디램(200)들로부터 출력되는 출력 데이터 즉, DQ 신호 및 DQS 신호를 4개의 그룹으로 나누고(단계:S12), 외부로부터 입력되는 출력 그룹 선택 신호(DQSEL0, DQSEL1)에 따라 출력할 어느 하나의 그룹을 선택한다(단계:S13).
이때, 상기 출력 그룹 선택 신호(DQSEL0, DQSEL1)는 2비트의 신호이다. 즉, 제 1 출력 그룹 선택 신호 DQSEL0과 제 2 출력 그룹 선택 신호 DQSEL1로 구성된다. 따라서, 상기 입력되는 72비트의 DQ 신호 및 18비트의 DQS 신호의 4가지 그룹을 온-더-플라이로 선택할 수 있다.
도 7은 출력 그룹 선택 신호에 따라 선택되는 출력 그룹을 도시하는 도표이다.
도 7을 참조하면, 제 1 출력 그룹 선택 신호 DQSEL0이 0이고 제 2 출력 그룹 선택 신호 DQSEL1이 0일 경우 제 1 그룹 즉, 18비트의 DQS 신호 즉, DQS0 ~ DQS 17이 선택되고, 제 1 출력 그룹 선택 신호 DQSEL0이 1이고 제 2 출력 그룹 선택 신호 DQSEL1이 0일 경우 제 2 그룹, 즉 입력되는 72비트의 DQ 신호들 중 DQ0 ~ DQ23이 선택되고, 제 1 출력 그룹 선택 신호 DQSEL0이 0이고 제 2 출력 그룹 선택 신호 DQSEL1이 1일 경우 제 3 그룹, 즉 입력되는 72비트의 DQ 신호들 중 DQ24 ~ DQ47이 선택되고, 제 1 출력 그룹 선택 신호 DQSEL0이 1이고 제 2 출력 그룹 선택 신호 DQSEL1이 1일 경우 제 4 그룹, 즉 입력되는 72비트의 DQ 신호들 중 DQ48 ~ DQ71이 선택되는 것을 알 수 있다.
이와 같은 출력 그룹 선택 단계(단계:S13)를 통하여 출력 그룹이 선택되면, 그 선택된 DQ 그룹 또는 DQS 그룹으로부터 출력되는 출력 DQ 신호 DQ_Out 또는 출 력 DQS 신호 DQS_Out을 출력한다(단계:S14). 출력 DQ 신호 DQ_Out 또는 출력 DQS 신호 DQS_Out에 근거하여 에러 여부를 판별할 수 있게 된다.
이상에서 외부로부터 인가되는 출력 그룹 선택 신호를 이용하여 디램으로부터 출력되는 DQ 그룹 또는 DQS 그룹을 선택함으로써 메모리 모듈의 신속한 테스트를 가능하게 하는 방법에 대하여 살펴보았다.
이하의 제 2 실시예에서는 외부로부터 인가되는 출력 그룹 선택 신호를 이용한 출력 신호 그룹의 선택과, 종래에 사용하던 에스엠 버스를 통한 테스트를 혼용하는 방법에 대하여 살펴보기로 한다.
<실시예 2>
본 제 2 실시예에서는 출력하고자하는 디램으로부터 리드된 DQ 그룹은 외부의 출력 그룹 선택 신호를 이용하여 선택하고, DQS 신호는 에스엠 버스를 이용한다.
도 8은 외부로부터 인가되는 출력 그룹 선택 신호에 따라 선택되는 출력 그룹을 도시하는 도표이다.
도 8을 참조하면, 제 2 출력 그룹 선택 신호 DQSEL1과 제 1 출력 그룹 선택 신호 DQSEL0이 각각 '01', '10', '11'일 경우에는 앞선 제 1 실시예에서와 동일한 과정을 수행한다.
즉, 제 1 출력 그룹 선택 신호 DQSEL0이 1이고 제 2 출력 그룹 선택 신호 DQSEL1이 0일 경우 입력되는 72비트의 DQ 신호들 중 DQ0 ~ DQ23이 선택되고, 제 1 출력 그룹 선택 신호 DQSEL0이 0이고 제 2 출력 그룹 선택 신호 DQSEL1이 1일 경우 입력되는 72비트의 DQ 신호들 중 DQ24 ~ DQ47이 선택되고, 제 1 출력 그룹 선택 신호 DQSEL0이 1이고 제 2 출력 그룹 선택 신호 DQSEL1이 1일 경우 입력되는 72비트의 DQ 신호들 중 DQ48 ~ DQ71이 선택되는 것을 알 수 있다. 따라서, 상기 디램으로부터 리드된 DQ 그룹의 신호들은 모두 24개의 채널로 출력이 가능하다.
그러나, 출력 버퍼의 용량 부족 등의 원인으로 DQS 신호의 처리가 현실적으로 어려운 경우가 발생하기 때문에, 디램으로부터 출력되는 DQ 신호들은 3그룹으로 나누어 상술한 내용과 같이 출력하고, DQS 신호들 즉, DQS0 ~ DQS7은 에스엠 버스를 통하여 종래의 트랜스페어런트 모드와 동일하게 테스트를 수행한다. 상기 에스엠 버스는 앞서 설명한 도 5에 도시된 바 있다.
도 9는 DQS 신호들을 에스엠 버스를 이용하여 테스트하는 예를 도시하는 도표이다.
도 8 내지 도 9를 참조하면, 제 1 출력 그룹 선택 신호 DQSEL0와 제 2 출력 그룹 선택 신호 DQSEL1이 모두 0일 경우, 에스엠 버스를 액세스하여 레지스터에 설정된 4비트의 코드에 따라 DQS 4개씩의 DQS 신호들을 테스트하고 있음을 알 수 있다. 이 경우에는 앞선 DQ 테스트와는 달리 온-더-플라이로 DQ 그룹을 선택할 수는 없으므로 수차례의 테스트가 요구된다.
도 10은 본 발명의 바람직한 제 2 실시예에 따른 메모리 테스트 방법의 수행에 따른 신호의 흐름을 도시하는 타이밍도이다.
도 10을 참조하면, 클록 신호 CLK가 입력되는 상태에서 디램의 데이터를 리 드(RD)하라는 커맨드 신호 CMD가 입력되면, 출력 그룹 선택 신호에 의해서 선택된 DQ 그룹들의 데이터터가 출력되는 것을 알 수 있다.
즉, 제 1 출력 그룹 선택 신호 DQSEL0과 제 2 출력 그룹 선택 신호 DQSEL1이 모두 0인 경우는 배제되고, 제 1 출력 그룹 선택 신호 DQSEL0이 0이고 제 2 출력 그룹 선택 신호 DQSEL1이 1일 경우 제 2 출력 DQ 그룹(G2) 즉, DQ24 ~ DQ47이 출력되고, 제 1 출력 그룹 선택 신호 DQSEL0이 1이고 제 2 출력 그룹 선택 신호 DQSEL1이 1일 경우에는 제 3 출력 DQ 그룹(G3) 즉, DQ48 ~ DQ71이 선택되고, 제 1 출력 그룹 선택 신호 DQSEL0이 1이고 제 2 출력 그룹 선택 신호 DQSEL1이 0일 경우 제 1 출력 DQ 그룹(G1) DQ0 ~ DQ23이 선택된다.
따라서, 트랜스페어런트 모드를 이용한 테스트 시에 출력 채널의 부족으로 인하여 발생되는 테스트 시간의 지연 문제를, 외부의 출력 그룹 선택 신호를 이용함으로써 해결할 수 있게 된다.
이상 본 발명에 대하여 그 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시켜 실시할 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.
이상 설명한 바와 같이, 본 발명에 따르면 트랜스페어런트 모드를 이용한 테 스트 시에 외부의 출력 그룹 선택 신호를 이용하여 출력될 DQ 그룹을 온-더-플라이 형식으로 선택할 수 있다. 따라서, 종래에 에스엠 버스를 이용함으로써 발생되던 과다한 테스트 횟수로 인한 테스트 시간의 지연을 해소할 수 있게 된다.

Claims (37)

  1. 복수의 메모리들; 및
    N개의 입력 채널을 통하여 외부로부터 인가되는 테스트 신호를 상기 복수의 메모리들로 인가하고, 상기 인가된 테스트 신호에 응답하여 상기 복수의 메모리들로부터 출력되는 복수의 출력 데이터를 M개의 그룹으로 나눈 뒤, 외부로부터 입력되는 출력 그룹 선택 신호에 따라 상기 M개의 그룹 중 적어도 어느 하나를 선택하여 K개의 출력 채널을 통하여 출력하는 허브를 포함하는 것을 특징으로 하는 메모리 모듈.
  2. 제 1 항에 있어서, 상기 허브는,
    상기 N개의 입력 채널을 통하여 외부로부터 인가되는 테스트 신호를 수신한 뒤, 상기 복수의 메모리들로 인가하는 신호 입력부;
    상기 테스트 신호에 응답하여 상기 복수의 메모리들로부터 출력되는 다수의 출력 데이터를 M개의 그룹으로 나누고, 상기 출력 그룹 선택 신호에 따라 상기 M개의 그룹 중 적어도 어느 하나를 선택하는 출력 그룹 선택부; 및
    상기 출력 그룹 선택부에 의하여 선택된 출력 그룹의 출력 데이터를 상기 K개의 출력 채널을 통하여 출력하는 신호 출력부를 포함하는 것을 특징으로 하는 메모리 모듈.
  3. 제 2 항에 있어서, 상기 신호 입력부는,
    상기 외부로부터 커맨드 및 어드레스의 지정을 위한 커맨드 신호와 어드레스 신호 및 클록 신호를 입력받아 상기 복수의 메모리들로 제공하는 제 1 신호 입력부; 및
    상기 외부로부터 입력되는 DQ 테스트 신호 및 DQS 테스트 신호를 입력받아 상기 복수의 메모리들로 제공하는 제 2 신호 입력부를 포함하는 것을 특징으로 하는 메모리 모듈.
  4. 제 3 항에 있어서, 상기 제 1 신호 입력부는,
    상기 커맨드 신호와 어드레스 신호를 입력받아 버퍼링한 뒤, 상기 복수의 메모리들로 제공하는 제 1 버퍼; 및
    상기 클록 신호를 입력받아 버퍼링한 뒤, 복수의 메모리들로 제공하는 제 2 버퍼를 포함하는 것을 특징으로 하는 메모리 모듈.
  5. 제 3 항에 있어서, 상기 제 2 신호 입력부는,
    상기 DQS 테스트 신호를 입력받아 버퍼링한 뒤, 상기 복수의 메모리들로 제공하는 제 3 버퍼;
    상기 DQ 테스트 신호를 입력받은 뒤, 어드레스에 따라 디멀티플렉싱는 디멀티플렉서; 및
    상기 디멀티플렉서에 의하여 출력되는 테스트 신호를 상기 복수의 메모리들 로 제공하는 제 4 버퍼를 포함하는 것을 특징으로 하는 메모리 모듈.
  6. 제 2 항에 있어서, 상기 신호 출력부는 상기 출력 그룹 선택부에 의하여 선택된 그룹의 출력 데이터를 버퍼링 한 뒤, 출력하는 제 5 버퍼를 포함하는 것을 특징으로 하는 메모리 모듈.
  7. 제 1 항에 있어서, 상기 허브는 AMB(Advanced Memory Buffer)인 것을 특징으로 하는 메모리 모듈.
  8. 제 1 항에 있어서, 상기 메모리 모듈은 FBDIMM(Fully Buffered DIMM)인 것을 특징으로 하는 메모리 모듈.
  9. 제 1 항에 있어서, 상기 메모리는 DRAM(Dynamic Random Access Memory)인 것을 특징으로 하는 메모리 모듈.
  10. 제 1 항에 있어서, 상기 K는 24인 것을 특징으로 하는 메모리 모듈.
  11. 제 10 항에 있어서, 상기 N은 48인 것을 특징으로 하는 메모리 모듈.
  12. 제 10 항에 있어서, 상기 M은 4인 것을 특징으로 하는 메모리 모듈.
  13. 제 12 항에 있어서, 상기 출력 그룹 선택 신호는 2비트 신호인 것을 특징으로 하는 메모리 모듈.
  14. 제 1 항에 있어서, 상기 각 그룹의 출력 데이터 비트 수는 상기 출력 채널의 수인 K와 동일한 것을 특징으로 하는 메모리 모듈.
  15. 제 1 항에 있어서, 상기 출력 그룹 선택 신호는 상기 입력 채널을 통하여 입력되는 것을 특징으로 하는 메모리 모듈.
  16. 제 1 항에 있어서, 상기 출력 채널은 노멀 동작 모드에서 고속 신호의 출력을 위한 채널인 것을 특징으로 하는 메모리 모듈.
  17. 제 16 항에 있어서, 상기 출력 채널은 상기 사우스 바운드 송신 포트의 10개의 포지티브 채널과, 상기 노스 바운드 송신 포트의 14개의 포지티브 채널인 것을 특징으로 하는 메모리 모듈.
  18. 제 1 항에 있어서, 상기 입력 채널은 노멀 동작 모드에서 고속 신호의 입력을 위한 채널인 것을 특징으로 하는 메모리 모듈.
  19. 제 18 항에 있어서, 상기 입력 채널은 사우스 바운드 수신 포트의 10개의 포지티브 채널과 10개의 네거티브 채널 및 노스 바운드 수신 포트의 14개의 포지티브 채널과 14개의 네거티브 채널인 것을 특징으로 하는 메모리 모듈.
  20. 제 1 항에 있어서, 상기 복수의 메모리들은 9개의 메모리인 것을 특징으로 하는 메모리 모듈.
  21. 제 20 항에 있어서, 상기 복수의 메모리들로부터 출력되는 복수의 출력 데이터는 72비트의 출력 DQ 및 18비트의 출력 DQS 인 것을 특징으로 하는 메모리 모듈.
  22. 제 1 항에 있어서, 상기 출력 그룹 선택부는 외부의 에스엠 버스와 연동되는 것을 특징으로 하는 메모리 모듈.
  23. 제 22 항에 있어서, 상기 출력 그룹 선택 신호에 따라 상기 에스엠 버스를 이용하여 상기 선택되는 그룹 중 일부를 테스트하는 것을 특징으로 하는 메모리 모듈.
  24. N개의 입력 채널을 통하여 외부로부터 인가되는 테스트 신호를 복수의 메모리들로 인가하는 단계;
    상기 인가된 테스트 신호에 응답하여 상기 복수의 메모리들로부터 출력되는 복수의 출력 데이터를 M개의 그룹으로 나누는 단계;
    외부로부터 인가되는 출력 그룹 선택 신호에 따라 상기 M개의 그룹 중 적어도 어느 하나를 선택하는 단계; 및
    상기 선택된 그룹의 출력 데이터를 K개의 출력 채널을 이용하여 출력하는 단계를 포함하는 것을 특징으로 하는 메모리 모듈의 테스트 방법.
  25. 제 24 항에 있어서, 상기 테스트 신호는 커맨드 신호, 어드레스 신호, 클록 신호, DQ 테스트 신호 및 DQS 테스트 신호를 포함하는 것을 특징으로 하는 메모리 모듈의 테스트 방법.
  26. 제 25 항에 있어서, 상기 테스트 신호 인가 단계에서 상기 입력되는 DQ 테스트 신호를 디멀티플렉싱하여 상기 복수의 메모리들로 인가하는 것을 특징으로 하는 메모리 모듈의 테스트 방법.
  27. 제 24 항에 있어서, 상기 메모리는 DRAM인 것을 특징으로 하는 메모리 모듈의 테스트 방법.
  28. 제 24 항에 있어서, 상기 K는 24인 것을 특징으로 하는 메모리 모듈의 테스트 방법.
  29. 제 28 항에 있어서, 상기 N은 48인 것을 특징으로 하는 메모리 모듈의 테스트 방법.
  30. 제 28 항에 있어서, 상기 M은 4인 것을 특징으로 하는 메모리 모듈의 테스트 방법.
  31. 제 30 항에 있어서, 상기 출력 그룹 선택 신호는 2비트 신호인 것을 특징으로 하는 메모리 모듈의 테스트 방법.
  32. 제 24 항에 있어서, 상기 그룹 선택 단계에서, 상기 각 그룹의 출력 데이터 비트 수는 상기 출력 채널의 수인 K와 동일하도록 하는 것을 특징으로 하는 메모리 모듈의 테스트 방법.
  33. 제 24 항에 있어서, 상기 테스트 신호 인가 단계에서 상기 출력 그룹 선택 신호는 상기 입력 채널을 통하여 입력받는 것을 특징으로 하는 메모리 모듈의 테스트 방법.
  34. 제 24항에 있어서, 상기 출력 채널은 노멀 동작 모드에서 고속 신호의 출력을 위한 채널인 것을 특징으로 하는 메모리 모듈의 테스트 방법.
  35. 제 24 항에 있어서, 상기 입력 채널은 노멀 동작 모드에서 고속 신호의 입력을 위한 채널인 것을 특징으로 하는 메모리 모듈의 테스트 방법.
  36. 제 24 항에 있어서, 상기 복수의 메모리들은 9개의 메모리인 것을 특징으로 하는 메모리 모듈.
  37. 제 24 항에 있어서, 상기 그룹 선택 단계에서, 상기 출력 그룹 선택 신호에 따라 에스엠 버스를 이용하여 상기 선택되는 그룹 중 일부를 테스트하는 것을 특징으로 하는 메모리 모듈의 테스트 방법.
KR1020050071198A 2005-08-04 2005-08-04 메모리 모듈 및 그 테스트 방법 KR100713013B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050071198A KR100713013B1 (ko) 2005-08-04 2005-08-04 메모리 모듈 및 그 테스트 방법
JP2006193039A JP2007042264A (ja) 2005-08-04 2006-07-13 メモリモジュール及びそのテスト方法
US11/489,446 US20070030814A1 (en) 2005-08-04 2006-07-20 Memory module and method thereof
DE102006036071A DE102006036071A1 (de) 2005-08-04 2006-08-02 Speichermodul und Verfahren desselben

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050071198A KR100713013B1 (ko) 2005-08-04 2005-08-04 메모리 모듈 및 그 테스트 방법

Publications (2)

Publication Number Publication Date
KR20070016485A true KR20070016485A (ko) 2007-02-08
KR100713013B1 KR100713013B1 (ko) 2007-04-30

Family

ID=37681279

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050071198A KR100713013B1 (ko) 2005-08-04 2005-08-04 메모리 모듈 및 그 테스트 방법

Country Status (4)

Country Link
US (1) US20070030814A1 (ko)
JP (1) JP2007042264A (ko)
KR (1) KR100713013B1 (ko)
DE (1) DE102006036071A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100897602B1 (ko) * 2007-02-16 2009-05-14 삼성전자주식회사 다수의 메모리부들을 포함하는 반도체 장치 및 상기 반도체 장치를 테스트하는 방법
US8102688B2 (en) 2008-03-19 2012-01-24 Samsung Electronics Co., Ltd. Semiconductor memory devices with interface chips having memory chips stacked thereon

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090141581A1 (en) * 2007-11-30 2009-06-04 Srdjan Djordjevic Semiconductor Memory Arrangement and System
US8001434B1 (en) 2008-04-14 2011-08-16 Netlist, Inc. Memory board with self-testing capability
US8154901B1 (en) 2008-04-14 2012-04-10 Netlist, Inc. Circuit providing load isolation and noise reduction
US8151149B2 (en) * 2009-06-29 2012-04-03 Hynix Semiconductor Inc. Semiconductor memory apparatus and method of testing the same
US11107507B2 (en) * 2019-06-21 2021-08-31 Micron Technology, Inc. Transmitting data signals on separate layers of a memory module, and related methods, systems and apparatuses
CN115374031A (zh) * 2021-05-17 2022-11-22 三星电子株式会社 近存储器处理双列直插式存储器模块及其操作方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5422890A (en) * 1991-11-19 1995-06-06 Compaq Computer Corporation Method for dynamically measuring computer disk error rates
KR100308191B1 (ko) * 1998-05-28 2001-11-30 윤종용 빌트-인패럴테스트회로를구비한반도체메모리장치
US6550023B1 (en) * 1998-10-19 2003-04-15 Hewlett Packard Development Company, L.P. On-the-fly memory testing and automatic generation of bitmaps
KR20010018808A (ko) * 1999-08-23 2001-03-15 윤종용 다수개의 메모리 블락들 중 소정의 메모리 블락을 선택함에 있어 데이터 라인상의 데이터 충돌을 방지하고 메모리 블락, 로직 블락 및 비스트 회로를 분리하여 테스트 가능토록 하는 메모리 로직 복합 반도체장치
JP2002042498A (ja) * 2000-07-24 2002-02-08 Mitsubishi Electric Corp 半導体記憶装置、補助装置および試験装置
US6317352B1 (en) * 2000-09-18 2001-11-13 Intel Corporation Apparatus for implementing a buffered daisy chain connection between a memory controller and memory modules
US6388928B1 (en) * 2001-05-10 2002-05-14 Summit Microelectronics, Inc. Method and system for reduction of test time for analog chip manufacturing
US6782336B2 (en) * 2001-09-17 2004-08-24 Hewlett-Packard Development Company, L.P. Test outputs using an idle bus
US7065688B1 (en) * 2003-02-19 2006-06-20 Advanced Micro Devices, Inc. Simultaneous multiprocessor memory testing and initialization
JP2004310949A (ja) 2003-04-09 2004-11-04 Sony Corp メモリ装置
US7310748B2 (en) * 2004-06-04 2007-12-18 Micron Technology, Inc. Memory hub tester interface and method for use thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100897602B1 (ko) * 2007-02-16 2009-05-14 삼성전자주식회사 다수의 메모리부들을 포함하는 반도체 장치 및 상기 반도체 장치를 테스트하는 방법
US7751265B2 (en) 2007-02-16 2010-07-06 Samsung Electronics Co., Ltd. Semiconductor device including a plurality of memory units and method of testing the same
US8102688B2 (en) 2008-03-19 2012-01-24 Samsung Electronics Co., Ltd. Semiconductor memory devices with interface chips having memory chips stacked thereon

Also Published As

Publication number Publication date
JP2007042264A (ja) 2007-02-15
US20070030814A1 (en) 2007-02-08
KR100713013B1 (ko) 2007-04-30
DE102006036071A1 (de) 2007-02-15

Similar Documents

Publication Publication Date Title
KR100713013B1 (ko) 메모리 모듈 및 그 테스트 방법
US7343533B2 (en) Hub for testing memory and methods thereof
US8738879B2 (en) Independent link and bank selection
US7519873B2 (en) Methods and apparatus for interfacing between test system and memory
US7466603B2 (en) Memory accessing circuit system
KR100624576B1 (ko) 허브를 갖는 메모리 모듈을 테스트하는 방법 및 이를수행하기 위한 메모리 모듈의 허브
US7730254B2 (en) Memory buffer for an FB-DIMM
US7966446B2 (en) Memory system and method having point-to-point link
US11581056B2 (en) Apparatuses and methods for direct access hybrid testing
KR20080040247A (ko) 반도체 칩 패키지 및 그 테스트 방법
CN109949853B (zh) 涉及在低速操作环境中执行高速测试的半导体设备和系统
JP4786941B2 (ja) ハブ、メモリモジュール、及びメモリシステムとこれを通じた読み込み方法及び書き込み方法
US8488400B2 (en) Multi-port memory device
US7941617B2 (en) System and device having alternative bit organization
KR20050011318A (ko) Ｄｑ 인터리브드 데이터 액세스 테스트 방식에 따라동작하는 데이터 입출력 회로를 구비하는 반도체메모리장치 및 이의 데이터 입출력 방법
US20090300439A1 (en) Method and Apparatus for Testing Write-Only Registers
US20070300014A1 (en) Debug port for on-die DRAM
US12072381B2 (en) Multi-modal memory apparatuses and systems
US20230032415A1 (en) Semiconductor device and memory system including the same
JP4646932B2 (ja) メモリ素子
KR100612127B1 (ko) 메모리 모듈 테스트 방법 및 이를 위한 메모리 모듈의 허브
KR20230018280A (ko) 반도체 장치, 및 이를 포함하는 메모리 시스템
KR20200122956A (ko) 메모리 모듈 및 메모리 모듈의 동작 방법
US20150117130A1 (en) Programming multiple serial input devices
JP2006085770A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee