KR20070013749A - 전자 방출 소자 - Google Patents

Abstract

본 발명은 전자 방출 소자에 관한 것으로서, 본 발명은 서로 대향 배치되는 제1 기판 및 제2 기판과, 제1 기판에 제공되어 전자를 방출하는 전자 방출 유닛과, 제2 기판에 제공되어 전자에 의해 가시광을 방출하는 발광 유닛과, 전자가 통과하는 개구부를 가지고 제1 기판과 제2 기판 사이에 배치되는 그리드 전극 및 제1 기판과 제2 기판 사이에 배치되어 이들의 간격을 유지시키는 다수의 스페이서들을 포함하며, 이 스페이서들은 제1 기판과 제2 기판에 적어도 일 방향을 따라 일정한 값을 가지고 설정된 단위 피치 내에서 서로 다른 간격을 두고 배치된다.

전자 방출, 진동, 그리드 전극, 스페이서, 단위 피치

Description

전자 방출 소자 {ELECTRON EMISSION DEVICE}

도 1은 본 발명의 실시예에 따른 전자 방출 소자의 부분 분해 사시도이다.

도 2는 본 발명의 제1 실시예에 따른 스페이서들의 배열을 나타낸 개략도이다.

도 3은 본 발명의 제2 실시예에 따른 스페이서들의 배열을 나타낸 개략도이다.

도 4는 본 발명의 다른 실시예에 따른 전자 방출 소자의 부분 단면도이다.

본 발명은 전자 방출 소자에 관한 것으로서, 보다 상세하게는 진공 용기를 구성하는 두 기판들 사이에 배치되어 기판의 간격을 유지시키는 스페이서의 배열에 관한 것이다.

일반적으로 전자 방출 소자는 전자원의 종류에 따라 열음극(hot cathode)을 이용하는 방식과 냉음극(cold cathode)을 이용하는 방식으로 분류할 수 있다.

여기서, 냉음극을 이용하는 방식의 전자 방출 소자로는 전계 방출 어레이(field emitter array; FEA)형, 표면 전도 에미션(surface conduction emission; SCE)형, 금속-절연층-금속(metal-insulator-metal; MIM)형 및 금속-절연층-반도체(metal-insulator-semiconductor; MIS)형 등이 알려져 있다.

상기 MIM형과 MIS형 전자 방출 소자는 각각 금속/절연층/금속(MIM)과 금속/절연층/반도체(MIS) 구조로 이루어진 전자 방출부를 형성하고, 절연층을 사이에 두고 위치하는 두 금속 또는 금속과 반도체 사이에 전압을 인가할 때 높은 전자 전위를 갖는 금속 또는 반도체로부터 낮은 전자 전위를 갖는 금속쪽으로 전자가 이동 및 가속되면서 방출되는 원리를 이용한다.

상기 SCE형 전자 방출 소자는 일 기판 위에 서로 마주보며 배치된 제1 전극과 제2 전극 사이에 도전 박막을 제공하고 이 도전 박막에 미세 균열을 제공함으로써 전자 방출부를 형성하며, 양 전극에 전압을 인가하여 도전 박막의 표면으로 전류가 흐를 때 전자 방출부로부터 전자가 방출되는 원리를 이용한다.

그리고 상기 FEA형 전자 방출 소자는 일 함수(work function)가 낮거나 종횡비(aspect ratio)가 큰 물질을 전자원으로 사용할 경우 진공 중에서 전계에 의해 쉽게 전자가 방출되는 원리를 이용한 것으로서, 몰리브덴(Mo) 또는 실리콘(Si) 등을 주 재질로 하는 선단이 뾰족한 팁 구조물이나 카본 나노튜브, 흑연, 다이아몬드상 카본과 같은 카본계 물질을 전자원으로 적용한 예가 개발되고 있다.

이와 같이 냉음극을 이용하는 전자 방출 소자는 진공 용기를 구성하는 두 기판 중 제1 기판 위에 전자 방출부와 더불어 전자 방출부의 전자 방출을 제어하는 구동 전극들을 구비하며, 제2 기판 위에 형광층과 더불어 제1 기판 측에서 방출된 전자들이 형광층을 향해 효율적으로 가속되도록 하는 전자가속 전극을 구비하여 소 정의 발광 또는 표시 작용을 하게 된다.

전자 방출 소자는 특정 화소 영역에서 방출된 전자들을 해당 화소의 형광층을 향해 집속시킴과 아울러 타 화소의 형광층을 향해 퍼지며 진행하는 전자들을 차단하기 위한 목적으로 제1 기판과 제2 기판 사이에 금속 메쉬(mesh) 형태의 그리드 전극을 구비한다.

이러한 그리드 전극은 제1 기판과 그리드 전극 사이에 위치하는 하부 스페이서들과, 제2 기판과 그리드 전극 사이에 위치하는 상부 스페이서들에 의해 양 기판과 일정한 간격을 유지하며 진공 용기 내에 장착된다.

그런데, 그리드 전극은 일반적으로 박막의 판상으로 이루어져 상, 하부 스페이서들에 의해 고정되더라도 전자 방출 소자의 구동에 의해 발생하는 기판의 진동과 전자 방출 소자와 함께 하나의 디스플레이 장치를 구성하기 위해 구비된 스피커의 진동이 스페이서들을 통해 그대로 그리드 전극에 전달되며, 이 경우 그리드 전극은 각 스페이서들을 기점으로 진동하게 된다.

특히, 종래에는 스페이서들이 기판 상에 일정한 간격을 두고 배열되고 있기 때문에, 그리드 전극은 각 스페이서들을 기점으로 정상파 진동을 하게 되며, 이 경우 구동전압들의 입력시 발생하는 진동수와 그리드 전극의 고유진동수가 동일하게 되거나(소위, 공진현상) 서로 근접하게 될 수 있어 진동이 매우 커질 수 있는 문제가 있다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 창안된 것으로서, 본 발명 의 목적은 전자 방출 소자의 안정성 및 신뢰성을 벗어나지 않는 범위 내에서 스페이서들의 배열을 변화시켜 그리드 전극에서 발생하는 소음을 감소시킬 수 있는 전자 방출 소자를 제공함에 있다.

상기의 목적을 달성하기 위하여, 본 발명은 서로 대향 배치되는 제1 기판 및 제2 기판과, 제1 기판에 제공되어 전자를 방출하는 전자 방출 유닛과, 제2 기판에 제공되어 전자에 의해 가시광을 방출하는 발광 유닛과, 전자가 통과하는 개구부를 가지고 제1 기판과 제2 기판 사이에 배치되는 그리드 전극 및 제1 기판과 제2 기판 사이에 배치되어 이들의 간격을 유지시키는 다수의 스페이서들을 포함하며, 이 스페이서들은 제1 기판과 제2 기판에 적어도 일 방향을 따라 일정한 값을 가지고 설정된 단위 피치 내에서 서로 다른 간격을 두고 배치된다.

여기서, 상기 스페이서들은 수평 단위 피치와 수직 단위 피치를 가지고 상기 제1 기판 및 상기 제2 기판 상에 형성되는 단위 영역 내에서 서로 다른 간격을 두고 배치될 수 있다.

또한, 상기 간격은 점진적으로 크거나 작게 형성될 수도 있으며, 상기 단위 피치 내에서 상기 스페이서들의 간격들 차이가 일정한 값을 가질 수 있다.

또한, 상기 전자 방출 유닛은 절연층을 사이에 두고 서로 다른 층에 위치하며 서로 교차하는 패턴으로 형성되는 제1 전극 및 제2 전극과; 제1 전극과 제2 전극 중 어느 한 전극에 연결되는 전자 방출부를 포함할 수 있다.

또한, 상기 전자 방출 유닛은 제1 기판 상에 서로 이격되어 위치하는 제1 전 극 및 제2 전극과; 제1 전극 및 제2 전극의 표면 일부를 덮으면서 서로 근접하도록 형성되는 제1 도전 박막 및 제2 도전 박막; 및 제1 도전 박막과 제2 도전 박막 사이에 연결되어 형성되는 전자 방출부를 포함할 수 있다.

또한, 상기 전자 방출부는 카본 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본, C₆₀ 및 실리콘 나노와이어로 이루어진 군으로부터 선택된 적어도 하나의 물질을 포함할 수 있다.

이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.

도 1은 본 발명의 실시예에 따른 전자 방출 소자의 부분 분해 사시도이다.

도면을 참고하면, 전자 방출 소자는 임의의 간격을 두고 대향 배치되는 제1 및 제2 기판(1,2)을 포함하며, 제1 기판(1)에는 전계 형성으로 전자를 방출하는 전 자 방출 유닛이, 제2 기판(2)에는 전자에 의해 가시광을 방출하여 소정의 이미지를 표시하는 발광 유닛이 제공된다.

보다 구체적으로, 제1 기판(1) 위에는 제1 전극(11, 이하 "캐소드 전극" 이라 한다)이 제1 기판(1)의 일 방향(도면의 y축 방향)을 따라 스트라이프 패턴으로 형성되고, 캐소드 전극(11)을 덮으면서 제1 기판(1) 전체에 절연층(12)이 형성된다. 절연층(12) 위에는 제2 전극(13, 이하 "게이트 전극"이라 한다)이 캐소드 전극(11)과 직교하는 방향(도면의 x축 방향)을 따라 스트라이프 패턴으로 형성된다.

상기 구성에서 캐소드 전극(11)과 게이트 전극(13)의 교차 영역마다 절연층 (12)과 게이트 전극(13)에는 개구부(12a, 13a)가 관통 형성되어 캐소드 전극(11)의 일부 표면을 노출시키며, 개구부(12a, 13a) 내측으로 캐소드 전극(11) 위에는 전자 방출부(14)가 형성된다. 상기 개구부(12a, 13a)는 상기 교차 영역에 적어도 하나 이상으로 형성될 수 있으며, 본 실시예에서는 2개로 형성되고 있다.

본 실시예에서 전자 방출부(14)는 진공 중에서 전계가 가해지면 전자를 방출하는 물질들, 가령 카본계 물질 또는 나노미터(nm) 사이즈 물질로 이루어진다. 전자 방출부(14)로 사용 바람직한 물질로는 카본 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본, C₆₀ 및 실리콘 나노와이어 중에서 선택된 어느 하나 또는 이들의 조합 물질이 있으며, 전자 방출부(14)의 제조법으로는 직접 성장, 스크린 인쇄, 화학기상증착 또는 스퍼터링 등이 적용될 수 있다.

또한, 상기에서는 절연층(12)을 사이에 두고 게이트 전극(13)이 캐소드 전극(11) 상부에 위치하는 경우로 전자 방출 소자를 설명하고 있으나, 본 발명은 게이트 전극이 절연층을 사이에 두고 캐소드 전극 하부에 위치하는 경우의 전자 방출 소자에도 적용 가능하다. 이 경우, 캐소드 전극의 일측 가장자리에 전자 방출부가 위치할 수 있다.

다음으로, 제1 기판(1)에 대향하는 제2 기판(2)의 일면에는 형광층(21)과 더불어 화면의 콘트라스트 향상을 위한 흑색층(22)이 형성되고, 형광층(21)과 흑색층 (22) 위로는 알루미늄과 같은 금속막으로 이루어지는 애노드 전극(23)이 형성된다. 애노드 전극(23)은 외부로부터 전자빔 가속에 필요한 고전압을 인가받아 전자가속 전극으로 기능하며, 형광층(21)에서 방사된 가시광 중 제1 기판(1)을 향해 방사된 가시광을 제2 기판(2) 측으로 반사시켜 화면의 휘도를 높이는 역할을 한다.

한편, 상기 전자가속 전극은 금속막이 아닌 인듐 틴 옥사이드(indium tin oxide:ITO)와 같은 투명한 도전막으로 이루어질 수 있다. 이 경우 애노드 전극은 제2 기판 위에 먼저 형성되고, 이 애노드 전극 위에 형광층이 형성되고, 이 형광층 사이에 흑색층이 형성될 수 있다.

또한, 제1 기판(1)과 제2 기판(2) 사이에는 전자빔 집속을 위한 그리드 전극(31)이 위치한다. 그리드 전극(31)은 도 1에 도시한 바와 같이 전자빔 통과를 위한 개구부들(31a)이 마련되어 있으며, 일정한 두께를 갖는 얇은 금속판으로 이루어진다.

이러한 그리드 전극(31)은 제1 스페이서들(3)과 제2 스페이서들(4)에 의해 제1 기판(1) 및 제2 기판(2)과 일정한 간격을 유지하며 위치하거나, 절연성 접착제를 이용해 제1 기판(1) 상 구조물의 최상부에 부착될 수 있다. 후자의 경우 도시는 생략하였다.

도 2는 본 발명의 제1 실시예에 따른 스페이서들의 배열을 나타낸 개략도로서, 편의상 기판들(1,2) 사이에 배치되는 스페이서들 위치만을 점(S)으로 나타내었으며, 다른 구조물들은 생략하였다.

도면을 참고하면, 스페이서들은 기판들(1,2)의 수평방향(도면의 x축 방향) 및 수직방향(도면의 y축 방향)으로 소정의 단위 피치를 가지면서 정렬 배치되어 있다.

먼저, 수평방향에 대한 스페이서들의 배열에 대해 살펴보면, A₁행에서 A_n행까지 모든 행의 스페이서들이 동일한 단위 피치를 가지면서 일렬로 배열되어 있다. 대표로 A₂행을 살펴보면, 각 스페이서들은 단위 피치 P₁을 가지며 배열되고, 이 단위 피치 P₁ 내에서 스페이서들의 간격은 점점 증가하고 있다. 즉, 한 단위 피치 P₁ 내에 배치된 스페이서들의 간격은 d₁, d₂, d₃, d₄로 4 등분되며, 그 간격의 크기는 d₁에서 d₄로 갈수록 커진다. 이러한 간격을 가진 스페이서들이 단위 피치 P₁을 가지며 반복적으로 배열된다.

다음으로, 수직방향 스페이서들의 배열에 대해 살펴보면, B₁열에서 B_m열까지 모든 열의 스페이서들이 동일한 단위 피치를 가지면서 일렬로 배열되어 있다. 대표 로 B₈열을 살펴보면, 각 스페이서들은 단위 피치 P₂를 가지며 배열되고, 이 단위 피치 내에서 스페이서들의 간격은 수평방향의 스페이서들의 배열과 반대로 점점 감소하고 있다. 즉, 한 단위 피치 내에 배치된 스페이서들의 간격은 d₁', d₂', d₃', d₄' 로 4 등분되며, 그 간격의 크기는 d₁'에서 d₄'로 갈수록 작아진다. 이러한 간격을 가진 스페이서들이 단위 피치 P₂을 가지며 반복적으로 배열된다. 수직방향의 스페이서 단위 피치 P₂는 수평방향의 스페이서 단위 피치 P₁과 같을 수 있을 뿐만 아니라 달라도 관계없다.

특히, 한 단위 피치 내에서 스페이서들 간의 간격 차이는 일정한 값을 갖도 록 구성할 수 있다. 예를 들면, 각 스페이서들은 d₁'을 30mm, d₂'를 25mm, d₃'를 20mm, d₄'를 15mm로 하여, 이웃한 스페이서들 간의 간격들 차이가 5 mm로 일정하게 배치될 수 있다.

이와 같이, 스페이서들은 수평 단위 피치와 수직 단위 피치를 동시에 가지면서 단위 영역(A)을 형성한다. 이 단위 영역(A) 내에서 각 스페이서들은 수평 방향 및 수직 방향으로 서로 다른 간격을 가지며 배치된다. 이 단위 영역은 도 2에 점선으로 표시하였다.

지금까지 한 단위 피치 내에서 스페이서들의 간격이 점진적으로 커지거나 작아지는 경우에 대해서 살펴보았으나, 이에 한정하지 않으며 한 단위 피치 내에서 서로 다른 간격을 가지면서 배치되는 스페이서의 배열이라면 어떠한 배열도 가능하다. 또한, 본 실시예에서는 한 단위 피치 내에 스페이서가 5개씩 배치되어 있으나, 그 개수는 증감될 수 있다.

도 3은 본 발명의 제2 실시예에 따른 스페이서들의 배열을 나타낸 개략도이다.

본 실시예에서는 도시된 바와 같이, 각 행에서의 스페이서들이 엇갈리게 배치되어 있다. 즉, A₁행에서 A_n행까지 단위 피치는 P₁으로 동일하고 그 단위 피치 내에 배치된 각 스페이서들 간의 간격도 동일하나, 홀수 행(A₁, A₃… )과 짝수 행( A₂, A₄…)이 서로 어긋나게 배치되어 있다. 이는 스페이서들이 양 기판(1,2) 및 그리드 전극(31)을 보다 견고하게 지지하기 위함이다.

그리고, 본 실시예에서는 수평방향으로만 주기적인 배열 규칙이 있으며, 수직방향으로는 동일한 간격을 유지하고 있다.

이와 같은 개념으로 도면으로 도시하지는 않았지만, 수평 방향으로는 동일한 간격을 유지하고, 수직방향으로는 스페이서들이 주기적인 배열로 홀수 열과 짝수 열이 서로 어긋나도록 배치할 수 있다.

지금까지 설명한 바와 같이, 각 스페이서들을 기판상에 일정한 단위 피치를 가지도록 배치하되, 그 단위 피치 내에 다수의 스페이서들 간 거리를 변화시킴으로써, 그리드 전극(31)의 고유진동수를 다양하게 변화시킬 수 있으며, 이에 따라 구동전압에 의해 발생하는 진동수와 차이가 나도록 하여 그리드 전극(31)에서 발생하는 진동 및 소음을 감소시킬 수 있다.

요컨대, 스페이서는 구동에 의해 발생하는 고유진동수와 그리드 전극(31)의 고유진동수가 서로 차이가 나도록 배열될 수 있는 것이다.

한편, 상기에서는 전자 방출부가 전계에 의해 전자를 방출하는 물질들로 이루어진 FEA형 전자 방출 소자에 대해 설명하였으나, 본 발명은 FEA형 구조에 한정되지 않고 그 이외의 다른 전자 방출 소자에도 용이하게 적용 가능하다.

도 4는 본 발명의 다른 실시예에 따른 전자 방출 소자의 부분 단면도로서, SCE형 전자 방출 소자를 도시하고 있다. 본 실시예의 전자 방출 소자는 제1 기판 상에 제공되는 전자 방출을 위한 구조물 형상을 제외하고 전술한 제1 실시예와 동일한 구성으로 이루어진다. 따라서, 도면번호도 동일하게 사용하도록 한다.

도 4를 참고하면, 제1 기판(1) 위에는 제1 전극(34)과 제2 전극(36)이 소정의 간격을 두고 배치되고, 제1 전극(34)과 제2 전극(36)에는 각각 표면의 일부를 덮으면서 서로 근접하도록 제1 도전 박막(38)과 제2 도전 박막(40)이 형성된다. 그리고, 제1 도전 박막(38)과 제2 도전 박막(40) 사이에 이 도전 박막들과 연결되는 전자 방출부(42)가 형성되며, 전자 방출부(42)는 이 도전 박막들(38,40)을 통해 제1 전극(34) 및 제2 전극(36)과 전기적으로 연결된다.

전술한 구조에서, 제1 전극(34)과 제2 전극(36)은 도전성을 갖는 다양한 재료가 사용 가능하며, 제1 도전 박막(38)과 제2 도전 박막(40)은 니켈(Ni), 금(Au), 백금(Pt), 팔라듐(Pd) 등의 도전성 재료를 이용한 미립자 박막으로 형성된다.

상기 전자 방출부(42)는 흑연성 탄소와 탄소화합물 등으로 형성하는 것이 바람직하다. 또한, 전자 방출부(42)는 전술한 제1 실시예와 마찬가지로 카본 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본, C₆₀, 실리콘 나노와이어 및 이들의 조합 물질로 형성될 수 있다.

상기 제1 전극(34)과 제2 전극(36)에 각각 전압을 인가하면, 제1 도전 박막(38)과 제2 도전 박막(40)을 통해 전자 방출부(42)의 표면과 수평한 방향으로 전류가 흐르면서 표면 전도형 전자 방출이 이루어지고, 방출된 전자는 애노드 전극(23)에 인가되는 고전압에 이끌려 제2 기판(2)으로 향하면서 대응하는 형광층(21)에 충 돌하여 이를 발광시킨다.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.

이상에서 살펴본 바와 같이, 본 발명에 따른 전자 방출 소자는 스페이서의 배열을 변화시켜 그리드 전극의 진동수를 구동전압에 의해 발생하는 고유진동수와 차이가 나도록 하여 그리드 전극의 공진 현상을 방지할 수 있으며, 진동 및 소음을 감소시키는 효과를 제공한다.

Claims (8)

1. 서로 대향 배치되는 제1 기판 및 제2 기판과;

   상기 제1 기판에 제공되어 전자를 방출하는 전자 방출 유닛과;

   상기 제2 기판에 제공되어 상기 전자에 의해 가시광을 방출하는 발광 유닛과;

   상기 전자가 통과하는 개구부를 가지고 상기 제1 기판과 상기 제2 기판 사이에 배치되는 그리드 전극; 및

   상기 제1 기판과 상기 제2 기판 사이에 배치되어 이들의 간격을 유지시키는 다수의 스페이서들을 포함하며,

   상기 스페이서들은 상기 제1 기판과 상기 제2 기판에 적어도 일 방향을 따라 일정한 값을 가지고 설정된 단위 피치 내에서 서로 다른 간격을 두고 배치되는 전자 방출 소자.
2. 제1 항에 있어서,

   상기 스페이서들은 수평 단위 피치와 수직 단위 피치를 가지고 상기 제1 기판 및 상기 제2 기판 상에 형성되는 단위 영역 내에서 서로 다른 간격을 두고 배치되는 전자 방출 소자.
3. 제1 항 또는 제2 항에 있어서,

   상기 간격이 점진적으로 크게 형성되는 전자 방출 소자.
4. 제1 항 또는 제2 항에 있어서,

   상기 간격이 점진적으로 작게 형성되는 전자 방출 소자.
5. 제3 항에 있어서,

   상기 단위 피치 내에서 상기 스페이서들의 간격들 차이가 일정한 값을 가지는 전자 방출 소자.
6. 제1 항에 있어서,

   상기 전자 방출 유닛은,

   절연층을 사이에 두고 서로 다른 층에 위치하며 서로 교차하는 패턴으로 형성되는 제1 전극 및 제2 전극과;

   상기 제1 전극과 제2 전극 중 어느 한 전극에 연결되는 전자 방출부를 포함하는 전자 방출 소자.
7. 제1 항에 있어서,

   상기 전자 방출 유닛은,

   상기 제1 기판 상에 서로 이격되어 위치하는 제1 전극 및 제2 전극과;

   상기 제1 전극 및 제2 전극의 표면 일부를 덮으면서 서로 근접하도록 형성되 는 제1 도전 박막 및 제2 도전 박막; 및

   상기 제1 도전 박막과 상기 제2 도전 박막 사이에 연결되어 형성되는 전자 방출부를 포함하는 전자 방출 소자.
8. 제6 항 또는 제7 항에 있어서,

   상기 전자 방출부가 카본 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본, C₆₀ 및 실리콘 나노와이어로 이루어진 군으로부터 선택된 적어도 하나의 물질을 포함하는 전자 방출 소자.

Images