KR20070004281A - Display device and method for driving thereof - Google Patents

Display device and method for driving thereof Download PDF

Info

Publication number
KR20070004281A
KR20070004281A KR1020050059759A KR20050059759A KR20070004281A KR 20070004281 A KR20070004281 A KR 20070004281A KR 1020050059759 A KR1020050059759 A KR 1020050059759A KR 20050059759 A KR20050059759 A KR 20050059759A KR 20070004281 A KR20070004281 A KR 20070004281A
Authority
KR
South Korea
Prior art keywords
gate
voltage
ripple
line
data
Prior art date
Application number
KR1020050059759A
Other languages
Korean (ko)
Inventor
이성희
편승범
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050059759A priority Critical patent/KR20070004281A/en
Publication of KR20070004281A publication Critical patent/KR20070004281A/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from dc input or output
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0823—Several active elements per pixel in active matrix panels used to establish symmetry in driving, e.g. with polarity inversion

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

A display device and a driving method thereof are provided to generate a ripple control voltage by comparing a first gate off voltage, which is supplied to a gate line, with a second gate off voltage, which is actually applied on the gate line. A display device includes a display panel(100), a driving voltage generator(500), a gate driver(600), and a ripple removing unit(610). The display panel includes data lines, gate lines crossing the data line, and switching element connected to the gate and data lines. The driving voltage generator generates a first gate-off voltage for turning off the switching element. The gate driver supplies the first gate-off voltage to the gate line. The ripple removing unit generates a ripple removing voltage, which corresponds to the difference between first and second gate-off voltages. The second gate off voltage is applied on the gate line.

Description

표시장치 및 이의 구동방법{DISPLAY DEVICE AND METHOD FOR DRIVING THEREOF}DISPLAY DEVICE AND METHOD FOR DRIVING THEREOF}

도 1은 본 발명에 따른 액정표시장치의 구성을 나타낸 블록도이다.1 is a block diagram showing the configuration of a liquid crystal display according to the present invention.

도 2는 도 1에 도시된 리플 제거부의 내부 구성 회로도이다.FIG. 2 is a circuit diagram illustrating an internal configuration of the ripple removing unit illustrated in FIG. 1.

도 3은 도 1에 도시된 리플 제거부에서 생성된 리플 전압을 나타낸 그래프이다.3 is a graph illustrating a ripple voltage generated by the ripple removing unit shown in FIG. 1.

<도면의 주요부분에 대한 부호의 설명> <Description of the symbols for the main parts of the drawings>

100 : 액정표시패널 200 : 타이밍 제어부100: liquid crystal display panel 200: timing control unit

300 : 계조전압 발생부 400 : 데이터 드라이버300: gray voltage generator 400: data driver

500 : 구동전압 발생부 600 : 게이트 드라이버500: driving voltage generator 600: gate driver

610 : 리플 제거부 612 : 오피앰프610: ripple removing unit 612: op amp

본 발명은 표시장치 및 이의 구동방법에 관한 것으로서, 보다 상세하게는 표시품질을 향상시키기 위한 표시장치 및 이의 구동방법에 관한 것이다.The present invention relates to a display device and a driving method thereof, and more particularly, to a display device and a driving method thereof for improving display quality.

일반적으로 액정표시장치는 데이터 신호와 게이트 구동신호에 응답하여 영상 을 표시하는 액정표시패널, 상기 데이터 신호를 상기 액정표시패널에 출력하는 데이터 드라이버, 상기 게이트 구동신호를 상기 액정표시패널의 게이트 라인을 통해 출력하는 게이트 드라이버, 상기 데이터 드라이버와 게이트 드라이버를 구동시키기 위한 각종 타이밍 제어신호를 출력하는 타이밍 컨트롤러, 계조전압 발생부 및 구동전압 발생부를 포함한다.In general, a liquid crystal display device includes a liquid crystal display panel for displaying an image in response to a data signal and a gate driving signal, a data driver for outputting the data signal to the liquid crystal display panel, and outputting the gate driving signal to a gate line of the liquid crystal display panel. And a timing controller for outputting various timing control signals for driving the data driver and the gate driver, a gray voltage generator, and a driving voltage generator.

상기 구동전압 발생부는 외부로부터의 직류 전압을 입력받아 상기 데이터 드라이버와 상기 게이트 드라이버를 동작시키기 위한 아날로그 구동전압(AVDD)으로 변환하여 출력한다. 상기 아날로그 구동전압(AVDD)은 게이트 온 전압(Von), 게이트 오프 전압(Voff) 및 계조 기준전압(VDD)을 발생시키는데 이용된다. The driving voltage generation unit receives a DC voltage from the outside and converts the DC voltage into an analog driving voltage AVDD for operating the data driver and the gate driver. The analog driving voltage AVDD is used to generate a gate on voltage Von, a gate off voltage Voff, and a gray reference voltage VDD.

상기 게이트 드라이버는 상기 게이트 온 전압(Von) 및 게이트 오프 전압(Voff)을 이용하여 상기 액정표시패널의 복수의 게이트 라인을 통하여 복수의 게이트 구동신호를 출력한다. 상기 계조 전압 발생부는 계조 기준전압(VDD)을 발생시켜 데이터 드라이버로 제공한다.The gate driver outputs a plurality of gate driving signals through a plurality of gate lines of the liquid crystal display panel using the gate on voltage Von and the gate off voltage Voff. The gray voltage generator generates a gray reference voltage VDD and provides the gray voltage to the data driver.

여기서, 복수의 게이트 라인은 액정표시패널 상에서 복수의 데이터 라인과 교차되어 형성된다. 따라서, 상기 복수의 게이트 라인을 통하여 제공되는 상기 게이트 오프 전압(Voff)은 상기 데이터 라인과의 커플링 커패시턴스에 의한 신호 왜곡이 발생한다.Here, the plurality of gate lines are formed to cross the plurality of data lines on the liquid crystal display panel. Therefore, the gate-off voltage Voff provided through the plurality of gate lines causes signal distortion due to coupling capacitance with the data line.

또한, 상기 액정표시패널의 하측에 제공되는 상기 게이트 오프 전압은 상기 액정표시패널의 상측에 제공되는 경우에 비하여 상대적으로 신호 왜곡이 크게 발생한다.In addition, the gate-off voltage provided on the lower side of the liquid crystal display panel has a larger signal distortion than that provided on the upper side of the liquid crystal display panel.

따라서, 상기 게이트 드라이버로부터 상기 게이트 구동신호가 출력되지 않는 불량이 발생한다. 이로 인해 액정표시장치의 표시품질이 저하되는 문제가 발생한다.Therefore, a failure occurs in which the gate driving signal is not output from the gate driver. This causes a problem that the display quality of the liquid crystal display device is degraded.

따라서, 본 발명은 상기한 문제를 해결하기 위한 것으로서, 본 발명의 목적은 게이트 오프 전압의 신호 왜곡을 방지하여 표시품질을 향상시키기 위한 표시장치를 제공함에 있다.Accordingly, an object of the present invention is to provide a display device for improving display quality by preventing signal distortion of a gate-off voltage.

본 발명의 다른 목적은 상기한 표시장치를 구동하기 위한 구동방법을 제공함에 있다.Another object of the present invention is to provide a driving method for driving the display device.

상기한 본 발명의 목적을 달성하기 위한 본 발명에 따른 표시장치는 표시패널, 구동전압 발생부, 게이트 드라이버 및 리플 제거부를 포함한다. 상기 표시패널은 데이터 라인, 상기 데이터 라인에 교차하는 게이트 라인 및 상기 데이터 라인 및 상기 게이트 라인에 연결된 스위칭 소자를 갖는다. 상기 구동전압 발생부는 상기 스위칭 소자를 턴 오프시키기 위한 제1 게이트 오프 전압을 생성한다. 상기 게이트 드라이버는 상기 제1 게이트 오프 전압을 상기 게이트 라인으로 제공한다. 상기 리플 제거부는 상기 제1 게이트 오프 전압과 상기 게이트 라인에 걸리는 제2 게이트 오프 전압의 차에 상응하는 리플 제거전압을 생성하여 상기 게이트 라인으로 제공한다.According to an aspect of the present invention, a display device includes a display panel, a driving voltage generator, a gate driver, and a ripple removing unit. The display panel has a data line, a gate line crossing the data line, and a switching element connected to the data line and the gate line. The driving voltage generator generates a first gate off voltage for turning off the switching device. The gate driver provides the first gate off voltage to the gate line. The ripple removing unit generates a ripple removing voltage corresponding to a difference between the first gate off voltage and the second gate off voltage applied to the gate line, and provides the ripple removing voltage to the gate line.

본 발명의 다른 목적을 달성하기 위하여 데이터 라인, 게이트 라인 및 상기 데이터 라인과 상기 게이트 라인에 연결된 스위칭 소자를 갖는 표시패널에 입력되는 제1 게이트 오프 전압에 상응하는 제2 게이트 오프 전압을 검출한다. 이어, 상기 제1 게이트 오프 전압과 상기 제2 게이트 오프 전압의 차에 상응하는 리플 제거전압을 생성하여 상기 게이트 라인으로 제공한다.According to another aspect of the present invention, a second gate off voltage corresponding to a first gate off voltage input to a display panel having a data line, a gate line, and a switching element connected to the data line and the gate line is detected. Subsequently, a ripple cancellation voltage corresponding to a difference between the first gate off voltage and the second gate off voltage is generated and provided to the gate line.

이러한 표시장치 및 이의 구동방법에 따르면, 게이트 라인에 제공되는 게이트 오프 전압 내에 포함된 리플에 대한 반전신호인 리플 제거전압에 의해 리플을 상쇄시켜 제거할 수 있어, 게이트 드라이버의 오동작을 방지할 수 있다.According to the display device and the driving method thereof, the ripple may be canceled by the ripple cancellation voltage, which is an inversion signal with respect to the ripple included in the gate off voltage provided to the gate line, thereby preventing malfunction of the gate driver. .

이하, 본 발명에 따른 표시장치 및 이의 구동방법을 첨부도면을 참조하여 상세히 설명한다. Hereinafter, a display device and a driving method thereof according to the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명에 따른 액정표시장치의 구성을 나타낸 블록도이고, 도 2는 도 1에 도시된 리플 제거부의 내부 구성 회로도이다.FIG. 1 is a block diagram showing a configuration of a liquid crystal display according to the present invention, and FIG. 2 is a circuit diagram illustrating an internal configuration of the ripple removing unit shown in FIG.

도 1에 도시된 바와 같이, 본 발명에 따른 액정표시장치는 액정표시패널(100), 타이밍 제어부(200), 계조 전압 발생부(300), 데이터 드라이버(400), 구동전압 발생부(500) 및 게이트 드라이버(600)를 포함한다. 상기 게이트 드라이버(600)는 내부에 형성된 리플 제거부(610)를 포함한다.As shown in FIG. 1, the liquid crystal display according to the present invention includes a liquid crystal display panel 100, a timing controller 200, a gray voltage generator 300, a data driver 400, and a driving voltage generator 500. And a gate driver 600. The gate driver 600 includes a ripple remover 610 formed therein.

여기서, 액정표시패널(100)은 상부기판(미도시), 상기 상부기판에 대향하는 하부기판(미도시) 및 두 기판 사이에 형성된 액정(미도시)을 포함한다.The liquid crystal display panel 100 includes an upper substrate (not shown), a lower substrate facing the upper substrate (not shown), and a liquid crystal (not shown) formed between two substrates.

상기 하부기판에는 상기 제1 내지 제n 게이트 라인(GL1,GL2,...,GLn) 및 상기 제1 내지 제n 게이트 라인(GL1,GL2,...,GLn)에 교차하는 다수의 제1 내지 제m 데이터 라인(DL1,DL2,...,DLm)이 형성된다. 이때, 제1 내지 제n 게이트 라인 (GL1,GL2,...,GLn) 및 제1 내지 제m 데이터 라인(DL1,DL2,...,DLm) 중 인접하는 2개의 게이트 라인과 인접하는 2개의 데이터 라인에 의해 화소영역(PA)이 정의된다. The lower substrate includes a plurality of first intersecting the first through n-th gate lines GL1, GL2, ..., GLn and the first through n-th gate lines GL1, GL2, ..., GLn. To m-th data lines DL1, DL2, ..., DLm. In this case, two adjacent to two adjacent gate lines among the first to nth gate lines GL1, GL2,..., GLn and the first to m-th data lines DL1, DL2,..., DLm. The pixel area PA is defined by two data lines.

상기 화소영역(PA)에는 제1 내지 제n 게이트 라인(GL1,GL2,...,GLn)과 제1 내지 제m 데이터 라인(DL1,DL2,...,DLm)에 연결된 TFT(212) 및 액정 커패시터(214)가 형성된다. 상기 액정 커패시터(214)는 상기 하부기판에 형성된 화소전극(미도시), 상기 상부기판에 형성된 공통전극(미도시) 및 상기 화소전극과 상기 공통전극 사이에 형성된 상기 액정에 의해 형성된다.TFTs 212 connected to first to nth gate lines GL1, GL2,..., GLn and first to mth data lines DL1, DL2,..., DLm in the pixel area PA. And a liquid crystal capacitor 214 is formed. The liquid crystal capacitor 214 is formed by a pixel electrode (not shown) formed on the lower substrate, a common electrode (not shown) formed on the upper substrate, and the liquid crystal formed between the pixel electrode and the common electrode.

상기 타이밍 제어부(200)는 외부의 그래픽 컨트롤러(미도시)로부터 제공되는 신호에 응답하여 상기 영상을 표시하기 위한 데이터 신호(R,G,B)와 제1 타이밍 신호(T1), 제2 타이밍 신호(T2) 및 제3 타이밍 신호(T3)를 생성한다. 상기 데이터 신호(R,G,B)는 디지털 신호 형태의 R,G,B 신호이다. The timing controller 200 may include data signals R, G, and B, a first timing signal T1, and a second timing signal for displaying the image in response to a signal provided from an external graphic controller (not shown). T2 and the third timing signal T3 are generated. The data signals R, G and B are R, G and B signals in the form of digital signals.

상기 제1 타이밍 신호(T1)는 상기 데이터 신호(R,G,B)를 액정표시패널(100)에 인가할 것을 명령하는 출력지시신호(TP) 및 상기 데이터 신호(R,G,B)에 상응하는 데이터 전압의 극성을 반전시키는 라인 반전신호(RVS)를 포함하여 정의되는 신호이다. 또한, 제1 타이밍 신호(T1)는 데이터 구동부(400) 내의 데이터 쉬프트(shift)를 위한 수평 클럭신호(HCLK)(도시되지 않음)를 더 포함한다.The first timing signal T1 may be applied to the output command signal TP and the data signals R, G, and B that instruct the data signal R, G, and B to be applied to the liquid crystal display panel 100. A signal is defined including a line inversion signal (RVS) for inverting the polarity of the corresponding data voltage. In addition, the first timing signal T1 further includes a horizontal clock signal HCLK (not shown) for data shift in the data driver 400.

한편, 상기 제2 타이밍 신호(T2)는 게이트 라인에 인가되는 게이트 온 신호의 주기 설정을 위한 게이트 클럭신호(Gate clock), 상기 게이트 온 신호의 시작을 명령하는 수직동기 시작신호(STV), 게이트 구동부(500)의 출력을 인에이블(Enable)시키는 출력 인에이블 신호(OE; Out Enable)를 포함하여 정의되는 신호이다.The second timing signal T2 may include a gate clock signal for setting a period of the gate-on signal applied to the gate line, a vertical synchronization start signal STV for commanding the start of the gate-on signal, and a gate. The signal is defined to include an output enable signal (OE; Out Enable) for enabling the output of the driver 500.

상기 계조 전압 발생부(300)는 외부로부터 입력되는 상기 데이터 신호(R,G,B)에 상응하는 복수의 계조 전압을 생성하여 데이터 드라이버(400)로 제공한다. 구체적으로, 계조 전압 발생부(300)는 저항 스트링 또는 커패시터 어레이에 의한 전압 분배 동작을 통해 상기 데이터 신호(R,G,B)에 상응하는 계조 전압을 생성한다.The gray voltage generator 300 generates a plurality of gray voltages corresponding to the data signals R, G, and B input from an external device, and provides them to the data driver 400. In detail, the gray voltage generator 300 generates a gray voltage corresponding to the data signals R, G, and B through a voltage division operation by a resistor string or a capacitor array.

상기 데이터 드라이버(400)는 타이밍 제어부(200)로부터 점순차방식(Dot at a Time Scanning)의 타이밍(timing)체계로 입력되는 상기 데이터 신호(R,G,B)를 선순차방식(Line at a Time Scanning) 체계로 저장한다. 즉, 데이터 구동부(400)는 타이밍 제어부(200)로부터 비트별로 입력되는 상기 데이터 신호(R,G,B)를 쉬프트(Shift) 동작에 따라 1개의 수평라인(horizontal line)에 해당하는 비트수만큼 저장한다. The data driver 400 receives the data signals R, G, and B input from a timing controller 200 to a timing system of Dot at a Time Scanning. Time Scanning). In other words, the data driver 400 shifts the data signals R, G, and B input by bits from the timing controller 200 by one bit corresponding to one horizontal line according to the shift operation. Save it.

또한, 데이터 드라이버(400)는 계조 전압 발생부(300)로부터 입력되는 복수개의 계조 전압 중 상기 저장된 데이터 신호(R,G,B)에 상응하는 계조 전압 즉, 아날로그 전압값인 데이터 전압을 생성한다.In addition, the data driver 400 generates a gray voltage corresponding to the stored data signals R, G, and B, that is, an analog voltage value, among the plurality of gray voltages input from the gray voltage generator 300. .

상기 구동전압 발생부(500)는 타이밍 제어부(200)로부터 제공되는 제3 타이밍 신호(T3)에 의해 TFT(110)를 스위칭 동작시키기 위한 구동 전압을 생성한다. 즉, 구동전압 발생부(500)는 TFT(110)를 턴온시키기 위한 게이트 온 전압(Von) 및 TFT(100)를 턴 오프시키기 위한 제1 게이트 오프 전압(Voff1)을 생성한다. 이때, 게이트 온 전압(Von)과 제1 게이트 오프 전압(Voff)은 일정 레벨을 갖는 직류(DC) 전압이다. The driving voltage generator 500 generates a driving voltage for switching the TFT 110 by the third timing signal T3 provided from the timing controller 200. That is, the driving voltage generator 500 generates a gate on voltage Von for turning on the TFT 110 and a first gate off voltage Voff1 for turning off the TFT 100. In this case, the gate-on voltage Von and the first gate-off voltage Voff are DC voltages having a predetermined level.

또한, 구동전압 발생부(500)는 상기 데이터 전압의 기준이 되는 공통전압(Vcom)을 생성한다. 상기 구동전압 발생부(500)는 게이트 온 전압(Von)과 제1 게이트 오프 전압(Voff1)을 게이트 드라이버(600)로 제공하고, 공통전압(Vcom)을 액정표시패널(100)로 제공한다.In addition, the driving voltage generator 500 generates a common voltage Vcom which is a reference of the data voltage. The driving voltage generator 500 provides the gate-on voltage Von and the first gate-off voltage Voff1 to the gate driver 600, and provides the common voltage Vcom to the liquid crystal display panel 100.

상기 게이트 드라이버(600)는 데이터 드라이버(400)의 상기 데이터 전압이 각 화소영역(PA)에 전달되도록 길을 열어주는 역할을 한다. 상기 액정표시패널(100)의 각 화소영역(PA)은 스위칭 역할을 하는 TFT(110)에 의해 온 또는 오프된다. 상기 TFT(110)는 게이트 드라이버(600)로부터 제공되는 게이트 온 전압(Von) 및 제1 게이트 오프 전압(Voff)에 의해 턴 온 또는 턴 오프된다. 이때, 게이트 온 전압(Von) 및 제1 게이트 오프 전압(Voff1)은 제1 내지 제n 게이트 라인(GL1,GL2,...,GLn)을 통해 TFT(110)에 제공된다. The gate driver 600 opens a road so that the data voltage of the data driver 400 is transferred to each pixel area PA. Each pixel area PA of the liquid crystal display panel 100 is turned on or off by the TFT 110 serving as a switching function. The TFT 110 is turned on or off by the gate on voltage Von and the first gate off voltage Voff provided from the gate driver 600. In this case, the gate-on voltage Von and the first gate-off voltage Voff1 are provided to the TFT 110 through the first to nth gate lines GL1, GL2,..., GLn.

여기서, 제1 게이트 오프 전압(Voff1)에 응답하여 제1 내지 제n 게이트 라인(GL1,GL2,...,GLn)에 실제로 걸리는 제2 게이트 오프 전압(Voff2)은 제1 게이트 오프 전압(Voff1)과 다른 전압 레벨을 갖는다. 즉, 제1 내지 제n 게이트 라인(GL1,GL2,...,GLn)과 제1 내지 제m 데이터 라인(DL1,DL2,...,DLm) 간에 발생하는 커플링 커패시턴스가 발생하고, 상기 커플링 커패시턴스에 의한 리플(ripple)에 의해 제1 게이트 오프 전압(Voff1)의 전압 레벨이 증가하거나 또는 감소한다. Here, the second gate off voltage Voff2 actually applied to the first to nth gate lines GL1, GL2,..., GLn in response to the first gate off voltage Voff1 is the first gate off voltage Voff1. Have a different voltage level. That is, a coupling capacitance occurs between the first to nth gate lines GL1, GL2,..., GLn and the first to mth data lines DL1, DL2,..., DLm. Ripple due to coupling capacitance causes the voltage level of the first gate-off voltage Voff1 to increase or decrease.

또한, 게이트 드라이버(500)는 제2 게이트 오프 전압(Voff2)의 리플을 제거하기 위한 리플 제거부(510)를 포함한다. 즉, 리플 제거부(510)는 구동전압 발생부(600)로부터 제공된 제1 게이트 오프 전압(Voff1)과 액정표시패널(100) 상의 제1 내지 제n 게이트 라인(GL1,GL2,...,GLn)에 걸리는 제2 게이트 오프 전압(Voff2)을 비교하고, 그에 상응하는 리플 제거 전압(Vrc)을 생성하여 제1 내지 제n 게이트 라인(GL1,GL2,...,GLn)으로 제공한다.In addition, the gate driver 500 includes a ripple removing unit 510 for removing the ripple of the second gate off voltage Voff2. That is, the ripple removing unit 510 includes the first gate-off voltage Voff1 provided from the driving voltage generator 600 and the first to nth gate lines GL1, GL2,... The second gate off voltage Voff2 applied to GLn is compared, and a ripple cancellation voltage Vrc corresponding thereto is generated and provided to the first to nth gate lines GL1, GL2,..., GLn.

도 2는 도 1에 도시된 리플 제거부를 나타낸 회로도이다.FIG. 2 is a circuit diagram illustrating the ripple removing unit shown in FIG. 1.

도 2에 도시된 바와 같이, 리플 제거부(610)는 오피 앰프(612)로 이루어진다. 상기 오피 앰프(610)는 정(+) 입력단자를 통해 구동전압 발생부(500)로부터 제1 게이트 오프 전압(Voff1)을 입력받고, 부(-) 입력단자를 통해 제1 내지 제n 게이트 라인(GL1,GL2,...,GLn)으로부터 제2 게이트 오프 전압(Voff2)을 입력받는다. 또한, 오피 앰프(612)의 출력단자는 제1 내지 제n 게이트 라인(GL1,GL2,...,GLn)에 연결된다. 상기 오피 앰프(612)는 출력단자와 부(-) 입력단자가 연결된 구조를 갖는다.As shown in FIG. 2, the ripple removing unit 610 includes an op amp 612. The op amp 610 receives a first gate-off voltage Voff1 from the driving voltage generator 500 through a positive input terminal and first to n-th gate lines through a negative input terminal. The second gate off voltage Voff2 is input from (GL1, GL2, ..., GLn). In addition, the output terminal of the operational amplifier 612 is connected to the first to n-th gate lines (GL1, GL2, ..., GLn). The op amp 612 has a structure in which an output terminal and a negative input terminal are connected.

상기한 구성의 오피 앰프(612)는 제1 게이트 오프 전압(Voff1)과 제2 게이트 오프 전압(Voff2)의 차에 의한 리플 제거 전압(Vrc)을 생성한다. 이때, 리플 제거 전압(Vrc)은 제2 게이트 오프 전압(Voff2) 내에 포함된 리플 성분에 대한 반전신호이다. 그러므로, 제2 게이트 오프 전압(Voff2) 내의 리플 성분에 대한 반전신호인 리플 제거 전압(Vrc)을 제1 내지 제n 게이트 라인(GL1,GL2,...,GLn)에 제공함에 따라 제2 게이트 오프 전압(Voff2) 내의 리플 전압을 상쇄시킨다. 이로 인해, 제2 게이트 오프 전압(Voff2) 내의 리플을 제거한다.The op amp 612 having the above-described configuration generates the ripple cancellation voltage Vrc due to the difference between the first gate off voltage Voff1 and the second gate off voltage Voff2. In this case, the ripple cancellation voltage Vrc is an inversion signal with respect to the ripple component included in the second gate off voltage Voff2. Therefore, the second gate is provided by providing the ripple cancellation voltage Vrc, which is an inversion signal for the ripple component in the second gate off voltage Voff2, to the first to nth gate lines GL1, GL2,..., GLn. The ripple voltage in the off voltage Voff2 is canceled out. This eliminates the ripple in the second gate off voltage Voff2.

본 실시예에서 제1 내지 제n 게이트 라인(GL1,GL2,...,GLn)에 제공되는 게이트 오프 전압 내에 리플을 제거하여 항상 일정한 전압 레벨을 가지도록 조절함에 따라 게이트 드라이버(600)의 오동작이 방지된다.In the present embodiment, a malfunction of the gate driver 600 is controlled by removing ripples within the gate-off voltages provided to the first to nth gate lines GL1, GL2,..., GLn to always have a constant voltage level. This is avoided.

또한, 본 실시예에서 게이트 드라이버(600) 내에 하나의 리플 제거부(610)가 형성된 경우를 예로 들었다. 한편, 게이트 드라이버(600)가 다수의 게이트 아이씨(IC)들로 구성될 수 있고, 리플 제거부(610)는 상기 게이트 아이씨들 내에 각각 구성될 수 있다.In addition, in this embodiment, a case in which one ripple removing unit 610 is formed in the gate driver 600 is taken as an example. The gate driver 600 may be configured of a plurality of gate ICs, and the ripple removing unit 610 may be configured in the gate ICs, respectively.

도 3은 도 1에 도시된 리플 제거부에서 생성된 리플 전압을 나타낸 그래프이다.3 is a graph illustrating a ripple voltage generated by the ripple removing unit shown in FIG. 1.

도 3에 도시된 바와 같이, 게이트 드라이버(600)는 구동전압 발생부(500)로부터 제공된 제1 게이트 오프 전압(Voff1)을 제1 내지 제n 게이트 라인(GL1,GL2,...,GLn)으로 제공한다. 이때, 제1 내지 제n 게이트 라인(GL1,GL2,...,GLn)과 제1 내지 제m 데이터 라인(DL1,DL2,...,DLm) 간의 커플링 커패시턴스에 의해 제1 내지 제n 게이트 라인(GL1,GL2,...,GLn)에 걸리는 실제 제2 게이트 오프 전압(Voff2) 내에는 리플 성분이 포함된다. 따라서, 제2 게이트 오프 전압(Voff2)은 제1 게이트 오프 전압(Voff1)보다 전압 레벨이 증가하거나 또는 전압 레벨이 감소한 형태를 갖는다. As illustrated in FIG. 3, the gate driver 600 sets the first gate-off voltage Voff1 provided from the driving voltage generator 500 to the first to nth gate lines GL1, GL2,..., GLn. To provide. In this case, the first through nth gates are coupled by the coupling capacitance between the first through nth gate lines GL1, GL2,..., GLn and the first through m-th data lines DL1, DL2,..., DLm. The ripple component is included in the actual second gate off voltage Voff2 applied to the gate lines GL1, GL2,..., GLn. Therefore, the second gate off voltage Voff2 has a form in which the voltage level is increased or the voltage level is decreased than the first gate off voltage Voff1.

상기 리플 전압 제거부(610)는 제1 게이트 오프 전압(Voff1)에서 제2 게이트 오프 전압(Voff2)을 감산함에 따라 리플 제거 전압(Vrc)을 생성한다. 이때, 리플 제거 전압(Vrc)은 제2 게이트 오프 전압(Voff2) 내에 포함된 리플에 대한 반전 신호이다. 따라서, 리플 제거 전압(Vrc)이 제1 내지 제n 게이트 라인(GL1,GL2,...,GLn)에 제공됨에 따라 제2 게이트 오프 전압(Voff2) 내의 리플이 리 플 제거 전압(Vrc)에 의해 상쇄된다. 이로 인해, 제1 내지 제n 게이트 라인(GL1,GL2,...,GLn)에는 제1 게이트 오프 전압(Voff1)과 동일한 전압 레벨을 갖는 제2 게이트 오프 전압(Voff2)이 제공된다.The ripple voltage removing unit 610 generates the ripple removing voltage Vrc by subtracting the second gate off voltage Voff2 from the first gate off voltage Voff1. In this case, the ripple cancellation voltage Vrc is an inversion signal with respect to the ripple included in the second gate off voltage Voff2. Therefore, as the ripple cancellation voltage Vrc is provided to the first to nth gate lines GL1, GL2,..., GLn, the ripple in the second gate off voltage Voff2 is applied to the ripple cancellation voltage Vrc. Offset by Accordingly, the first to nth gate lines GL1 to GLn are provided with the second gate off voltage Voff2 having the same voltage level as the first gate off voltage Voff1.

상술한 바와 같이, 본 발명은 게이트 드라이버 내에 형성된 리플 제거부를 포함한다. 상기 리플 제거부는 게이트 라인에 제공되는 제1 게이트 오프 전압과 상기 게이트 라인에 실제 걸리는 제2 게이트 오프 전압을 비교하여 리플 제거 전압을 생성하여 상기 게이트 라인에 제공한다.As described above, the present invention includes a ripple cancellation portion formed in the gate driver. The ripple removing unit compares the first gate off voltage provided to the gate line with the second gate off voltage actually applied to the gate line, and generates a ripple removing voltage to provide the gate line to the gate line.

그러므로, 본 발명은 제2 게이트 오프 전압 내에 포함된 리플에 대한 반전 신호인 상기 리플 제거 전압에 의해 상기 리플을 상쇄함에 따라 상기 리플을 제거한다.Therefore, the present invention eliminates the ripple by canceling the ripple by the ripple cancellation voltage which is an inverted signal for the ripple included in the second gate off voltage.

따라서, 본 발명은 리플이 포함되지 않고 항상 일정 레벨을 갖는 게이트 오프 전압을 게이트 라인에 제공할 수 있어, 게이트 드라이버가 오동작하는 것을 방지할 수 있다. 이로 인해, 표시장치의 표시품질을 향상시킬 수 있다.Accordingly, the present invention can provide the gate line with a gate-off voltage that does not include ripple and always has a constant level, thereby preventing the gate driver from malfunctioning. As a result, the display quality of the display device can be improved.

이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described above with reference to the embodiments, those skilled in the art can be variously modified and changed within the scope of the invention without departing from the spirit and scope of the invention described in the claims below. I can understand.

Claims (6)

데이터 라인, 상기 데이터 라인에 교차하는 게이트 라인 및 상기 데이터 라인 및 상기 게이트 라인에 연결된 스위칭 소자를 갖는 표시패널;A display panel having a data line, a gate line crossing the data line, and a switching element connected to the data line and the gate line; 상기 스위칭 소자를 턴 오프시키기 위한 제1 게이트 오프 전압을 생성하는 구동전압 발생부;A driving voltage generator configured to generate a first gate off voltage for turning off the switching device; 상기 제1 게이트 오프 전압을 상기 게이트 라인으로 제공하는 게이트 드라이버; 및A gate driver providing the first gate off voltage to the gate line; And 상기 제1 게이트 오프 전압과 상기 게이트 라인에 걸리는 제2 게이트 오프 전압의 차에 상응하는 리플 제거전압을 생성하여 상기 게이트 라인으로 제공하는 리플 제거부를 포함하는 표시장치.And a ripple cancellation unit configured to generate a ripple cancellation voltage corresponding to a difference between the first gate off voltage and the second gate off voltage applied to the gate line, and provide the ripple cancellation voltage to the gate line. 제1항에 있어서, 상기 리플 제거전압은 상기 제2 게이트 오프 전압 내에 포함된 리플에 대한 반전 신호인 것을 특징으로 하는 표시장치.The display device of claim 1, wherein the ripple cancellation voltage is an inversion signal with respect to the ripple included in the second gate off voltage. 제1항에 있어서, 상기 리플 제거부는 정 입력단자를 통해 상기 제1 게이트 오프 전압을 입력받고, 부 입력단자를 통해 상기 제2 게이트 오프 전압을 입력받으며, 출력단자가 상기 게이트 라인에 연결된 오피 앰프로 이루어진 것을 특징으로 하는 표시장치.The op amp of claim 1, wherein the ripple removing unit receives the first gate off voltage through a positive input terminal, receives the second gate off voltage through a negative input terminal, and outputs an op amp connected to the gate line. Display device, characterized in that made. 제1항에 있어서, 상기 리플 제거부는 상기 게이트 드라이버 내에 형성된 것을 특징으로 하는 표시장치.The display device of claim 1, wherein the ripple removing part is formed in the gate driver. 데이터 라인, 게이트 라인 및 상기 데이터 라인과 상기 게이트 라인에 연결된 스위칭 소자를 갖는 표시패널에 입력되는 제1 게이트 오프 전압에 상응하는 제2 게이트 오프 전압을 검출하는 단계; 및Detecting a second gate off voltage corresponding to a first gate off voltage input to a display panel having a data line, a gate line, and a switching element connected to the data line and the gate line; And 상기 제1 게이트 오프 전압과 상기 제2 게이트 오프 전압의 차에 상응하는 리플 제거전압을 생성하여 상기 게이트 라인으로 제공하는 단계를 포함하는 표시장치의 구동방법.And generating a ripple cancellation voltage corresponding to a difference between the first gate off voltage and the second gate off voltage and providing the ripple cancellation voltage to the gate line. 제5항에 있어서, 상기 리플 제거전압은 상기 제2 게이트 오프 전압 내에 포함된 리플에 대한 반전신호인 것을 특징으로 하는 표시장치의 구동방법.The method of claim 5, wherein the ripple cancellation voltage is an inverted signal with respect to the ripple included in the second gate off voltage.
KR1020050059759A 2005-07-04 2005-07-04 Display device and method for driving thereof KR20070004281A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050059759A KR20070004281A (en) 2005-07-04 2005-07-04 Display device and method for driving thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050059759A KR20070004281A (en) 2005-07-04 2005-07-04 Display device and method for driving thereof

Publications (1)

Publication Number Publication Date
KR20070004281A true KR20070004281A (en) 2007-01-09

Family

ID=37870551

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050059759A KR20070004281A (en) 2005-07-04 2005-07-04 Display device and method for driving thereof

Country Status (1)

Country Link
KR (1) KR20070004281A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160080006A (en) * 2014-12-29 2016-07-07 엘지디스플레이 주식회사 Display device and method for driving thereof
AU2013269661B2 (en) * 2012-05-30 2016-10-27 Bayer Cropscience Ag Compositions comprising a biological control agent and an insecticide
KR20170105173A (en) * 2016-03-08 2017-09-19 엘지디스플레이 주식회사 Liquid crystal display device having common voltage compensatiing circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2013269661B2 (en) * 2012-05-30 2016-10-27 Bayer Cropscience Ag Compositions comprising a biological control agent and an insecticide
KR20160080006A (en) * 2014-12-29 2016-07-07 엘지디스플레이 주식회사 Display device and method for driving thereof
KR20170105173A (en) * 2016-03-08 2017-09-19 엘지디스플레이 주식회사 Liquid crystal display device having common voltage compensatiing circuit

Similar Documents

Publication Publication Date Title
JP4970555B2 (en) Display device and driving method of display device
JP5420072B2 (en) Shift register
KR20080068420A (en) Display apparaturs and method for driving the same
KR101432717B1 (en) Display apparaturs and method for driving the same
KR101533666B1 (en) Liquid crystal display and driving method of the same
JP2008003546A (en) Liquid crystal panel, liquid crystal display device, and method for driving same
KR100736143B1 (en) Auto digital variable resistor and liquid crystal display comprising the same
KR20070004281A (en) Display device and method for driving thereof
KR20070079489A (en) Driving apparatus and liquid crystal display including the same
KR20070077348A (en) Liquid crystal display for improving crosstalk
US20170178587A1 (en) Display apparatus and a method of driving the display apparatus
KR101351384B1 (en) Image Display Device and Driving Method the same
JP2007065135A (en) Liquid crystal display device
KR20080036283A (en) Display apparatus and driving method of the same
KR101201192B1 (en) LCD and drive method thereof
KR101352936B1 (en) Liquid crystal display device
KR20070083361A (en) Display device and driving method of the same
KR101313650B1 (en) Circuit for compensating clock signal of liquid crystal display
KR20070047112A (en) Liquid crystal display device and gate driver
JP2007065136A (en) Liquid crystal display device
KR20080010933A (en) Display apparatus
KR100989244B1 (en) Liquid crystal display device and dirving method thereof
KR20070083051A (en) Liquid crystal display
KR20060128143A (en) Liquid crystal display and method for driving thereof
KR20060081811A (en) Display device and method driving the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination