KR20070002804A - Internal voltage generator - Google Patents

Internal voltage generator Download PDF

Info

Publication number
KR20070002804A
KR20070002804A KR1020050058480A KR20050058480A KR20070002804A KR 20070002804 A KR20070002804 A KR 20070002804A KR 1020050058480 A KR1020050058480 A KR 1020050058480A KR 20050058480 A KR20050058480 A KR 20050058480A KR 20070002804 A KR20070002804 A KR 20070002804A
Authority
KR
South Korea
Prior art keywords
level
voltage
nmos transistor
control signal
external power
Prior art date
Application number
KR1020050058480A
Other languages
Korean (ko)
Other versions
KR100815183B1 (en
Inventor
최준기
김태윤
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050058480A priority Critical patent/KR100815183B1/en
Publication of KR20070002804A publication Critical patent/KR20070002804A/en
Application granted granted Critical
Publication of KR100815183B1 publication Critical patent/KR100815183B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

An internal voltage generator is provided to supply a more stable high voltage by canceling the influence according to the level variation of an external power supply voltage. A charge pumping unit generates a high voltage having a higher level than an external power supply voltage by pumping the external power supply voltage. A level sensing unit senses the level of the high voltage to a reference voltage, at a response speed according to the level of the external power supply voltage. An oscillator generates an oscillation signal in response to a sensing signal of the level sensing unit. A pumping control signal generation unit controls the driving of the charge pumping unit in response to the oscillation signal.

Description

내부전원 생성장치{INTERNAL VOLTAGE GENERATOR}Internal Power Generator {INTERNAL VOLTAGE GENERATOR}

도 1은 일반적인 내부전원 생성장치의 블록 구성도.1 is a block diagram of a general internal power generator.

도 2는 종래기술에 따른 도 1의 레벨 감지부의 내부 회로도.2 is an internal circuit diagram of the level sensing unit of FIG. 1 according to the prior art.

도 3은 도 2에 도시된 레벨 감지부를 구비하는 내부전원 생성장치의 고전압이 외부전원의 레벨 변화에 따른 갖는 효율의 변화를 측정한 시뮬레이션 파형도이다.FIG. 3 is a simulation waveform diagram of measuring a change in efficiency that a high voltage of an internal power generator including the level sensor illustrated in FIG.

도 4는 고전압의 DC 레벨을 도시하는 도면.4 is a diagram showing a DC level of a high voltage.

도 5는 본 발명에 따른 레벨 감지부의 내부 회로도이다.5 is an internal circuit diagram of the level sensing unit according to the present invention.

도 6은 외부전원의 레벨에 따른 고전압의 레벨 변화를 도시한 도면.6 is a diagram illustrating a level change of a high voltage according to a level of an external power source.

도 7은 본 발명 및 종래기술에 따른 레벨 감지부의 턴온/턴오프 지연시간을 외부전원에 따라 도시한 도면.7 is a diagram illustrating a turn-on / turn-off delay time of a level sensor according to the present invention and the prior art according to an external power source.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

100 : 피드백부100: feedback unit

200 : 감지신호 생성부200: detection signal generation unit

300 : 조절신호 생성부300: control signal generator

본 발명은 반도체 설계 기술에 관한 것으로, 특히 테스트모드를 통해 내부전압의 레벨을 조절할 수 있는 내부전원 생성장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor design technology, and more particularly, to an internal power generator capable of adjusting an internal voltage level through a test mode.

반도체 메모리 소자에서 내부전원으로 사용하는 내부전원 생성장치(Internal Voltage generator)는 외부 전원전압(External voltage, VDD)을 공급받아 다양한 레벨의 내부 전원전압(Internal voltage)을 만드는 회로이다.An internal voltage generator used as an internal power source in a semiconductor memory device is a circuit for generating various levels of internal voltage by receiving an external power supply voltage (VDD).

특히, 메모리 반도체의 최근 추세가 저전압, 저소비 전력화되어 감에 따라 디램 제품에서 내부전원 생성장치를 채용하고 있다.In particular, as recent trends of memory semiconductors have become low voltage and low power consumption, DRAM devices have been using internal power generators.

한편, 이와같이 소자의 내부에서 사용되는 전압을 자체적으로 생성하므로, 주변온도, 공정, 또는 압력 등의 변동에 관계없이 안정적인 내부전압을 생성하는 것에 많은 노력이 있어왔다.Meanwhile, since the voltage used inside the device is generated by itself, many efforts have been made to generate a stable internal voltage regardless of changes in ambient temperature, process, or pressure.

도 1은 일반적인 내부전원 생성장치의 블록 구성도이다.1 is a block diagram of a general internal power generator.

도 1을 참조하면, 일반적인 내부전원 생성장치는 외부전원(VDD)을 펌핑하여 외부전원(VDD) 보다 높은 레벨을 갖는 고전압(VPP) 생성하기 위한 차지 펌핑부(40)와, 고전압(VPP)의 레벨을 감지하기 위한 레벨 감지부(10)와, 레벨 감지부(10)의 감지신호(VPP_EN)에 응답하여 주기신호(OSC)를 생성하기 위한 오실레이터(20)와, 주기신호(OSC)에 응답하여 차지 펌핑부(40)의 구동을 제어하기 위한 펌핑 제어신호 생성부(30)를 구비한다.Referring to FIG. 1, a general internal power generator includes a charge pumping unit 40 for generating a high voltage VPP having a level higher than an external power supply VDD by pumping an external power supply VDD and a high voltage VPP. Respond to the level sensing unit 10 for sensing a level, the oscillator 20 for generating a periodic signal (OSC) in response to the detection signal (VPP_EN) of the level sensing unit 10, and the periodic signal (OSC) And a pumping control signal generation unit 30 for controlling the driving of the charge pumping unit 40.

이와같이, 일반기술에 따른 내부전원 생성장치는 먼저, 레벨 감지부(10)를 통해 고전압(VPP)의 레벨이 하강하는 경우를 감지하여, 오실레이터(20)를 구동시켜 주기신호(OSC)를 생성한다. 그리고 펌핑 제어신호 생성부(30)는 주기신호(OSC)의 활성화 동안 차지 펌핑부(40)가 구동되어 고전압(VPP)이 원하는 전압 레벨을 유지하도록 한다. 다음에서는 레벨 감지부(10)의 내부 회로도 및 동작을 구체적으로 살펴보도록 한다.As such, the internal power generator according to the general technology first detects a case where the level of the high voltage VPP falls through the level sensing unit 10, and drives the oscillator 20 to generate a periodic signal OSC. . In addition, the pumping control signal generator 30 drives the charge pumping unit 40 to drive the high voltage VPP to maintain a desired voltage level during the activation of the periodic signal OSC. Next, the internal circuit diagram and operation of the level detector 10 will be described in detail.

도 2는 종래기술에 따른 도 1의 레벨 감지부(10)의 내부 회로도이다.2 is an internal circuit diagram of the level sensing unit 10 of FIG. 1 according to the prior art.

도 2를 참조하면, 종래기술에 따른 레벨 감지부(10)는 고전압(VPP)의 레벨을 디바이딩하여 피드백 전압(VPP_FD)을 생성하기 위한 디바이딩부(12)와, 기준전압(VREFP)에 대한 피드백 전압(VPP_FD)의 레벨을 감지하여 감지신호(VPP_EN)를 생성하기 위한 감지신호 생성부(14)를 구비한다.Referring to FIG. 2, the level detecting unit 10 according to the related art divides the level of the high voltage VPP to generate a feedback voltage VPP_FD and a reference to the reference voltage VREFP. A sensing signal generation unit 14 for sensing the level of the feedback voltage VPP_FD and generating the sensing signal VPP_EN is provided.

디바이딩부(12)는 고전압(VPP)의 공급단과 전원전압(VSS)의 공급단 사이에 직렬 연결된 제1 및 제2 저항(R1, R2)을 구비한다.The divider 12 includes first and second resistors R1 and R2 connected in series between a supply terminal of the high voltage VPP and a supply terminal of the power supply voltage VSS.

그리고 감지신호 생성부(14)는 기준전압(VREFP)을 바이어스 전원으로, 피드백 전압(VPP_FD)과 기준전압(VREFP)을 차동 입력으로 인가받는 차동증폭기와, 차동증폭기의 출력신호를 반전시켜 감지신호로 출력하기 위한 인버터(I1)로 구현된다. 구체적으로 살펴보면, 감지신호 생성부(14)는 기준전압(VREFP)을 게이트 입력으로 가지며 전원전압 VSS에 소스단이 접속된 NMOS트랜지스터(NM1)와, 피드백 전압(VPP_FD)을 게이트 입력으로 가지며 NMOS트랜지스터(NM1)의 드레인단에 자신의 소스단이 접속된 NMOS트랜지스터(NM2)와, 기준전압(VREFP)을 게이트 입력으로 가지며 NMOS트랜지스터(NM1)의 드레인단에 자신의 소스단이 접속된 NMOS트랜지스터(NM3)와, NMOS트랜지스터(NM2)의 드레인단에 걸린 전압을 게이트 입력으로 가지며 외부전원(VDD)의 공급단과 NMOS트랜지스터(NM2)의 드레인단 사이에 소스-드레인 경로를 갖는 PMOS트랜지스터(PM1)와, PMOS트랜지스터(PM1)의 게이트단에 자신의 게이트단이 접속되고 외부전원(VDD)의 공급단과 NMOS트랜지스터(NM3)의 드레인단 사이에 소스-드레인 경로를 갖는 PMOS트랜지스터(PM2)와, NMOS트랜지스터(NM3)의 드레인단에 걸린 전압을 반전시켜 감지신호(VPP_EN)로 출력하기 위한 인버터(I1)를 구비한다.The detection signal generator 14 inverts the output signal of the differential amplifier, the differential amplifier receiving the feedback voltage VPP_FD and the reference voltage VREFP as the differential input, and the output signal of the differential amplifier. It is implemented as an inverter (I1) for outputting. Specifically, the sensing signal generator 14 has a reference voltage VREFP as a gate input, an NMOS transistor NM1 having a source terminal connected to a power supply voltage VSS, and a feedback voltage VPP_FD as a gate input, and has an NMOS transistor. An NMOS transistor NM2 having its source terminal connected to the drain terminal of NM1 and a reference voltage VREFP as a gate input, and an NMOS transistor whose source terminal is connected to the drain terminal of the NMOS transistor NM1. N-M3), a PMOS transistor (PM1) having a voltage applied to the drain terminal of the NMOS transistor (NM2) as a gate input, and having a source-drain path between the supply terminal of the external power supply (VDD) and the drain terminal of the NMOS transistor (NM2); PMOS transistor PM2 having its source terminal connected to the gate terminal of the PMOS transistor PM1 and having a source-drain path between the supply terminal of the external power supply VDD and the drain terminal of the NMOS transistor NM3, and the NMOS transistor. By inverting the voltage applied to the drain terminal of the register (NM3) comprises an inverter (I1) for outputting a detection signal (VPP_EN).

참고적으로, 상기 기준전압은 내부전원 생성장치를 구비하는 장치가 내부적으로 생성하는 전원으로, 외부전원(VDD)와는 관계없이 안정적인 레벨을 유지한다.For reference, the reference voltage is a power generated internally by a device having an internal power generation device, and maintains a stable level regardless of the external power supply VDD.

한편, 전술한 바와 같은 레벨 감지부를 구비하는 내부전원 생성장치는 외부전원인 외부전원(VDD)의 레벨 변동에 따라 고전압의 레벨이 변하는 문제점을 갖는데, 이에 관해서는 다음 시뮬레이션 파형도를 참조하여 구체적으로 살펴보도록 한다.On the other hand, the internal power generating device having a level sensing unit as described above has a problem that the level of the high voltage changes according to the level change of the external power source (VDD), which is an external power source, which will be described in detail with reference to the following simulation waveform diagram. Let's take a look.

도 3은 도 2에 도시된 레벨 감지부를 구비하는 내부전원 생성장치의 고전압이 외부전원(VDD)의 레벨 변화에 따른 갖는 효율의 변화를 측정한 시뮬레이션 파형도이다.FIG. 3 is a simulation waveform diagram of measuring a change in efficiency that a high voltage of an internal power generator including the level sensing unit illustrated in FIG. 2 has according to a level change of an external power supply VDD.

도 3에 도시된 바와 같이, 고전압의 레벨이 3.5V으로 동일한 경우, 외부전원(VDD)의 레벨이 하강함에 따라 내부전원 생성장치에 의해 생성되는 고전압의 효율 IPP/IDD이 감소하는 것을 알 수 있다. 이는 외부전원(VDD)의 레벨에 상관없이 레벨 감지부가 동일한 응답속도를 갖기 때문이다. 구체적으로 살펴보면, 외부전원(VDD)이 상승한 경우에는 고전압에 공급되는 전류량이 많은 반면, 외부전원(VDD)가 하강한 경우에는 고전압에 공급되는 전류량이 작다. 따라서, 외부전원(VDD)의 레벨이 높아서 고전압에 공급되는 전류량이 많아져서 효율이 높은 때에는 동일한 응답 구간 내에서 고전압이 높은 레벨로 차지 펌핑된 이후에 차지 펌핑부의 구동이 정지된다. 또한, 외부전원(VDD)의 레벨이 낮아서 고전압의 효율이 낮을 때에서는 기존 고전압 레벨 보다 낮은 시점에서 차지 펌핑이 멈춘다.As shown in FIG. 3, when the level of the high voltage is equal to 3.5V, it is found that the efficiency of the high voltage I PP / I DD generated by the internal power generator decreases as the level of the external power supply VDD decreases. Can be. This is because the level detector has the same response speed regardless of the level of the external power supply VDD. Specifically, when the external power supply VDD rises, the amount of current supplied to the high voltage is high, whereas when the external power supply VDD falls, the amount of current supplied to the high voltage is small. Therefore, when the level of the external power supply VDD is high and the amount of current supplied to the high voltage is high and the efficiency is high, driving of the charge pumping unit is stopped after the high voltage is charge pumped to the high level within the same response period. In addition, when the efficiency of the high voltage is low because the level of the external power supply VDD is low, charge pumping stops at a time lower than the existing high voltage level.

그러므로, 도 4에 도시된 바와 같이, 종래기술에 따른 레벨 감지부를 구비하는 내부전원 생성장치는 포화상태가 이뤄진 이후에도, 고전압의 레벨이 서서히 높아져, 고전압의 DC 레벨을 도시하는 커브에서 왜곡이 발생된다.Therefore, as shown in FIG. 4, the internal power generator including the level sensing unit according to the prior art gradually increases the level of the high voltage even after saturation, and distortion occurs in a curve showing the DC level of the high voltage. .

본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 외부에서 인가되는 전원전압의 레벨에 관계없이 안정적인 전압레벨을 유지할 수 있는 내부전원 생성장치를 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above problems of the prior art, and an object thereof is to provide an internal power generation apparatus capable of maintaining a stable voltage level regardless of the level of a power supply voltage applied from the outside.

상기의 기술적 과제를 달성하기 위한 본 발명의 일측면에 따른 내부전원 생성장치는 외부전원을 펌핑하여 상기 외부전원 보다 높은 레벨을 갖는 고전압을 생성하기 위한 차지 펌핑수단; 상기 외부전원의 레벨에 따른 반응속도를 가져 기준전 압에 대한 상기 고전압의 레벨을 감지하기 위한 레벨 감지수단; 상기 레벨 감지수단의 감지신호에 응답하여 주기신호를 생성하기 위한 오실레이터; 및 상기 주기신호에 응답하여 상기 차지 펌핑수단의 구동을 제어하기 위한 펌핑 제어신호 생성수단을 구비한다.According to an aspect of the present invention, there is provided an internal power generating apparatus including: charge pumping means for generating a high voltage having a higher level than the external power by pumping external power; Level sensing means for sensing a level of the high voltage with respect to a reference voltage having a reaction rate according to the level of the external power source; An oscillator for generating a periodic signal in response to a detection signal of the level sensing means; And pumping control signal generating means for controlling the driving of the charge pumping means in response to the periodic signal.

바람직하게 상기 레벨 감지수단은, 상기 고전압의 레벨을 디바이딩하여 피드백 전압을 생성하기 위한 디바이딩부와, 외부전원을 전압 디바이딩 하여 반응속도 조절신호를 생성하기 위한 조절신호 생성부와, 상기 반응속도 조절신호의 전압레벨에 따른 반응속도로 기준전압에 대한 상기 피드백 전압의 레벨을 감지하여 감지신호를 생성하기 위한 감지신호 생성부를 구비하는 것을 특징으로 한다.Preferably, the level detecting unit comprises: a divider for generating a feedback voltage by dividing the level of the high voltage, a control signal generator for generating a response rate control signal by voltage dividing an external power source, and the reaction rate And a sensing signal generating unit for generating a sensing signal by sensing the level of the feedback voltage with respect to the reference voltage at a reaction rate according to the voltage level of the control signal.

또한, 바람직하게 조절신호 생성수단은, NMOS트랜지스터로 구현된 다이오드가 직렬 연결되어, 상기 외부전원을 전압 디바이딩하여 상기 반응속도 조절신호로 출력하는 것을 특징으로 한다.In addition, preferably the control signal generating means, the diode implemented by the NMOS transistor is connected in series, characterized in that the voltage dividing the external power supply to output the reaction rate control signal.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.

도 5는 본 발명에 따른 레벨 감지부의 내부 회로도이다.5 is an internal circuit diagram of the level sensing unit according to the present invention.

도 5를 참조하면, 본 발명에 따른 레벨 감지부는 고전압(VPP)의 레벨을 디바이딩하여 피드백 전압(VPP_FD)을 생성하기 위한 디바이딩부(100)와, 외부전원(VDD)를 전압 디바이딩 하여 반응속도 조절신호(CTR_BIAS)를 생성하기 위한 조절신호 생 성부(300)와, 반응속도 조절신호(CTR_BIAS)의 전압레벨에 따른 반응속도로 기준전압(VREFP)에 대한 피드백 전압(VPP_FD)의 레벨을 감지하여 감지신호(VPP_EN)를 생성하기 위한 감지신호 생성부(200)를 구비한다.Referring to FIG. 5, the level detector according to the present invention divides the level of the high voltage VPP to generate a feedback voltage VPP_FD, and divides the voltage by dividing the external power supply VDD. The control signal generator 300 for generating the speed control signal CTR_BIAS and the level of the feedback voltage VPP_FD with respect to the reference voltage VREFP at the reaction speed according to the voltage level of the reaction speed control signal CTR_BIAS. And a detection signal generator 200 for generating the detection signal VPP_EN.

이와같이, 본 발명에 따른 레벨 감지부를 구비하는 내부전원 생성장치는 조절신호 생성부(300)를 구비하여, 외부전원(VDD)의 레벨에 따라 비례적인 전압 레벨을 갖는 반응속도 조절신호(CTR_BIAS)를 생성하므로서, 이를 인가받는 감지신호 생성부(200)의 반응속도를 조절하게 된다. 즉, 감지신호 생성부(200)는 외부전원(VDD)의 레벨에 따라서, 반응속도를 달리한다.As such, the internal power generator including the level sensor according to the present invention includes a control signal generator 300 to generate a response rate control signal CTR_BIAS having a voltage level proportional to the level of the external power source VDD. By generating, it adjusts the reaction speed of the detection signal generator 200 receives this. That is, the detection signal generator 200 varies the reaction speed according to the level of the external power supply VDD.

한편, 다음에서는 전술한 레벨 감지부 내 각 블록을 구체적으로 살펴보도록 한다.Meanwhile, the following describes in detail each block in the above-described level detection unit.

먼저, 조절신호 생성부(300)는 NMOS트랜지스터로 구현된 다이오드가 직렬 연결되어, 외부전원(VDD)를 전압 디바이딩하여 반응속도 조절신호(CTR_BIAS)로 출력한다. 여기서, 반응속도 조절신호(CTR_BIAS)가 노말모드에서 NMOS트랜지스터의 문턱전압(Threshold Voltage, Vt) 레벨을 갖도록, 설계 시 각 NMOS트랜지스터의 사이즈를 조절한다.First, the control signal generator 300 is connected to a diode implemented as an NMOS transistor in series, and voltage-divides the external power supply (VDD) and outputs the response speed control signal (CTR_BIAS). Here, the size of each NMOS transistor is adjusted in design so that the reaction rate control signal CTR_BIAS has a threshold voltage (Vt) level of the NMOS transistor in the normal mode.

그리고 감지신호 생성부(200)는 기준전압(VREFP)을 바이어스 전원으로, 피드백 전압(VPP_FD)과 기준전압(VREFP)을 차동 입력으로 인가받는 차동증폭기와, 차동증폭기의 출력신호를 반전시켜 감지신호(VPP_EN)로 출력하기 위한 인버터(I2)로 구현된다. 구체적으로 살펴보면, 감지신호 생성부(200)는 반응속도 조절신호(CTR_BIAS)을 게이트 입력으로 가지며 전원전압 VSS에 소스단이 접속된 NMOS트랜지 스터(NM4)와, 피드백 전압(VPP_FD)을 게이트 입력으로 가지며 NMOS트랜지스터(NM1)의 드레인단에 자신의 소스단이 접속된 NMOS트랜지스터(NM5)와, 기준전압(VREFP)을 게이트 입력으로 가지며 NMOS트랜지스터(NM4)의 드레인단에 자신의 소스단이 접속된 NMOS트랜지스터(NM6)와, NMOS트랜지스터(NM5)의 드레인단에 걸린 전압을 게이트 입력으로 가지며 외부전원(VDD)의 공급단과 NMOS트랜지스터(NM5)의 드레인단 사이에 소스-드레인 경로를 갖는 PMOS트랜지스터(PM3)와, PMOS트랜지스터(PM3)의 게이트단에 자신의 게이트단이 접속되고 외부전원(VDD)의 공급단과 NMOS트랜지스터(NM6)의 드레인단 사이에 소스-드레인 경로를 갖는 PMOS트랜지스터(PM4)와, NMOS트랜지스터(NM6)의 드레인단에 걸린 전압을 반전시켜 감지신호(VPP_EN)로 출력하기 위한 인버터(I2)를 구비한다.In addition, the detection signal generation unit 200 inverts the output signal of the differential amplifier, the differential amplifier receiving the reference voltage VPP_FD and the reference voltage VREFP as the differential input, and the output signal of the differential amplifier. It is implemented with an inverter I2 for outputting to (VPP_EN). Specifically, the detection signal generator 200 has a response rate control signal CTR_BIAS as a gate input, and a NMOS transistor NM4 having a source terminal connected to a power supply voltage VSS, and a feedback voltage VPP_FD as a gate input. NMOS transistor NM5 having its source terminal connected to the drain terminal of the NMOS transistor NM1 and a reference voltage VREFP as a gate input, and its source terminal connected to the drain terminal of the NMOS transistor NM4. PMOS transistor having a source-drain path between the supplied NMOS transistor NM6 and the drain terminal of the NMOS transistor NM5 as a gate input, and the supply terminal of the external power supply VDD and the drain terminal of the NMOS transistor NM5. A PMOS transistor P having a source-drain path between the PM3 and a gate terminal thereof connected to the gate terminal of the PMOS transistor PM3 and the supply terminal of the external power supply VDD and the drain terminal of the NMOS transistor NM6. M4) and an inverter I2 for inverting the voltage applied to the drain terminal of the NMOS transistor NM6 and outputting it as a detection signal VPP_EN.

끝으로, 디바이딩부(100)는 고전압(VPP)의 공급단과 전원전압(VSS)의 공급단 사이에 직렬 연결된 제1 및 제2 저항(R3, R4)을 구비한다.Finally, the divider 100 includes first and second resistors R3 and R4 connected in series between the supply terminal of the high voltage VPP and the supply terminal of the power supply voltage VSS.

그러므로, 전술한 본 발명에 따른 레벨 감지부를 구비하는 내부전원 생성장치는 반응속도 조절신호(CTR_VIAS)를 감지신호 생성부(200) 내 차동증폭기의 바이어스 전원으로 인가하므로서, 반응속도 조절신호(CTR_BIAS)에 따라 차동증폭기의 반응 속도를 조절한다.Therefore, the internal power generation device including the level sensing unit according to the present invention applies the reaction rate adjusting signal CTR_VIAS as a bias power source of the differential amplifier in the sensing signal generating unit 200, thereby controlling the reaction rate adjusting signal CTR_BIAS. Adjust the response speed of the differential amplifier accordingly.

특히, 도 6은 외부전원(VDD)의 레벨에 따른 고전압(VPP)의 레벨 변화를 도시한 것으로, 반응속도 조절신호(CTR_VAIS)에 의해 차동증폭기의 반응속도가 조절되는 경우에 따른 고전압(VPP)의 레벨 변화를 살펴보도록 한다.In particular, FIG. 6 illustrates a change in the level of the high voltage VPP according to the level of the external power supply VDD, and the high voltage VPP according to the case where the reaction speed of the differential amplifier is controlled by the reaction rate control signal CTR_VAIS. Let's look at the level change.

참고적으로, 일점 파선은 도 2에 도시된 바와 같은 종래기술에 따른 레벨 감 지부를 구비하는 내부전원 생성장치에 의해 생성되는 고전압(VPP)의 레벨 변화를 나타내며, 직선은 도 5에 도시된 바와 같이 본 발명에 따른 레벨 감지부를 구비하는 내부전원 생성장치에 의해 생성되는 고전압(VPP)의 레벨 변화를 나타낸다.For reference, the dashed dashed line indicates the level change of the high voltage VPP generated by the internal power generator having the level sensing unit according to the prior art as shown in FIG. 2, and the straight line is shown in FIG. 5. As shown in FIG. 5, the level change of the high voltage VPP generated by the internal power generator including the level detector according to the present invention is shown.

도 6을 참조하면, 직선으로 표기된 본 발명은 외부전원(VDD)의 레벨이 목표 레벨을 유지하는 경우에 따른 차동증폭기의 반응속도는 tR이다. 여기서, 외부전원(VDD)의 레벨이 목표 레벨보다 하강한 경우에는 반응속도 조절신호의 레벨이 하강하여 차동증폭기의 반응속도 tR + △r으로 노말모드에서 보다 △r만큼 느려지도록 한다. 그리고 외부전원(VDD)의 레벨이 목표레벨 보다 상승한 경우에는 반응속도 조절신호의 레벨이 상승하여 차동증폭기의 반응속도 tR - △r로 노말모드에서 보다 △r만큼 빨라지도록 한다. 따라서, 외부전원(VDD)의 레벨이 하강하여 공급되는 전류량이 적은 경우에는 반응속도를 느리게 하여 고전압의 레벨이 노말모드에서의 레벨까지 상승될 수 있도록 하며, 외부전원(VDD)의 레벨이 상승하여 공급되는 전류량이 많은 경우에는 반응속도를 빠르게 하여 고전압의 레벨이 노말모드에서의 레벨 이상으로 상승하지 못하도록 한다.Referring to FIG. 6, in the present invention represented by a straight line, the response speed of the differential amplifier according to the case where the level of the external power supply VDD maintains the target level is t R. Here, when the level of the external power supply (VDD) is lower than the target level, the level of the reaction rate control signal is lowered so that the reaction rate t R + Δr of the differential amplifier is slower by Δr than in the normal mode. When the level of the external power supply VDD is higher than the target level, the level of the reaction rate control signal is increased so that the response speed t R -Δr of the differential amplifier is faster by Δr than in the normal mode. Therefore, when the level of the external power supply VDD is lowered and the amount of current supplied is small, the reaction rate is slowed down so that the level of the high voltage can be raised to the level in the normal mode, and the level of the external power supply VDD is increased. When the amount of current supplied is large, the reaction speed is increased to prevent the high voltage level from rising above the level in normal mode.

반면, 종래기술에 따른 레벨 감지부를 구비하는 내부전원 생성장치는 외부전원(VDD)의 레벨과 관계없이 일정한 반응속도를 가지므로, 외부전원(VDD)의 레벨이 노말모드 보다 상승하여 공급되는 전류량이 많은 경우에는 노말모드에 비해 보다 높은 레벨까지 고전압이 상승한다. 그리고 외부전원(VDD)의 레벨이 노말모드 낮아지는 경우에는 공급되는 전류량이 작기 때문에 노말모드에 비해 보다 낮은 레벨까 지만 고전압이 상승하게 된다.On the other hand, since the internal power generation device including the level sensing unit according to the related art has a constant reaction speed regardless of the level of the external power supply VDD, the level of the current supplied by increasing the level of the external power supply VDD higher than the normal mode. In many cases the high voltage rises to a higher level compared to normal mode. When the level of the external power supply VDD is lowered in the normal mode, since the amount of current supplied is small, the high voltage is increased up to a lower level than in the normal mode.

그러므로, 본 발명에 따른 레벨 감지부를 구비하는 내부전원 생성장치는 종래 기술에 따른 내부전원 생성장치와는 다르게 외부전원(VDD)의 레벨에 따라 반응속도를 조절하므로서, 외부전원(VDD)의 레벨 변동에도 안정적으로 고전압을 공급한다.Therefore, the internal power generator having a level sensing unit according to the present invention, unlike the internal power generator according to the prior art, adjusts the reaction speed according to the level of the external power source VDD, thereby changing the level of the external power source VDD. Even stably supplies high voltage.

또한, 도 7은 본 발명 및 종래기술에 따른 레벨 감지부의 턴온/턴오프 지연시간을 외부전원(VDD)에 따라 도시한 것이다. 참고적으로, off_delay 및 on_delay는 종래기술에 따른 레벨 감지부의 온/오프 시간을 나타내며, off_delay_new 및 on_delay_new는 본 발명에 따른 레벨 감지부의 온/오프시간을 나타낸다.7 illustrates a turn-on / turn-off delay time of the level sensing unit according to the present invention and the prior art according to the external power source VDD. For reference, off_delay and on_delay represent on / off times of the level detector according to the prior art, and off_delay_new and on_delay_new represent on / off times of the level detector according to the present invention.

도 7를 참조하면, 종래기술에 따른 레벨 감지부의 턴온/턴오프 시간은 외부전원(VDD)의 레벨에 따른 일정한 패턴을 갖지 못하는 반면, 본 발명에 따른 레벨 감지부의 턴온/턴오프 시간은 외부전원(VDD)의 레벨이 하강함에 따라 점차 감소되는 것을 알 수 있다.Referring to FIG. 7, the turn-on / turn-off time of the level sensing unit according to the prior art does not have a predetermined pattern according to the level of the external power supply VDD, whereas the turn-on / turn-off time of the level sensing unit according to the present invention is an external power source. It can be seen that as the level of (VDD) decreases, it gradually decreases.

그러므로, 본 발명에 따른 내부전원 생성장치는 외부전원(VDD)의 레벨이 따라 반응속도가 조절되는 레벨 감지부를 구비하므로서, 외부전원(VDD)의 레벨 변동에 따른 영향을 상쇄하여 안정적인 레벨의 고전압을 공급한다.Therefore, the internal power generator according to the present invention includes a level sensing unit that adjusts the reaction speed according to the level of the external power source VDD, thereby canceling the influence of the level variation of the external power source VDD to provide a high voltage of a stable level. Supply.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.

전술한 본 발명은 외부전원의 레벨에 따라 반응속도를 조절하는 레벨 감지부를 구비하므로서, 외부전원의 레벨 변동에 따른 영향을 상쇄하여 보다 안정적인 고전압을 공급한다.The present invention as described above is provided with a level sensing unit that adjusts the reaction speed according to the level of the external power supply, to offset the influence of the level fluctuation of the external power supply to supply a more stable high voltage.

Claims (11)

외부전원을 펌핑하여 상기 외부전원 보다 높은 레벨을 갖는 고전압을 생성하기 위한 차지 펌핑수단;Charge pumping means for pumping an external power source to generate a high voltage having a higher level than the external power source; 상기 외부전원의 레벨에 따른 반응속도를 가져 기준전압에 대한 상기 고전압의 레벨을 감지하기 위한 레벨 감지수단;Level sensing means for sensing a level of the high voltage with respect to a reference voltage having a reaction rate according to the level of the external power source; 상기 레벨 감지수단의 감지신호에 응답하여 주기신호를 생성하기 위한 오실레이터; 및An oscillator for generating a periodic signal in response to a detection signal of the level sensing means; And 상기 주기신호에 응답하여 상기 차지 펌핑수단의 구동을 제어하기 위한 펌핑 제어신호 생성수단Pumping control signal generating means for controlling the driving of the charge pumping means in response to the periodic signal 을 구비하는 내부전원 생성장치.Internal power generating device having a. 제1항에 있어서,The method of claim 1, 상기 레벨 감지수단은,The level detecting means, 상기 고전압의 레벨을 디바이딩하여 피드백 전압을 생성하기 위한 디바이딩부와,A divider for dividing the level of the high voltage to generate a feedback voltage; 외부전원을 전압 디바이딩 하여 반응속도 조절신호를 생성하기 위한 조절신호 생성부와,A control signal generator for generating a reaction rate control signal by voltage dividing an external power supply; 상기 반응속도 조절신호의 전압레벨에 따른 반응속도로 기준전압에 대한 상 기 피드백 전압의 레벨을 감지하여 감지신호를 생성하기 위한 감지신호 생성부Detection signal generation unit for generating a detection signal by detecting the level of the feedback voltage with respect to the reference voltage at the reaction rate according to the voltage level of the reaction rate control signal 를 구비하는 것을 특징으로 하는 내부전원 생성장치.Internal power generation device characterized in that it comprises a. 제2항에 있어서,The method of claim 2, 조절신호 생성수단은,The control signal generating means, NMOS트랜지스터로 구현된 다이오드가 직렬 연결되어, 상기 외부전원을 전압 디바이딩하여 상기 반응속도 조절신호로 출력하는 것을 특징으로 하는 내부전원 생성장치.The diode implemented by the NMOS transistor is connected in series, the internal power generation device, characterized in that for voltage dividing the external power to output the reaction rate control signal. 제3항에 있어서,The method of claim 3, 상기 NMOS트랜지스터의 사이즈는 상기 반응속도 조절신호가 노말모드에서 NMOS트랜지스터의 문턱전압 레벨을 갖도록 설정되는 것을 특징으로 하는 내부전원 생성장치.And the size of the NMOS transistor is set such that the reaction rate control signal has a threshold voltage level of the NMOS transistor in a normal mode. 제4항에 있어서,The method of claim 4, wherein 상기 감지신호 생성수단은,The detection signal generating means, 상기 기준전압을 바이어스 전원으로, 상기 피드백 전압과 상기 기준전압을 차동 입력으로 인가받는 차동증폭기와,A differential amplifier configured to apply the reference voltage as a bias power supply and the feedback voltage and the reference voltage as differential inputs; 상기 차동증폭기의 출력신호를 반전시켜 상기 감지신호로 출력하기 위한 인버터를 구비하는 것을 특징으로 하는 내부전원 생성장치.And an inverter for inverting the output signal of the differential amplifier and outputting the detected signal as the detection signal. 제5항에 있어서,The method of claim 5, 상기 디바이딩수단은,The dividing means, 상기 고전압의 공급단과 접지전압의 공급단 사이에 직렬 연결된 제1 및 제2 저항를 구비하여, 상기 제1 및 제2 저항의 연결 노드에 걸린 전압을 피드백 전압으로 출력하는 것을 특징으로 하는 내부전원 생성장치.And a first resistor and a second resistor connected in series between the supply terminal of the high voltage and the supply terminal of the ground voltage, and output a voltage applied to a connection node of the first and second resistors as a feedback voltage. . 제6항에 있어서,The method of claim 6, 상기 감지신호 생성수단은,The detection signal generating means, 상기 반응속도 조절신호을 게이트 입력으로 가지며 상기 접지전압에 소스단이 접속된 제1 NMOS트랜지스터와, 상기 피드백 전압을 게이트 입력으로 가지며 상기 제1 NMOS트랜지스터의 드레인단에 자신의 소스단이 접속된 제2 NMOS트랜지스터와, 상기 기준전압을 게이트 입력으로 가지며 상기 제1 NMOS트랜지스터의 드레인단에 자신의 소스단이 접속된 제3 NMOS트랜지스터와, 상기 제2 NMOS트랜지스터의 드레인단에 걸린 전압을 게이트 입력으로 가지며 상기 제1 전원전의 공급단과 상기 제2 NMOS트랜지스터의 드레인단 사이에 소스-드레인 경로를 갖는 제1 PMOS트랜지스터와, 상기 제1 PMOS트랜지스의 게이트단에 자신의 게이트단이 접속되고 상기 외부전원의 공급단과 상기 제3 NMOS트랜지스터의 드레인단 사이에 소스-드레인 경로를 갖는 제2 PMOS트랜지스터와, 상기 제3 NMOS트랜지스터의 드레인단에 걸린 전압을 반전시켜 상기 감지신호로 출력하기 위한 상기 제2 인버터를 구비하는 것을 특징으로 하는 내부전원 생성장치.A first NMOS transistor having the reaction rate control signal as a gate input and having a source terminal connected to the ground voltage, and a second source terminal having the feedback voltage as a gate input and having its source terminal connected to a drain terminal of the first NMOS transistor; A gate input includes an NMOS transistor, a third NMOS transistor having its reference voltage as a gate input, and a source terminal thereof connected to a drain terminal of the first NMOS transistor, and a voltage applied to a drain terminal of the second NMOS transistor. A first PMOS transistor having a source-drain path between a supply terminal before the first power source and a drain terminal of the second NMOS transistor, and a gate terminal of the first PMOS transistor connected to a gate terminal of the first PMOS transistor, A second PMOS transistor having a source-drain path between a supply terminal and a drain terminal of the third NMOS transistor; 3 by reversing the voltage applied to the drain terminal of the NMOS transistor inside power generating apparatus comprising a second inverter for outputting a detection signal. 고전압의 레벨을 디바이딩하여 피드백 전압을 생성하기 위한 디바이딩수단;Dividing means for dividing a level of a high voltage to generate a feedback voltage; 외부전원을 전압 디바이딩 하여 반응속도 조절신호를 생성하기 위한 조절신호 생성수단; 및Control signal generating means for generating a reaction rate control signal by voltage dividing an external power source; And 상기 반응속도 조절신호의 전압레벨에 따른 반응속도로 기준전압에 대한 상기 피드백 전압의 레벨을 감지하여 감지신호를 생성하기 위한 감지신호 생성수단Detection signal generating means for generating a detection signal by detecting a level of the feedback voltage with respect to a reference voltage at a reaction speed according to the voltage level of the reaction speed control signal; 을 구비하는 레벨 감지장치.Level sensing device having a. 제8항에 있어서,The method of claim 8, 조절신호 생성수단은,The control signal generating means, NMOS트랜지스터로 구현된 다이오드가 직렬 연결되어, 상기 외부전원을 전압 디바이딩하여 상기 반응속도 조절신호로 출력하는 것을 특징으로 하는 레벨 감지장 치.A diode implemented with an NMOS transistor is connected in series, the voltage detection device characterized in that the voltage divides the external power and outputs the response rate control signal. 제9항에 있어서,The method of claim 9, 상기 NMOS트랜지스터의 사이즈는 상기 반응속도 조절신호가 노말모드에서 NMOS트랜지스터의 문턱전압 레벨을 갖도록 설정되는 것을 특징으로 하는 레벨 감지장치.And the size of the NMOS transistor is set such that the response rate control signal has a threshold voltage level of the NMOS transistor in a normal mode. 제10항에 있어서,The method of claim 10, 상기 감지신호 생성수단은,The detection signal generating means, 상기 기준전압을 바이어스 전원으로, 상기 피드백 전압과 상기 기준전압을 차동 입력으로 인가받는 차동증폭기와,A differential amplifier configured to apply the reference voltage as a bias power supply and the feedback voltage and the reference voltage as differential inputs; 상기 차동증폭기의 출력신호를 반전시켜 상기 감지신호로 출력하기 위한 인버터를 구비하는 것을 특징으로 하는 레벨 감지장치.And an inverter for inverting the output signal of the differential amplifier and outputting the detected signal as the detection signal.
KR1020050058480A 2005-06-30 2005-06-30 Internal voltage generator KR100815183B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050058480A KR100815183B1 (en) 2005-06-30 2005-06-30 Internal voltage generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050058480A KR100815183B1 (en) 2005-06-30 2005-06-30 Internal voltage generator

Publications (2)

Publication Number Publication Date
KR20070002804A true KR20070002804A (en) 2007-01-05
KR100815183B1 KR100815183B1 (en) 2008-03-19

Family

ID=37869741

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050058480A KR100815183B1 (en) 2005-06-30 2005-06-30 Internal voltage generator

Country Status (1)

Country Link
KR (1) KR100815183B1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100719147B1 (en) * 2005-09-29 2007-05-18 주식회사 하이닉스반도체 Internal voltage supplying device
KR100825021B1 (en) * 2006-06-29 2008-04-24 주식회사 하이닉스반도체 Inner-voltage generator
KR100881395B1 (en) * 2007-05-16 2009-02-02 주식회사 하이닉스반도체 A Back-bias Voltage Generator And Method For Controlling Thereof
US8183912B2 (en) 2005-09-29 2012-05-22 Hynix Semiconductor Inc. Internal voltage supplying device
US9502966B2 (en) 2013-06-17 2016-11-22 SK Hynix Inc. Pumping circuit

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100379555B1 (en) * 2001-04-12 2003-04-10 주식회사 하이닉스반도체 Internal voltage generator of semiconductor device
KR100520138B1 (en) * 2002-11-28 2005-10-10 주식회사 하이닉스반도체 VPP generator

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100719147B1 (en) * 2005-09-29 2007-05-18 주식회사 하이닉스반도체 Internal voltage supplying device
US8183912B2 (en) 2005-09-29 2012-05-22 Hynix Semiconductor Inc. Internal voltage supplying device
KR100825021B1 (en) * 2006-06-29 2008-04-24 주식회사 하이닉스반도체 Inner-voltage generator
KR100881395B1 (en) * 2007-05-16 2009-02-02 주식회사 하이닉스반도체 A Back-bias Voltage Generator And Method For Controlling Thereof
US9502966B2 (en) 2013-06-17 2016-11-22 SK Hynix Inc. Pumping circuit

Also Published As

Publication number Publication date
KR100815183B1 (en) 2008-03-19

Similar Documents

Publication Publication Date Title
KR100854419B1 (en) Power-up signal generator
KR100937948B1 (en) Power up signal generator and generating method
JP2007024865A (en) Semiconductor device
KR100713083B1 (en) Internal voltage generator
KR20070024068A (en) Circuit and method for detecting voltage level, and circuit and method for generating substrate bias voltage in semiconductor memory device
KR100815183B1 (en) Internal voltage generator
KR20060113267A (en) Internal voltage generator
KR100858875B1 (en) Internal voltage generator
KR20070015791A (en) Circuit for generating internal power voltage
KR20060113278A (en) Internal voltage generator
KR19980058192A (en) Substrate Voltage Generation Circuit of Semiconductor Memory Device
KR20140017221A (en) Semiconductor device and method for operating the same
KR100812299B1 (en) Voltage down converter
KR100924353B1 (en) Internal voltage generator
KR100795026B1 (en) Apparatus and method for generating internal voltage in semiconductor integrated circuit
KR100733474B1 (en) Internal voltage driving device
KR100772711B1 (en) Internal voltage generator
KR100893578B1 (en) Internal voltage generator
KR0171952B1 (en) Internal voltage level compensation circuit
KR100996192B1 (en) Power up signal gernerator
KR100860976B1 (en) Power-up signal generator
KR101136935B1 (en) Semiconductor device
KR20060104890A (en) Internal voltage generator
KR100327568B1 (en) Substrate Bias Voltage Control Circuit
KR100958799B1 (en) Internal voltage generator and its operating method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee